TW201732802A - 高性能電阻式隨機存取記憶體 - Google Patents

高性能電阻式隨機存取記憶體 Download PDF

Info

Publication number
TW201732802A
TW201732802A TW105137612A TW105137612A TW201732802A TW 201732802 A TW201732802 A TW 201732802A TW 105137612 A TW105137612 A TW 105137612A TW 105137612 A TW105137612 A TW 105137612A TW 201732802 A TW201732802 A TW 201732802A
Authority
TW
Taiwan
Prior art keywords
electrode
rram
voltage
conductive
width
Prior art date
Application number
TW105137612A
Other languages
English (en)
Inventor
拉維 皮拉里塞堤
費提 罕左魯
尼洛 穆客吉
普拉香 麻吉
以利亞 V. 卡波夫
烏達 夏哈
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201732802A publication Critical patent/TW201732802A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

實施例係涉及一電阻式隨機存取記憶體(RRAM)元件，其包括一頂部電極；一底部電極；設置在該頂部電極與該底部電極之間的一電介質材料；以及在該介電材料中的一導電絲被電氣連接到該頂部電極，該導電絲包括靠近該頂部電極的一第一寬度大於靠近該底部電極的一第二寬度。在一些實施例中，該第一寬度比該第二寬度包括一更大數量的導電元件。一寬絲可被形成用於一睡眠模式，其可以藉由在該無或低電力模式中比在一正常操作模式中具有一更大數量的電導元件在無或低電力的條件下保持一臨界導電性(LRS)。

Description

高性能電阻式隨機存取記憶體
本揭示涉及一種高性能電阻式隨機存取記憶體(RRAM)，更具體地說，係涉及具有一睡眠模式的一種高性能RRAM。
在記憶體系統中，在性能與保持狀態之間通常存在一權衡。對於RRAM而言，更高的性能(更快的切換)可能伴隨著一對應的保留狀態遺失。設計用於非依電性的RRAM會經歷較低的切換性能。
依據本發明之一實施例，係特地提出一種電阻式隨機存取記憶體(RRAM)元件，其包含：一頂部電極；一底部電極；設置在該頂部電極與該底部電極之間的一電介質材料；在該介電材料中的一導電絲被電氣連接到該頂部電極，該導電絲包括靠近該頂部電極的一第一寬度大於靠近該底部電極的一第二寬度。
在本揭示中，電阻式隨機存取記憶體(RRAM)元件之該等獨特的屬性被使用來實現能夠在「高性能」狀態與「非依電性」狀態之間做切換的位元。該等非依電性狀態可以有用於在睡眠模式期間節省電池電力，同時保持該RRAM元件的該狀態。該睡眠模式可以使用寬度或密度比一工作絲要大之一經形成的絲來實現一非依電性狀態。該寬絲的產生可以藉由橫跨該介電材料施加一更高的電壓以產生構成該絲之一較大數量的導電元件，比起使用於高性能切換的數量要大。該得到的「睡眠模式」絲可在實體上比一典型的工作絲要寬，或者可以在尺寸上實體地類似，但具有較高的「密度」的導電元件。
圖1係具有一經形成之細絲的電阻式隨機存取記憶體(RRAM)元件100的一示意圖。該RRAM 100包括一第一電極102及一第二電極104。一電介質106被設置在該第一電極102與該第二電極104之間。該電介質106可以被認為是一切換媒體，其中一導電路徑110，即絲110，可被形成、設置、以及重置，從而便於把該RRAM記憶體元件從一高電阻狀態(HRS)切換到一低電阻狀態(LRS)，反之亦然。該絲110可以使用一第一極性的電壓來被形成及設置，並且可以使用與該第一極性相反的一第二極性的電壓來被斷開或重置。該絲可以是用於一種基於氧化物之電介質的一氧空缺絲。
具有一第一極性的一電壓可被施加橫跨第一電極102及該第二電極104。該第一極性電壓可以致使在該電介質106內形成導電元件108。例如，對於一氧化物電介質來說，該等導電元件108可以包括氧空缺，其係藉由被橫跨施加在該第一電極102及該第二電極104之具有一第一極性的一電壓而由在該電介質106中氧原子的該還原所產生的。該等導電元件108可以在該第一電極102與該第二電極104之間形成一傳導路徑。該傳導路徑也可以被稱為絲110。該絲110可以藉由施加一相反極性的電壓而被斷開(或重置)用以氧化該電介質106來填滿該等空缺。
該絲110可以具有由在電極之間的距離(例如，該電介質的該厚度)所限定的一長度。該絲110還可以具有由沿著基本上垂直於該長度的一方向x上之多個導電元件108所限定的一寬度112。該絲110的該寬度112是在形成期間橫跨施加在該第一電極102與該第二電極104之該電壓位準的一函數。對於高性能切換，藉由施加第一電壓位準用以形成該絲並把流經該所得絲之該電流上限到一預定值來把該寬度保持為小的。保持該絲的該寬度為小的可以允許使用一較低的電壓來形成、設置、以及重置該絲，這使得可在HRS與LRS之間做快速的切換。
在一些實施例中，該絲110可以具有一種錐形形狀。「錐形」一詞被使用來描述一種絲其在鄰近該第一電極的地方比鄰近該第二電極的地方有更多的導電元件。該錐形形狀藉由允許該絲之快速設置及重置來提升快速切換，以及當在一低電阻的狀態中時係一穩定的絲。靠近一電極之該等相對少數量的導電元件允許快速的設置及重置；而在另一電極附近之該等相對大量的傳導元件減小了在該低電阻狀態期間之傳導元件漂移的該影響。
對於具有一睡眠模式或一低功率模式的RRAM來說，其中該記憶體可能在一種具有很少或沒有電力的LRS狀態下經過長時間段，該RRAM元件可能由於空缺漂移而失去其狀態。即使少量的導電元件漂移也可能導致該絲的斷開或者增加電阻到達無意中把該RRAM記憶體元件從一LRS轉換到HRS的一點。
本揭示描述了創建一種比被使用於高性能切換之一絲更寬(即，更多的導電元件108)的睡眠模式絲。該較寬的睡眠模式絲110將沿著基本上垂直於該絲110之該長度的一方向上包括更多的導電元件108。
圖2係具有一經形成之寬絲的一種電阻式隨機存取記憶體(RRAM)元件200的一示意圖。該RRAM 200包括與RRAM元件100類似的結構特徵。該RRAM 200已經具有類似於該絲110之一經形成的絲。在RRAM元件200中，一睡眠模式絲210正被形成為具有大於絲110之該寬度的一寬度212。絲210的該寬度可以藉由在橫跨該第一電極102及該第二電極104兩端施加一電壓用以增加該導電元件108的數量來形成。流經該絲110之所得電流將增加到超過該設置順應電流的一值(但低於該電介質之該完全崩潰位準)，其指出該寬絲210的該形成。這個「休眠模式」電壓或「寬絲電壓」V(t)比起該設置電壓V(s)會致使更多的導電元件來填充該絲，該結果是該絲210的該有效寬度212會大於該高性能絲110的該寬度112。在一些實施例中，該睡眠模式電壓V(t)及所得到的電流I(t)可基本上高於一典型的設置電流(例如，I(t)可以在一從250μA到1mA的範圍內，而I(s)通常在一從25μA到250μA 的範圍內)。
該寬絲210可以在該RRAM元件失去電力之後或必須在低電力或節電條件(例如，用於一數小時之數量級的時間段中)下操作保持該LRS。構成該絲210之該等較大數量的導電元件108允許某定量的漂移而不會完全地損害該絲210的完整性。因此，即使有一些漂移，由該絲210所形成的該導電通道仍被保持，其保持該PRAM元件200的該LRS。
圖3係具有一經斷開之寬絲的一種電阻式隨機存取記憶體(RRAM)元件300的一示意圖。在從睡眠模式返回之後，可藉由施加一電壓來「斷開」該絲210而將該RRAM元件300從該LRS切換到該HRS。斷開該絲210可包括藉由從該第一電極102到該第二電極104(或反之亦然)橫跨該電介質106施加一電場來致使該電介質106的氧化。氧化該電介質106致使氧空缺可由，例如，把氧原子移動到該電介質結構的該等空缺中來填充。當與該等電極中之一的接觸位置處的氧空缺被填充時，該絲212將斷開，導致一斷開的絲310。該經斷開的絲310可被認為是高電阻的，並且形成用於該記憶體元件300的一高電阻狀態(HRS)。該經斷開之絲310的該寬度312可以類似於寬度212，或者可由於該氧化過程而稍微地較小。此外，該經斷開之絲310可由在該等兩個電極之間的該導電通道中的一不連續性314來被表徵。
斷開該寬絲I(tr)所需要的該電壓比一典型的重置電壓V(r)要大上一或兩個數量級。
圖4係具有一經重新形成之絲的一電阻式隨機存取記憶體(RRAM)元件400的一示意圖，該經重新形成之絲在一電極附近係寬的而在另一電極附近係窄的。可以使用低於該睡眠模式電壓V(t)的一設置電壓V(s)來「設置」該經斷開的寬絲310。這是因為該絲410不需要一電流位準用以在橫跨該電介質106的該整個厚度上來形成該絲。反而，只有該絲410的一部分被重新形成，諸如在該重置程序期間該被氧化的部分。
該結果係一絲410具有的一種形狀為穿過其大部分的長度係寬的412，並且在靠近該第二電極104係窄的414。該形狀可被描述為一錐形形狀。該絲410可以分別使用較低的電壓V(s)及V(r)來被設置及重置，其中V(s)＜V(t)及V(r)＜V(tr)，儘管箝位重置電流係不必要的，因為當HRS被進入時，重置導致在電流中的一突然下降。該絲410可以實現高性能，因為該窄的部分414，其可以在LRS與HRS之間被快速地切換。該絲410也可以把該LRS保持更長的時間段，肇因於該絲410沿其長度的大部分之該經增加的寬度。
通常，絲可以透過導電原子力顯微鏡或電子束誘導電流(EBIC)類技的術從頂部向下成像。絲可由穿透式電子顯微鏡(TEM)或原子探針顯微鏡技術在橫截面上成像。通常，絲可在成像中顯示為在該較寬端處的直徑為10nm的量級，並且在該窄端處可以小至1nm或甚至更小。在長度上，絲與存在於該等電極之間的該記憶體元件電介質的該厚度一樣長。本文中所描述之該所謂的「寬絲」在成像中可顯示為大於10nm。該寬絲之該精確尺寸可取決於該形成參數(例如，電壓、電流、時間、等等)。
返回到圖4之該特定的絲410，該最寬部分的該尺寸可以超過10nm，但該最窄的部分可以是小於5nm的量級或更小(即，類似於一典型絲之該窄的部分–例如，在圖1中所描述的)。
在一些實現方式中，比起具有較不緊密填充之空缺的一典型絲，該寬絲可包括較密集填充的空缺。即使該實體尺寸與一典型絲相同，具有更密集填充之空缺的絲也將具有不同的電阻。成像一具有較高密度的一絲可能看起來與一典型絲相同，但是將具有不同的電氣響應。電氣表徵可被使用來區分一典型絲與一「緻密」絲(即，具有比一典型絲要高之空缺密度的一絲)。
一緻密絲也可以被使用來延遲一絲的該衰減，從而保持該記憶體元件的該低電阻狀態(LRS)。該緻密絲會以一種類似於一「寬」絲的方式彈性於空缺漂移。也就是說，小數量的空缺漂移將不會影響該絲的該導電性到達該記憶體元件導電性使得從LRS到HRS做狀態變化的該點。
圖5係用於形成用於睡眠模式之一寬絲及重置該寬絲的該電壓及電流的一圖形表示500。該絲可以使用一第一電壓V(f)來形成。對於該絲的初始形成(即，一所謂未經使用的電介質)，該電壓V(f)足夠高以開始電介質崩潰。一旦電流開始流經過該經形成的絲，可以使用一箝位來設置一順應電流I(f)，以便：1)監測絲形成用於實現高性能切換；以及2)防止完全的電介質崩潰。
為了重置該絲，可以經由該等電極橫跨該電介質施加一重置電壓V(r)。對於一雙極性裝置，重置電壓V(r)可以具有一與V(f)相反的極性，或者對於一單極性裝置可以具有相同的極性。該重置電壓V(r)致使該等RRAM元件可進入一高電阻狀態(HRS)因為該重置電壓斷開該絲，其係在該等電極之間的該導電通道。
為了設置該絲，可經由該等電極橫跨該電介質施加一設置電壓V(s)。該設置電壓V(s)可低於形成電壓V(f)，因為該電介質已經經歷了某種電介質崩潰。該電壓V(s)可導致一電流I(s)流經該所得的絲。該電流I(s)被箝位以防止完全電介質崩潰，同時允許一經連接之絲的該重新形成，其可以以高性能(例如，快速切換、窄寬度)來操作。該設置電壓致使該RRAM元件進入一低電阻狀態(LRS)，因為該設置電壓V(s)在該等電極之間建立一導電通道。
為了有助於在睡眠模式或低/無電力模式期間維持該LRS，橫跨該等電極施加一睡眠模式電壓V(t)用以形成一寬絲。將流經該所形成寬絲之該所得電流I(t)不會被箝位在如I(s)相同的值，反而是被允許隨著電壓V(t)的增加而增加，並被箝位在一預定的位準I(t)，其中I(崩潰)＞ I(t)＞ I(s)。該結果是可在睡眠模式或低/無電力模式中維持該LRS之一較寬的絲。
為了重置該寬絲，可經由該等電極橫跨該電介質施加一寬重置電壓V(tr)。對於一單極性裝置V(tr)可以與V(t)有相同的極性，或者對於一雙極性裝置V(tr)可以與V(t)有相反的極性。由於該絲的該厚度，該V(tr)會大於V(r)；需要更多的氧化來斷開該絲，因為在一較寬的絲中存在更多的氧空缺。當該絲從低電阻性變化為高電阻性時，該電流I(tr)將下降，因此對於重置或厚重置不需要電流箝位。
示例電流值如下：I(s)=25-250μA；I(t)=200μA至1mA。
圖6係用於創建包括一睡眠模式寬絲的一種電阻式隨機存取記憶體元件的一程序流程圖600。一第一電極被形成(602)。該電極可以是一金屬、一複合材料、或其他的導電表面。一電介質材料被形成在該第一電極上(604)。該電介質可以是由沉積技術所形成之一基於氧化物的電介質。一第二電極被形成在該電介質上(606)。該第二電極可以是一金屬、一複合材料、其他的導電表面、半導體材料或在一些情況下係一非導電材料。
一絲可被形成在該電介質中(608)。一電壓V(f)可跨越該等電極被施加用以形成一絲。該電壓V(f)可致使一電流流經通過該經形成的絲，其可以指出1)該絲已經被形成及2)該絲的導電行為以及3)該絲的大小。該電流I(f)可以被箝位在一順應電流用以防止完全的電介質崩潰。該所得的絲作用為一導電通道，並且具有一第一寬度及一長度。該長度可以由在電極之間的該近似距離來限定。該寬度由基本上垂直於該絲之該長度的一方向x上所形成的多個導電元件(例如，氧空缺)來限定。對於高性能絲來說，該寬度係窄的，意味著在該x方向上的該空缺數量係由該順應電流I(s)來限制。該形成的絲致使該RRAM元件進入一低電阻狀態(LRS)。
該RRAM可以進入一睡眠模式或低功率模式。在LRS中的該RRAM元件可以由在該x方向上形成一較寬的絲來減輕漂移(610)。該較寬的絲可以在該x方向上具有足夠的導電元件，使得導電元件從該絲中的漂移出不會導致該絲恢復到一HRS(例如，藉由斷開或以其他方式改變該絲的電阻性高於一預定的臨界值)。
當退出睡眠模式時，該寬絲可被讀取，或該寬絲可被重置(612)。為了重置該寬絲，可施加一電壓V(tr)用以斷開該絲。
圖7係用於以一睡眠模式來操作一電阻式隨機存取記憶體元件的一程序流程圖700。一第一電壓V(f)可被施加用以形成該絲(702)，其中該第一電壓V(f)致使一電流I(f)流經過該絲。I(f)被箝位在一順應電流I(cc)。電壓V(t)為了這說明的目的，該經形成的絲可被認為已把該RRAM元件置於一低電阻狀態(LRS)中。
為了進入一睡眠模式或低/無電力模式，該RRAM可藉由跨越該等電極(704)施加一第二電壓V(t)而形成一寬絲。電壓V(t)可沿著一x方向在該絲中致使該導電元件的形成。該等額外的導電元件允許把該絲維持LRS在睡眠模式或低/無電力模式中，因為即使當導電元件從該絲漂移時也可以保持該導電通道。該電壓V(t)＜V(f)。該電流I(t)被箝位在一如I(cc)之較高的位準，用以允許在該絲中形成另外的導電元件(I(t)＞ I(f)，I(cc))。
在退出睡眠模式或低/無電力模式時，可藉由施加一第三(厚重置)電壓V(tr)來重置該寬絲，其中V(tr)＞ V(t)。當該絲從該LRS轉變到該HRS時，該電流I(tr)將突然地下降，因此不需要箝位。
對於在正常操作(不進入或退出睡眠模式)中從一HRS切換到一LRS，可以施加一第四電壓(設置電壓)V(s)用以重新形成該絲(708)，其中該第一電壓V(f)導致一電流I(f)流經該絲。I(f)被箝位在一順應電流I(cc)。為了這個說明的目的，可以認為該經形成的絲已把該RRAM元件置於一低電阻狀態(LRS)中。
可藉由施加一第五(重置)電壓V(r)來重置該絲，其中V(r)＞ V(s)(710)。該電壓V(r)可以斷開該絲，其導致該RRAM元件切換到一高電阻狀態(HRS)。當該絲從該LRS轉變到該HRS時，該電流I(r)將突然地下降，因此對於該重置來說不需要箝位。
在本說明書中，將使用本領域習知技藝者通常採用的用詞來描述該等說明性實現方式的各個方面，以向本領域的其他習知技藝者傳達它們的工作的本質。然而，對本領域之習知技藝者將顯而易見的是，本揭示可以僅利用該等所描述之方面中的一些來實踐。為了說明的目的，具體的數字、材料及組配置被闡述，以便提供對該等說明性實現方式之一透徹理解。然而，對於本領域之習知技藝者將顯而易見的是，本揭示可以在沒有該等具體細節的情況下被實踐。在其他的實例中，公知的特徵被省略或簡化以免模糊該等說明性的實現方式。
各種操作將依序地以最有助於理解本揭示的方式被描述為多個分立的操作，然而，該描述的順序不應被解讀為暗示這些操作必須是依賴於順序的。具體地說，這些操作不需要按照所呈現的順序來執行。
如在本文中所使用的用詞「在...之上」、「在...下」、「在...之間」、及「上」係指一材料層或組件相對於其他層或組件的一相對位置。例如，設置在另一層之上或之下的一層可以直接與該另一層接觸，或者可以具有一或多個中間層。此外，設置在兩層之間的一層可以直接與該等兩層接觸，或者可以具有一或多個中間層。相反的是，在一第二層「上」的一第一層係與該第二層直接接觸。類似地，除非另有明確的說明，設置在兩特徵之間的一特徵可以與該等鄰接獨特徵直接接觸，或者可以具有一或多個中間層。
本揭示的實現方式可以在一基體上形成或執行，諸如一半導體基體。在一實現方式中，該半導體基體可以是使用一大塊矽或一絕緣體上矽底層結構所形成的一結晶基體。在其他的實現方式中，該半導體基體可以使用替代的材料來形成，其可以與或可以不與矽組合，其包括但不侷限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、銦鎵砷化物、銻化鎵、或III-V族或IV族材料的其他的組合。儘管這裡描述了可以形成基體之材料的幾個實例，但可作用為一基礎而一半導體裝置可被構建在其上之任何的材料均落在本揭示的該精神及範圍內。
圖8係實現本揭示之一或多個實施例的一中介層的示意性方塊圖。該中介層800係被使用於把一第一基體802橋接到一第二基體804的一中間基體。該第一基體802可以是，例如，一積體電路晶粒。該第二基體804可以是，例如，一記憶體模組、一電腦母板、或另一積體電路晶粒。一般而言，一中介層800的該目的是把一連接擴展成一更寬的間距或者把一連接重新路由安排到一不同的連接。例如，一中介層800可把積體電路晶粒耦合到一球閘陣列(BGA)806，其隨後可被耦合到該第二基體804。在一些實施例中，該等第一及第二基體802/804被附接到該中介層800的相對側面。在其他的實施例中，該等第一及第二基體802/804被附接到該中介層800的同一側面。並且在另外的實施例中，三個或更多個基體係藉由該中介層800來被互連。
該中介層800可由一環氧樹脂、一經玻璃纖維增強之環氧樹脂、一陶瓷材料、或諸如聚酰亞胺的一聚合物材料來形成。在一些實現方式中，該中介層可由交替的剛性或撓性材料形成，其可包括如上文所述之使用在一半導體基底中的相同材料，諸如矽、鍺、及其他的III-V族及IV族材料。
該中介層可包括金屬互連808及通孔810，包括但不侷限於穿矽通孔(TSV)812。該中介層800可進一步包括嵌入式裝置814，包括被動裝置及主動裝置。這樣的裝置可以包括，但不侷限於，電容器、去耦電容器、電阻、電感氣、熔絲、二極體、變壓器、感測器、以及靜電放電(ESD)裝置。更複雜的裝置諸如射頻(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器、以及MEMS裝置也可被形成在該中介層800上。
根據本揭示的實施例，在本文中所揭示的裝置或製程可被使用在該中介層800的製造中。
圖9係根據本揭示之一實施例所構建之一運算裝置的一示意性方塊圖。該運算裝置900可以包括多個組件。在一實施例中，這些組件被附接到一或多個母板。在一替代的實施例中，這些組件中的一些或全部被製造在一單一系統單晶片(SoC)晶粒上。在該運算裝置900中的該等組件包括，但不侷限於，一積體電路晶粒902及至少一通信邏輯單元908。在一些實現方式中，該通信邏輯單元908被製造在該積體電路晶粒902內，而在其他的實現方式中，該通信邏輯單元908被製造在一分開的積體電路晶片中，其可被接合到與該積體電路晶粒902共享或電氣耦合到該積體電路晶粒902的一基體或母板。該積體電路晶粒902可以包括一CPU 904以及晶粒上記憶體906，通常用作為快取記憶體，其可由諸如嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STT-MRAM)的技術來提供。
運算裝置900可以包括可以或可以不被實體地及電氣地耦合到該母板或被製造在一SoC晶粒內的其他組件。這些其他組件包括，但不侷限於，依電性記憶體910(例如，DRAM)、非依電性記憶體912(例如，ROM或快閃記憶體)、一圖形處理單元914(GPU)、一數位信號處理器916、一密碼處理器942(在硬體內執行密碼演算法之專用的處理器)、一晶片組920、一天線922、一顯示器或一觸控螢幕顯示器924、一觸控螢幕控制器926、一電池928或其他電源、一功率放大器(圖中未示出)、一電壓調節器(圖中未示出)、一全球定位系統(GPS)裝置930、一羅盤、一運動協同處理器或感測器932(其可以包括一加速度計、一陀螺儀、以及一羅盤)、一揚聲器934、一相機936、使用者輸入裝置938(諸如一鍵盤、滑鼠、指示筆、以及觸控板)、以及一大容量存儲裝置940(諸如硬碟、光碟(CD)、數位多功能碟(DVD)、等等)。
運算裝置900還可以包括一電阻式隨機存取記憶體(RRAM)950。PRAM 950可以包括一或多個記憶體元件(ME)952。記憶體元件952可以類似於該電阻式隨機存取記憶體元件100。
該通信邏輯單元908啟用無線通信用於往來於該運算裝置900之該資料的該傳輸。「無線」一詞及其衍生詞可被使用來描述電路、裝置、系統、方法、技術、通信通道、等等，其可通過使用穿透過一非固體媒體之經調變的電磁輻射來傳送資料。該詞並不意味著該等相關聯的裝置不包含任何的導線，儘管在一些實施例中它們可能不包括任何的導線。該通信邏輯單元908可實現多種無線標準或協定中之任何一種，包括但不侷限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、及其衍生物、以及任何其他被指定為3G、4G、5G、及更高世代的無線協定。該運算裝置900可包括數個通信邏輯單元908。例如，一第一通信邏輯單元908可被專用於較短距離的無線通信諸如Wi-Fi或藍牙，而一第二通信邏輯單元908可被專用於較長距離的無線通信諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、或其他。
在各種實施例中，該運算裝置900可以是一膝上型電腦、一上網本電腦、一筆記型電腦、一超輕薄筆記型電腦、一智慧型手機、一平板電腦、一個人數位助理(PDA)、一超行動PC、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、一機上盒、一娛樂控制單元、一數位相機、一可攜式音樂播放器、或一數位視訊記錄器。在進一步的實現方式中，該運算裝置900可以是處理資料之任何其他的電子裝置。
圖10係用於控制具有一睡眠模式之一電阻式隨機存取記憶體元件的一系統100的一示意性方塊圖。系統100包括一電阻式隨機存取記憶體(RRAM)1002。該RRAM 1002包括一RRAM元件的陣列，包括RRAM元件1 1004、RRAM元件2 1006、到RRAM元件N 1008。每一個記憶體元件可以保持一電阻狀態。一RRAM記憶體元件的該電阻狀態表示該RRAM元件的一個二進制狀態。例如，RRAM元件1 1004可以保持一低電阻狀態(LRS)，其可以是一種二進制「ON」狀態的指示。在RRAM元件1 1004中的該LRS可以藉由形成對導電元件漂移具有彈性之一寬絲而被保持在一低電力模式或無電力模式(或睡眠模式)。該RRAM元件1 1004可切換到一高電阻狀態(HRS)，其是一種二進制「OFF」狀態的指示。該HRS可以藉由重置該寬絲來被建立，並且可以藉由在橫跨該等RRAM元件電極上進行一電壓的施加來被維持。該LRS及HRS可被切換用以在該等兩種記憶體狀態之間做切換。
該RRAM元件2 1006可類似地在記憶體狀態之間做切換。在該RRAM 1002中每一個RRAM元件可以保持獨立於其他RRAM元件的一狀態。
系統100也包括一電壓控制器1010。電壓控制器1010可以至少部分地用硬體實現用以向每一個記憶體元件1004提供電壓，用於形成、設置、以及重置一絲。該電壓控制器1010可以包括一電壓源及一或多個電路元件用以調節施加到該記憶體元件1004的電壓及/或上限電流。該電壓控制器1010可以包括電路元件用以控制施加來用於形成、設置、以及重置該窄的、工作絲的該電壓。該電壓控制器1010還可以包括電路元件用以限制用於形成及重置睡眠模式絲之該電流，用於該寬的、睡眠模式絲的該電流大於用於一窄的、工作絲的一電流上限。例如，一電晶體，諸如一MOSFET，可以在SET規劃期間(從高電阻狀態到低電阻狀態)控制經過該記憶體元件的該電流。高電流會比較小的電流導致出橫向較大的絲。通常，該記憶體元件1004被連接到MOSFET的汲極，並且該MOSFET的電壓Vgs(閘極到源極)被使用來在SET期間設置該適當的電流。較高的電壓導致較高的電流及橫向較大的絲。
在一些實施例中，該系統100還可以包括一模式控制器1012。該模式控制器1012可把該記憶體的該操作從一正常操作改變成一睡眠模式或低電力或省電模式。該模式控制器1012可把該RRAM 1002從一正常操作切換到睡眠模式，這將致使該電壓控制器可施加該睡眠模式電壓用以產生一粗的絲(用於LRS記憶體元件1004)。轉變到一睡眠模式涉及藉由施加一電壓並允許比正常操作更高的一電流上限來為LRS記憶體元件創建一寬絲。該模式控制器1012還可以把該RAM 1002從一睡眠模式切換到一正常操作模式。在正常操作模式中，對於從LRS到HRS的轉變，該電壓控制器1010將需要使用高於該正常重置電壓及電流上限的一電壓及電流來重置該寬絲。在正常操作中，為了把該絲再次地設置為一LRS，該電壓控制器1010可以施加一正常工作電壓及電流上限。
簡單地說，該電壓控制器1010可以在以下該等情況下施加一電壓及電流： 1.形成一絲V(f)、I(f) 2.在正常操作條件下設置一絲V(s)、I(s) 3.在正常操作條件下重置一絲V(r)、I(r) 4.設置一寬的、睡眠模式絲V(t)、I(t) 5.重置該寬的、睡眠模式絲V(tr)、I(tr)。
圖11根據本揭示的實施例係一電阻隨機存取記憶體(RRAM)元件1102陣列1104的一示意圖。一RRAM記憶體元件1102陣列1104可被形成在一晶圓1100上，諸如一矽晶圓。該記憶體元件1102透過一氧化物1106被彼此隔離。該記憶體元件1102陣列可以是一RRAM記憶體的該等組件。圖12根據本揭示的實施例係一電阻式隨機存取記憶體元件陣列1200的一橫截面的示意圖。該陣列1200可以包括透過氧化物1206被彼此隔離的數個RRAM元件1202。每一個RRAM元件1202包括一頂部電極、底部電極、以及電介質，諸如一氧交換層(OEL)。該RRAM元件1202可由設置在該RRAM元件1202與該晶圓之該邊緣之間的一金屬通孔1208來存取。每一個金屬通孔1208由一層間電介質(ILD)1204被彼此隔離。該RRAM元件1202可由設置在該電晶體/矽側面1212之間的一金屬通孔1210從該晶圓的該電晶體/矽側面1212來存取。該等金屬通孔1210係由氧化物1206來隔離。
以下的段落提供了本文所揭示之該等各種實施例的實例：
實例1係一電阻式隨機存取記憶體(RRAM)元件，其包括一頂部電極；一底部電極；設置在該頂部電極與該底部電極之間的一電介質材料；在該介電材料中的一導電絲被電氣連接到該頂部電極，該導電絲包括靠近該頂部電極的一第一寬度大於靠近該底部電極的一第二寬度。
實例2可包括實例1之該技術主題，其中該第一寬度比該第二寬度包括更大數量的導電元件。
實例3可包括實例1或2之該技術主題，其中該第一寬度大於10奈米。
實例4可包括實例1或2或3中之任一項的該技術主題，其中該第二寬度小於5奈米。
實例5可包括實例1或2或3或4中之任一項的該技術主題，其中該導電絲電氣連接該頂部電極及該底部電極。
實例6可包括實例1或2或3或4或5中之任一項的該技術主題，其中該導電絲包括數個導電元件。
實例7可包括實例1或2或3或4或5或6中之任一項的該技術主題，其中該等數個導電元件包括在該電介質材料中的氧空缺。
實例7可包括實例1或2或3或4或5或6中之任一項的該技術主題，其中該電介質包括一基於氧化物的電介質。
實例9係一種電阻式隨機存取記憶體(RRAM)，其包含一第一RRAM元件，該第一RRAM元件包含在一第一電極與一第二電極之間的一電介質材料；以及一第二RRAM元件，該第二RRAM元件包含在一第三電極與一第四電極之間的一電介質材料；該第一RRAM元件包含在一低電阻狀態(LRS)下電氣連接該第一電極及該第二電極的一寬的導電通道；以及處於一高電阻狀態(HRS)的一第二RRAM元件，其中該第三電極及該第四電極未被電氣連接。
實例10可包括實例9的該技術主題，其中該第二RRAM元件包含在該第三電極與該第四電極之間的該電介質中所形成之一寬的導電通道，該第三電極及該第四電極未被電氣連接。
實例11可包括實例9的該技術主題，其中該寬的導電通道包含一錐形形狀，其中該寬的導電通道在該第一電極附近包含的一導電元件數量比該第二電極附近的一導電元件數量要大。
實例12可包括實例9或10或11的該技術主題，其中該RRAM包含數個RRAM元件，並且其中該等數個RRAM元件包含該第一及第二RRAM元件。
實例13可包括實例9或10或11或12的該技術主題，其中該第一RRAM元件包含一寬的導電通道，其包含一大於10奈米的寬度。
實例14係一種用於形成一電阻式隨機存取記憶體(RRAM)元件的方法，該方法包括提供一第一電極；在該第一電極上提供一電介質；在該電介質上提供一第二電極，其中該電介質被設置在該第一及第二電極之間；藉由橫跨該第一及第二電極施加一第一電壓在該電介質中形成一第一寬度的一導電通道，該電壓致使一第一電流經過該形成的導電通道；藉由橫跨該第一及第二電極施加一第二電壓在該電介質中形成一第二寬度之一寬的導電通道，該第二電壓致使一第二電流經過該形成之寬的導電通道，該第二電流大於該第一電流，該第二寬度大於該第一寬度。
實例15可包括實例14的該技術主題，其中提供該第一電極包括在一基體上沉積一金屬層。
實例16可包括實例14或15的該技術主題，其中該提供電介質包括在該第一電極上形成一氧化物層。
實例17可包括實例14或15或16的該技術主題，其中該第一電壓包括在一第一方向上的一設置電壓，並且該第一電流包括一設置電流，該方法進一步包括藉由施加一重置電壓橫跨該等第一及第二電極來斷開該導電通道，該重置電壓包括與該第一方向相反的一方向，該重置電壓大於該睡眠模式電壓。
實例18可包括實例14或15或16或17的該技術主題，其中該設置電壓包括一第一極性以及該重置電壓包括與該第一極性相反的一第二極性。
實例19可包括實例14或15或16或17或18的該技術主題，還包括藉由橫跨該等第一及第二電極施加該設置電壓來設置該導電通道。
實例20可包括實例14或15或16或17或18或19的該技術主題，其中形成該寬的導電通道包括把該第二電流箝位在一大於該第一電流的值。
實例21係一種運算裝置，其包括安裝在一基體上的一處理器；在該處理器內的一通信邏輯單元；在該處理器內的一記憶體；在該運算裝置內的一圖形處理單元；在該運算裝置內的一天線；在該運算裝置上的一顯示器；在該運算裝置內的一電池；在該處理器內的一功率放大器；在該處理器內的一電壓調節器；以及一非依電性記憶體。該非依電性記憶體包括一電阻式隨機存取記憶體(RRAM)元件，其包括一頂部電極；一底部電極；設置在該頂部電極與該底部電極之間的一電介質材料；在該介電材料中的一導電絲被電氣連接到該頂部電極，該導電絲包括靠近該頂部電極的一第一寬度大於靠近該底部電極的一第二寬度。
實例22可包括實例21之該技術主題，其中該第一寬度比該第二寬度包括更大數量的導電元件。
實例23可包括實例21或22之該技術主題，其中該第一寬度大於10奈米。
實例24可包括實例21或22或23中之任一項的該技術主題，其中該第二寬度小於5奈米。
實例25可包括實例21或22或23或24中之任一項的該技術主題，其中該導電絲電氣連接該頂部電極及該底部電極。
實例26可包括實例21或22或23或24或25中之任一項的該技術主題，其中該導電絲包括數個導電元件。
實例27可包括實例21或22或23或24或25或26中之任一項的該技術主題，其中該等數個導電元件包括在該電介質材料中的氧空缺。
實例28可包括實例21或22或23或24或25或26或27中之任一項的該技術主題，其進一步包括一電壓控制器，該電壓控制器包括電路用以提供在一第一位準的電流用於形成一操作導電絲；提供一第二電流位準用以形成一寬的導電絲；以及限制該第二電流位準在一第二位準處用於形成一寬的導電絲，該寬的導電細絲比該操作導電絲包括更多的導電元件。
本揭示之所示實現方式的該上述描述，包括在摘要中所描述的內容，並不旨在窮舉或把本揭示限制為所揭示之該等精確的形式。雖然為了說明性的目的在本文中描述了本揭示之具體的實現方式以及實例，但如相關領域的習知技藝者將體認到的，在本揭示的該範圍內各種等同的修改是有可能的。
100、300、400‧‧‧RRAM
102‧‧‧第一電極
104‧‧‧第二電極
106‧‧‧電介質
108‧‧‧導電元件
110‧‧‧導電路徑
112、212、312‧‧‧寬度
210、410‧‧‧絲
310‧‧‧經斷開之絲
314‧‧‧不連續性
412‧‧‧寬的
414‧‧‧窄的
500‧‧‧圖形表示
600、700‧‧‧流程圖
602〜612、702〜710‧‧‧方塊
800‧‧‧中介層
802‧‧‧第一基體
804‧‧‧第二基體
806‧‧‧BGA
808‧‧‧金屬互連
810‧‧‧通孔
812‧‧‧TSV
814‧‧‧嵌入式裝置
900‧‧‧運算裝置
902‧‧‧積體電路晶粒
904‧‧‧處理器
906‧‧‧晶粒上記憶體
908‧‧‧通信晶片
910‧‧‧依電性記憶體
912‧‧‧非依電性記憶體
914‧‧‧GPU
916‧‧‧DSP
920‧‧‧晶片組
922‧‧‧天線
924‧‧‧觸控螢幕顯示器
926‧‧‧觸控螢幕控制器
928‧‧‧電池
930‧‧‧GPS
932‧‧‧運動感測器
934‧‧‧揚聲器
936‧‧‧相機
938‧‧‧輸入裝置
940‧‧‧大容量存儲裝置
942‧‧‧密碼處理器
950、1002‧‧‧PRAM
952‧‧‧ME
1000‧‧‧系統
1004‧‧‧記憶體元件1
1006‧‧‧記憶體元件2
1008‧‧‧記憶體元件N
1010‧‧‧電壓控制器
1012‧‧‧模式控制器
1100‧‧‧晶圓
1102、1202‧‧‧記憶體元件
1104、1200‧‧‧陣列
1106、1206‧‧‧氧化物
1208、1210‧‧‧金屬通孔
1204‧‧‧ILD
1212‧‧‧電晶體/矽側面
圖1係具有一經形成之細絲的電阻式隨機存取記憶體元件的一示意圖。
圖2係具有一經形成之寬絲的電阻式隨機存取記憶體元件的一示意圖。
圖3係具有一經斷開之寬絲的電阻式隨機存取記憶體元件的一示意圖。
圖4係具有一經改良絲的電阻式隨機存取記憶體元件的一示意圖，該改良絲在一電極附近寬而在另一電極附近薄。
圖5係用於形成用於睡眠模式之一寬絲及重置該寬絲的該電壓及電流的一圖形表示。
圖6係用於創建包括一睡眠模式寬絲的一種電阻式隨機存取記憶體元件的一程序流程圖。
圖7係用於以一睡眠模式操作電阻式隨機存取記憶體元件的一程序流程圖。
圖8係實現本揭示之一或多個實施例的一中介層的示意性方塊圖。
圖9係根據本揭示之一實施例所構建之一運算裝置的一示意性方塊圖。
圖10係用於操作一種具有一睡眠模式之電阻式隨機存取記憶體元件的一控制器的示意性方塊圖。
圖11根據本揭示的實施例係一電阻式隨機存取記憶體元件陣列的一示意圖。
圖12根據本揭示的實施例係一電阻式隨機存取記憶體元件陣列的一橫截面的示意圖。
100‧‧‧RRAM
102‧‧‧第一電極
104‧‧‧第二電極
106‧‧‧電介質
108‧‧‧導電元件
210‧‧‧絲
212‧‧‧寬度

Claims (25)

  1. 一種電阻式隨機存取記憶體(RRAM)元件，其包含：       一頂部電極；       一底部電極；       一電介質材料，其設置在該頂部電極與該底部電極之間；       在該介電材料中的一導電絲，其被電氣連接到該頂部電極，該導電絲包含靠近該頂部電極的一第一寬度，其大於靠近該底部電極的一第二寬度。
  2. 如請求項第1項之RRAM元件，其中該第一寬度比該第二寬度包含更大數量的導電元件。
  3. 如請求項第1項之RRAM元件，其中該第一寬度大於10奈米。
  4. 如請求項第1項之RRAM元件，其中該第二寬度小於5奈米。
  5. 如請求項第1項之RRAM元件，其中該導電絲電氣連接該頂部電極與該底部電極。
  6. 如請求項第1項之RRAM元件，其中該導電絲包含複數個導電元件。
  7. 如請求項第6項之RRAM元件，其中該等複數個導電元件包含在該電介質材料中的氧空缺。
  8. 如請求項第1項之RRAM元件，其中該電介質包含一基於氧化物的電介質。
  9. 一種電阻式隨機存取記憶體(RRAM)，其包含：       一第一RRAM元件，其包含在一第一電極與一第二電極之間的一電介質材料；以及       一第二RRAM元件，其包含在一第三電極與一第四電極之間的一電介質材料；       該第一RRAM元件包含在一低電阻狀態(LRS)下電氣連接該第一電極及該第二電極的一寬的導電通道；以及       處於一高電阻狀態(HRS)的一第二RRAM元件，其中該第三電極及該第四電極未被電氣連接。
  10. 如請求項第9項之RRAM元件，其中該第二RRAM元件包含在該第三電極與該第四電極之間的該電介質中所形成之一寬的導電通道，該第三電極及該第四電極未被電氣連接。
  11. 如請求項第9項之RRAM元件，其中該寬的導電通道包含一錐形形狀，其中該寬的導電通道在該第一電極附近包含的一導電元件數量比該第二電極附近的一導電元件數量要大。
  12. 如請求項第9項之RRAM元件，其中該RRAM包含複數個RRAM元件，並且其中該等複數個RRAM元件包含該等第一RRAM元件及第二RRAM元件。
  13. 如請求項第9項之RRAM元件，其中該第一RRAM元件包括包含一大於10奈米的寬度之寬的導電通道。
  14. 一種用於形成一電阻式隨機存取記憶體(RRAM)元件的方法，該方法包含：       形成一第一電極；       在該第一電極上形成一電介質；       在該電介質上形成一第二電極，其中該電介質被設置在該等第一與第二電極之間；       藉由施加橫跨該等第一及第二電極的一第一電壓來在該電介質中形成一第一寬度的一導電通道；       藉由施加橫跨該等第一及第二電極的一第二電壓來在該電介質中形成一第二寬度之一寬的導電通道，該第二電壓大於該第一電壓，該第二寬度大於該第一寬度。
  15. 如請求項第14項之方法，其中形成該第一電極包含在一基體上沉積一金屬層。
  16. 如請求項第14項之方法，其中該形成該電介質包含在該第一電極上形成一氧化物層。
  17. 如請求項第14項之方法，其中該第一電壓包含在一第一方向上的一設置電壓，並且第一電流包含一設置電流，該方法進一步包含：       藉由橫跨該等第一及第二電極施加一重置電壓來斷開該導電通道，該重置電壓包含與該第一方向相反的一方向，該重置電壓大於該第二電壓。
  18. 如請求項第17項之方法，其中該設置電壓包含一第一極性且該重置電壓包含與該第一極性相反的一第二極性。
  19. 如請求項第17項或第18項之方法，進一步包含藉由施加該設置電壓橫跨於該等第一及第二電極來設置該導電通道。
  20. 如請求項第14項之方法，其中形成該寬的導電通道包含把由該第二電壓所致使之一第二電流箝位在大於由該第一電壓所致使之一第一電流的一值。
  21. 一種運算裝置，其包含：       安裝在一基體上的一處理器；       在該處理器內的一通信邏輯單元；       在該處理器內的一記憶體；       在該運算裝置內的一圖形處理單元；       在該運算裝置內的一天線；       在該運算裝置上的一顯示器；       在該運算裝置內的一電池；       在該處理器內的一功率放大器；       在該處理器內的一電壓調節器；以及       一非依電性記憶體，       其中該非依電性記憶體包含：             一電阻式隨機存取記憶體(RRAM)元件，其包含：                   一頂部電極；                   一底部電極；                   設置在該頂部電極與該底部電極之間的一電介質材料；                   在該介電材料中的一導電絲，其被電氣連接到該頂部電極，該導電絲包含靠近該頂部電極的一第一寬度，其大於靠近該底部電極的一第二寬度。
  22. 如請求項第21項之運算裝置，其中該第一寬度比該第二寬度包含一更大數量的導電元件。
  23. 如請求項第21項之運算裝置，其中該第一寬度大於10奈米。
  24. 如請求項第21項之運算裝置，其中該導電絲電氣連接該頂部電極與該底部電極。
  25. 如請求項第21項之運算裝置，其進一步包含一電壓控制器，該電壓控制器包含電路用以：       把施加到該RRAM元件的電流限制在一第一位準用於形成一操作導電絲；以及       把施加到該RRAM元件的電流限制在一第二位準用於形成一寬的導電絲，該寬的導電絲比該操作導電絲包含更多的導電元件。
TW105137612A 2015-12-22 2016-11-17 高性能電阻式隨機存取記憶體 TW201732802A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/067241 WO2017111930A1 (en) 2015-12-22 2015-12-22 High performance rram

Publications (1)

Publication Number Publication Date
TW201732802A true TW201732802A (zh) 2017-09-16

Family

ID=59091011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137612A TW201732802A (zh) 2015-12-22 2016-11-17 高性能電阻式隨機存取記憶體

Country Status (2)

Country Link
TW (1) TW201732802A (zh)
WO (1) WO2017111930A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395733B2 (en) 2017-12-21 2019-08-27 Macronix International Co., Ltd. Forming structure and method for integrated circuit memory
CN110570889B (zh) * 2018-06-06 2021-07-27 华邦电子股份有限公司 找出电阻式随机存取存储器的最佳操作条件的方法
US10903421B2 (en) 2018-10-01 2021-01-26 International Business Machines Corporation Controlling filament formation and location in a resistive random-access memory device
US11882772B2 (en) 2021-08-30 2024-01-23 International Business Machines Corporation Conductive-bridging semiconductor memory device formed by selective deposition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817522B2 (en) * 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US20140077149A1 (en) * 2012-09-14 2014-03-20 Industrial Technology Research Institute Resistance memory cell, resistance memory array and method of forming the same
US20140264247A1 (en) * 2013-03-13 2014-09-18 Microchip Technology Incorporated Resistive Memory Cell with Reduced Bottom Electrode
US9000407B2 (en) * 2013-05-28 2015-04-07 Intermolecular, Inc. ReRAM materials stack for low-operating-power and high-density applications
US9620205B2 (en) * 2013-07-10 2017-04-11 Intermolecular, Inc. All around electrode for novel 3D RRAM applications

Also Published As

Publication number Publication date
WO2017111930A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
CN107636822B (zh) 电阻随机存取存储器器件及其形成方法
US10892215B2 (en) Metal on both sides with power distributed through the silicon
US11145737B2 (en) Selector devices
TW201732802A (zh) 高性能電阻式隨機存取記憶體
US20130051116A1 (en) Integrated circuit with face-to-face bonded passive variable resistance memory and method for making the same
US20220045127A1 (en) Selector devices
KR101724446B1 (ko) 스핀-전달 토크 메모리의 감소된 스위칭 전류
US8987693B2 (en) High density memory device
US20200144330A1 (en) Multi-channel vertical transistor for embedded non-volatile memory
US20130051115A1 (en) Integrated circuit with backside passive variable resistance memory and method for making the same
US20190214433A1 (en) Asymmetric selectors for memory cells
KR20170066320A (ko) Psttm mtj 구성에서 자기 확산 배리어들 및 필터
US20130051117A1 (en) Integrated circuit with vertically integrated passive variable resistance memory and method for making the same
US20220262860A1 (en) Selector devices
US20200212105A1 (en) Asymmetric selector element for low voltage bipolar memory devices
TW201803164A (zh) 用以使底部電極與垂直磁性穿隧接面（ｐｍｔｊ）裝置解耦的紋理斷裂層
TW201709367A (zh) 用於低功率非揮發絲切換器的熱管理結構
US10395707B2 (en) Amorphous seed layer for improved stability in perpendicular STTM stack
CN103956428A (zh) 一种降低阻变存储器电铸电压的方法
US20170287555A1 (en) Resistive random access memory cell having bottom-side oel layer and/or optimized access signaling
US11404639B2 (en) Selector devices with integrated barrier materials
WO2019117965A1 (en) 1s-1r memory cell with non-linear ballast
KR20230000945A (ko) 적층형 2-레벨 백엔드 메모리
WO2018004608A1 (en) Thermal resistor in pmtj stack design
Tada et al. Atom switch technology for low-power nonvolatile logic application