TW201709065A - 記憶體裝置特定之自我更新進入與退出技術 - Google Patents

記憶體裝置特定之自我更新進入與退出技術 Download PDF

Info

Publication number
TW201709065A
TW201709065A TW105111508A TW105111508A TW201709065A TW 201709065 A TW201709065 A TW 201709065A TW 105111508 A TW105111508 A TW 105111508A TW 105111508 A TW105111508 A TW 105111508A TW 201709065 A TW201709065 A TW 201709065A
Authority
TW
Taiwan
Prior art keywords
memory
self
updating
command
memory device
Prior art date
Application number
TW105111508A
Other languages
English (en)
Other versions
TWI709853B (zh
Inventor
喬治 維吉斯
庫吉特Ｓ 貝恩斯
詹姆斯Ａ 麥克卡爾
木魯蓋莎米Ｋ 納齊穆蘇
摩漢Ｊ 庫瑪
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201709065A publication Critical patent/TW201709065A/zh
Application granted granted Critical
Publication of TWI709853B publication Critical patent/TWI709853B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • Human Computer Interaction (AREA)

Abstract

一種系統實現特定記憶體裝置自我更新進入與退出命令。當一共享控制匯流排上的記憶體裝置(例如一排組中之所有記憶體裝置)係處於自我更新時，一記憶體控制器可對該記憶體裝置發出一具有一自我更新退出命令及一唯一記憶體裝置識別符之裝置特定之命令。該控制器透過該共享控制匯流排發送該命令，並且只有該所選擇、經識別記憶體裝置才會退出自我更新，而其他裝置則會忽略該命令並且仍進行自我更新。該控制器可接著透過一共享資料匯流排與該特定記憶體裝置執行資料存取，而該等其他記憶體裝置則係處於自我更新。

Description

記憶體裝置特定之自我更新進入與退出技術
本文中之說明大致係有關於記憶體子系統，而更具體的說明係有關於記憶體裝置自我更新命令。
著作權聲明/許可
本專利文件之揭露中有部分可能含有受制於著作權保護的教材。此著作權所有人對本專利文件或本專利揭露之任何人在智慧財產局中(Patent and Trademark Office)專利檔案或記錄中所作的複製沒有異議，但仍保留一切著作權的權利。此著作權聲明適用於如下文所述、及其附圖中的所有資料，並且適用於以下所述的任何軟體：Copyright © 2015,Intel Corporation,All Rights Reserved。
記憶體子系統儲存用於供處理器執行一運算裝置之功能的符碼及資料。記憶體子系統傳統是由依電性記憶體資源所組成，此等依電性記憶體資源屬於給裝置之電力中斷時狀態不定或不確定的記憶體裝置。因此，依電性記憶體與持久或非依電性儲存器形成對比，持久或非依電性儲存器在給裝置的電力中斷時仍然具有一確定狀態。用於實施記憶體裝置的儲存技術決定此記憶體裝置屬於依電 性或非依電性。依電性記憶體資源一般而言，存取時間更快且容量更密集(每單元面積之位元)。儘管已有技術終於可提供容量及存取速度與目前依電性記憶體相當的持久儲存器，依電性記憶體的成本及熟悉度目前仍是非常吸引人的特徵。
依電性記憶體的主要缺點在於其資料在電力中斷時會丟失。有系統提供用以經由電池電力持續更新依電性記憶體的依靠電池式記憶體，在主要電力中斷時防止依電性記憶體丟失狀態。也有系統在一DIMM(雙直列記憶體模組)之一側置放記憶體裝置，而在該DIMM之另一側置放持久儲存器。此系統可藉由超級電容器或電池來供電，此超級電容器或電池在給記憶體子系統的電力中斷時，保持足以使該系統能夠將依電性記憶體裝置之內容傳輸至(多個)持久儲存裝置的充電量。此類系統儘管可在電力喪失時防止或至少減少資料丟失，其仍然佔用大量系統空間，並且使DIMM容量減半。因此，此類系統在空間限制條件更加嚴苛的運算裝置中不切實際。另外，損失的記憶體容量導致記憶體更少、或解決方案耗成本而必須再增加更多硬體。
目前可用的記憶體保護包括Type 1 NVDIMM(非依電性DIMM)，在業界又稱為NVDIMM-n。此類系統屬於依靠能量式位元組可存取永續記憶體。傳統設計在此DIMM之一面含有DRAM(動態隨機存取記憶體)裝置，而在該DIMM之另一面含有一或多個NAND快閃裝置。此等 NVDIMM係透過一豬尾型連接器附接至一超級電容器，並且此運算平台對該超級電容器供應12V以在正常運作期間將該超級電容器充電。當此平台電力下降時，此電容器供應電力至DIMM及DIMM控制器，使其得以將DRAM內容儲存至DIMM背面的NAND裝置。在一傳統系統中，各超級電容器佔用一個SATA(序列先進技術附接)驅動機機架的空間。
傳統上，RDIMM(暫存DIMM)無法用於實施一NVDIMM解決方案，這是因為資料匯流排上此等裝置與此非依電性儲存器之間沒有緩衝區，無法在主機與儲存器之間引導資料。因此，傳統是將更昂貴的LRDIMM(降負載型DIMM)用於NVDIMM，此等LRDIMM在資料匯流排上具有緩衝區。一典型DRAM DIMM上係將裝置組織成排組，其中各排組包含多個DRAM。排組中所有DRAM間有公用的自我更新退出命令或信號(CKE)；因此，所有裝置同時對此命令作出回應。由於此同時回應，透過一公用資料匯流排自一個別DRAM取用資料在傳統上是不可能的，因為此等DRAM會互爭資料匯流排。因此，DRAM在共享一公用命令/位址(C/A)或控制匯流排時，無法同時共享一資料匯流排。共享一C/A或控制匯流排的DRAM傳統上具有連至主機記憶體控制器的專屬資料路徑。然而，在一NVDIMM上，一專屬資料匯流排或專屬C/A匯流排由於接腳數及功率限制而不實際。
依據本發明之一實施例，係特地提出一種在一記憶體子系統中之緩衝電路，其包含：一連至一控制匯流排之介面，該控制匯流排係耦合至多個記憶體裝置；一連至一資料匯流排之介面，該資料匯流排係耦合至該多個記憶體裝置；控制邏輯，用以在該多個記憶體裝置係處於自我更新時透過該控制匯流排發送一裝置特定之自我更新退出命令，該命令包括僅致使一經識別記憶體裝置退出自我更新而其他記憶體裝置仍處於自我更新之一唯一記憶體裝置識別符，且該控制邏輯透過該資料匯流排對已致使退出自我更新之該記憶體裝置進行資料存取。
100、200、300、400、500、900、1000‧‧‧系統
110‧‧‧RCD
112‧‧‧命令/位址匯流排
120、940、1162‧‧‧記憶體裝置
114A、114B、116A、116B‧‧‧資料匯流排
202、302‧‧‧NVDIMM
204、304‧‧‧正面
206、306‧‧‧背面
210、310、340、342、352‧‧‧連接器
220、320‧‧‧DRAM裝置
222、322、324、510、932、950‧‧‧控制器
230‧‧‧備份NAND
240‧‧‧FPGA
250‧‧‧電池連接器
330‧‧‧I/O啟動器
344、460、522‧‧‧超級電容器
350‧‧‧集中式儲存器
410‧‧‧CPU
412‧‧‧DDR
422、424‧‧‧DIMM
432‧‧‧SATA埠
440‧‧‧儲存與電力控制器
442‧‧‧多工器
444‧‧‧多工控制器
450、1060‧‧‧儲存器
512‧‧‧微控制器
514‧‧‧SATA多工器
516‧‧‧穩壓器
520‧‧‧邏輯
532、534‧‧‧SATA儲存裝置
600‧‧‧程序
602~626‧‧‧操作步驟
710、720、944‧‧‧暫存器
910、1020、1110‧‧‧處理器
920、1034、1164‧‧‧記憶體控制器
922‧‧‧I/O介面邏輯
924、952‧‧‧命令邏輯
926、954‧‧‧更新邏輯
930‧‧‧記憶體模組
932‧‧‧時脈線
934‧‧‧命令/位址線
936‧‧‧資料線
938‧‧‧信號線
942‧‧‧I/O
946‧‧‧ODT
960‧‧‧記憶體資源
1010‧‧‧匯流排/匯流排系統
1030、1032‧‧‧記憶體
1036‧‧‧作業系統
1038‧‧‧指令
1040‧‧‧I/O介面
1050‧‧‧網路介面
1062‧‧‧符碼或指令及資料
1070‧‧‧週邊介面
1080、1190‧‧‧SR控制
1120‧‧‧音訊子系統
1130‧‧‧顯示子系統
1132‧‧‧顯示介面
1140‧‧‧I/O控制器
1150‧‧‧電力管理
1160‧‧‧記憶體子系統
1170‧‧‧連接性
1172‧‧‧胞狀連接性
1174‧‧‧無線連接性
1180‧‧‧週邊連接
1182‧‧‧連至
1184‧‧‧來自
以下說明中包括對具有舉本發明之實施例之實作態樣為例所提供之例示之圖式所作的論述。應該瞭解圖式係以舉例方式提供，而不是作為限制。對一或多項「實施例」之參考於本文中使用時，要瞭解為說明本發明之至少一項實作態樣中所包括之一特定特徵、結構、及/或特性。因此，本文中出現之諸如「在一項實施例中」或「在一替代實施例中」等詞說明本發明之各種實施例及實作態樣，而且不必然全都意指為同一實施例。然而，此等實施例及實作態樣亦不必然互斥。
圖1乃是一系統之一實施例的一方塊圖，該系統具有一可執行裝置特定之自我更新命令之控制器。
圖2乃是一DIMM(雙直列記憶體模組)之一實施例的一方塊圖，該DIMM係用於一具有集中式儲存器之電力 保護記憶體系統，其中資料係經由裝置特定之自我更新命令來傳輸。
圖3乃是一DIMM(雙直列記憶體模組)之一實施例的一方塊圖，該DIMM係用於一具有集中式儲存器之電力保護記憶體系統，其中資料係經由裝置特定之自我更新命令來傳輸。
圖4乃是一電力保護記憶體系統之一實施例的一方塊圖，該電力保護記憶體系統具有非位於NVDIMM(非依電性DIMM)上的合併式儲存器，其中一控制器使用裝置特定之自我更新命令。
圖5乃是一電力保護記憶體系統之一實施例的一方塊圖，該電力保護記憶體系統具有使用裝置特定之自我更新命令進行資料傳輸的集中式儲存器。
圖6乃是一程序之一實施例的一流程圖，該程序將裝置特定之自我更新命令用於依電性記憶體之非依電性備份。
圖7A乃是一暫存器之一實施例的一方塊圖，該暫存器啟用一每裝置自我更新模式。
圖7B乃是一暫存器之一實施例的一方塊圖，該暫存器儲存用於每裝置自我更新模式之一每裝置識別符。
圖8乃是每裝置備份至持久儲存器之一實施例的一時序圖。
圖9乃是一系統之一實施例的一方塊圖，可在該系統中實施每記憶體裝置自我更新命令。
圖10乃是一運算系統之一實施例的一方塊圖，可在該運算系統中實施一裝置特定之自我更新命令。
圖11乃是一行動裝置之一實施例的一方塊圖，可在該行動裝置中實施一裝置特定之自我更新命令。
以下說明某些細節及實作態樣，包括圖式之描述，此等圖式可繪示下文所述實施例的一些或全部，說明中還論述本文中所介紹發明概念之其他可能實施例或實作態樣。
如本文中所述，一種系統實現特定記憶體裝置自我更新進入與退出命令。當共享控制匯流排上亦共享一資料匯流排的所有記憶體裝置(例如一排組中之所有記憶體裝置)係處於自我更新時，一記憶體控制器可對該記憶體裝置發出一具有一自我更新退出命令及一唯一記憶體裝置識別符之裝置特定之命令。該控制器透過該共享控制匯流排發送該命令，但只有該所選擇、經識別記憶體裝置才會退出自我更新，而其他裝置則會忽略該命令並且仍進行自我更新。該控制器可接著透過該共享資料匯流排與該特定記憶體裝置執行資料存取，而該等其他記憶體裝置則係處於自我更新。
對記憶體裝置之參照可套用於不同記憶體類型。記憶體裝置大致意指為依電性記憶體技術。依電性記憶體屬於給裝置之電力中斷時狀態(從而還有其上儲存之資料)不確定的記憶體。非依電性意指為給裝置之電力中斷時狀 態仍然確定的記憶體。動態依電性記憶體需要更新裝置中儲存的資料才能維持狀態。動態依電性記憶體之一個實例包括DRAM(動態隨機存取記憶體)、或一些諸如同步DRAM(SDRAM)等變例。一如本文中所述之記憶體子系統可與一些記憶體技術相容，例如DDR3(第3版雙倍資料率，JEDEC(電子裝置工程聯合委員會)在2007年6月27日推出最初版，目前已到第21版)、DDR4(DDR第4版，JEDEC在2012年9月公布初始規格)、DDR4E(DDR第4版，延伸型，JEDEC目前正在討論)、LPDDR3(低功率DDR第3版，即JESD209-3B，JEDEC在2013年8月提出)、LPDDR4(低功率雙倍資料速率(LPDDR)第4版，即JESD209-4，JEDEC在2014年8月最初公布)、WIO2(寬I/O 2(WideIO2)，即JESD229-2，JEDEC在2014年8月最初公布)、HBM(高頻寬記憶體DRAM，即JESD235，JEDEC在2013年10月最初公布)、DDR5(DDR第5版，JEDEC目前正在討論)、LPDDR5(JEDEC目前正在討論)、HBM2(HBM第2版，JEDEC目前正在討論)、及/或其他記憶體技術、以及基於此類規格衍生版或延伸版的技術。
本文中意指為一「DRAM」的說明可套用於容許隨機存取之任何記憶體裝置。此記憶體裝置或DRAM可意指為晶粒本身，及/或意指為一已封裝記憶體產品。
一允許裝置特定之自我更新退出(或每裝置從自我更新退出)之系統為NVDIMM(非依電性雙直列記憶體模組)實作態樣提供更多可能性。儘管以下說明針對DIMM提 供實例，仍將瞭解的是，系統只要包括共享一控制匯流排及一資料匯流排的記憶體裝置，無論什麼類型，都可在系統中實施類似功能。因此，並非一定要使用一特定「記憶體模組」。在一項實施例中，裝置特定之從自我更新退出使一控制器能夠一次令單一DRAM自一公用控制匯流排從自我更新退出。
傳統DIMM包括RDIMM(暫存DIMM)及LRDIMM(降負載型DIMM)以嘗試降低一運算平台上DIMM的負載。此負載降低可改善記憶體存取的信號完整性並且允許更高頻寬傳輸。在一LRDIMM上，得以將資料匯流排及控制匯流排(例如命令/位址(C/A)信號線)完全緩衝，其中緩衝區將記憶體匯流排對主機(例如一相關聯之記憶體控制器)的往來重新計時並且並且再驅動。緩衝區將記憶體裝置之內部匯流排與主機隔離。在一RDIMM上，資料匯流排直接連接至主機記憶體控制器。控制匯流排(例如C/A匯流排)得以重新計時並且予以再驅動。因此，輸入係視為在時脈邊緣予以暫存。RDIMM取代一資料緩衝區，傳統上將被動式多工器用於隔離記憶體裝置上之內部匯流排與主機控制器。
與傳統系統相比，憑藉每裝置自我更新命令，一RDIMM可用於一NVDIMM實作態樣。傳統DIMM實作態樣具有一72接腳資料匯流排介面，造成實施一NVDIMM之負載太重。LRDIMM傳統上由於將匯流排緩衝有在使用。但是，藉由只讓一或多個所選擇DRAM退出自我更新而其他 DRAM仍進行自我更新，不僅可將介面序列化，還可顯著降低主機上的負載。因此，在一項實施例中，可運用一RDIMM作為一NVDIMM。
圖1乃是一系統之一實施例的一方塊圖，該系統具有一可執行裝置特定之自我更新命令之控制器。系統100繪示一具有記憶體裝置120之系統之一項實施例，此等記憶體裝置共享一控制匯流排(C/A(命令/位址)匯流排112)以及一資料匯流排(多個DRAM 120間以位址0000：0111所共享之資料匯流排114A、以及多個DRAM 120間以位址1000：1111所共享之資料匯流排114B)。記憶體裝置120可利用裝置特定之自我更新命令來個別存取；因此，裝置特定之自我更新命令可套用至個別DRAM 120及/或可配合所選擇DRAM 120之群組來套用。系統100繪示十六個記憶體裝置(埠口A上的0000：0111、以及埠口B上的1000：1111)。在一項實施例中，DRAM 120代表一DIMM上的記憶體裝置。
將瞭解的是，不同實作態樣的記憶體裝置數量可以不同(更多或更少)。在一項實施例中，系統100之各記憶體裝置120具有一唯一識別符(ID)或裝置ID(DID)。在一項實施例中，耦合至一分離資料匯流排之各記憶體裝置120具有一唯一DID，此唯一DID可與一平行或不同記憶體匯流排上另一記憶體裝置之一DID相同。舉例而言，類似於資料匯流排114A之記憶體裝置120，耦合至RCD 110之埠口B、耦合至資料匯流排114B的記憶體裝置120可從0000：0111開始編號。只要各記憶體裝置120在一公用命令及位址匯流排或 控制線上，並且資料匯流排具有一指定予該資料匯流排之唯一ID，系統便可產生裝置特定之自我更新命令。依據所示的4位元ID，有16種唯一ID，此為一個實例，可將更多或更少位元用於定址各裝置，端視實作態樣而定。
RCD 110代表一用於系統100之控制器。將瞭解的是，RCD 110所代表之控制器有別於一內有合併系統100之運算裝置之一主機控制器或記憶體控制器(圖未具體展示)。同樣地，RCD 110之控制器有別於記憶體裝置120所包括之一晶片上或晶粒上控制器。在一項實施例中，RCD 110乃是一暫存時脈驅動器(其亦可稱為一暫存時脈驅動器)。此暫存時脈驅動器從主機(例如一記憶體控制器)接收資訊，並且緩衝自主機送至各種記憶體裝置120之信號。如果所有記憶體裝置120全都直接連接至主機，則信號線上的負載會降低高速發信號能力。藉由緩衝來自主機的信號，主機僅看到RCD 110的負載，其可接著對記憶體裝置120控制時序及發信號。在一項實施例中，RCD 110乃是一DIMM上用以控制發信號至各種記憶體裝置之一控制器。
RCD 110包括用以耦合至主機並耦合至記憶體裝置120之介面電路系統。硬體介面儘管未以具體細節展示，仍可包括驅動器、阻抗終止電路系統、以及用以控制此等驅動器及阻抗終止運作的邏輯。此等介面可包括諸如下文針對介於一記憶體裝置與一記憶體控制器之間的介面所述之介面的電路系統。此介面電路系統介接至針對系統100所述之各種匯流排。
在一項實施例中，RCD 110具有獨立資料埠A及B。舉例而言，此等記憶體裝置可存取獨立通道，允許在兩條不同資料匯流排114上進行平行資料通訊。在一項實施例中，系統100中的所有記憶體裝置120全都共享同一資料匯流排114。在一項實施例中，記憶體裝置120係為了發信號及載入目的而耦合至平行資料匯流排。舉例而言，一第一資料匯流排(例如資料匯流排114)可以是耦合至RCD 110之資料匯流排，其提供來自主機的資料。一第二資料匯流排(例如資料匯流排116)可以是耦合至一儲存裝置之資料匯流排。在一項實施例中，此第二資料匯流排可直接耦合至主機。資料匯流排116若直接耦合至主機，便可經由對來自記憶體裝置120之資料實現序列化之多工器或其他電路系統來降低負載。
所示記憶體裝置120具有一耦合至RCD的H埠，其可以是一命令及/或控制驅動器。所示記憶體裝置120亦具有一為了裝置特定之控制而耦合之L埠。由於記憶體裝置120可一次啟動一個，此裝置特定之控制從而可將資料輸出序列化。在一項實施例中，記憶體裝置120係藉由RCD 110一次啟動一個。在一項實施例中，RCD 110每共享控制匯流排及資料匯流排啟動一個記憶體裝置120。因此，在系統100包括多條不同資料匯流排的情況下，可啟動多個記憶體裝置120，其中各資料匯流排上啟動一個別記憶體裝置120。
在一項實施例中，記憶體裝置120包括一用以儲 存該DID的暫存器(系統100中未具體展示)。舉例而言，記憶體裝置120可將DID資訊儲存於一MPR(多用途暫存器)、模式暫存器、或其他暫存器中。在一項實施例中，系統100在使用PDA(每DRAM位址)模式進行初始化期間對各記憶體裝置指定一唯一ID。在一項實施例中，一BIOS(基本輸入/輸出系統)在系統初始化期間產生並指定唯一ID。在一項實施例中，一新模式可組配並啟用系統100之各記憶體裝置120，此新模式乃是裝置特定之自我更新控制模式。在此一模式中，各記憶體裝置120可比對其唯一DID以對自我更新命令(例如一自我更新退出信號(CKE))作出回應。在一項實施例中，一裝置特定之自我更新命令模式經由一模式暫存器藉由相關聯之主機來組配記憶體裝置120。在此一模式中，只有ID符合之記憶體裝置才會離開自我更新，而其他記憶體裝置則會忽略此命令並且乃進行自我更新。
舉例而言，思考所有記憶體裝置120全都已在進行自我更新的情況。RCD 110可發送一裝置特定之SRX(自我更新退出)命令至DRAM 0000。由於記憶體裝置120間共享C/A匯流排112，所有共享此匯流排之記憶體裝置全都會接收此SRX命令。然而，此等記憶體裝置如果都有啟用裝置特定之自我更新命令，則DRAM 0001：1111會忽略此命令並且仍進行自我更新，而只有DRAM 0000才從更新甦醒。在一項實施例中，C/A匯流排112乃是所有記憶體裝置120間所共享之單一匯流排。在一項實施例中，C/A匯流排112係分成C/A匯流排112A及C/A匯流排112B，與資料匯流排 114之分離相對應。在一項實施例中，無論資料匯流排114是單一匯流排或分成A埠及B埠，C/A匯流排112都可以是單一匯流排。
在一項實施例中，系統100包括一自RCD 110至記憶體裝置120之公用雙向4位元來源資料匯流排114(資料與所匹配選通對之4個位元)。在一項實施例中，系統100包括多條用以減輕負載之公用匯流排，例如資料匯流排114A及資料匯流排114B。系統100舉一例來說，具體繪示兩條匯流排(A及B)。在一項實施例中，資料匯流排114係終止於匯流排節段之任一末端以避免信號反射。在一項實施例中，RCD 110乃是一控制器及一命令發出器。在一項實施例中，RCD 110作用為一C/A暫存器。RCD 110可轉發來自主機之命令。在一項實施例中，RCD 110可啟始發送裝置特定之自我更新命令，但無需來自主機之一直接命令。
在一項實施例中，RCD 110將在C/A匯流排112上驅動一唯一4位元ID，同時發出一自我更新命令。在一項實施例中，RCD 110將會驅動資料匯流排114上之4位元ID，同時在C/A匯流排112上發出一自我更新命令。將瞭解的是，對於資料傳輸至/自一非依電性記憶體(例如系統100中所示之「儲存器」)，此自我更新命令乃是一用以選擇一資料存取用記憶體裝置的自我更新退出。此傳輸一旦完成，RCD 110便可利用一裝置特定之自我更新進入命令(例如一具有一DID之自我更新命令)使該記憶體裝置返回到自我更新。RCD 110可利用一通用自我更新進入命令替代地使該記憶 體裝置返回到自我更新。在一項實施例中，RCD 110可取回此資料以藉由套用唯一ID來接續傳輸至/自各依電性記憶體裝置120之非依電性儲存器，同時使此等已完成交易之記憶體裝置返回到自我更新。
在一項實施例中，系統100若是實施成一NVDIMM，此運作流程會根據以下所述發生。在一項實施例中，於平台初始化期間，BIOS碼使用PDA(每DRAM定址能力)模式命令將唯一DID規劃成各記憶體裝置。在一項實施例中，若要回應於檢測到一電力供應中斷而儲存資料，主機之一記憶體控制器(例如此一整合式記憶體控制器(iMC))可發出命令以令此等記憶體裝置將I/O緩衝區排清到記憶體裝置之記憶體陣列，並且使所有記憶體裝置進行自我更新。一iMC乃是一整合到同一基材上作為主機處理器或CPU(中央處理單元)之記憶體控制器。
在一項實施例中，RCD 110選擇此記憶體裝置之一LDQ半位元組(例如經由L埠之一段資料或DQ位元)，並且(可經由命令、經由模式暫存器、或經由其他運作)規劃一每裝置自我更新退出模式。在一項實施例中，RCD 110在LDQ半位元組上發出一具有一目標DID之自我更新退出命令。只有DID符合之記憶體裝置才會退出自我更新，而同一資料匯流排114上的所有其他記憶體裝置120仍將會進行自我更新。在一項實施例中，RCD 110對所選擇記憶體裝置120發出讀取及/或寫入命令以執行用於資料存取運作之資料傳輸。回應於檢測到電力失效，此等運作主要會是用以將資料從記 憶體裝置120讀出以寫入至儲存器之讀取運作。當電力復原時，此等運作主要可以是用以使此資料從儲存器復原至記憶體裝置120之寫入運作。
在一項實施例中，當(多個)讀取或寫入交易完成或結束時，RCD 110使所選擇記憶體裝置120返回到自我更新。RCD 110可接著重複選擇一特定記憶體裝置之程序，令此特定記憶體裝置從自我更新退出，執行(多個)資料存取運作，以及使此裝置返回到自我更新，直到所有資料傳輸都完成為止。因此，每裝置自我更新控制可允許擁有原生介面之NVDIMM具備一接腳、組件數、以及有功率效率之多分支匯流排以將資料從記憶體裝置120移動至非依電性記憶體或非依電性儲存器。
傳統上，僅LRDIMM可當作NVDIMM使用。DIMM目前係設計成具有一72位元資料匯流排。連接此72位元資料匯流排至單一非依電性儲存介面因接腳數及負載而非常無效率且不實際。因此，RDIMM未經過緩衝，對於傳統NVDIMM實作態樣不切實際。相比之下，在一LRDIMM中，此匯流排通過此緩衝區，而且此緩衝區可閘控資料至及/或自主機之傳輸，如此一來，不僅降低負載，也可實現一更窄的介面。替代地，此緩衝區可使資料傳輸或I/O(輸入/輸出)序列化進到一連接至一非依電性儲存子系統之獨立匯流排。傳統上在一電力失效期間，此72位元記憶體資料匯流排與此系統隔離，並且係連接至此非依電性儲存器(其亦可稱為一非依電性記憶體(NVM))子系統。
根據系統100，RDIMM可提供諸如資料匯流排114及116之一子匯流排，其中此等裝置可經由裝置特定之命令以序列方式來定址並存取。選擇性、依裝置令記憶體裝置120進入及退出自我更新之能力容許對來自於記憶體裝置120之儲存器使用一序列化匯流排介面。此一子匯流排比嘗試繞送此72位元資料匯流排之各位元更有接腳效益。資料一旦序列化，便可將資料傳輸轉移至非依電性儲存器，使得一RDIMM或LRDIMM NVDIMM實作態樣之間的功能大致沒有區別。
因此，如本文中所述，NVDIMM可具有一共享局部資料匯流排，其中資料係個別取用自各記憶體裝置(例如DRAM(動態隨機存取記憶體))。循序定址各裝置將資料匯流排上之資料序列化，如此一來，容許以有效率的方式將依電性記憶體裝置之內容儲存及復原至/自非依電性儲存媒體。在一項實施例中，裝置特定之自我更新控制容許透過一DIMM上之記憶體裝置進行個別控制，此容許資料存取運作(例如讀取、寫入)針對單一記憶體裝置，同時使其他記憶體裝置保持一自我更新狀態以避免資料匯流排上出現資料競爭。另外，由於將資料傳輸至/自非依電性儲存器之一或多個記憶體裝置除外之所有記憶體裝置處於低功率狀態，此一實作態樣因而有助於省電。
在一項實施例中，此裝置特定之自我更新控制強化某些記憶體技術實作態樣中可用之現存PDA模式命令。此類PDA模式並非一定需要。此等記憶體裝置可採取另一 方式來定址，例如基於記憶體模組中的位置來預組配此等裝置或設定一DID。在一項實施例中，此運算平台(例如經由BIOS或其他控制)可對各記憶體裝置指定一唯一識別符(例如一唯一裝置識別符或DID)。在一項實施例中，可隨著一特定DID發出自我更新命令(例如SRE(自我更新進入)、SRX(自我更新退出))。在一項實施例中，此類命令可視為PDA SR(每DRAM定址能力自我更新)命令。此等記憶體裝置若是組配為處於PDA模式，將只會執行具有其特定DID之命令。因此，只有符合此唯一DID之記憶體裝置才會對此自我更新命令進入/退出命令/信號作出回應，而其他裝置則仍進行自我更新命令。由於每匯流排單一裝置有效，此控制器可控制與非依電性儲存器之資料交換，同時仍避免共享資料匯流排上出現競爭。
在系統100之一典型DRAM DIMM實作態樣上，記憶體裝置120會組織成排組，其中各排組包括多個DRAM 120。傳統上，各排組共享一控制匯流排及一資料匯流排。因此，排組中所有記憶體裝置120間的自我更新退出命令或信號(例如CKE)屬於公用，並且所有記憶體裝置120將會同時對此命令作出回應。由於此同時回應，透過一公用資料匯流排自一個別DRAM取用資料因為匯流排競爭的關係，在傳統上是不可能的。然而，根據系統100，一傳統實作態樣中可組織記憶體裝置120，但一次可存取一個別DRAM而不會出現匯流排競爭。
圖2乃是一DIMM(雙直列記憶體模組)之一實施 例的一方塊圖，該DIMM係用於一具有集中式儲存器之電力保護記憶體系統，其中資料係經由裝置特定之自我更新命令來傳輸。系統200根據系統100之一實施例而提供一NVDIMM之一個實例。在一項實施例中，NVDIMM面204乃是NVDIMM 202之一「正」面，而NVDIMM面206乃是NVDIMM 202之一「背」面。在一項實施例中，正面204包括多個DRAM裝置220。將瞭解的是，此配置僅供例示之用，不必然代表一實際的實作態樣。在一項實施例中，背面206包括用以提供非依電性儲存器以供備份DRAM 220之用的NAND儲存裝置230、以及用以控制資料傳輸以供備份至非依電性儲存器230之用的FPGA(可現場規劃閘陣列)240。在一項實施例中，NVDIMM 202乃是一RLDIMM(未具體繪示之緩衝區)。在一項實施例中，NVDIMM 202乃是一RDIMM。
在一項實施例中，NVDIMM 202包括控制器222，根據系統100之RCD 110，此控制器可以是或可包括一RCD。在一些實施例中，可根據系統100規劃FPGA 240以進行一RCD的至少一些功能。FPGA 240主要實施用於NVDIMM 202之資料傳輸邏輯。在一項實施例中，憑藉一RDIMM，此傳輸邏輯可序列地傳輸DRAM 220的內容以備份NAND 230。NVDIMM 202之背面206繪示用以與一超級電容器介接之電池連接器250、或用以在電力供應器的電力中斷時維持供電的電池。此外部供應器可提供充分時間使資料自DRAM 220傳輸至NAND 230，及/或在給NVDIMM 202的電 力中斷時維持供電給DRAM進行自我更新。
NVDIMM 202包括用以耦合至一主機之連接器210。舉例而言，NVDIMM 202可透過一與連接器210匹配之記憶體擴充槽來介接。連接器210可具有特定接腳間距而與一運算裝置主機板上之一介面匹配。儘管未具體展示，仍將瞭解的是，NVDIMM 202包括從連接器210繞接至DRAM 220及控制器222以將控制器222及DRAM 220互連至此主機的信號線。
NVDIMM 202可包括如系統100中所示的多條平行資料匯流排。DRAM 220共享一控制線及資料匯流排。DRAM 220經由至少一條資料匯流排耦合至NAND 230以允許傳輸記憶體內容。控制器222耦合至此控制線及共享資料匯流排。在一項實施例中，控制器222及/或FPGA 240包括用以發送諸如一SRX命令等包括一命令及一裝置特定之識別符之裝置特定之自我更新命令的邏輯或電路系統。此裝置特定之自我更新命令僅令一所指定DRAM 220對此命令作出回應，而其他DRAM則忽略此命令。系統200具體繪示非依電性儲存器設置於或直接位於NVDIMM上之一實施例。回應於檢測到電力中斷，在一項實施例中，控制器222輪流序列地選擇DRAM 220以傳輸資料至NAND 230。控制器222可使DRAM 220進行自我更新，並且以裝置特定之更新命令輪流將其自更新喚醒。
圖3乃是一DIMM(雙直列記憶體模組)之一實施例的一方塊圖，該DIMM係用於一具有集中式儲存器之電力 保護記憶體系統，其中資料係經由裝置特定之自我更新命令來傳輸。系統300根據系統100之一實施例而提供一NVDIMM之一個實例。在一項實施例中，NVDIMM面304乃是NVDIMM 302之一「正」面，而NVDIMM面306乃是NVDIMM 302之一「背」面。所示正面304包括多個DRAM裝置320。對照例如系統200之組態中所示之傳統保護系統，背面306亦包括DRAM裝置320。
NVDIMM 302可以是一LRDIMM(未具體繪示之緩衝區)或一RDIMM。藉由將持久儲存器從NVDIMM 302本身移除，並且將此儲存裝置集中於集中式儲存器350，系統300允許在多個NVDIMM間共享備份儲存媒體或儲存裝置350。將瞭解的是，用於備份的集中式儲存器350可以是任何非依電性媒體。一個使用中的公用媒體乃是NAND快閃記憶體，此公用媒體舉例而言，可包含於此平台上，或可儲存作為一驅動機機架中之一驅動機。
如系統300中所示，面306包括一I/O(輸入/輸出)啟動器330，此啟動器可代表NVDIMM 302上之一微控制器及/或其他邏輯。在一項實施例中，I/O啟動器330管理用以將DRAM裝置320之內容從NVDIMM 302傳輸至集中式儲存器350的I/O。面306亦繪示用以與超級電容器344介接而在電力供應器的電力中斷時由此超電容來維持供電之連接器340。
NVDIMM 302之連接器310代表一允許NVDIMM 302連接至一系統平台之連接器，例如一DIMM插槽。在一 項實施例中，集中式儲存器350包括連接器352，此連接器允許此集中式儲存器連接至一或多個與DRAM 320連接之I/O介面或I/O匯流排。更特別的是，集中式儲存器350可包括連至與NVDIMM 302之DRAM 320耦合之一或多條資料匯流排的介面。因此，檢測到一電力失效時，DRAM 320可將其內容傳輸至集中式儲存器350。在一項實施例中，超電容344包括連接器342，用來將超電容344介接至NVDIMM 302及系統300中任何其他PPM(電力保護記憶體)DIMM之連接器340。在一項實施例中，I/O啟動器330乃是NVDIMM 302上的控制邏輯，此控制邏輯搭配一微控制器的運作，協調從DRAM 320到集中式儲存器350的資料傳輸。在一項實施例中，I/O啟動器330係併入一或多個控制器322或324。
控制器322及324代表用以管理DRAM 320與集中式儲存器350之間資料傳輸的邏輯或電路系統實例。在一項實施例中，NVDIMM 302僅包括單一控制器322。在一項實施例中，正面304上的記憶體裝置320係藉由控制器322來控制，而背面306上的記憶體裝置320係藉由控制器324來控制。控制器322及324可代表RCD。在用到多個控制器322及324之一實施例中，各DRAM面可具有多條連至集中式儲存器350之平行資料路徑。將瞭解的是，更少的路徑涉及更低的成本及更少的繞接與其他硬體，而更多的路徑則會增大NVDIMM 302的頻寬及/或產出容量，例如電力失效時允許更快傳輸自記憶體裝置320。
NVDIMM 302可包括如系統100中所示的多條平 行資料匯流排。DRAM 320共享一控制線及資料匯流排。DRAMs 320經由至少一條資料匯流排耦合至外部集中式儲存器350，用來允許將記憶體內容傳輸至非依電性儲存器。控制器322及/或324耦合至DRAM 320的控制線及共享資料匯流排。在一項實施例中，控制器322及/或控制器324包括用以發送諸如一SRX命令等包括一命令及一裝置特定之識別符之裝置特定之自我更新命令的邏輯或電路系統。此裝置特定之自我更新命令僅令一所指定DRAM 320對此命令作出回應，而其他DRAM則忽略此命令。系統300具體繪示非依電性儲存器設置於NVDIMM上或遠離NVDIMM而置之一實施例。回應於檢測到電力中斷，在一項實施例中，控制器322及/或控制器324輪流序列地選擇用以傳輸資料至集中式儲存器350的DRAM 320。控制器322及/或控制器324可使DRAM 320進行自我更新，並且以裝置特定之更新命令輪流將這些DRAM自更新喚醒。
圖4乃是一電力保護記憶體系統之一實施例的一方塊圖，該電力保護記憶體系統具有非位於NVDIMM(非依電性DIMM)上的合併式儲存器，其中一控制器使用裝置特定之自我更新命令。系統400根據系統100提供一系統之一個實例，並且可根據系統200及/或300之一實施例使用NVDIMM。系統400包括集中式或合併式儲存器450。藉由將儲存媒體移離NVDIMM(例如DIMM 422及424)，多個NVDIMM可共享儲存容量，如此降低NVDIMM解決方案的總體成本。
在一項實施例中，DIMM 422及424乃是選用於電力保護的NVDIMM或DIMM。DIMM 422及424包括用以耦合至多工器442以供電力失效時將內容傳輸至儲存器450之用的SATA埠432。在一項實施例中，SATA埠432耦合至DIMM上的資料匯流排，根據上述，多個記憶體裝置間共享此等資料匯流排。在一項實施例中，SATA埠432亦允許儲存器450在電力復原時將DIMM 422及424上的影像復原。在一項實施例中，系統400包括SPC(儲存與電力控制器)440，用來控制因應電力失效由NVDIMM 422及424到儲存器450之內容複製，並且用來控制因應電力復原由儲存器450回到NVDIMM 422及424的內容複製。在一項實施例中，SPC 440可代表一儲存控制器，該儲存控制器後有作為分離式NVDIMM儲存器之儲存媒體。
SPC 440包括為了備份及此備份之復原，用以使NVDIMM對儲存器450進行選擇性存取之多工控制器444及多工器442。在一項實施例中，SPC 440乃是在DIMM 422及424上實施。在一項實施例中，SPC 440乃是或包括一用來允許將裝置特定之自我更新命令用於DIMM 422及424上個別記憶體裝置之RCD或相當的控制邏輯(未具體展示)。將瞭解的是，用以將資料從DIMM 422及424傳輸至儲存器450之路徑可以是一與一般在一記憶體裝置出現一尋頁錯失時於平台上用於存取此儲存器之連接不同的連接。在一項實施例中，此路徑乃是一分離、平行路徑。在一項實施例中，記憶體可在電力經由標準路徑回復時復原。在一項實施例 中，記憶體係藉由用於將此記憶體備份之同一路徑而復原自儲存器。舉例而言，CPU 410代表一用於系統400之處理器，其經由DDR(雙倍資料率)介面412存取DIMM 422及424的記憶體以供正常運作之用。在正常運作條件下，在DDR412出現之一尋頁錯失會導致CPU 410自系統非依電性儲存器取用資料，此系統非依電性儲存器可以是與儲存器450相同或不同的儲存器。用以存取此系統儲存器之路徑可與由DIMM 422及424到儲存器450供備份用之路徑相同或不同。
系統400包括系統電力喪失時用以提供暫時電力之超電容460或相當的能量儲存裝置。超電容460可有能力保持將會允許此系統使一供應電壓保持一充分位準一充分時段之一能量大小，此充分位準足以容許因應系統電力喪失狀況自依電性記憶體傳輸內容。此大小因此會取決於系統組態及系統使用狀況。系統400包括一集中式儲存器450，此集中式儲存器係藉由超電容460供電以供備份之用。
在一項實施例中，SPC 440的多工器442乃是用以將多條不同資料通道連接至儲存器450之多工邏輯。在一項實施例中，多工器442之選擇與各記憶體裝置之裝置特定之ID平行運作，並且可因此選擇已從自我更新甦醒之各記憶體裝置，用來對共享資料匯流排提供存取權以供傳輸之用，而其他記憶體裝置仍進行自我更新。在一項實施例中，多工控制器444包括一容許多個DIMM 422及424共享此儲存媒體之定序器或定序邏輯。在一項實施例中，一SPC控制器 中的定序邏輯確保在一給定時間只有一個DIMM能夠對儲存器寫入。
在一項實施例中，發生系統電力失效時，SPC 440接收一指示電力失效的信號，例如經由一SAV信號收到。在一項實施例中，回應於此SAV信號或電力失效指示，SPC 440仲裁來自DIMM上I/O啟動器電路系統之請求而獲得對儲存控制器的存取權，用來起動一儲存運作以將記憶體內容傳輸至儲存器450。在一項實施例中，多工控制器444的定序邏輯一次對一個DIMM提供存取權。若有用到仲裁，贏得仲裁的DIMM開始其儲存運作。
在一項實施例中，一DIMM一旦完成其儲存，便撤銷對多工器442的存取權，如此容許一隨後的DIMM贏得其仲裁。超電容460提供足以容許所有佈建的DIMM 422及424全都完成其儲存運作的電力。在一項實施例中，各DIMM儲存運作係以詮釋資料來加標，此詮釋資料容許SPC 440使所儲存的影像與對應的DIMM產生關聯。在一項實施例中，平台開機時，DIMM 422及424可再次仲裁對儲存器450的存取權以復原其各別儲存的影像。資料自DIMM 422及424傳輸的流程可依照以上針對系統100所述之一實施例來進行。亦即，DIMM的各記憶體裝置可個別從自我更新甦醒以透過一共享資料匯流排進行資料存取，並且接著返回到自我更新。憑藉裝置特定之自我更新控制，控制器可序列化從記憶體裝置到非依電性儲存媒體的資料。
具有此控制器之集中式儲存器實現具有標準 DIMM容量且在運算系統平台上使用空間更小的Type 1相符NVDIMM(非依電性雙直列記憶體模組)設計(能量備份位元組可存取持久記憶體)。將瞭解的是，超級電容器(其在本文中可稱為「超電容」)使用空間不因能量儲存容量增加而跟著線性增大。因此，電容器容量倍增並不會使電容器的大小加倍。因此，一具有一集中式更大容量超電容之保護系統可將保護系統的大小整體變小。另外，集中式持久儲存器可容許DIMM具有標準記憶體裝置(例如DRAM(動態隨機存取記憶體))組態，此組態可使NVDIMM具有標準DIMM容量。在一項實施例中，(例如藉由留出一與所欲備份之依電性記憶體等大小之保護分區)可在系統中已有的SATA儲存器中實施集中式儲存器。可接著規劃記憶體待備份量。
當電力供應器的電力下降或喪失或中斷時，一保護控制器可選擇性地連接此(等)選用於備份之記憶體部分，並且在資料傳輸期間，於超電容將記憶體子系統(以及用於此(等)記憶體內容持久儲存之儲存器)充電時，傳輸此等記憶體部分的內容。在一項實施例中，此備份儲存器乃是此平台上之一專屬SATA SSD(固態儲存器)。在一項實施例中，此備份儲存器乃是此平台上已有之SATA儲存器之一部分。
在一項實施例中，此控制器乃是在各DIMM上之一控制器。在一項實施例中，此控制器係耦合至一可規劃SATA多工器，此SATA多工器選擇性地將多個DRAM或其 他記憶體裝置連接至一或多個SATA儲存裝置(例如可用於傳輸資料的儲存路徑可有超過一條)。在一項實施例中，此控制器經由一I2C(內部整合電路)介面耦合至各記憶體裝置。此控制器係耦合至中央超電容邏輯以接收電力供應器電力中斷時間的指示。此控制器包括用以控制一規劃介面的邏輯，用來實施電力保護記憶體功能。此規劃介面可耦合至此等記憶體裝置以選擇用於傳輸之記憶體裝置。在一項實施例中，此規劃介面允許此控制器令此等記憶體裝置選擇一用於通訊之備份埠。在一項實施例中，此規劃介面連線至此可規劃SATA多工器以選擇各記憶體裝置連接的方式及時間。此控制器可稱為一PPM-SPC(電力保護記憶體儲存與電力控制器).
圖5乃是一電力保護記憶體系統之一實施例的一方塊圖，該電力保護記憶體系統具有使用裝置特定之自我更新命令進行資料傳輸的集中式儲存器。在一項實施例中，系統500繪示一用以提供NVDIMM之NVDIMM功能或一等效功能或衍生功能之控制器架構。本文中為了簡潔起見，NVDIMM功能意指為用以備份依電性記憶體裝置的能力。控制器510代表一SPC或PPM-SPC。在一項實施例中，控制器510對電力保護DIMM的個別DRAM實施PDA自我更新控制。
在一項實施例中，控制器510包括微控制器512、可規劃多工器(mux)邏輯514、超級電容器充電與充電量位準檢查邏輯520、穩壓器516、以及I2C控制器或其他通訊控 制器(其可以是微控制器512之一部分)。系統500包括用以在來自一電力供應器之平台電力中斷時提供電力的集中式超級電容器(超電容)522。此電力供應器是以進入控制器510之線條來繪示，標示「電力供應器12V」。控制器510在電力供應器之電力可用時經由此電力供應器將超電容522充電。將瞭解的是，所示儘管是一12V電力供應器，其仍屬於一項例示性說明，此電力供應器可提供任何適用於將一備份能源充電的電壓位準。邏輯520允許控制器510將超電容522充電並監測其充電量位準。邏輯520可檢測電力供應器之電力何時中斷，並且容許能量由超電容522流動至穩壓器516。因此，超電容522在給系統500的電力中斷時取代此電力供應器提供電力。
穩壓器516可對控制器510及所連接之DIMM提供電力。穩壓器516可在電力供應器之電力可用時據以提供此電力，並且在電力供應器之電力不可用、或下降到低於一穩壓用臨界輸入時基於來自超電容522的能量提供此電力。電力供應器之電力乃是藉由一將系統500併入之硬體平台所提供的電力。如圖示，穩壓器516對微控制器512(及控制器510之其餘部分)提供電力，並且對DIMM提供輔助電力。在一項實施例中，給DIMM的輔助電力只在電力供應器之電力中斷時才由DIMM所使用。儘管系統500中未具體展示，SATA驅動機532及534仍可同樣地在電力供應器之電力可用時經由此電力來供電，並且在電力供應器之電力中斷時經由超電容522來供電。在一項實施例中，SATA驅動機532 及534係經由超電容522直接充電，但沒有透過穩壓器516。在一項實施例中，穩壓器516供電給SATA驅動機。
當內有系統500屬於一部分之硬體平台經由電力供應器12V提供電力時，控制器510及微控制器512可藉由此平台來供電。在一項實施例中，微控制器512監測超電容522之充電量位準。在一項實施例中，平台BIOS(基本輸入/輸出系統)可透過一I2C匯流排或其他適合的通訊連接，藉由讀取微控制器512來檢查此超級電容器之充電量位準。在一項實施例中，此BIOS可檢查充電量位準並且向控制此平台運作之主機OS(作業系統)報告。此BIOS可透過一ACPI介面(先進組態與電力介面)機制向主機OS報告以向OS指出此NVDIMM是否有足以因應電力失效儲存資料的充電量。
在一項實施例中，系統500之控制器系統可根據系統100之RCD 110來實施。舉例而言，微控制器512可實施RCD功能。可將SATA多工器514連接至RCD以提供由此等記憶體裝置至SATA SSD 532及534的存取權。在一項實施例中，微控制器512可發送裝置特定之自我更新命令。
在一項實施例中，用於系統500之系統平台提供一電力供應監測機制，控制器510藉由此機制接收電力供應器之電力是否可用之一指示。微控制器512可基於是否有系統電力來控制邏輯520之運作。power.在一項實施例中，微控制器512接收由主機平台在電力供應器無法供電時所斷定之一SAV#信號。在一項實施例中，若此平台產生一SAV#信號斷定，則接收此信號之PPM DIMM會進入自我更 新模式。在一項實施例中，當控制器510(例如一PPM-SPC)接收此SAV#斷定時，微控制器512可選擇SATA多工器514中之一DIMM埠(例如P[1：7])。微控制器512亦可透過I2C(例如C[1：3])通知所選擇之PPM DIMM要開始儲存其記憶體內容。在一項實施例中，控制器510每條記憶體通道包括一個I2C埠(例如C1、C2、C3)。其他具有不同I2C埠數量、不同通道數量、或一組合之組態是有可能的。在一項實施例中，控制器510包括待儲存之一SSD之一LBA(邏輯塊位址)數。在一項實施例中，此PPM DIMM將記憶體內容儲存至一SATA驅動機，例如分別連接至SATA多工器514之S1及S2的SATA SSD 532或SATA SSD 534。在一項實施例中，控制器510輪詢此PPM DIMM以判斷傳輸是否完成。
在一項實施例中，可規劃SATA多工器514容許以一靈活方式將DIMM通道映射至SATA驅動機532及534。SATA多工器514若包括靈活的多工器邏輯，則可基於傳輸自依電性記憶體之資料多寡、及傳輸所用時間來予以規劃或組配。另外，在一項實施例中，控制器512可基於保留給傳輸之時間的多寡(例如基於判斷一計時器在檢測到電力供應器之電力中斷時開始進行的計數)來控制SATA多工器514之運作。因此，多工器514可基於待傳輸資料之多寡及資料傳輸用時間的多寡來選擇DIMM。如圖示，SATA多工器514包括7條通道。每條通道可以有多個DIMM。匯流排的大小可決定可並行傳輸的裝置多寡。儘管所示為SATA儲存裝置532及534，一般而言，仍然可以有單一儲存裝置、或 二或更多個裝置。在一項實施例中，SATA儲存裝置532及534包括專屬於記憶體備份之儲存資源，例如組配為一PPM系統之一部分的儲存資源。
SATA儲存裝置532及534包括集中式儲存資源，而不是一僅可供單一DIMM使用的儲存資源。多個DIMM無論置於何處，都可將資料儲存至系統500中相同的儲存資源。在一項實施例中，SATA儲存裝置532及534包括儲存資源，此等儲存資源屬於內有併入系統500之運算系統或硬體平台中之通用儲存器之一部分。在一項實施例中，SATA儲存裝置532及534包括內建於一記憶體子系統之非依電性儲存資源。在一項實施例中，SATA儲存裝置532及534包括此記憶體子系統外之非依電性儲存資源。
可透過使用裝置特定之自我更新命令將附加的靈活性提供給一DIMM或其他記憶體模組上之個別DRAM或記憶體裝置。憑藉裝置特定之命令，系統500可令記憶體裝置退出自我更新，而其他裝置則仍進行自我更新。除了控制資料匯流排碰撞以外，此一運作還使所有記憶體裝置保持一低功率自我更新狀態，除非此等記憶體裝置正在傳輸資料。因此，此資料傳輸更有功率效率，這是因為一次僅有所選擇的(多個)記憶體裝置會有效。此等喚醒與傳輸操作可依據本文中所述的任何實施例。
在一項實施例中，由依電性記憶體至非依電性儲存器之傳輸一旦完成，控制器510便通知所選擇之(多個)電力保護DIMM要切斷電源。在一項實施例中，一次僅有一個 PPM DIMM電力開啟，並且控制器510可依序選擇各DIMM以開始儲存其內容。此程序可持續進行，直到PPM DIMM內容已儲存為止。在一項實施例中，微控制器512可在啟動期間予以規劃那一些DIMM要電力保護並且那一些DIMM不要予以儲存。因此，系統可提供靈活性以容許最佳化儲存、以及內容傳輸耗用的電力與時間。假使並非所有記憶體資源都將會予以備份，主機OS中的程式設計可儲存更關鍵的要素至選用於備份之DIMM。
如系統500中所示，一PPM記憶體系統可包括超電容522作為一與此平台電力供應器平行耦合之備份能源。超電容522可在出自平台電力供應器之電力中斷時提供一暫時能源。在一項實施例中，超電容522乃是一集中式能量資源，其可對多個DIMM提供備份電力，而不是對單一DIMM提供。系統500包括一或多個SATA儲存裝置(例如532及534)。控制器510與依電性記憶體裝置之一記憶體網路介接。控制器510可檢測平台電力供應器已中斷，如此會按其他方式供電給記憶體裝置。回應於檢測到電力中斷，控制器510可選擇性地將記憶體裝置連接至儲存裝置532及/或534以將所選擇記憶體裝置之內容傳輸至非依電性儲存器。
在一項實施例中，SATA多工器514可允許控制器510選擇性地輪流將記憶體裝置連接至SATA儲存裝置532及534。因此，舉例而言，各記憶體裝置可予以提供專屬於將其內容傳輸至集中式儲存器之一時間窗。在一項實施例 中，選擇順序是基於系統組態來預定。舉例而言，此系統可事先組配來識別保持最關鍵待備份資料的是那一些記憶體資源，並且基於此一組態將此備份排序。各記憶體裝置可選擇性地能夠利用裝置特定之命令進入及退出自我更新。此一組態容許主機OS基於資料是否備份而將此資料儲存於不同記憶體位置中。
圖6乃是一程序之一實施例的一流程圖，該程序將裝置特定之自我更新命令用於依電性記憶體之非依電性備份。程序600繪示用於提供裝置特定之自我更新控制之操作，並且可符合上述系統之實施例。在一項實施例中，一系統包括用以對記憶體裝置提供裝置特定之命令之一RCD或控制器或其他控制邏輯。
在一項實施例中，於一運算平台上初始化一記憶體子系統的過程中，一運算平台將一唯一裝置ID指定予共享一控制匯流排及一資料匯流排之記憶體裝置，請參閱操作步驟602。此唯一裝置ID之指定啟用對裝置之裝置特定之自我更新命令。在一項實施例中，此唯一裝置ID可符合一指定供其他PDA運作用之ID。一運算系統檢測一由一電力供應器所供應之一系統電力喪失，請參閱操作步驟604。若沒有電力，此系統將會停機。在一項實施例中，此系統電力喪失造成運算系統平台上一控制器啟始一計時器並且使平台子系統電源切斷。在一項實施例中，一控制器使所有記憶體裝置進行自我更新，請參閱操作步驟606。在一項實施例中，搭配使所有記憶體裝置進行自我更新的動作，此 控制器可使此等記憶體裝置進入PDA模式。在一項實施例中，此系統將此等記憶體裝置之I/O緩衝區排清回到記憶體核心，608。
在一項實施例中，一控制器選擇一記憶體裝置埠口，此記憶體裝置埠口具有一連接至此等記憶體裝置用於將資料從依電性記憶體裝置傳輸至非依電性儲存器的資料匯流排，請參閱操作步驟610。此控制器識別一用於非依電性儲存器傳輸之記憶體裝置，請參閱操作步驟612。當檢測到系統電力喪失時，在所示實例中，此傳輸可將資料內容讀取出來並寫入至非依電性儲存器。將瞭解的是，因應檢測到復原系統電力，可執行一類似程序以將資料內容從非依電性儲存器寫回至此依電性記憶體裝置。在一項實施例中，控制器依照裝置ID順序選擇記憶體裝置。可以使用其他順序。在一項實施例中，識別用於非依電性儲存器傳輸之記憶體裝置可包括選擇一記憶體裝置子集，例如不同資料匯流排上的裝置。在一項實施例中，同一控制器控制多條平行匯流排上的運作。在一項實施例中，不同控制器控制分離平行匯流排上的運作。
控制器在一共享匯流排上發送一裝置特定之ID及一自我更新命令，請參閱操作步驟614。所選擇的記憶體裝置識別其裝置ID並退出自我更新，而其他記憶體裝置則仍進行自我更新，請參閱操作步驟616。此控制器管理所選擇依電性記憶體裝置與非依電性儲存器之間的資料內容傳輸，請參閱操作步驟618。在一項實施例中，當此(等)資料 存取傳輸運作完成時，此控制器會使所選擇的記憶體裝置回到自我更新，請參閱操作步驟620。在一項實施例中，使所選擇的記憶體裝置回到自我更新包括發送一通用自我更新命令至此等記憶體裝置。在一項實施例中，使所選擇的記憶體裝置回到自我更新包括發送一裝置特定之自我更新進入命令至所選擇的記憶體裝置。
當此資料存取運作傳輸完成時，此控制器可判斷是否另有記憶體裝置要備份或復原，請參閱操作步驟622。若有更多裝置，則操作步驟624選擇「是」支路，此控制器選擇下一個記憶體裝置並且重複此程序。此控制器可輪流選擇每個裝置來傳輸內容。若不再有裝置，則操作步驟624選擇「否」支路，此控制器會在電力喪失的情況下使記憶體子系統電源切斷，請參閱操作步驟操作步驟626，或在復原資料內容的情況下恢復標準運作。在一項實施例中，程序600的操作步驟是在平行的資料匯流排上同時進行。
圖7A乃是一暫存器之一實施例的一方塊圖，該暫存器啟用一每裝置自我更新模式。暫存器710繪示一模式暫存器(MRx)或一多用途暫存器(MPRy)之一個實例，用來儲存一允許每儲庫自我更新命令之設定值。因此，位址Az代表設定來啟用此每儲庫自我更新命令之一或多個位元。在一項實施例中，Az代表啟用每DRAM定址能力(PDA)之一位元。因此，一系統可強化現存PDA組態以同樣地啟用PDA模式自我更新，而指定予共享一資料匯流排及控制匯流排之記憶體裝置的多個ID並不相同。若未啟用(例如Az=0)， 則所有記憶體裝置全都可對自我更新命令作出回應。若已啟用(例如Az=1)，則只有由一ID所識別之記憶體裝置會對此(等)自我更新命令作出回應，而其他記憶體裝置將會忽略此等命令。
儘管所示為一暫存器設定值，仍將瞭解的是，在一項實施例中，每裝置自我更新可利用命令編碼來達成，例如藉由提供具有此命令之位址資訊來達成。一自我更新命令(例如用於DDR DRAM之SRE及SRX)可不包括位址資訊。然而，一利用此自我更新命令啟用之控制位元可觸發一記憶體裝置將位址資訊解碼以判斷是否將其選用於此命令。
圖7B乃是一暫存器之一實施例的一方塊圖，該暫存器儲存用於每裝置自我更新模式之一每裝置識別符。暫存器720繪示用以儲存一裝置特定之ID(DID)之一模式暫存器(MRx)或一多用途暫存器(MPRy)之一個實例。此DID可啟用每儲庫自我更新命令。因此，用於Az的位址位元(繪示為位元Az[3：0])可代表用以儲存此記憶體裝置用之一位址的位元。在一項實施例中，位址的指定範圍可以是[0000：1111]。可使用其他位元數及位址範圍，端視此系統之組態而定。在一項實施例中，一記憶體裝置測試利用一自我更新命令所接收之一DID、及暫存器720中所儲存之識別符兩者不同之處，以判斷此自我更新命令是否套用於此記憶體裝置。此記憶體裝置可忽略所具有之一識別符與暫存器720中所儲存者不同的命令。
圖8乃是每裝置備份至持久儲存器之一實施例的一時序圖。時序圖800提供一可能操作流程之例示性說明。圖800要瞭解為一般性實例，不必然代表一真實系統。亦將瞭解的是，圖800特意省略一時脈信號。此時序圖係意欲展示運作彼此間之一關係，不是僅展示特定或相對運作時序而已。將會瞭解傳輸時間比命令時序長很多。亦將瞭解的是，資料傳輸將會對應於命令，圖中未加以具體展示。
電力信號810代表送至記憶體子系統之系統電力。電力在某時點中斷，然後可觸發一檢測信號「檢測820」。在一項實施例中，檢測820係設定為一脈衝。在另一實施例中，只要電力中斷且在系統電源切斷之前，便可斷定檢測820。回應於檢測到電力810之中斷，可提供備份電力(圖中未具體展示)。
C/A信號830代表一命令/位址信號線或匯流排。DRAM 000信號840代表DRAM 000之運作。DRAM 001信號850代表DRAM 001之運作。DRAM 010：111信號860代表其他DRAM 000：111之運作。資料信號870代表眾DRAM 000：111間所共享之資料匯流排上的活動。將瞭解的是，儘管圖800中僅表示8個DRAM，共享一資料匯流排的DRAM仍可更多或更少。對於所有信號830、840、850、860及870，信號線的狀態不視為與裝置特定之自我更新命令之論述有關，而且係繪示為一不理會(Don't Care)。信號線上可以有或可沒有活動，但是當電力810中斷時，此等運作將會變更至一備份狀態。
在一項實施例中，在檢測820指示電力喪失後之某點，一控制器(例如一RCD或其他控制器)可發送一自我更新進入(SRE)命令至DRAM。回應於此SRE命令，所有DRAM係繪示為進入自我更新，如信號840、850及860所示。控制器可以或可不進行其他備份運作，而信號線之狀態係繪示為不理會。在一項實施例中，控制器將會在記憶體裝置係處於自我更新時之一時間喚醒一個DRAM。為了舉例說明，假設將會令眾DRAM依照唯一ID之順序從自我更新退出。
因此，在一項實施例中，C/A信號830包括一用於DRAM 000之自我更新退出(SRX)命令。回應於此SRX命令，DRAM 000退出自我更新，如信號840中所示。回應於此SRX命令，DRAM 001：111仍進行自我更新。隨著DRAM 000離開自我更新，C/A信號830對DRAM 000提供與資料傳輸有關之命令，而DRAM 000回應於此等命令進行資料傳輸。在一項實施例中，C/A信號830繪示控制器在DRAM 000因SRE(自我更新進入)命令而進行資料傳輸後使DRAM 000回歸自我更新。在一項實施例中，此命令乃是一裝置特定之自我更新命令。回應於此SRE命令，DRAM 000回到自我更新，如信號840中所示。
在某時段之後，C/A信號繪示一用於DRAM 001之SRX命令，此時段可緊接在使DRAM 000回歸自我更新之後。回應於此命令，DRAM 001退出自我更新，而DRAM 000及010：111仍進行自我更新。隨著DRAM 001離開自我更新，C/A信號830對DRAM 001提供與資料傳輸有關之命令，而 DRAM 001回應於此等命令進行資料傳輸。在一項實施例中，C/A信號830繪示控制器在DRAM 001因SRE(自我更新進入)命令而進行資料傳輸後使DRAM 001回歸自我更新。回應於此SRE命令，DRAM 001回到自我更新，如信號850中所示。此程序可重複用於其他DRAM。將會看出的是，資料匯流排870將會先針對DRAM 000傳輸資料，然後針對DRAM 001，以此類推，直到所有資料傳輸運作全部完成。將瞭解的是，依此作法，資料匯流排上沒有碰撞。
圖9乃是一系統之一實施例的一方塊圖，可在該系統中實施每記憶體裝置自我更新命令。系統900在一運算裝置中包括一記憶體子系統之元件。處理器910代表一主機運算平台之一處理單元，此處理單元執行一作業系統(OS)及應用程式，可統稱為一用於記憶體之「主機」。此OS及應用程式執行導致記憶體存取之操作步驟。處理器910可包括一或多個分離處理器。各分離處理器可包括一單核心處理單元及/或一多核心處理單元。此處理單元可以是諸如一CPU(中央處理單元)之一主要處理器、及/或諸如一GPU(圖形處理單元)之一週邊處理器。系統900可實施成一SOC，或實施成具有分立組件。
記憶體控制器920代表一或多個用於系統900之記憶體控制器電路或裝置。記憶體控制器920代表回應於處理器910執行操作步驟而產生記憶體存取命令之控制邏輯。記憶體控制器920存取一或多個記憶體裝置940。記憶體裝置940可以是根據以上所指任何一者之DRAM。在一項實施 例中，記憶體裝置940係組織並管理為不同通道，其中各通道耦合至匯流排及信號線，此等匯流排及信號線平行耦合至多個記憶體裝置。各通道可獨立運作。因此，得以獨立存取並控制各通道，並且各通道有不同的時序、資料傳輸、命令與位址交換、以及其他運作。在一項實施例中，各通道的設定值是由分離模式暫存器或其他暫存器設定值來控制。在一項實施例中，各記憶體控制器920管理一分離記憶體通道，但系統900可組態為具有藉由單一控制器來管理之多條通道，或在單一通道上具有多個控制器。在一項實施例中，記憶體控制器920是主機處理器910之一部分，例如同一晶粒上所實施或同一封裝空間裡所實施作為處理器之邏輯。
記憶體控制器920包括用以耦合至一系統匯流排之I/O介面邏輯922。I/O介面邏輯922(以及記憶體裝置940之I/O 942)可包括接腳、連接器、信號線及/或其他用以連接裝置之硬體。I/O介面邏輯922可包括一硬體介面。如圖示，I/O介面邏輯922至少包括用於信號線之驅動器/收發器。一積體電路裡的導線典型為與一接墊或連接器介接而介接至介於裝置彼此間的信號線或走線。I/O介面邏輯922可包括驅動器、接收器、收發器、終端、及/或用以在介於裝置彼此間之信號線上發送及/或接收信號之其他電路系統。此系統匯流排可實施成將記憶體控制器920耦合至記憶體裝置940之多條信號線。在一項實施例中，此系統匯流排包括時脈(CLK)932、命令/位址(CMD)934、資料(DQ)936、以 及其他信號線938。用於CMD 934的信號線可稱為一「C/A匯流排」(或ADD/CMD匯流排，或指示命令與位址資訊傳輸之某其他稱呼)，而用於DQ 936之信號線係稱為一「資料匯流排」。在一項實施例中，獨立通道具有不同的時脈信號、C/A匯流排、資料匯流排、以及其他信號線。因此，系統900可視為具有多條「系統匯流排」，就概念來說，一獨立介面路徑可視為一分離系統匯流排。將瞭解的是，除了明確展示的線路以外，一系統匯流排可包括選通發信號線、警示線、輔助線、以及其他信號線。在一項實施例中，可在具有多條DQ匯流排936之裝置間共享一條CMD匯流排934。
將瞭解的是，此系統匯流排包括一組配來在一頻寬下運作之資料匯流排(DQ 936)。基於系統900之設計及/或實作態樣，每記憶體裝置940之DQ 936可具有更大或更小的頻寬。舉例而言，DQ 936可支援具有一x32介面、一x16介面、一x8介面、一x4介面、或其他介面之記憶體裝置。習稱的「xN」代表信號線DQ 936與記憶體控制器920交換資料的數量，其中N乃是二進位整數，其意指為記憶體裝置940之一介面大小。記憶體裝置之介面大小乃是一種控制因素，表示系統900中每通道可並行使用之記憶體裝置多寡，或可平行耦合至相同信號線之記憶體裝置多寡。
記憶體裝置940代表用於系統900之記憶體資源。在一項實施例中，各記憶體裝置940乃是一分離記憶體晶粒，每顆晶粒可包括多條(例如2條)通道。各記憶體裝置940包括 I/O介面邏輯942，此I/O介面邏輯具有裝置之實作態樣所決定之一頻寬(例如x16或x8或一些其他介面頻寬)，並且允許記憶體裝置與記憶體控制器920介接。I/O介面邏輯942可包括一硬體介面，並且可符合記憶體控制器之I/O 922，但位在記憶體裝置末端處。在一項實施例中，多個記憶體裝置940係平行連接至相同的資料匯流排。舉例而言，系統900可組配為具有平行耦合之記憶體裝置940，各記憶體裝置對一命令作出回應，並且存取各記憶體裝置內部的記憶體資源960。對於寫入運作，一個別記憶體裝置940可寫入總體資料字元之一部分，而對於讀取運作，一個記憶體裝置940可擷取總體資料字元之一部分。
在一項實施例中，記憶體裝置940係直接設置於一運算裝置之一主機板或主機系統平台(例如一上有設置處理器910之PCB(印刷電路板)上)。在一項實施例中，記憶體裝置940可組織成記憶體模組930。在一項實施例中，記憶體模組930代表雙直列記憶體模組(DIMM)。在一項實施例中，記憶體模組930代表多個記憶體裝置用以共享至少一部分存取或控制電路系統之其他組織，此存取或控制電路系統可以是一分離電路、一分離裝置、或一與主機系統平台分離的板子。記憶體模組930可包括多個記憶體裝置940，而記憶體模組可包括供多條分離通道連至設置於其上之內含記憶體裝置之用的支撐件。
記憶體裝置940各包括記憶體資源960。記憶體資源960代表資料用記憶體位置或儲存器位置之陣列。典型為 將記憶體資源960管理為資料列，經由快取線(列)及位元線(一列裡的個別位元)控制來存取。可將記憶體資源960組織為記憶體之分離通道、排組及儲庫。通道乃是連至記憶體裝置940內儲存器位置的獨立控制路徑。排組意指為多個記憶體裝置間的公用位置(例如不同裝置裡相同的列位置)。儲庫意指為記憶體裝置940裡記憶體位置之陣列。在一項實施例中，記憶體之儲庫係區分成子儲庫，此等子儲庫具有用於此等子儲庫之一部分共享電路系統。
在一項實施例中，記憶體裝置940包括一或多個暫存器944。暫存器944代表為記憶體裝置運作提供組態或設定值之儲存裝置或儲存器位置。在一項實施例中，暫存器944可提供記憶體裝置940之一儲存器位置以儲存供記憶體控制器920存取作為一控制或管理運作之一部分的資料。在一項實施例中，暫存器944包括模式暫存器。在一項實施例中，暫存器944包括多用途暫存器。暫存器944裡的位置組態可將記憶體裝置940組配來在不同「模式」中運作，其中命令及/或位址資訊或信號線可依據此模式來觸發記憶體裝置940裡的不同運作。暫存器944的設定值可指示用於I/O設定值之組態(例如時序、終端或ODT(晶粒上終端)、驅動器組態、自我更新設定值、及/或其他I/O設定值)。
在一項實施例中，記憶體裝置940包括作為與I/O 942相關聯之介面硬體之一部分的ODT 946。ODT 946可如上述組配，並且可對指定的信號線提供待套用至此介面之阻抗用設定值。此等ODT設定值可基於一記憶體裝置是否 為一存取運作之一所選擇目標或一非目標裝置來變更。ODT 946設定值會影響終止線上發信號的時序及反射。對ODT 946進行仔細控制可實現更高速度的運作，還能改善所套用阻抗與負載的匹配程度。
記憶體裝置940包括控制器950，此控制器代表記憶體裝置裡用以控制此記憶體裝置內部運作的控制邏輯。舉例而言，控制器950將記憶體控制器920所發送的命令解碼，並且產生內部運作以執行或滿足此等命令。控制器950可稱為一內部控制器。控制器950可基於暫存器944來決定選擇什麼模式，並且基於所選擇的模式來組配用於記憶體資源960的運作存取及/或執行。控制器950產生用以控制記憶體裝置940裡位元路由安排的控制信號，用來針對所選擇的模式提供一適當的介面，並且將一命令引導至適當的記憶體位置或位址。
請再參照記憶體控制器920，記憶體控制器920包括命令(CMD)邏輯924，此命令邏輯代表用以產生待發送至記憶體裝置940之命令的邏輯或電路系統。記憶體子系統中的發信號典型為包括命令裡或隨附命令用以指示或選擇一或多個記憶體位置的位址資訊，其中此等記憶體裝置應該執行此命令。在一項實施例中，記憶體裝置940之控制器950包括用以將經由I/O 942從記憶體控制器920收到之命令及位址資訊接收並解碼的命令邏輯952。基於收到的命令與位址資訊，控制器950可控制記憶體裝置940裡邏輯與電路系統的運作時序以執行命令。控制器950負責與標準或規格 的相符性。
在一項實施例中，記憶體控制器920包括更新(REF)邏輯926。在記憶體裝置940屬於依電性且必須進行更新以保持一確定狀態的情況下，可使用更新邏輯926。在一項實施例中，更新邏輯926指示一更新位置、以及一要進行的更新類型。更新邏輯926可觸發記憶體裝置940裡的自我更新，及/或藉由發送更新命令來執行外部更新。舉例來說，在一項實施例中，系統900支援所有儲庫更新及每儲庫更新、或其他所有儲庫與每儲庫命令。所有儲庫命令導致平行耦合之所有記憶體裝置940裡之一所選擇儲庫之一運作。每儲庫命令導致一指定記憶體裝置940裡之一指定儲庫之該運作。在一項實施例中，記憶體裝置930上控制器932中的更新邏輯926及/或邏輯支援一每自我更新退出命令之發送。在一項實施例中，系統900支援一每裝置自我更新進入命令之發送。在一項實施例中，記憶體裝置940裡的控制器950包括用以在記憶體裝置940裡套用更新之更新邏輯954。在一項實施例中，更新邏輯954產生內部運作以根據從記憶體控制器920收到之一外部更新來進行更新。更新邏輯954可判斷一更新是否為針對記憶體裝置940，並且判斷要回應於命令進行更新的是什麼記憶體資源960。
在一項實施例中，記憶體模組930包括控制器932，根據本文中所述之一實施例，此控制器可代表一RCD或其他控制器。根據所述，系統900支援可選擇性地令個別記憶體裝置940進入及退出自我更新之一運作，與其他記憶體裝 置940是否正在進入或退出自我更新無關。此類運作可允許系統900使所有記憶體裝置940進入低功率自我更新狀態，並且個別地使記憶體裝置940離開自我更新以進行存取運作，而其他記憶體裝置940乃進行自我更新。此運作對容許記憶體裝置940共享一公用資料匯流排有幫助。
圖10乃是一運算系統之一實施例的一方塊圖，可在其中實施一電力保護記憶體系統。系統1000代表根據本文中所述任何實施例之一運算裝置，並且可以是一膝上型電腦、一桌上型電腦、一伺服器、一遊戲或娛樂控制系統、一掃描器、複印機、印表機、路由或切換裝置、或其他電子裝置。系統1000包括處理器1020，此處理器為系統1000提供處理、運作管理、以及指令執行。處理器1020可包括任何類型的微處理器、中央處理單元(CPU)、處理核心、或其他用以為系統1000提供處理的處理硬體。處理器1020控制系統1000之總體運作，並且可以是或包括一或多個可規劃通用或特殊用途微處理器、數位信號處理器(DSP)、可規劃控制器、特定應用積體電路(ASIC)、可規劃邏輯裝置(PLD)、或類似者、或此類裝置之一組合。
記憶體子系統1030代表系統1000之主記憶體，並且為待由處理器1020執行之符碼、或待於執行一例行程序時使用之資料值提供暫時儲存。記憶體子系統1030可包括一或多個記憶體裝置，例如唯讀記憶體(ROM)、快閃記憶體、一或多個隨機存取記憶體(RAM)變體、或其他記憶體裝置、或此類裝置之一組合。此外，記憶體子系統1030還 儲存並且託管作業系統(OS)1036以提供一軟體平台以供系統1000中指令執行之用。另外，還儲存並且執行來自記憶體子系統1030之其他指令1038以提供系統1000之邏輯和處理。OS 1036與指令1038係藉由處理器1020來執行。記憶體子系統1030包括其用以儲存資料、指令、程式或其他項目之記憶體裝置1032。在一項實施例中，記憶體子系統包括記憶體控制器1034，此記憶體控制器乃是一用以對記憶體裝置1032產生並發出命令之記憶體控制器。將瞭解的是，記憶體控制器1034可以是處理器1020之一實體部分。
處理器1020及記憶體子系統1030係耦合至匯流排/匯流排系統1010。匯流排1010是一種抽象表示，其代表藉由適當的橋接器、配接器、及/或控制器所連接之任何一或多個分離實體匯流排、通訊線路/介面、及/或點對點連接。因此，匯流排1010舉例來說，可包括下列一或多者：一系統匯流排、一週邊組件互連(PCI)匯流排、一HyperTransport或工業標準架構(ISA)匯流排、一小型電腦系統介面(SCSI)匯流排、一通用串列匯流排(USB)、或一(美國)電機電子工程師學會(IEEE)標準1394匯流排(俗稱「Firewire」)。匯流排1010之匯流排亦可對應於網路介面1050中的介面。
系統1000亦包括一或多個輸入/輸出(I/O)介面1040、網路介面1050、一或多個內部大量儲存裝置1060、以及耦合至匯流排1010之週邊介面1070。I/O介面1040可包括一或多個介面組件，一使用者透過此一或多個介面組件與系統1000互動(例如視訊、音訊及/或文數字介接)。網路 介面1050為系統1000提供用以透過一或多個網路與遠端裝置(例如伺服器、其他運算裝置)通訊的能力。網路介面1050可包括一乙太網路配接器、無線互連組件、USB(通用串列匯流排)、或其他有基於線或無線標準或專屬的介面。
儲存器1060可以是或包括用於以一非依電性方式儲存大量資料之任何習知的媒體，例如一或多個磁性、固態、或光學式碟片、或一組合。儲存器1060使符碼或指令及資料1062保持一永續狀態(亦即此值在給系統1000的電力中斷時仍得以留存)。儲存器1060大致可視為一「記憶體」，但記憶體1030乃是用以對處理器1020提供指令之執行或運作記憶體。儲存器1060雖然屬於非依電性，記憶體1030仍可包括依電性記憶體(亦即資料之值或狀態在給系統1000之電力中斷時為不確定)。
週邊介面1070可包括以上未具體敍述的任何硬體介面。週邊裝置大致意指為相依地連接至系統1000的裝置。一相依連接乃是一種讓系統1000提供軟體及/或硬體平台使得此平台上執行作業且一使用者與此平台互動的連接。
在一項實施例中，記憶體子系統1030包括自我更新(SR)控制1080，此自我更新控制可以是記憶體控制器1034及/或記憶體1032裡的控制，及/或可以是一記憶體模組上之控制邏輯。SR控制1080允許系統1000個別地定址特定記憶體裝置1032以供自我更新之用。此裝置特定之SR控制允許記憶體子系統1030個別地定址，並且令一特定記憶體 裝置(例如單一DRAM)進入及/或退出自我更新。將瞭解的是，「單一DRAM」可意指為可獨立定址以與一資料匯流排介接之記憶體資源，而某記憶體晶粒因此可包括多個記憶體裝置。根據本文中所述之任何實施例，SR控制1080可允許記憶體子系統1030針對共享一控制匯流排及一資料匯流排之記憶體裝置實施一NVDIMM實作態樣。
圖11乃是一行動裝置之一實施例的一方塊圖，可在其中實施一電力保護記憶體系統。裝置1100代表一行動運算裝置，例如一運算平板電腦、一行動電話或智慧型手機、一無線功能電子式閱讀器(e-reader)、穿戴式運算裝置、或其他行動裝置。將瞭解的是，此等組件已大致展示其中某些，但裝置1100中並未將此一裝置之所有組件全部展示。
裝置1100包括處理器1110，此處理器進行裝置1100之主要處理運作。處理器1110可包括一或多個實體裝置，例如微處理器、應用處理器、微控制器、可規劃邏輯裝置、或其他處理手段。藉由處理器1110所進行的處理運作包括執行一作業平台或作業系統，此作業平台或作業系統上執行應用程式及/或裝置功能。處理運作包括I/O(輸入/輸出)與一人類使用者或與其他裝置有關之運作、有關於電力管理之運作、及/或有關於將裝置1100連接至另一裝置之運作。此等處理運作亦可包括與音訊I/O及/或顯示I/O有關之運作。
在一項實施例中，裝置1100包括音訊子系統1120， 此音訊子系統代表與提供音訊功能至運算裝置相關聯之硬體(例如音訊硬體及音訊電路)及軟體(例如驅動程式、符碼)。音訊功能可包括揚聲器及/或耳機輸出、以及一麥克風輸入。用於此類功能之裝置可整合到1100、或連接至裝置1100。在一項實施例中，一使用者藉由提供由處理器1110所接收並處理之音訊命令而與裝置1100互動。
顯示子系統1130代表提供一視覺化及/或觸覺式顯示供一使用者與此運算裝置互動之硬體(例如顯示裝置)及軟體(例如驅動程式)。顯示子系統1130包括顯示介面1132，此顯示介面包括用於對一使用者提供一顯示之特定畫面或硬體裝置。在一項實施例中，顯示介面1132包括與處理器1110分離之邏輯，用來進行至少一些與此顯示有關之處理。在一項實施例中，顯示子系統1130包括對一使用者提供輸出與輸入兩者之一觸控螢幕裝置。在一項實施例中，顯示子系統1130包括對一使用者提供一輸出之一高畫質(HD)顯示器。高畫質可意指為一種具有一大約100PPI(每吋像素)或更大像素密度之顯示，並且可包括諸如全HD(例如1080p)、視網膜顯示、4K(超高畫質或UHD)等格式、或其他格式。
I/O控制器1140代表有關於與一使用者互動之硬體裝置及軟體組件。I/O控制器1140可運作以管理屬於音訊子系統1120及/或顯示子系統1130之一部分的硬體。另外，I/O控制器1140繪示連接至裝置1100之附加裝置之一連接點，一使用者可能透過此連接點與此系統互動。舉例而言， 可附接至裝置1100之裝置可能包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示裝置、鍵盤或鍵板裝置、或諸如讀卡機或其他裝置等與特定應用程式配合使用的其他I/O裝置。
如上述，I/O控制器1140可與音訊子系統1120及/或顯示子系統1130互動。舉例而言，透過一麥克風或其他音訊裝置之輸入可對裝置1100之一或多個應用程式或功能提供輸入或命令。另外，有別於或除了顯示輸出，可提供音訊輸出。在另一實例中，若顯示子系統包括一觸控螢幕，則顯示裝置亦當作一輸入裝置，此輸入裝置至少部分可藉由I/O控制器1140來管理。裝置1100上還可有附加按鈕或開關，用來提供藉由I/O控制器1140來管理之I/O功能。
在一項實施例中，I/O控制器1140管理諸如加速計、相機、光線感測器或其他環境感測器、陀螺儀、全球定位系統(GPS)、或其他可包括於裝置1100中的硬體。此輸入可以是部分直接使用者互動，並且對此系統提供環境輸入以影響其運作(例如雜訊濾波、亮度檢測顯示調整、一相機之一閃光之套用、或其他特徵)。在一項實施例中，裝置1100包括管理電池電力使用狀況、電池充電、以及省電運作相關特徵之電力管理1150。
記憶體子系統1160包括用於在裝置1100中儲存資訊的(多個)記憶體裝置1162。記憶體子系統1160可包括非依電性(給記憶體裝置之電力中斷時狀態不變)及/或依電性(給記憶體裝置之電力中斷時狀態不確定)記憶體裝置。記憶 體1160可儲存應用程式資料、使用者資料、音樂、照片、文件、或其他資料、以及與執行系統1100之應用程式及功能有關之系統資料(無論長期或暫時)。在一項實施例中，記憶體子系統1160包括記憶體控制器1164(其亦可視為系統1100之控制之一部分，並且可能視為處理器1110之一部分)。記憶體控制器1164包括一用以對記憶體裝置1162產生並發出命令之排程器。
連接性1170包括允許裝置1100與外部裝置通訊之硬體裝置(例如無線及/或有線連接器及通訊硬體)、以及軟體組件(例如驅動程式、協定堆疊)。外部裝置可以是諸如其他運算裝置、無線接取點或基地台等分離裝置、以及諸如耳機、印表機或其他裝置等週邊裝置。
連接性1170可包括多種不同連接性類型。概言之，所示裝置1100具有胞狀連接性1172及無線連接性1174。胞狀連接性1172大致意指為藉由無線載波所提供的胞狀網路連接性，例如經由下列標準所提供者：GSM(全球行動通訊系統)或變例或衍生例、CDMA(分碼多重進接)或變例或衍生例、TDM(分時多工)或變例或衍生例、LTE(長期演進技術，此亦稱為「4G」)、或其他胞狀服務標準。無線連接性1174意指為不屬於胞狀之無線連接性，並且可包括個人區域網路(例如藍牙)、區域網路(例如WiFi)、及/或廣域網路(例如WiMax)、或其他無線通訊。無線通訊意指為經由一非固體介質透過使用已調變電磁輻射進行之資料傳輸。有線通訊透過一固體通訊介質進行通訊。
週邊連接1180包括硬體介面及連接器、以及用以施作週邊連接之軟體組件(例如驅動程式、協定堆疊)。將瞭解的是，裝置1100可以是一(「連至」1182)連至其他運算裝置之週邊裝置，並且可具有與其連接之週邊裝置(「來自」1184)。裝置1100通常具有一用以連接至其他運算裝置以供例如管理(下載及/或上傳、變更、同步化)裝置1100上內容之用的「銜接」連接器。另外，一銜接連接器可使裝置1100連接至某些週邊裝置，此等週邊裝置使裝置1100得以控制輸出至例如視聽或其他系統之內容。
除了專屬銜接連接器或其他專屬連接硬體以外，裝置1100還可經由常見或基於標準的連接器來施作週邊連接1180。常見類型可包括一通用串列匯流排(USB)連接器(其可包括一些不同硬體介面中任何一者)、包括MiniDisplayPort(MDP)之DisplayPort、高畫質多媒體介面(HDMI)、Firewire、或其他類型。
在一項實施例中，記憶體子系統1160包括自我更新(SR)控制1190，此自我更新控制可以是記憶體控制器1164及/或記憶體1162裡的控制，及/或可以是一記憶體模組上之控制邏輯。SR控制1190允許系統1000個別地定址特定記憶體裝置1162以供自我更新之用。此裝置特定之SR控制允許記憶體子系統1160個別地定址並且令一特定記憶體裝置(例如單一DRAM)進入及/或退出自我更新。將瞭解的是，「單一DRAM」可意指為可獨立定址以與一資料匯流排介接之記憶體資源，而某記憶體晶粒因此可包括多個記憶體 裝置。根據本文中所述之任何實施例，SR控制1190可允許記憶體子系統1160針對共享一控制匯流排及一資料匯流排之記憶體裝置實施一NVDIMM實作態樣。
在一項態樣中，一種在一記憶體子系統中之緩衝電路包括：一連至一控制匯流排之介面，該控制匯流排係耦合至多個記憶體裝置；一連至一資料匯流排之介面，該資料匯流排係耦合至該多個記憶體裝置；用以在該多個記憶體裝置處於自我更新時透過該控制匯流排發送一裝置特定之自我更新退出命令之控制邏輯，該命令包括一用以僅令一經識別記憶體裝置退出自我更新而其他記憶體裝置仍處於自我更新之唯一記憶體裝置識別符，並且該控制邏輯透過該資料匯流排進行資料存取以令該記憶體裝置退出自我更新。
在一項實施例中，該控制邏輯係進一步用來選擇該多個記憶體裝置之一子集，以及發送裝置特定之自我更新退出命令至該子集之各該所選擇記憶體裝置。在一項實施例中，該自我更新退出命令包括一CKE(時脈啟用)信號。在一項實施例中，該控制邏輯係進一步用來輪流選擇該等記憶體裝置以對所有該等記憶體裝置進行串列記憶體存取。在一項實施例中，該緩衝電路包含一NVDIMM(非依電性雙直列記憶體模組)之一暫存時脈驅動器(RCD)，其中該控制邏輯係進一步將自我更新命令傳輸至所有記憶體裝置以使該等記憶體裝置進行自我更新作為一備份傳輸程序之一部分，當檢測到一電力失效時將記憶體內容傳輸至一持久 儲存器。在一項實施例中，連至該資料匯流排之該介面包含一連至一替用資料匯流排之介面，該替用資料匯流排平行於該等處於主動操作之記憶體裝置所使用之一主要資料匯流排，以及其中該控制邏輯令該等記憶體裝置經由該替用資料匯流排傳輸記憶體內容作為該備份傳輸程序之一部分。在一項實施例中，該持久儲存器包含一設置於該NVDIMM上之儲存裝置。在一項實施例中，該第二資料匯流排是用來耦合至一位於該NVDIMM外部之持久儲存裝置。在一項實施例中，該緩衝電路包含一暫存DIMM(RDIMM)之一備份控制器。在一項實施例中，以一所選擇記憶體裝置進行資料存取之後，該控制邏輯進一步透過該控制匯流排發送一包括一自我更新進入命令及該唯一記憶體裝置識別符之裝置特定之自我更新命令以令該所選擇記憶體裝置重新進入自我更新。在一項實施例中，該等記憶體裝置包括第4版雙倍資料率同步動態隨機存取記憶體裝置(DDR4-SDRAM)。在一項實施例中，該等記憶體裝置乃是同一記憶體排組之一部分，並且該控制線包含一用於該記憶體排組之命令/位址匯流排。
在一項態樣中，一非依電性雙直列記憶體模組(NVDIMM)包括：一第一資料匯流排；一第二資料匯流排；耦合至一由該等記憶體裝置所共享之公用控制線的多個依電性記憶體，該等記憶體裝置經由該第二資料匯流排進一步耦合至一非依電性儲存器；以及經由該第一資料匯流排及經由該公用控制線耦合至該等記憶體裝置之控制邏輯， 該控制邏輯包括用以在該多個記憶體裝置係處於自我更新時透過該控制線發送一裝置特定之自我更新退出命令之控制邏輯，該命令包括一用以僅令一經識別記憶體裝置退出自我更新而其他記憶體裝置仍進行自我更新之唯一記憶體裝置識別符，以及該控制邏輯令該經識別記憶體裝置經由該第二記憶體匯流排傳輸記憶體內容而該等其他記憶體裝置仍進行自我更新。
在一項實施例中，該等記憶體裝置包括第4版雙倍資料率同步動態隨機存取記憶體裝置(DDR4-SDRAM)。在一項實施例中，該非依電性儲存器包含一設置於該NVDIMM上之儲存裝置。在一項實施例中，該第二資料匯流排是用來耦合至一位於該NVDIMM外部之非依電性儲存裝置。在一項實施例中，該控制邏輯是進一步用來選擇性地一次令一個記憶體裝置退出自我更新，將記憶體內容傳輸至該非依電性儲存器，然後回到自我更新，回應於檢測到一電力失效對於所有記憶體裝置輪流重複進行以上動作。在一項實施例中，以一所選擇記憶體裝置進行資料存取之後，該控制邏輯進一步透過該控制匯流排發送一包括一自我更新進入命令及該唯一記憶體裝置識別符之裝置特定之自我更新命令以令該所選擇記憶體裝置重新進入自我更新。在一項實施例中，該等記憶體裝置乃是同一記憶體排組之一部分，並且該控制線包含一用於該記憶體排組之命令/位址匯流排。在一項實施例中，該控制邏輯包含一暫存時脈驅動器(RCD)。在一項實施例中，該緩衝電路包含一暫存 DIMM(RDIMM)之一備份控制器。在一項實施例中，該控制邏輯係進一步用來選擇該多個記憶體裝置之一子集，以及發送裝置特定之自我更新退出命令至該子集之各該所選擇記憶體裝置。在一項實施例中，該自我更新退出命令包括一CKE(時脈啟用)信號。
在一項態樣中，一種用於記憶體管理之方法包括：選擇共享一控制匯流排之多個記憶體裝置其中一者以供資料存取之用，其中該等記憶體裝置係處於自我更新；透過該共享控制匯流排發送一包括一自我更新退出命令及一唯一記憶體裝置識別符之裝置特定之自我更新退出命令以在其他記憶體裝置仍進行自我更新時僅令該所選擇記憶體裝置退出自我更新；以及透過一共享資料匯流排進行資料存取以使該記憶體裝置不進行自我更新。
在一項實施例中，選擇包含選擇一記憶體裝置子集，而發送該裝置特定之自我更新退出命令包含發送裝置特定之命令至該所選擇子集之各記憶體裝置。在一項實施例中，選擇包含個別選擇各記憶體裝置以對該等記憶體裝置進行串列記憶體存取。在一項實施例中，發送該自我更新退出命令包含發送一CKE(時脈啟用)信號。在一項實施例中，該等記憶體裝置包含一暫存DIMM(RDIMM)之記憶體裝置。在一項實施例中，更包含：在與該所選擇記憶體裝置進行該資料存取之後，透過該共享控制匯流排發送一包括一自我更新命令及該唯一記憶體裝置識別符之裝置特定之自我更新命令以令該所選擇記憶體裝置重新進入自我 更新。在一項實施例中，該發送該裝置特定之自我更新命令包含從一NVDIMM(非依電性雙直列記憶體模組)之一暫存時脈驅動器(RCD)發送一命令。在一項實施例中，進行資料存取更包含傳輸資料內容作為一備份傳輸程序之一部分，用來因應檢測到一電力失效而將記憶體內容傳輸至一持久儲存器。在一項實施例中，進行該資料存取更包含在一平行於一主要資料匯流排之替用資料匯流排上進行該資料存取，其中該主要資料匯流排是要由處於主動操作之該等記憶體裝置使用，且其中該替用資料匯流排是由該匯流排當作該備份傳輸程序之一部分來使用。在一項實施例中，該持久儲存器包含一設置於該NVDIMM上之儲存裝置。在一項實施例中，該持久儲存器包含一位於該NVDIMM外部之儲存裝置。在一項實施例中，該等記憶體裝置共享該控制匯流排當作共享一命令/位址匯流排之一記憶體排組之一部分。在一項實施例中，該等記憶體裝置包括第4版雙倍資料率同步動態隨機存取記憶體裝置(DDR4-SDRAM)。
如本文中所示的流程圖提供各種程序動作之次序的實例。此等流程圖可指示待藉由一軟體或韌體例行程序來執行之運作、以及實體運作。在一項實施例中，一流程圖可繪示一有限狀態機(FSM)之狀態，此有限狀態機可實施成硬體及/或軟體。雖然所示係依照一特定次序或順序，除非另有指定，此等動作的順序可加以修改。因此，應該瞭解所示的實施例僅作為一實例，而此程序可依照一不同順序來進行，並且一些動作可平行進行。另外，在各項實 施例中可省略一或多個動作；因此，並非每個實施例中都需要所有動作。其他程序流程是有可能的。
可將本文中所述的各種運作或功能說明或定義為軟體碼、指令、組態、及/或資料。此內容可以是直接執行檔(「物件」或「執行檔」形式)、原始碼、或差異符碼(「差別(delta)」或「修補(patch)」符碼)。本文中所述實施例的軟體內容可透過一種上有儲存此內容之製品來提供，或透過一種運作一通訊介面以經由該通訊介面發送資料之方法來提供。一機器可讀儲存媒體可令一機器進行所述功能或運作，並且包括依照可藉由一機器(例如運算裝置、電子系統等)來存取之形式以儲存資訊的任何機制，例如可記錄/不可記錄媒體(例如唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等)。一通訊介面包括介接至一固線式、無線、光學等其中任何一者之媒體以對另一裝置進行通訊的任何機制，例如一記憶體匯流排介面、一處理器匯流排介面、一網際網路連接、一碟片控制器等。此通訊介面可藉由提供組態參數及/或發送信號來組配以製備此通訊介面，用來提供一描述此軟體內容之資料信號。此通訊介面可經由發送至此通訊介面之一或多個命令或信號來存取。
本文中所述的各種組件可以是一用於進行所述運作或功能之手段。本文中所述之各組件包括軟體、硬體、或以上的組合。此等組件可實施成軟體模組、硬體模組、特殊用途硬體(例如特定應用硬體、特定應用積體電路 (ASIC)、數位信號處理器(DSP)等)、嵌入式控制器、固線式電路系統等。
除了本文中所述，還可對本發明揭示之實施例及實作態樣施作各種修改而不會脫離其範疇。因此，本文中的例示及實例應視為一說明性概念，而不是限制性概念。本發明之範疇應該僅藉由參照以下的申請專利範圍來衡量。
100‧‧‧系統
110‧‧‧RCD
112‧‧‧命令/位址匯流排
120‧‧‧記憶體裝置
114A、114B、116A、116B‧‧‧資料匯流排

Claims (21)

  1. 一種在一記憶體子系統中之緩衝電路，其包含：一連至一控制匯流排之介面，該控制匯流排係耦合至多個記憶體裝置；一連至一資料匯流排之介面，該資料匯流排係耦合至該多個記憶體裝置；控制邏輯，用以在該多個記憶體裝置係處於自我更新時透過該控制匯流排發送一裝置特定之自我更新退出命令，該命令包括僅致使一經識別記憶體裝置退出自我更新而其他記憶體裝置仍處於自我更新之一唯一記憶體裝置識別符，且該控制邏輯透過該資料匯流排對已致使退出自我更新之該記憶體裝置進行資料存取。
  2. 如請求項1之緩衝電路，其中該控制邏輯係進一步用來選擇該多個記憶體裝置之一子集，以及發送裝置特定之自我更新退出命令至該子集之各該所選擇記憶體裝置。
  3. 如請求項1之緩衝電路，其中該自我更新退出命令包括一CKE(時脈啟用)信號。
  4. 如請求項1之緩衝電路，其中該控制邏輯係進一步用來輪流選擇該等記憶體裝置以致使對所有該等記憶體裝置之串列記憶體存取。
  5. 如請求項1之緩衝電路，其中該緩衝電路包含一NVDIMM(非依電性雙直列記憶體模組)之一暫存時脈 驅動器(RCD)，其中該控制邏輯係進一步將自我更新命令傳輸至所有記憶體裝置以使該等記憶體裝置處於自我更新，作為一備份傳輸程序之一部分在檢測到一電力失效時將記憶體內容傳輸至一持久儲存器。
  6. 如請求項5之緩衝電路，其中連至該資料匯流排之該介面包含一連至一替用資料匯流排之介面，該替用資料匯流排平行於由處於主動操作之該等記憶體裝置所使用之一主要資料匯流排，且其中該控制邏輯致使該等記憶體裝置經由該替用資料匯流排傳輸記憶體內容作為該備份傳輸程序之一部分。
  7. 如請求項1之緩衝電路，其中該緩衝電路包含一暫存DIMM(RDIMM)之一備份控制器。
  8. 如請求項1之緩衝電路，其中在以一所選擇記憶體裝置進行資料存取之後，該控制邏輯進一步透過該控制匯流排發送包括一自我更新進入命令及該唯一記憶體裝置識別符之一裝置特定之自我更新命令以致使該所選擇記憶體裝置重新進入自我更新。
  9. 如請求項1之緩衝電路，其中該等記憶體裝置共享該控制匯流排，作為共享一命令/位址匯流排之一記憶體排組(rank)之一部分。
  10. 一種非依電性雙直列記憶體模組(NVDIMM)，其包含：一第一資料匯流排；一第二資料匯流排；耦合至由該等記憶體裝置所共享之一公用控制線 的多個依電性記憶體，該等記憶體裝置經由該第二資料匯流排進一步耦合至一非依電性儲存器；以及控制邏輯，經由該第一資料匯流排及經由該公用控制線耦合至該等記憶體裝置，該控制邏輯包括用以在該多個記憶體裝置係處於自我更新時透過該控制線發送一裝置特定之自我更新退出命令之控制邏輯，該命令包括僅致使一經識別記憶體裝置退出自我更新而其他記憶體裝置仍處於自我更新之一唯一記憶體裝置識別符，且該控制邏輯致使該經識別記憶體裝置經由該第二記憶體匯流排傳輸記憶體內容而該等其他記憶體裝置仍處於自我更新。
  11. 如請求項10之NVDIMM，其中該等記憶體裝置包括第4版雙倍資料率同步動態隨機存取記憶體裝置(DDR4-SDRAM)。
  12. 如請求項10之NVDIMM，其中該非依電性儲存器包含一設置於該NVDIMM上之儲存裝置。
  13. 如請求項10之NVDIMM，其中該第二資料匯流排是耦合至一位於該NVDIMM外部之非依電性儲存裝置。
  14. 如請求項10之NVDIMM，其中該控制邏輯是進一步用來選擇性地一次致使一個記憶體裝置退出自我更新，將記憶體內容傳輸至該非依電性儲存器，然後回到自我更新，回應於檢測到一電力失效對所有記憶體裝置輪流重複進行。
  15. 如請求項10之NVDIMM，其中該等記憶體裝置為同一記 憶體排組之一部分，且該控制線包含一用於該記憶體排組之命令/位址匯流排。
  16. 如請求項10之NVDIMM，其中該控制邏輯包含一暫存時脈驅動器(RCD)。
  17. 一種用於記憶體管理之方法，其包含：選擇共享一控制匯流排之多個記憶體裝置其中一者以供資料存取之用，其中該等記憶體裝置係處於自我更新；透過該共享控制匯流排發送包括一自我更新退出命令及一唯一記憶體裝置識別符之一裝置特定之自我更新退出命令，以僅致使該所選擇記憶體裝置退出自我更新而其他記憶體裝置仍處於自我更新；以及透過一共享資料匯流排對非處於自我更新之該記憶體裝置進行資料存取。
  18. 如請求項17之方法，其中選擇包含選擇一記憶體裝置子集，而發送該裝置特定之自我更新退出命令包含發送裝置特定之命令至該所選擇子集之各記憶體裝置。
  19. 如請求項17之方法，其中選擇包含個別選擇各記憶體裝置以致使對該等記憶體裝置之串列記憶體存取。
  20. 如請求項17之方法，其中該等記憶體裝置包含一暫存DIMM(RDIMM)之記憶體裝置。
  21. 如請求項17之方法，其更包含：在對該所選擇記憶體裝置進行該資料存取之後，透過該共享控制匯流排發送包括一自我更新命令及該唯 一記憶體裝置識別符之一裝置特定之自我更新命令，以致使該所選擇記憶體裝置重新進入自我更新。
TW105111508A 2015-05-29 2016-04-13 特定記憶體裝置之自我更新進入與退出技術 TWI709853B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562168513P 2015-05-29 2015-05-29
US62/168,513 2015-05-29
US14/998,058 US20160350002A1 (en) 2015-05-29 2015-12-26 Memory device specific self refresh entry and exit
US14/998,058 2015-12-26

Publications (2)

Publication Number Publication Date
TW201709065A true TW201709065A (zh) 2017-03-01
TWI709853B TWI709853B (zh) 2020-11-11

Family

ID=57398460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111508A TWI709853B (zh) 2015-05-29 2016-04-13 特定記憶體裝置之自我更新進入與退出技術

Country Status (5)

Country Link
US (1) US20160350002A1 (zh)
EP (1) EP3304326A4 (zh)
CN (1) CN107533509B (zh)
TW (1) TWI709853B (zh)
WO (1) WO2016196033A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127440B2 (en) 2019-02-25 2021-09-21 Winbond Electronics Corp. Pseudo static random access memory and method for operating pseudo static random access memory
US11664803B2 (en) 2018-12-21 2023-05-30 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
TWI830830B (zh) * 2018-12-21 2024-02-01 南韓商三星電子股份有限公司 訊號發送及接收裝置、其操作方法、記憶體元件以及其操作方法

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105446653B (zh) 2014-08-27 2018-12-14 阿里巴巴集团控股有限公司 一种数据合并方法和设备
KR102359979B1 (ko) * 2015-11-16 2022-02-08 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
US9778723B2 (en) 2015-12-28 2017-10-03 Micron Technology, Inc. Apparatuses and methods for exiting low power states in memory devices
US10714148B2 (en) * 2015-12-30 2020-07-14 Shenzhen Longsys Electronics Co., Ltd. SSD storage module, SSD component, and SSD
US10091904B2 (en) * 2016-07-22 2018-10-02 Intel Corporation Storage sled for data center
US10474384B2 (en) * 2017-02-10 2019-11-12 Dell Products, Lp System and method for providing a back door communication path between channels on dual-channel DIMMs
US10359954B2 (en) 2017-05-31 2019-07-23 Alibaba Group Holding Limited Method and system for implementing byte-alterable write cache
US10229003B2 (en) 2017-06-16 2019-03-12 Alibaba Group Holding Limited Method and system for iterative data recovery and error correction in a distributed system
US10884926B2 (en) 2017-06-16 2021-01-05 Alibaba Group Holding Limited Method and system for distributed storage using client-side global persistent cache
US10303241B2 (en) 2017-06-19 2019-05-28 Alibaba Group Holding Limited System and method for fine-grained power control management in a high capacity computer cluster
US10564856B2 (en) 2017-07-06 2020-02-18 Alibaba Group Holding Limited Method and system for mitigating write amplification in a phase change memory-based storage device
US10678443B2 (en) 2017-07-06 2020-06-09 Alibaba Group Holding Limited Method and system for high-density converged storage via memory bus
US10147712B1 (en) 2017-07-21 2018-12-04 Micron Technology, Inc. Memory device with a multiplexed command/address bus
US10303601B2 (en) 2017-08-11 2019-05-28 Alibaba Group Holding Limited Method and system for rearranging a write operation in a shingled magnetic recording device
US10423508B2 (en) 2017-08-11 2019-09-24 Alibaba Group Holding Limited Method and system for a high-priority read based on an in-place suspend/resume write
US10831963B1 (en) * 2017-08-26 2020-11-10 Kong-Chen Chen Apparatus and method of parallel architecture for NVDIMM
US11500576B2 (en) 2017-08-26 2022-11-15 Entrantech Inc. Apparatus and architecture of non-volatile memory module in parallel configuration
US20190073132A1 (en) * 2017-09-05 2019-03-07 Alibaba Group Holding Limited Method and system for active persistent storage via a memory bus
US10642522B2 (en) 2017-09-15 2020-05-05 Alibaba Group Holding Limited Method and system for in-line deduplication in a storage drive based on a non-collision hash
US10496829B2 (en) 2017-09-15 2019-12-03 Alibaba Group Holding Limited Method and system for data destruction in a phase change memory-based storage device
US10503409B2 (en) 2017-09-27 2019-12-10 Alibaba Group Holding Limited Low-latency lightweight distributed storage system
US10789011B2 (en) 2017-09-27 2020-09-29 Alibaba Group Holding Limited Performance enhancement of a storage device using an integrated controller-buffer
US10860334B2 (en) 2017-10-25 2020-12-08 Alibaba Group Holding Limited System and method for centralized boot storage in an access switch shared by multiple servers
US10445190B2 (en) 2017-11-08 2019-10-15 Alibaba Group Holding Limited Method and system for enhancing backup efficiency by bypassing encoding and decoding
US10877898B2 (en) 2017-11-16 2020-12-29 Alibaba Group Holding Limited Method and system for enhancing flash translation layer mapping flexibility for performance and lifespan improvements
US10431305B2 (en) * 2017-12-14 2019-10-01 Advanced Micro Devices, Inc. High-performance on-module caching architectures for non-volatile dual in-line memory module (NVDIMM)
US10891239B2 (en) 2018-02-07 2021-01-12 Alibaba Group Holding Limited Method and system for operating NAND flash physical space to extend memory capacity
US10496548B2 (en) 2018-02-07 2019-12-03 Alibaba Group Holding Limited Method and system for user-space storage I/O stack with user-space flash translation layer
US11099831B2 (en) * 2018-02-08 2021-08-24 Micron Technology, Inc. Firmware update in a storage backed memory system
US20190243723A1 (en) * 2018-02-08 2019-08-08 Micron Technology, Inc. Backup operations from volatile to non-volatile memory
US10831404B2 (en) 2018-02-08 2020-11-10 Alibaba Group Holding Limited Method and system for facilitating high-capacity shared memory using DIMM from retired servers
US10402112B1 (en) 2018-02-14 2019-09-03 Alibaba Group Holding Limited Method and system for chunk-wide data organization and placement with real-time calculation
CN117373496A (zh) * 2018-02-26 2024-01-09 美光科技公司 经配置以提供外部经调节电压的存储器装置
US10901910B2 (en) 2018-04-05 2021-01-26 International Business Machines Corporation Memory access based I/O operations
US11379155B2 (en) 2018-05-24 2022-07-05 Alibaba Group Holding Limited System and method for flash storage management using multiple open page stripes
US10963404B2 (en) 2018-06-25 2021-03-30 Intel Corporation High bandwidth DIMM
US10921992B2 (en) 2018-06-25 2021-02-16 Alibaba Group Holding Limited Method and system for data placement in a hard disk drive based on access frequency for improved IOPS and utilization efficiency
CN111902804B (zh) 2018-06-25 2024-03-01 阿里巴巴集团控股有限公司 用于管理存储设备的资源并量化i/o请求成本的系统和方法
US10884958B2 (en) 2018-06-25 2021-01-05 Intel Corporation DIMM for a high bandwidth memory channel
US10871921B2 (en) 2018-07-30 2020-12-22 Alibaba Group Holding Limited Method and system for facilitating atomicity assurance on metadata and data bundled storage
US10747673B2 (en) 2018-08-02 2020-08-18 Alibaba Group Holding Limited System and method for facilitating cluster-level cache and memory space
US10996886B2 (en) 2018-08-02 2021-05-04 Alibaba Group Holding Limited Method and system for facilitating atomicity and latency assurance on variable sized I/O
US11327929B2 (en) 2018-09-17 2022-05-10 Alibaba Group Holding Limited Method and system for reduced data movement compression using in-storage computing and a customized file system
US10852948B2 (en) 2018-10-19 2020-12-01 Alibaba Group Holding System and method for data organization in shingled magnetic recording drive
US10795586B2 (en) 2018-11-19 2020-10-06 Alibaba Group Holding Limited System and method for optimization of global data placement to mitigate wear-out of write cache and NAND flash
US10901657B2 (en) 2018-11-29 2021-01-26 International Business Machines Corporation Dynamic write credit buffer management of non-volatile dual inline memory module
KR102649315B1 (ko) 2018-12-03 2024-03-20 삼성전자주식회사 휘발성 메모리 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템
US10769018B2 (en) 2018-12-04 2020-09-08 Alibaba Group Holding Limited System and method for handling uncorrectable data errors in high-capacity storage
CN109582507B (zh) * 2018-12-29 2023-12-26 西安紫光国芯半导体股份有限公司 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
CN109582508B (zh) 2018-12-29 2023-12-26 西安紫光国芯半导体股份有限公司 用于nvdimm的数据备份和恢复方法、nvdimm控制器以及nvdimm
US10977122B2 (en) 2018-12-31 2021-04-13 Alibaba Group Holding Limited System and method for facilitating differentiated error correction in high-density flash devices
US10884654B2 (en) 2018-12-31 2021-01-05 Alibaba Group Holding Limited System and method for quality of service assurance of multi-stream scenarios in a hard disk drive
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
US11132291B2 (en) 2019-01-04 2021-09-28 Alibaba Group Holding Limited System and method of FPGA-executed flash translation layer in multiple solid state drives
CN113383317B (zh) * 2019-01-31 2023-07-18 华为技术有限公司 一种处理装置、方法及相关设备
US11200337B2 (en) 2019-02-11 2021-12-14 Alibaba Group Holding Limited System and method for user data isolation
US10922234B2 (en) 2019-04-11 2021-02-16 Alibaba Group Holding Limited Method and system for online recovery of logical-to-physical mapping table affected by noise sources in a solid state drive
US10908960B2 (en) 2019-04-16 2021-02-02 Alibaba Group Holding Limited Resource allocation based on comprehensive I/O monitoring in a distributed storage system
US11169873B2 (en) 2019-05-21 2021-11-09 Alibaba Group Holding Limited Method and system for extending lifespan and enhancing throughput in a high-density solid state drive
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11699471B2 (en) 2019-09-25 2023-07-11 Intel Corporation Synchronous dynamic random access memory (SDRAM) dual in-line memory module (DIMM) having increased per data pin bandwidth
US11126561B2 (en) 2019-10-01 2021-09-21 Alibaba Group Holding Limited Method and system for organizing NAND blocks and placing data to facilitate high-throughput for random writes in a solid state drive
US11030100B1 (en) * 2019-11-18 2021-06-08 International Business Machines Corporation Expansion of HBA write cache using NVDIMM
US11042307B1 (en) 2020-01-13 2021-06-22 Alibaba Group Holding Limited System and method for facilitating improved utilization of NAND flash based on page-wise operation
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US10923156B1 (en) 2020-02-19 2021-02-16 Alibaba Group Holding Limited Method and system for facilitating low-cost high-throughput storage for accessing large-size I/O blocks in a hard disk drive
US10872622B1 (en) 2020-02-19 2020-12-22 Alibaba Group Holding Limited Method and system for deploying mixed storage products on a uniform storage infrastructure
US11150986B2 (en) 2020-02-26 2021-10-19 Alibaba Group Holding Limited Efficient compaction on log-structured distributed file system using erasure coding for resource consumption reduction
US11144250B2 (en) 2020-03-13 2021-10-12 Alibaba Group Holding Limited Method and system for facilitating a persistent memory-centric system
US11200114B2 (en) 2020-03-17 2021-12-14 Alibaba Group Holding Limited System and method for facilitating elastic error correction code in memory
CN111552500B (zh) * 2020-03-26 2023-06-06 北京遥测技术研究所 一种适用于星载fpga的刷新方法
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11281575B2 (en) 2020-05-11 2022-03-22 Alibaba Group Holding Limited Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks
US11494115B2 (en) 2020-05-13 2022-11-08 Alibaba Group Holding Limited System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC)
US11461262B2 (en) 2020-05-13 2022-10-04 Alibaba Group Holding Limited Method and system for facilitating a converged computation and storage node in a distributed storage system
US11218165B2 (en) 2020-05-15 2022-01-04 Alibaba Group Holding Limited Memory-mapped two-dimensional error correction code for multi-bit error tolerance in DRAM
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11263132B2 (en) 2020-06-11 2022-03-01 Alibaba Group Holding Limited Method and system for facilitating log-structure data organization
US11354200B2 (en) 2020-06-17 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating data recovery and version rollback in a storage device
US11422931B2 (en) 2020-06-17 2022-08-23 Alibaba Group Holding Limited Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization
US11354233B2 (en) 2020-07-27 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating fast crash recovery in a storage device
US11372774B2 (en) 2020-08-24 2022-06-28 Alibaba Group Holding Limited Method and system for a solid state drive with on-chip memory integration
KR20220037142A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 시스템
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11416365B2 (en) 2020-12-30 2022-08-16 Alibaba Group Holding Limited Method and system for open NAND block detection and correction in an open-channel SSD
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
US11461173B1 (en) 2021-04-21 2022-10-04 Alibaba Singapore Holding Private Limited Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement
US11476874B1 (en) 2021-05-14 2022-10-18 Alibaba Singapore Holding Private Limited Method and system for facilitating a storage server with hybrid memory for journaling and data storage
US11710514B2 (en) 2021-10-04 2023-07-25 Micron Technology, Inc. Delay of self-refreshing at memory die
US20230342047A1 (en) * 2022-04-21 2023-10-26 Micron Technology, Inc. Self-Refresh Arbitration
US20230342048A1 (en) * 2022-04-21 2023-10-26 Micron Technology, Inc. Self-Refresh Arbitration
CN118284939A (zh) * 2022-11-02 2024-07-02 长江存储科技有限责任公司 用于集成电路的终端电阻配置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6782007B1 (en) * 1999-01-26 2004-08-24 Samsung Electronics Co., Ltd. TDM bus synchronization circuit and protocol and method of operation
US6690683B1 (en) * 1999-11-23 2004-02-10 International Business Machines Corporation Method and apparatus for demultiplexing a shared data channel into a multitude of separate data streams, restoring the original CBR
US20050078538A1 (en) * 2003-09-30 2005-04-14 Rainer Hoehler Selective address-range refresh
US7441087B2 (en) * 2004-08-17 2008-10-21 Nvidia Corporation System, apparatus and method for issuing predictions from an inventory to access a memory
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7475187B2 (en) * 2005-09-15 2009-01-06 Infineon Technologies Ag High-speed interface circuit for semiconductor memory chips and memory system including the same
JP5065618B2 (ja) * 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
US7713068B2 (en) * 2006-12-06 2010-05-11 Fusion Multisystems, Inc. Apparatus, system, and method for a scalable, composite, reconfigurable backplane
US7757039B2 (en) * 2007-09-18 2010-07-13 Nikos Kaburlasos DRAM selective self refresh
US8654556B2 (en) * 2008-03-31 2014-02-18 Montage Technology Inc. Registered DIMM memory system
US8639874B2 (en) * 2008-12-22 2014-01-28 International Business Machines Corporation Power management of a spare DRAM on a buffered DIMM by issuing a power on/off command to the DRAM device
US8977831B2 (en) * 2009-02-11 2015-03-10 Stec, Inc. Flash backed DRAM module storing parameter information of the DRAM module in the flash
US8392650B2 (en) * 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US8949502B2 (en) * 2010-11-18 2015-02-03 Nimble Storage, Inc. PCIe NVRAM card based on NVDIMM
US8966327B1 (en) * 2012-06-21 2015-02-24 Inphi Corporation Protocol checking logic circuit for memory system reliability
US8954619B1 (en) * 2013-08-07 2015-02-10 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Memory module communication control
CN103777537B (zh) * 2014-01-28 2018-03-13 无锡云动科技发展有限公司 一种低功耗控制电路及存储装置
US9747200B1 (en) * 2014-07-02 2017-08-29 Microsemi Solutions (U.S.), Inc. Memory system with high speed non-volatile memory backup using pre-aged flash memory devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664803B2 (en) 2018-12-21 2023-05-30 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US11799478B2 (en) 2018-12-21 2023-10-24 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US11799479B2 (en) 2018-12-21 2023-10-24 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
TWI830830B (zh) * 2018-12-21 2024-02-01 南韓商三星電子股份有限公司 訊號發送及接收裝置、其操作方法、記憶體元件以及其操作方法
US12088291B2 (en) 2018-12-21 2024-09-10 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US11127440B2 (en) 2019-02-25 2021-09-21 Winbond Electronics Corp. Pseudo static random access memory and method for operating pseudo static random access memory

Also Published As

Publication number Publication date
US20160350002A1 (en) 2016-12-01
EP3304326A1 (en) 2018-04-11
EP3304326A4 (en) 2019-01-23
WO2016196033A1 (en) 2016-12-08
CN107533509B (zh) 2022-03-04
CN107533509A (zh) 2018-01-02
TWI709853B (zh) 2020-11-11

Similar Documents

Publication Publication Date Title
TWI709853B (zh) 特定記憶體裝置之自我更新進入與退出技術
US11990172B2 (en) Refresh command control for host assist of row hammer mitigation
US11789880B2 (en) Load reduced nonvolatile memory interface
TWI721003B (zh) 記憶體裝置及用於記憶體管理的系統
CN108604456B (zh) 在存储器插槽中支持多个存储器类型
JP2020166832A5 (zh)
US20160349817A1 (en) Power protected memory with centralized storage
CN109661654B (zh) 存储器中的差错校验和纠正码的扩展应用
US10599206B2 (en) Techniques to change a mode of operation for a memory device
US11200113B2 (en) Auto-increment write count for nonvolatile memory
EP4071583A1 (en) Avoiding processor stall when accessing coherent memory device in low power
KR20240131091A (ko) Plp 동작을 수행하는 방법, plp 모듈, 및 전자 장치