TW201703032A - 溫度補償電路 - Google Patents

溫度補償電路 Download PDF

Info

Publication number
TW201703032A
TW201703032A TW105111059A TW105111059A TW201703032A TW 201703032 A TW201703032 A TW 201703032A TW 105111059 A TW105111059 A TW 105111059A TW 105111059 A TW105111059 A TW 105111059A TW 201703032 A TW201703032 A TW 201703032A
Authority
TW
Taiwan
Prior art keywords
temperature
memory
voltage
memristor
array
Prior art date
Application number
TW105111059A
Other languages
English (en)
Other versions
TWI622989B (zh
Inventor
寧 葛
楊錦華
胡妙
約翰Ｐ 史翠程
Original Assignee
慧與發展有限責任合夥企業
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧與發展有限責任合夥企業 filed Critical 慧與發展有限責任合夥企業
Publication of TW201703032A publication Critical patent/TW201703032A/zh
Application granted granted Critical
Publication of TWI622989B publication Critical patent/TWI622989B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種溫度補償電路可包含一溫度感測器以感測一憶阻器交錯式陣列之一溫度信號，一信號轉換器以將該溫度信號轉換成一電氣控制信號，以及一電壓補償電路以依據該電氣控制信號及該憶阻器交錯式陣列之預先校準溫度資料決定一補償電壓。

Description

溫度補償電路
本發明係有關於溫度補償電路。
背景
憶阻器係可藉著施加一規畫能量，諸如一電壓，而被程式化成不同電阻狀態之裝置。大型交錯式記憶體裝置陣列可在各種應用中被使用，包含隨機存取記憶體、非依電性固態記憶體、可程式邏輯、信號處理控制系統、圖形識別、以及其他應用。憶阻器之電氣特性可能會受到該憶阻器之溫度或該憶阻器之周圍電路之影響。
依據本發明之實施例，係特別提出一種溫度補償電路，包含：一溫度感測器以感測一憶阻器交錯式陣列之一溫度信號；一信號轉換器以將該溫度信號轉換成一電氣控制信號；以及一電壓補償電路以依據該電氣控制信號及該憶阻器交錯式陣列之預先校準溫度資料決定一補償電壓。
100‧‧‧溫度補償電路
110‧‧‧溫度感測器
120‧‧‧ADC轉換器
130‧‧‧電壓補償電路
140‧‧‧儲存器
200‧‧‧憶阻器(交錯式)陣列
210‧‧‧列線路
220‧‧‧行線路
230‧‧‧憶阻器
300‧‧‧記憶體電路/系統
310‧‧‧溫度補償電路
315‧‧‧溫度感測器
320‧‧‧ADC轉換器
325‧‧‧電壓補償電路
330‧‧‧儲存器
335‧‧‧電壓源
350‧‧‧交錯式陣列
360‧‧‧列線路
370‧‧‧行線路
380‧‧‧記憶體元件/記憶單元
390‧‧‧感測電路
400‧‧‧方法
410-440‧‧‧作業步驟
下列詳細說明係參考圖式，其中： 圖1係一例示性溫度補償電路之一方塊圖；圖2係一例示性交錯式陣列之一圖式；圖3係具有一溫度補償電路之一例示性交錯式陣列之一圖式；以及圖4係用以施加一補償式(compensated)電壓之一例示性方法之一流程圖。
詳細說明
憶阻器係可在一廣泛範圍之電子電路，諸如記憶體、開關、射頻電路、及邏輯電路與系統，中作為組件使用之裝置。一憶阻器交錯式陣列可用以執行向量矩陣或點積計算之用。例如，來自該交錯式陣列之每一列之一輸入電壓信號係由每一行中之電阻裝置之電導予以加權以及係累積充作由每一行輸出之電流。理想上，假設線路電阻可被忽略，則由該交錯式陣列流出之電流向量，I，將約為IT=VTG，其中V為輸入電壓向量以及G為電導矩陣，包含來自該交錯式陣列中之每一憶阻器之貢獻。對於快速及有效之向量矩陣處理技術之需求在許多計算應用中均會出現。例如，舉幾例而言，向量矩陣運算在資料壓縮、數位資料處理、類神經網路、及最佳化中均有使用。
在該交錯式陣列之每一接點或交叉點處使用憶阻器可程式化對應於該G值之每一此種接點處之電阻(或電導)，導引該交錯式陣列作為一點積引擎(DPE)之用。點積引擎之設計及應用的準確性係重要的。然而，許多憶阻器 展現出電氣特性係溫度相依的。例如，一憶阻器之電阻可能依該憶阻器之溫度而定。因為溫度波動在電路運作中係常見的，以一憶阻器交錯式陣列作為一DPE使用可能在確保正確計算方面存在著挑戰性。例如，使交錯式陣列之溫度穩定可能實際上有困難。
此處所揭示之實例係提供溫度補償電路以消除一憶阻器交錯式陣列中之溫度波動。在例示性建置中，溫度補償電路可包含一溫度感測器以感測該憶阻器交錯式陣列之一溫度。例示性溫度補償電路可具有一信號轉換器以將該溫度轉換成一電氣控制信號。該電氣控制信號可導引一電壓補償電路以依據該憶阻器交錯式陣列之預先校準溫度資料決定一補償電壓。依此方式，此處之實例提供一憶阻器交錯式陣列之溫度補償。藉著消除溫度效應，憶阻器交錯式陣列可作為準確之點積引擎之用。
現參考圖式，圖1係一例示性溫度補償電路100之一方塊圖。溫度補償電路100可決定一補償電壓而該補償電壓可被施加至一憶阻器交錯式陣列以抵銷或消除該憶阻器交錯式陣列之電阻上之溫度效應。溫度補償電路100可具有一溫度感測器110、一信號轉換器而該信號轉換器在圖1中係揭示為一類比/數位(ADC)轉換器120、一電壓補償電路130、以及一儲存器140。
溫度感測器110可感測一憶阻器交錯式陣列之一溫度。溫度感測器110可為一能夠感測一物件之溫度之裝置、電路、或組件。特定地，溫度感測器110可感測該憶阻 器交錯式陣列之溫度以檢測該憶阻器上之溫度效應。溫度感測器110之實例可包含熱阻器、二極體感測器、溫度係數感測器、以及能隙電路感測器。其他實例包含機械式感測器諸如溫度計及雙金屬感測器。在某些實例中，溫度感測器110可包含憶阻器。
一憶阻器交錯式陣列可為一組態，該組態係成組之平行交錯線路而憶阻器及/或其他組件係耦接在該等線路之相交點之間。例如，一憶阻器陣列可具有稱為列線路之一第一多數平行線路而該等列線路與稱為行線路之另一多數平行線路相交，其中憶阻器充作該等線路之交叉點。一憶阻器陣列之每一憶阻器可耦接在一列線路與一行線路之一唯一組合之間。換言之，並無憶阻器共用一列線路與一行線路兩者。如此處所使用者，組件可藉著在該等組件之間形成一電氣連接而被耦接。例如，憶阻器可藉著形成一直接、表面接觸或藉著其他型式之實體連接而耦接至線路。憶阻器及交錯式陣列之額外討論將關聯於圖2在此處予以提供。
ADC轉換器120可為將一連續實體數量轉換成代表該數量之一數位數字之一裝置。特定地，ADC轉換器120可將溫度感測器110所感測之溫度轉換成一數位控制信號。例如，ADC轉換器120可取得一連續時間與連續振幅之類比溫度信號以及將該類比溫度信號轉換成代表一離散時間與離散振幅之數位信號之一序列數位值。該數位控制信號可將溫度感測器110所感測之溫度傳送至電壓補償電路 130。應注意的是，雖然120係揭示一ADC轉換器，然而依據此處之教示亦可採用其他型式之信號轉換器。
電壓補償電路130可依據ADC轉換器120所提供之數位控制信號及憶阻器交錯式陣列之預先校準溫度資料決定一補償電壓，該預先校準溫度資料可儲存在儲存器140中並自儲存器140中存取。該數位控制信號可將該陣列中之該等憶阻器之溫度告知電壓補償電路130。該預先校準溫度資料可被存取及比較以決定該補償電壓之振幅。
在某些建置中，該憶阻器交錯式陣列之該預先校準溫度資料可包含該等憶阻器之溫度相依電阻。如先前所說明者，該等憶阻器之電阻可依該等憶阻器之溫度而改變。此資料可儲存在儲存器140中以及可在決定該補償電壓時藉由電壓補償電路130加以存取。例如，電壓補償電路130可藉著將該憶阻器交錯式陣列之溫度與預先校準溫度資料匹配以決定補償電壓。
儲存器140可儲存該憶阻器交錯式陣列之預先校準溫度資料。儲存器140可為任何電子、磁性、光學、或其他實體儲存裝置。因此，儲存器140可為，例如，一隨機存取記憶體(RAM)、一電子式可抹除可程式唯讀記憶體(EEPROM)、一儲存裝置、一光碟、及類似物。儲存器140可為一非暫時性儲存媒介，其中該術語”非暫時性”並未涵蓋暫時性傳播信號。儲存器140可設置在溫度補償電路100中、與溫度補償電路100連通之另一裝置中、或儲存器140可為，例如，雲端寄存式儲存器。
圖2係一例示性憶阻器交錯式陣列200，諸如，一連接至溫度補償電路100之可操作例示性交錯式陣列，之一圖式。憶阻器陣列200可為平行與垂直線路之一組態而憶阻器及其他組件係耦接在線路間之交叉點處。憶阻器陣列200可包含多數列線路210、多數行線路220、以及多數憶阻器230。每一憶阻器可耦接在一列線路與一行線路之一唯一組合之間。換言之，並無憶阻器共用一列線路與一行線路兩者。憶阻器陣列200可在各種應用中使用，包含作為一點積引擎之用，如此處所說明者。
列線路210可為攜帶流經憶阻器陣列200之電流之電極。在某些實例中，列線路210可相互平行，通常具有相等間距。列線路210有時可稱為位元線。依據定向而定，列線路210可替代地稱為字線。類似地，行線路220可為非平行於列線路210之電極。行線路220有時可稱為字線。在其他定向中，行線路220可稱為位元線。列線路210及行線路220均可由導電材料製成，諸如鉑(Pt)、鉭(Ta)、鉿(Hf)、鋯(Zr)、鋁(Al)、鈷(Co)、鎳(Ni)、鐵(Fe)、鈮(Nb)、鉬(Mo)、鎢(W)、銅(Cu)、鈦(Ti)、氮化鉭(TaNx)、氮化鈦(TiNx)、WN2、NbN、MoN、TiSi2、TiSi、Ti5Si3、TaSi2、WSi2、NbSi2、V3Si、電子式摻雜矽多晶體，電子式摻雜鍺多晶體，及上述之組合。列線路210及行線路220可充作電極之用而該等電極將電壓及電流傳送至憶阻器230。
憶阻器230可耦接在列線路210與行線路220之間。在某些建置中，一憶阻器230可具有一電阻而該電阻係 隨著一施加電壓或電流而改變。此外，憶阻器230可”記憶”其最後之電阻。依此方式，每一憶阻器230均可設定成至少二種狀態。此外，在某些實例中，其他組件可與憶阻器230耦接。例如，每一憶阻器均可與一電晶體及/或一選擇器串連式耦接。
在某些實例中，憶阻器230之電阻可依其溫度而定。例如，一憶組器230之電阻可隨著遞增之溫度而遞減。據此，流經每一憶阻器230之電流除了一施加電壓之外亦可依該憶阻器之溫度而定。
在某些實例中，一憶阻器可為氮化物型，其意為該憶阻器之至少一部分係由一含氮化物之成分所形成。一憶阻器亦可為氧化物型，其意為該憶阻器之至少一部分係由一含氧化物之材料所形成。此外，一憶阻器可為氮氧化物型，其意為該憶阻器之至少一部分係由一含氧化物之材料所形成以及該憶阻器之至少一部分係由一含氮化物之材料所形成。憶阻器之例示性材料可包含氧化鉭、氧化鉿、氧化鈦、氧化釔、氧化鈮、氧化鋯、或其他類似氧化物、或非過渡金屬氧化物，諸如氧化鋁、氧化鈣、氧化鎂、氧化鏑、氧化鑭、氧化矽、或其他類似氧化物。進一步實例包含氮化物，諸如氮化鋁、氮化鎵、氮化鉭、氮化矽、及氮氧化物諸如氮氧化矽。此外，其他功能性憶阻器均可在此處教示之實施中加以使用。
憶阻器230可展現非線性或線性電流-電壓行為。非線性可描述一函數而該函數相較於線性函數係不同 地增長。例如，此可意為流經憶阻器230之電流，相較於有關所施加電壓之線性增長而言，可更為快速地增加。線性材料可依循歐姆定律，其中流經該等線性材料之電流係與電壓成正比。另一方面，流經一非線性材料之電流可隨著電壓之增加而不成比例地增加。在某些建置中，諸如一典型DPE應用中，憶阻器230可為線性者。
圖3係具有一交錯式陣列350及一溫度補償電路310之一例示性記憶體電路300之一圖式。溫度補償電路310可類似於圖1之溫度補償電路100，以及交錯式陣列350可類似於圖2之交錯式陣列200。系統300可作為一點積引擎之用。在某些實例中，系統300可為一較大系統，諸如一計算裝置，之一部分。例如，系統300可為一計算晶片上之組件。在某些實例中，記憶體電路300可作為一憶阻式點積引擎之用。
溫度補償電路310可包含一類似於溫度感測器110之溫度感測器315、一類似於ADC轉換器120之ADC轉換器320、類似於電壓補償電路130之電壓補償電路325、以及類似於儲存器140之儲存器330。溫度感測器110可感測交錯式陣列350之一溫度。ADC轉換器320可將該溫度轉換成一數位控制信號。電壓補償電路325可依據該數位控制信號及交錯式陣列350之記憶體元件380之溫度相依電阻決定一補償電壓。記憶體元件380之該溫度相依電阻可儲存在儲存器330中並自儲存器330存取。
此外，溫度補償電路310可包含至少一電壓源335 以將該補償電壓施加至交錯式陣列350。該補償電壓可補償交錯式陣列350之溫度所導致之記憶單元之一電阻差異。電壓源335可耦接至交錯式陣列350使得全部記憶單元380均可藉著該補償電壓加以存取。例如，電壓源335可耦接至多數列線路360之全部列線路或多數行線路370之全部行線路或二者。如圖3所示，電壓源335係連接至交錯式陣列350之列線路360。
在某些實例中，溫度補償電路310可包含一電壓源335而該電壓源將該補償電壓提供至交錯式陣列350之全部線路或多數線路。替代地，溫度補償電路310可包含多數電壓源335。例如，每一線路均連接至一不同電壓源335。
在某些建置中，溫度感測器315可感測個別記憶單元380或成組記憶單元之溫度。在此類情況中，藉著每一電壓源335所施加之補償電壓可因具有不同溫度之不同記憶單元而有所差異，此舉可能導致該等記憶單元展現不同之電阻。
在某些實例中，該補償電壓係添加至一輸入電壓而該輸入電壓係在該DPE運作期間施加以便獲得一補償式電壓。該補償式電壓可導致一電流量流經憶阻器380而該電流可等效於當該憶阻器處於一中性溫度下施加該輸入電壓時流經該憶阻器之電流。該中性溫度可為該憶阻器之電阻被校準時之溫度。
交錯式陣列350可包含多數列線路360、多數行線路370、多數記憶單元380、以及多數感測電路390。交錯式 陣列350可連接至溫度補償電路310，該溫度補償電路可提供一補償電壓而該補償電壓可補償該交錯式陣列上之溫度效應。
如圖3所揭示者，電壓可施加至列線路360，此舉導致一電流被驅動經由記憶單元380。在某些實例中，感測電路390可將一電流，諸如通過一行線路370中之該等記憶單元之電流，轉換成一電壓。在此處所說明原理之一實例中，感測電路390包含一運算放大器及一電阻器，而該等感測電路可配置成代表用於讀取作業之一虛擬接地。
雖然未揭示於圖3中，然而交錯式陣列350亦可包含其他週邊電路。例如，交錯式陣列350可包含連接至列線路360之驅動器。一位址解碼器可用以選擇一列線路360並啟動一對應於該選定列線路360之驅動器。供一選定列線路360用之驅動器可以不同電壓驅動一對應列線路360，而該等不同電壓係對應於一向量矩陣乘法或在交錯式陣列350之記憶單元380內設定電阻值之程序。在某些實例中，該等驅動器可為溫度補償電路310之電壓源335。類似之驅動器及解碼器電路可被併入供行線路370之用。
控制電路亦可用以控制交錯式陣列350之輸入處之電壓施加及交錯式陣列350之輸出處之電壓讀取。數位轉類比電路及類比轉數位電路可用於控制電路中之某些實例內。上述之週邊電路可利用與交錯式陣列350相同之整合結構或半導體晶粒之半導體處理技術加以製造。
如下文將進一步詳細說明者，在一點積引擎之作 業期間會發生二種主要作業。第一種作業係程式化一交錯式陣列中之憶阻器以將一NxM矩陣中之數學值映射至該陣列。一實例中，在該程式化作業期間，一次僅有一憶阻器進行程式化。第二種作業係點積或矩陣乘法作業。在此作業中，對應於一NxM矩陣與一Nx1向量之相乘結果，施加輸入電壓以及獲得輸出電壓。通常，該輸入電壓係低於該等憶阻器之程式化電壓之臨界值，因此該陣列中之該等憶阻器之電阻值在該矩陣乘法作業期間不會改變。
在依據此處所說明原理之點積引擎之一實例中，向量與矩陣乘法可藉由沿著NxM交錯式陣列350之列線路360同時施加一組電壓及收集流經行線路370之電流以及測量輸出電壓而透過記憶體電路300加以執行。在每一行上，每一輸入電壓均藉著一對應憶阻(1/Gij)予以加權以及該加權總和係在該輸出電壓處反映。利用歐姆定律，該等輸入電壓與該等輸出電壓間之關係可藉著一向量矩陣乘法之型式來代表：{VO}T=-{VI}T[G]RS，其中Gij係由交錯式陣列350之電導(電阻之倒數)所決定之一NxM矩陣，RS係感測放大器之電阻值以及T表示行向量VO及VI之轉置。負號係依循感測放大器中之一負回授運算放大器之使用。承接上文，接著該點積引擎可供向量處理之用，以及，更特定地，供一第一向量值{bi}T與一矩陣值[aij]相乘以獲得一第二向量值{cj}T之用，其中i=1,N及j=1,M。該向量運算可更詳細陳述如下。
a11b1+a21b2+...+aN1bN=c1
a1Mb1+a2Mb2+...+aNMbN=cM
利用此處所說明原理之向量處理或乘法通常係藉著將一矩陣值[aij]映射至交錯式矩陣350上而開始，或按另一種方式陳述，將電導值Gij程式化-例如，寫入-至交錯式陣列350之交錯式接點內而開始。在一實例中，每一電導值Gij均係藉著依序將一電壓降加諸在每一交錯式接點上來加以設定。例如，電導值G2,3可藉著在交錯式陣列350之第二列線路360處施加一等於VRow2之電壓以及在該陣列之第三行線路處施加一等於VCol3之電壓來設定。在一實例中，電壓輸入，VRow2，將施加至鄰接該j=1行電極之第二列線路。電壓輸入，VCol3，將施加至鄰接該i=1或i=N位置之第三行線路。當在一列線路處施加一電壓時，供該線路用之感測電路390可被切換出來以及一電壓驅動器可被切換進去。電壓差VRow2-VCol3通常將依據位於該相交點處之記憶單元380之特性決定合成之電導值G2,3。當依循此方法時，未選取之行線路及列線路可依據若干方案中之一方案加以定址，包含，例如，將全部未選取之行及列不接地或將全部未選取之行及列接地。其他方案包含將行接地或將部分行接地。將全部未選取之行及列接地之有利之處在於該方案有助於隔離未選取之行及列以使到達選定輸出行之潛洩路徑電流最小化。依循程式化，點積引擎之作業藉著施加輸入電壓之向量及讀取輸出電壓之向量而進行。
依據此處所揭示原理之一實例，供點積引擎用之記憶單元380可具有一線性電流-電壓關係。例如，記憶單元 380可具有一線性憶阻器。線性電流-電壓關係允許在向量乘法程序中有較高準確性。然而，具有線性憶阻器之交錯式陣列350在該陣列之程式化期間傾向於具有大量潛洩路徑電流，特別係在交錯式陣列350之尺寸大於一特定尺寸，例如，32 x 32時。在此類情況下，流經一選定記憶單元380之電流可能不足以將該記憶單元程式化，此因多數電流係流經該潛洩路徑之故。
另外，一記憶單元380可能因該潛洩路徑而在一非正確值處進行程式化。為減輕此例中之該潛洩路徑電流，以及特別在期望較大陣列時，一存取裝置，諸如一非線性選擇器或電晶體(例如，一常開空乏型電晶體)可併入至記憶單元380內或在記憶單元380中使用以使該陣列中之潛洩路徑電流最小化。更特定地，記憶單元380應被廣泛解釋為包含憶阻裝置包括，例如，一憶阻器、一憶阻器與選擇器、或一憶阻器與電晶體。
圖4係說明用以施加一補償式電壓之一例示性方法400。雖然方法400之執行在下文中係參考圖3之記憶體電路300加以說明，然而用以執行方法400之其他適當組件應是明顯的，包含圖1之電壓補償電路100。
在一作業步驟410中，溫度感測器315可感測記憶體交錯式陣列350之一溫度。在某些建置中，溫度感測器315可感測個別記憶體元件380或成組記憶體元件之溫度。在某些實例中，記憶單元之溫度可傳送至ADC轉換器320，而該ADC轉換器可將該溫度資料轉換成一數位控制信號。
在一作業步驟420中，電壓補償電路325可接收交錯式陣列350之記憶體元件380之一溫度相依電阻。該等記憶體元件之溫度相依電阻可被預先校準以及可儲存至儲存器330中以供存取之用。
在一作業步驟430中，電壓補償電路325可依據交錯式陣列350之溫度及記憶體元件380之溫度相依電阻決定一補償電壓。例如，電壓補償電路325可接收來自ADC轉換器之該數位控制信號。該數位控制信號可傳送交錯式陣列350及/或個別記憶體元件380之溫度位準。電壓補償電路325可將數位控制信號與該預先校準電阻資料匹配以決定該補償電壓。
在一作業步驟440中，電壓源335可施加一補償式電壓，該補償式電壓包含該補償電壓及一輸入電壓。該輸入電壓可為一預設電壓而該預設電壓在一中性或校準溫度下產生流經一記憶體元件380之一特定電流量。因此，該補償式電壓提供由該補償電壓所調整之該輸入電壓以消除交錯式陣列350中之溫度差異。
前文說明若干供電壓補償電路用之實例。應理解的是，此處所說明之該電壓補償電路及應用可包含額外之組件或步驟以及此處所說明之某些組件或步驟可被移除或修改而不致偏離該電壓補償電路之範圍。亦應理解的是，圖式中所描繪之組件並非按比例繪製，且因此，該等組件，相較於該等圖式中所顯示者，彼此之間可具有不同之相對尺寸。
應注意的是，如本申請案及隨附請求項中所使用者，除非上下文清楚地作相反指示，否則單一型式”一(a)"、"一(an)"及"該(the)”均包含複數元件。
300‧‧‧記憶體電路
310‧‧‧溫度補償電路
315‧‧‧溫度感測器
320‧‧‧ADC轉換器
325‧‧‧電壓補償電路
330‧‧‧儲存器
335‧‧‧電壓源
350‧‧‧交錯式陣列
360‧‧‧列線路
370‧‧‧行線路
380‧‧‧記憶體元件
390‧‧‧感測電路

Claims (15)

  1. 一種溫度補償電路，包含：一溫度感測器以感測一憶阻器交錯式陣列之一溫度信號；一信號轉換器以將該溫度信號轉換成一電氣控制信號；以及一電壓補償電路以依據該電氣控制信號及該憶阻器交錯式陣列之預先校準溫度資料決定一補償電壓。
  2. 如請求項1之溫度補償電路，進一步包含一電壓源以將該補償電壓施加至該憶阻器交錯式陣列。
  3. 如請求項1之溫度補償電路，其中該預先校準溫度資料包含該等憶阻器之一溫度相依電阻。
  4. 如請求項3之溫度補償電路，其中該補償電壓係補償因該憶阻器交錯式陣列之該溫度所導致之該等憶阻器之一電阻差異。
  5. 如請求項1之溫度補償電路，其中該憶阻器交錯式陣列包含：多數列線路；多數行線路；多數憶阻器耦接在一列線路與一行線路之一唯一組合之間。
  6. 如請求項5之溫度補償電路，其中該等憶阻器中之每一憶阻器均展現線性電流-電壓行為。
  7. 如請求項5之溫度補償電路，其中該信號轉換器係一類比轉數位轉換器。
  8. 如請求項1之溫度補償電路，其中該溫度感測器包含一二極體感測器、一溫度係數感測器、一能隙電路感測器、以及一憶阻器型感測器中之任何者。
  9. 一種記憶體電路，包含：一記憶體交錯式陣列包含多數列線路、多數行線路、及多數記憶體元件，其中每一記憶體元件均係耦接在一列線路與一行線路之一唯一組合之間；以及一溫度補償電路，包含：一溫度感測器以感測該記憶體交錯式陣列之一溫度信號；一信號轉換器以將該溫度轉換成一電氣控制信號；一電壓補償電路以依據該電氣控制信號及該等記憶體元件之一溫度相依電阻決定一補償電壓，其中該補償電壓係補償因該記憶體交錯式陣列之該溫度所導致之該等記憶單元之一電阻差異；以及一電壓源以將該補償電壓施加至該記憶體交錯式陣列。
  10. 如請求項9之記憶體電路，其中該等記憶體元件中之每一記憶體元件均展現線性電流-電壓行為。
  11. 如請求項9之記憶體電路，進一步包含一儲存器用以儲存該等記憶體元件之該溫度相依電阻資料。
  12. 如請求項9之記憶體電路，其中該等記憶體元件中之每一記憶體元件均包含一憶阻器。
  13. 一種方法，包含：感測一記憶體交錯式陣列之一溫度，其中該記憶體交錯式陣列包含多數記憶體元件；接收該等記憶體元件之一溫度相依電阻；依據該記憶體交錯式陣列之該溫度及該等記憶體元件之該溫度相依電阻決定一補償電壓；以及施加一補償式電壓，其中該補償式電壓包含該補償電壓及一輸入電壓。
  14. 如請求項13之方法，其中施加該補償電壓係補償因該記憶體交錯式陣列之該溫度所導致之該等記憶體元件之一電阻差異。
  15. 如請求項13之方法，其中該記憶體交錯式陣列包含多數列線路及多數行線路，以及其中每一記憶體元件均包含一憶阻器耦接在一列線路與一行線路之一唯一組合之間。
TW105111059A 2015-04-10 2016-04-08 溫度補償電路 TWI622989B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/025450 WO2016164049A1 (en) 2015-04-10 2015-04-10 Temperature compensation circuits
??PCT/US15/25450 2015-04-10

Publications (2)

Publication Number Publication Date
TW201703032A true TW201703032A (zh) 2017-01-16
TWI622989B TWI622989B (zh) 2018-05-01

Family

ID=57072307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111059A TWI622989B (zh) 2015-04-10 2016-04-08 溫度補償電路

Country Status (5)

Country Link
US (1) US10325655B2 (zh)
EP (1) EP3281202A4 (zh)
KR (1) KR20170134444A (zh)
TW (1) TWI622989B (zh)
WO (1) WO2016164049A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10970044B2 (en) 2018-10-24 2021-04-06 Macronix International Co., Ltd. Semiconductor device for performing sum-of-product computation and operating method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017105460A1 (en) * 2015-12-17 2017-06-22 Hewlett Packard Enterprise Development Lp Improved computational accuracy in a crossbar array
US10832772B2 (en) 2018-10-15 2020-11-10 International Business Machines Corporation Apparatus for a memristor crossbar array
US10761749B2 (en) * 2018-10-31 2020-09-01 Micron Technology, Inc. Vectorized processing level calibration in a memory component
US11293811B2 (en) 2019-02-26 2022-04-05 Dana Automotive Systems Group, Llc Temperature measurement system and method of calibration thereof
CN111860794A (zh) * 2019-04-29 2020-10-30 清华大学 处理设备、处理方法及神经网络分类器
US20200349422A1 (en) * 2019-05-02 2020-11-05 Silicon Storage Technology, Inc. Output array neuron conversion and calibration for analog neural memory in deep learning artificial neural network
US11226763B2 (en) * 2019-05-30 2022-01-18 International Business Machines Corporation Device for high dimensional computing comprising an associative memory module
US11574209B2 (en) 2019-05-30 2023-02-07 International Business Machines Corporation Device for hyper-dimensional computing tasks
US11507641B2 (en) * 2019-05-31 2022-11-22 Advanced Micro Devices, Inc. Temperature-based adjustments for in-memory matrix multiplication
EP3767967B1 (en) 2019-07-15 2023-08-23 Nokia Technologies Oy Remote sensing
CN111478703B (zh) * 2020-04-14 2023-08-22 中国人民解放军国防科技大学 基于忆阻交叉阵列的处理电路及输出电流的补偿方法
KR20230024600A (ko) 2021-08-12 2023-02-21 현대자동차주식회사 저항성 메모리 어레이 기반의 인공신경망 하드웨어 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
EP1420412B1 (en) * 2002-11-18 2008-07-09 STMicroelectronics S.r.l. Circuit and method for temperature tracing of devices including an element of chalcogenic material, in particular phase change memory devices
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US8050084B2 (en) * 2006-09-05 2011-11-01 Samsung Electronics Co., Ltd. Nonvolatile memory device, storage system having the same, and method of driving the nonvolatile memory device
ITRM20060652A1 (it) 2006-12-06 2008-06-07 Micron Technology Inc Compensazione di temperatura di segnali di memoria impiegando segnali digitali
US8363443B2 (en) 2010-02-01 2013-01-29 Unity Semiconductor Corporation Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays
US8675391B2 (en) * 2010-04-19 2014-03-18 Hewlett-Packard Development Company, L.P. Refreshing memristive systems
US8419273B2 (en) 2010-05-03 2013-04-16 Sharp Kabushiki Kaisha Array element for temperature sensor array circuit, temperature sensor array circuit utilizing such array element, and AM-EWOD device including such a temperature sensor array circuit
US8273610B2 (en) * 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
KR20120079739A (ko) 2011-01-05 2012-07-13 에스케이하이닉스 주식회사 반도체 메모리 장치
US8750065B2 (en) * 2011-06-28 2014-06-10 Rochester Institute Of Technology Thermal management apparatuses with temperature sensing resistive random access memory devices and methods thereof
US8872246B1 (en) 2012-01-26 2014-10-28 Sandia Corporation Memristor using a transition metal nitride insulator
US8780610B2 (en) * 2012-07-27 2014-07-15 Hewlett-Packard Development Company, L.P. Storing data in a non-volatile latch
US8921960B2 (en) 2012-07-27 2014-12-30 Hewlett-Packard Development Company, L.P. Memristor cell structures for high density arrays
WO2014020478A2 (en) * 2012-08-03 2014-02-06 Ecole Polytechnique Federale De Lausanne (Epfl) Resistive switching element and use thereof
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9582465B2 (en) * 2012-11-15 2017-02-28 Elwha Llc Flexible processors and flexible memory
US8749422B1 (en) * 2012-12-14 2014-06-10 Charles Cullen Moore Signal conversion using state sensitive device arrays
US9117749B1 (en) * 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US20150043266A1 (en) * 2013-08-09 2015-02-12 Samsung Electronics Co., Ltd. Enhanced temperature range for resistive type memory circuits with pre-heat operation
US9087578B2 (en) 2013-09-30 2015-07-21 Micron Technology, Inc. Configurable reference current generation for non volatile memory
US20150279472A1 (en) * 2014-03-26 2015-10-01 Intel Corporation Temperature compensation via modulation of bit line voltage during sensing
US9165647B1 (en) * 2014-06-04 2015-10-20 Intel Corporation Multistage memory cell read
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10970044B2 (en) 2018-10-24 2021-04-06 Macronix International Co., Ltd. Semiconductor device for performing sum-of-product computation and operating method thereof
TWI735873B (zh) * 2018-10-24 2021-08-11 旺宏電子股份有限公司 用以執行乘積和運算之半導體裝置

Also Published As

Publication number Publication date
EP3281202A1 (en) 2018-02-14
WO2016164049A1 (en) 2016-10-13
TWI622989B (zh) 2018-05-01
US10325655B2 (en) 2019-06-18
KR20170134444A (ko) 2017-12-06
US20180108403A1 (en) 2018-04-19
EP3281202A4 (en) 2018-03-28

Similar Documents

Publication Publication Date Title
TWI622989B (zh) 溫度補償電路
US10529418B2 (en) Linear transformation accelerators
EP3267355A1 (en) Vector-matrix multiplications involving negative values
US10332592B2 (en) Hardware accelerators for calculating node values of neural networks
US10497440B2 (en) Crossbar arrays for calculating matrix multiplication
CN107533858B (zh) 交叉杆阵列、图像处理器及对存储单元进行编程的方法
US7463506B2 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
US10497442B1 (en) Memristor arrays in crossbars
US10042819B2 (en) Convolution accelerators
US9911490B2 (en) Memory controllers
TWI523014B (zh) 用於交叉點記憶體結構之選擇裝置
KR20150099093A (ko) 불휘발성 메모리 장치 및 그것의 리셋 방법
US9934854B2 (en) Memory controllers comparing a difference between measured voltages with a reference voltage difference
JP2008066438A (ja) 抵抗変化型素子、不揮発性記憶素子、抵抗変化型記憶装置、およびこれらに対するデータ書き込み方法
JP2006351061A (ja) メモリ回路
WO2015116152A1 (en) Negative differential resistance circuit element
WO2016018313A1 (en) Apparatus having a memory cell and a shunt device
WO2016190838A1 (en) Hybrid selectors

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees