TW201633535A - 具有自適應偏壓閘極屏蔽之ｌｄｍｏｓ - Google Patents

具有自適應偏壓閘極屏蔽之ｌｄｍｏｓ Download PDF

Info

Publication number
TW201633535A
TW201633535A TW104142468A TW104142468A TW201633535A TW 201633535 A TW201633535 A TW 201633535A TW 104142468 A TW104142468 A TW 104142468A TW 104142468 A TW104142468 A TW 104142468A TW 201633535 A TW201633535 A TW 201633535A
Authority
TW
Taiwan
Prior art keywords
doped drain
drain region
field effect
transistor
control circuit
Prior art date
Application number
TW104142468A
Other languages
English (en)
Other versions
TWI691074B (zh
Inventor
喬治 伊姆特恩
詹姆斯 巴拉德
雅蘇德漢 摩吉
Original Assignee
西拉娜亞洲私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 西拉娜亞洲私人有限公司 filed Critical 西拉娜亞洲私人有限公司
Publication of TW201633535A publication Critical patent/TW201633535A/zh
Application granted granted Critical
Publication of TWI691074B publication Critical patent/TWI691074B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7826—Lateral DMOS transistors, i.e. LDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本案揭示一種LDFET。源極區域電氣耦合至源極觸點。輕摻雜汲極(LDD)區域比該源極區域具有更低摻雜濃度，且藉由溝道與該源極區域分離。高摻雜汲極區域在汲極觸點與該LDD區域之間形成電導路徑。閘電極位於該溝道上方且藉由閘介電質與該溝道分離。屏蔽板位於該閘電極及該LDD區域上方且藉由介電質層與該LDD區域、該閘電極以及該源極觸點分離。控制電路將可變電壓施加於該屏蔽板以使得：(1)在電晶體接通之前累積該LDD區域之頂層；且(2)在該電晶體切斷之前耗盡該LDD區域之該頂層。

Description

具有自適應偏壓閘極屏蔽之LDMOS 相關申請之交互參照
本專利申請案主張2014年12月18日申請之美國非臨時專利申請案第14/574,707號之權益，該專利申請案以全文引用方式併入本文以用於所有目的。
本案係有關於具有自適應偏壓閘極屏蔽之LDMOS。
半導體功率裝置自20世紀50年代早期以來一直在使用。該等半導體功率裝置為在功率電子電路中用作開關或整流器之專用裝置。半導體功率裝置之特徵為其耐受高電壓及大電流以及與高功率操作相關聯的高溫之能力。例如，開關電壓調節器將包含兩個功率裝置，該等功率裝置以同步方式恆定地接通並切斷來調節電壓。在此情形下，功率裝置需要在接通狀態下汲取系統級電流，在切斷狀態下耐受電源之全電位且耗散大量的熱。理想的功率裝置能夠在高功率條件下操作，可在接通與切斷狀態之間快速地切換，且展現低熱及接通狀態電阻。
可使用稱為側向擴散金屬氧化物半導體(LDMOS)之電晶體結構來實施功率裝置。此術語之「側向擴散」部分係指汲極區域之延伸部分，該延伸部分相較於中心汲極區域摻雜較不強烈且遠離溝道側向延伸。此區域常常稱為低摻雜或輕摻雜汲極(LDD)區域。LDD區域藉由以下方式允許電晶體切換高電壓：使該電晶體藉由吸收將在其他情況下致使源極-汲極衝穿的電場之部分而能夠在切斷狀態下耐受更大電壓，且藉由阻止在汲極-主體介面處堆積大電位下降而操縱較大電流，該堆積將在其他情況下經由熱載子於裝置之主體中的注入而導致裝置之降級。
LDMOS電晶體可包括覆蓋LDD區域及閘電極之至少一部 分的閘極屏蔽。閘極屏蔽阻斷LDD區域及閘極免受施加於裝置之汲極觸點的大電流及電壓信號。因此，閘極屏蔽降低LDMOS結構之閘極至汲極電容。此外，閘極屏蔽允許LDD之更高摻雜，因為LDD較少受到施加於裝置之汲極觸點的大電壓信號的影響。因此，功率裝置之接通狀態電阻可降低，同時保存裝置之崩潰及衝穿電阻。
圖1顯示LDMOS電晶體之橫截面100。電晶體包含半導體晶圓之主動區域101，其中LDD 102連同汲極區域103及源極區域104一起形成於該主動區域中。在施加於閘電極105之電壓的影響下，在LDD 102與源極區域104之間形成溝道。閘電極105藉由閘絕緣體106與主動區域分離。閘極屏蔽107耦合至源極觸點108且使閘電極105及LDD 102屏蔽隔離汲極觸點109。功率裝置之源極觸點108係連接至地面。因此，閘極屏蔽亦可以接地電壓偏壓以便為LDD 102及閘電極105提供足夠屏蔽，而不會干擾LDD 102中之載子。閘極屏蔽藉由層間介電質110與LDD 102隔離。層間介電質亦提供用於另外電路系統、諸如用於在同一積體電路之諸多部分之間進行積體佈線的表面。
在一個實施例中，提供側向擴散場效電晶體(LDFET)及相關聯控制電路。實施例包含摻雜半導體材料之源極區域，該源極區域電氣耦合至金屬源極觸點。實施例亦包含摻雜半導體材料之第一摻雜汲極區域，該第一摻雜汲極區域比源極區域具有更低摻雜濃度。實施例亦包含摻雜半導體材料之第二摻雜汲極區域，該第二摻雜汲極區域：(1)在金屬汲極觸點與第一摻雜汲極區域之間形成電導路徑；且(2)比第一摻雜汲極區域具有更高摻雜濃度。實施例亦包含溝道，該溝道將源極區域與第一摻雜汲極區域分離。實施例亦包含閘電極，該閘電極位於溝道上方且藉由閘介電質與溝道分離。實施例亦包含屏蔽板，該屏蔽板位於閘電極及第一摻雜汲極區域上方且藉由層間介電質與第一摻雜汲極區域、閘電極以及源極觸點分離。控制電路將可變電壓施加於屏蔽板以使得：(1)在電晶體接通之前將第一摻雜汲極區域中之大多數載子朝向屏蔽板拉引；且(2)在電晶體切斷之前將第一摻雜汲極區域中之大多數載子遠離屏蔽板推動。
在另一實施例中，提供LDFET及相關聯控制電路。實施例包含摻雜半導體材料之源極區域，該源極區域歐姆耦合至金屬源極觸點。實施例亦包含摻雜半導體材料之第一摻雜汲極區域，該第一摻雜汲極區域比源極區域具有更低摻雜濃度，其中源極區域及第一摻雜汲極區域具有匹配導電性類型。實施例亦包含摻雜半導體材料之第二摻雜汲極區域，該第二摻雜汲極區域：(1)在金屬汲極觸點與第一摻雜汲極區域之間形成電導路徑；(2)具有匹配導電性類型；且(3)比第一摻雜汲極區域具有更高摻雜濃度。實施例亦包含溝道，該溝道將源極區域與第一摻雜汲極區域分離，其中該溝道具有與匹配導電性類型相反的導電性類型，且其中第一摻雜汲極區域自溝道延伸遠達源極區域自該溝道延伸的至少兩倍。實施例亦包含閘電極，該閘電極位於溝道上方且藉由閘介電質與溝道分離，其中施加於閘電極之控制電壓控制溝道中電流之流動。實施例亦包含屏蔽板，該屏蔽板位於閘電極及第一摻雜汲極區域上方且由層間介電質與第一摻雜汲極區域、閘電極以及源極觸點絕緣。屏蔽板與閘電極電隔離。控制電路將可變電壓施加於屏蔽板以使得：(1)在電晶體接通之前將第一摻雜汲極區域中之大多數載子朝向屏蔽板拉引；且(2)在電晶體切斷之前將第一摻雜汲極區域中之大多數載子遠離屏蔽板推動。
在另一實施例中，提供LDFET。LDFET包含源極區域，該源極區域電氣耦合至源極觸點。LDFET亦包含輕摻雜汲極(LDD)區域，該輕摻雜汲極(LDD)區域比源極區域具有更低摻雜濃度且藉由溝道與源極區域分離。LDFET亦包含高摻雜汲極區域，該高摻雜汲極區域在汲極觸點與LDD區域之間形成電導路徑。LDFET亦包含閘電極，該閘電極位於溝道上方且藉由閘介電質與溝道分離。LDFET包含屏蔽板，該屏蔽板位於閘電極及LDD區域上方且藉由介電質層與LDD區域、閘電極以及源極觸點分離。LDFET亦包含控制電路，該控制電路將可變電壓施加於屏蔽板以使得：(1)在電晶體接通之前累積LDD區域之頂層；且(2)在電晶體切斷之前耗盡LDD區域之頂層。
100‧‧‧LDMOS電晶體之橫截面
101‧‧‧主動區域
102‧‧‧LDD
103‧‧‧汲極區域
104‧‧‧源極區域
105‧‧‧閘電極
106‧‧‧閘絕緣體
107‧‧‧閘極屏蔽
108‧‧‧源極觸點
109‧‧‧極觸點
110‧‧‧層間介電質
200‧‧‧LDFET橫截面
201‧‧‧控制電路
202‧‧‧主動區域
203‧‧‧絕緣體
204‧‧‧源極區域
205‧‧‧LDD區域
206‧‧‧汲極區域
207‧‧‧源極觸點
208‧‧‧汲極觸點
209‧‧‧閘電極
210‧‧‧閘介電質
211‧‧‧閘極屏蔽
212‧‧‧層間介電質
213‧‧‧控制接腳
214‧‧‧延遲緩衝電路
300‧‧‧平面圖
301‧‧‧第一錐形延伸部分
302‧‧‧第二錐形延伸部分
400‧‧‧圖表
401‧‧‧線性x軸
402‧‧‧y軸
403、404、405、406‧‧‧波形閘極屏蔽
A‧‧‧參考線
圖1例示根據先前技術的側向擴散電晶體之橫截面。
圖2例示根據本發明之實施例的側向擴散電晶體之橫截面與隨附電路原理圖。
圖3例示根據本發明之實施例的側向擴散電晶體之平面圖。
圖4例示根據本發明之實施例的在單一圖表中的一組波形，該圖表於y軸上以對數方式繪示側向擴散電晶體之汲極至源極電流，相對地於x軸上繪示針對施加於閘極屏蔽之不同電壓的跨於側向擴散電晶體之汲極至源極電壓。
現將詳細參考本發明所揭示的實施例，附圖中例示該實施例之一或多個實例。每一實例均以解釋本技術而非限制本技術之方式提供。事實上，熟習此項技術者將明白，在不脫離本發明之範疇或精神的情況下，可對本技術做出修改與變化。例如，作為一個實施例之一部分加以例示或描述的特徵可用於其他實施例中，從而得到另一實施例。因此，本發明標的意欲涵蓋所附申請專利範圍及其等效物之範疇內的所有此類修改及變化。
側向擴散場效電晶體(LDFET)之輕摻雜汲極(LDD)區域以增加電晶體之接通電阻為代價而為裝置提供增加的崩潰電壓。可藉由降低LDD之摻雜位準或藉由延伸LDD之側向擴展度來達成電晶體之增加的崩潰電壓，兩種方式亦增加裝置之接通電阻。然而，因為材料區域之阻抗與該區域於電流方向上之長度成正比，且因為半導體材料區域針對特定載子類型之導電性與匹配導電性類型摻雜劑之摻雜濃度成正比，所以這兩種改變皆致使電晶體之接通電阻的等量增加。此相互關係帶來困難的設計問題，因為功率裝置之接通狀態電阻必須保持較低，或者當裝置汲取功率裝置意欲操縱之大電流時，裝置將消耗大量功率。
在崩潰電壓與接通電阻之間的直接取捨可藉由以下方式而切斷：利用基於裝置之狀態而改變的自適應電壓單獨地使LDFET電晶體之閘極屏蔽偏壓。可將此方法應用於任何類似裝置，該裝置包括經屏蔽隔離裝置觸點的用於增強崩潰電壓之較低電導區域。出於本揭示內容之目的，LDFET將應用於描述此家族之類似裝置。詳言之，LDFET不限於具有金屬 閘電極及氧化物閘絕緣體之裝置。LDFET之自適應偏壓閘極屏蔽亦可降低閘極至汲極電容，但其可進一步用來降低裝置之接通電阻而同時增加裝置之崩潰電壓。可將閘極屏蔽連接至單獨的控制電路而不耦合至源極。在一些情形下，此控制電路能夠將小於接地電壓或大於積體電路之電源電壓的電壓提供至閘極屏蔽，該閘極屏蔽為該積體電路之一部分。將此偏電壓用來防止大多數載子於LDD中之堆積，從而對抗施加於裝置之汲極觸點的大電壓之效應。
圖2例示半導體橫截面200及相關聯電路原理圖201，例示用於改良裝置之接通電阻及電壓延緩而優於LDFET之彼者的方法，在該LDFET中，閘極屏蔽耦合至源極。橫截面200包括具有主動區域202之LDFET。主動區域202可為半導體晶圓塊體之較大摻雜部分、形成於半導體晶圓之較大摻雜部分中之局部化井(localized well)、絕緣體上半導體(SOI)晶圓之主動區域或形成於SOI晶圓中之局部化井。如圖所示，主動區域202為在SOI晶圓之埋設絕緣體203上方形成的薄膜。
主動區域202包括源極區域204、輕摻雜汲極(LDD)區域205以及汲極區域206。所有三個區域可包含藉由例如向主動區域202中植入雜質而形成的摻雜半導體材料。每一區域之摻雜半導體材料具有類似導電性類型。因此，每一區域可由相同摻雜劑物質形成，諸如經由一種類型的摻雜劑原子之植入而形成。LDD區域205比汲極區域206具有更低摻雜濃度且亦可比源極區域204具有更低摻雜濃度。LDD區域205為就LDFET延緩大電壓之能力及在汲取大電流之同時不降級而言為LDFET提供其作為功率裝置之優異效能的區域。LDD區域205之存在為LDFET提供其具有不對稱源極及汲極區域之特性。在一些方法中，LDD區域205自溝道大體上延伸遠達源極區域自該溝道延伸的至少兩倍。源極區域204電氣耦合至源極觸點207。汲極區域206電氣耦合至汲極觸點208。汲極區域206可為高摻雜汲極區域且可在汲極觸點208與LDD區域205之間形成電導路徑。
源極觸點207及汲極觸點208提供自其他電路系統至LDFET之電連接，該其他電路系統可或可不與LDFET整合在同一積體電路上。源極區域204可經由源極區域204之表面上所形成的矽化物層而電 氣耦合至源極觸點207。更一般而言，可使用任何製程將源極區域204耦合至源極觸點207，該製程在結構之兩個區域之間形成歐姆或非整流觸點。在汲極觸點208與汲極區域206之間的連接可包含上文參考源極觸點207及源極區域204所描述的任何變化。源極觸點207及汲極觸點208可包含金屬、金屬合金、金屬矽化物、或者諸如摻雜多晶矽之電導半導體材料。示範性金屬、金屬合金及金屬矽化物可各自包含銅、鎢、鉬以及鋁。
在橫截面200中，LDFET係經由溝道提供自汲極觸點208至源極觸點207之可變導電路徑而作為開關來操作，該溝道將源極區域204及LDD區域205分離。溝道具有與源極區域204及LDD區域205相反的導電性類型，且將彼兩個區域彼此分離。電導路徑之導電性的可變性受施加於閘電極209之控制電壓的影響，該閘電極藉由閘介電質210與溝道分離。施加於閘電極之電壓藉由改變溝道中之自由載子的濃度來控制溝道中之電流，從而產生該溝道之導電性類型的局部化改變。自第一層次角度而言，當局部化區域之導電性類型與LDD區域205及源極區域204之導電性類型匹配時，LDFET將傳導電流，且當局部化區域之導電性類型與LDD區域205及源極區域204之導電性類型相反時，LDFET將不傳導電流。
屏蔽板211位於閘電極209及LDD區域205上方。可使用層間介電質將屏蔽板與LDFET之LDD區域隔離並分離，該層間介電質在屏蔽板形成之前受蝕刻。然後可在屏蔽板上形成相同層間介電質以便將該屏蔽板與另外電路系統隔離。如圖所示，屏蔽板211藉由層間介電質212與LDD區域205、閘電極209以及源極觸點207隔離。
屏蔽板211未連接至源極觸點207而替代地與源極電氣隔離。在特定方法中，LDMOS裝置之閘極屏蔽藉由外加電壓偏壓。外加電壓可低於施加於源極之電壓。此等方法包括其中源極以接地電壓偏壓以使得外加電壓為負的彼等方法。此外，儘管已參考其中源極區域204及LDD區域205具有n型導電性之n溝道LDFET論述橫截面200，但藉由切換所論述控制信號之極性，本文論述的方法適於具有任一導電性類型之LDFET。在此特定情況下，對於p溝道LDFET而言，屏蔽板211可以超過施加於源極區域之偏壓的電壓來偏壓。此等方法包括其中源極以電源電壓偏壓以使 得外加電壓超過電源電壓的彼等方法。
閘極屏蔽可經由以各種方式形成的觸點來偏壓。用於形成觸點之處理步驟可類似於用於形成源極觸點207及汲極觸點208之彼等處理步驟。如圖所示，連至閘極屏蔽211之觸點係繪製為向下穿過層間介電質212之垂直觸點。然而，連至閘極屏蔽211之觸點不需要處於與裝置之溝道相同的平面中。實際上，寄生電容可在觸點處於LDFET之側向範圍外部的情形中降低。例如，閘極屏蔽可自頁面平面延伸而出直至延伸超出主動區域202之邊緣的部分，且連至閘極屏蔽之觸點可在閘極屏蔽之彼部分上方形成。亦可製成穿過層間介電質212連至閘極屏蔽211之多個觸點，以便降低閘極屏蔽211之每一部分藉以受偏壓的電導路徑之阻抗。
外加電壓可藉由與LDFET整合在同一積體電路上之電路系統提供或自外部電路提供。例如，可將電荷泵或通用負電壓產生器與LDFET整合並用於產生所施加的電壓。作為另一實例，可使用與LDFET共同整合的標準電晶體來形成控制電路。此等標準電晶體可為與LDFET整合的互補金屬氧化物半導體FET。諸如控制電路201之相關聯控制電路可與LDFET整合單塊基板上，且可包含一組標準的互補FET。控制電路201亦可為與LDFET橫截面200相同的積體電路之一部分，但可在單獨晶圓上形成以便形成多基板或3D積體電路。同樣地，控制電路201可為與LDFET橫截面200相同的封裝之一部分，但位於多晶粒封裝或3D封裝中之單獨晶粒上。儘管控制電路201係例示為形成於橫截面200上方，但是此僅係出於例示性目的。由電路原理圖201表示的電路可在相同單塊基板上的橫截面200上方形成，或該電路可在基板之另一個側向間隔分開部分上形成，且藉由處於基板之彼兩個部分上方並在該等部分之間側向延伸的金屬化層而連接至LDFET。
控制電路201可經設定以將可變電壓施加於屏蔽板211。在電晶體接通之前，可變電壓可將LDD區域205中之大多數載子朝向屏蔽板211拉引，且在電晶體切斷之前，該可變電壓可將LDD區域205中之大多數載子遠離屏蔽板211推動。可變電壓可基於開關之狀態而不同。例如，當開關處於接通狀態時，電壓可在不同值之間變化，且溝道在源極觸點207 與汲極觸點208之間提供導電路徑，且當開關處於切斷狀態時，溝道不在源極觸點207與汲極觸點208之間提供導電路徑。
將可變電壓提供至屏蔽板211係藉由使得LDD區域205的針對給定裝置之有效摻雜濃度可變而用於將關於LDFET之接通狀態電阻的LDD區域205之負效應與關於LDFET之崩潰電壓的LDD區域205之正效應解耦。當在接通狀態中將大多數載子朝向閘極屏蔽211拉引時，LDD區域205之導電性將增加，且在汲極觸點208與源極觸點207之間的整個導電路徑將具有較低阻抗。由於在接通狀態中崩潰電壓相對來說不為關注點，所以朝向較高濃度的摻雜濃度之有效變化將不會對裝置產生有害效應。同樣地，當在接通狀態中將大多數載子遠離屏蔽板211推動時，LDD區域205之導電性將降低，且LDD區域205阻止熱載子注入主動區域202中的能力以及大體上強化LDFET抵抗高電壓之施加的能力將增加。由於在切斷狀態中LDD區域205之導電性總體而言不為關注點，所以朝向較低濃度的摻雜濃度之有效變化將不會對裝置產生有害效應。
可使用各種方法使控制電路改變施加於閘極屏蔽之電壓，以便提供上文描述的LDFET效能益處。如圖所示，控制電路201包括控制接腳213及延遲緩衝電路214。施加於控制接腳213之信號可匹配將最終控制閘電極209之控制信號。在此等方法中，延遲緩衝之延遲可為零且控制信號可在傳送至閘電極之前延遲。在其他方法中，可將控制接腳213連接至感測電路，該感測電路量測LDFET當前正在汲取或在不久後將汲取的電流量，且可基於所量測電流線性地調整施加於閘極屏蔽211之電壓。在其中控制電路201及LDFET橫截面200在同一單塊基板上實施的情形下，控制接腳213可提供與積體電路外部的電路系統之連接，或該控制接腳可提供與處於與控制電路201相同的單塊基板上的其他內部電路系統之連接。
控制電路201可使接地電壓與電源電壓之間的可變電壓斜坡變化(ramp)，包括使電壓自低於接地電壓之負電壓或自大於電源電壓之電壓斜坡變化。所施加電壓之斜坡變化可基於施加於LDFET之閘極的電壓來進行。如上所述，斜坡變化將通常自針對n型LDFET之切斷狀態的負電壓及自針對p型LDFET之切斷狀態的大於電源電壓之電壓斜坡變化。詳言 之，控制電路201可使施加於閘極屏蔽211之電壓與施加於閘電極209之控制信號同步斜坡變化。
如上所述，控制接腳213可接收基於用於將電壓施加於閘電極209之相同控制信號的信號。然而，在某些方法中，控制電路201將在電晶體接通之前開始使施加於閘極屏蔽之電壓斜坡變化，且在電晶體接通之後完成斜坡變化。在此等情形下，施加於控制接腳213之信號可能需要預先考慮施加於閘電極209之電壓，使得施加於閘極屏蔽211之電壓將在施加於閘電極209之電壓開始變化以改變LDFET之狀態之前開始斜坡變化。同樣地，在某些方法中，控制電路201將在LDFET切斷之前開始使施加於閘極屏蔽211之電壓斜坡變化，且將在電晶體切斷之後完成使施加於閘極屏蔽211之電壓斜坡變化。在某些方法中，在閘極屏蔽211上的電壓之斜坡變化將足夠慢，從而將不會斜坡變化至其最終位準直至LDFET之狀態已獲改變。在其他方法中，延遲電路214可延遲施加於閘極屏蔽的電壓之斜破變化，以便確保LDFET在閘極屏蔽偏壓達到其終值之前完全開啟。在其他方法中，延遲電路可包括滯後現象，使得在一個方向上之斜破變化相較於其他方向而言延遲。此等方法將因如下原因而受益於此滯後現象：除非電晶體完全開啟同時允許LDD區域205之導電性快速返回至切斷狀態，否則不會改變LDD區域205之導電性。此類方法將在LDD區域205之低阻抗狀態有更多問題的情形下保護電晶體，因為相較於將伴隨LDFET之接通狀態電阻的暫時增加之功率消耗及熱產生的增加而言，崩潰損壞可對裝置造成不可逆的損壞。
圖3例示由圖2中之橫截面200例示的相同半導體結構之平面圖300。參考線A為兩個圖所共用。平面圖300不包括半導體結構之若干層，以便使得結構之下方層自平面角度可見。詳言之，層間介電質212及閘極屏蔽211未呈現在平面圖300中。最下方可見為主動層202，其藉由形成平面圖300之內容輪廓的矩形表示。最高的可見層包含用於形成源極觸點207及汲極觸點208之導電材料。平面圖300亦包括閘電極209及LDD區域205。平面圖300亦包括閘極屏蔽之兩個錐形延伸部分，該等延伸部分處於由參考線A界定的平面外部，使得該等延伸部分不存在於橫截面200 中。第一錐形延伸部分301位於LDD區域205之一側且其最厚部分位於LDD區域205之閘極側末端。第二錐形延伸部分302位於LDD區域205之另一側，而其最厚部分亦位於LDD區域205之閘極側末端。
第一錐形延伸部分301及第二錐形延伸部分302位於閘電極上方，且藉由外加可變電壓而偏壓，使得該等延伸部分處於與屏蔽板相同的電位。由於LDFET通常以陣列圖案分佈在基板上，所以錐形延伸部分用於將LDD區域屏蔽隔離相鄰LDFET。崩潰電壓及接通狀態電阻效能之相同解耦係藉由大體上以上文參考屏蔽板所描述的方式使此等延伸部分偏壓來提供。錐形延伸部分301及302可包含在其中形成LDD區域205之平面上方形成的金屬，且可由層間介電質212與主動區域202分離。替代地，錐形延伸部分301及302可形成於主動區域202中，且可包含重摻雜半導體材料之區域。在此等方法中，延伸部分可各自使用單獨觸點而偏壓，該單獨觸點係使用與上文參考汲極觸點208及源極觸點207所描述的相同方法形成。然而，亦可由屏蔽板形成向下延伸至錐形區域之觸點，使得在介電質已置放到位之後將不必形成穿過層間介電質212之獨立觸點。在其他方法中，第一錐形延伸部分301及第二錐形延伸部分302可耦合至其LDFET之源極，或可連接至不同於閘極屏蔽的單獨外加電壓。
圖4在圖表400上例示針對LDFET的汲極至源極電壓相對汲極至源極電流之若干波形，該圖表具有以伏特為單位的線性x軸401及以安培為單位的對數y軸402。波形403、404、405及406共同地展示閘極屏蔽上之偏電壓如何影響LDFET之崩潰電壓。所有四個波形展示在零伏特汲極至源極電壓下可忽略的10皮安(pA)之汲極至源極電流。由於閘極偏壓在所有四個波形中皆為零伏特，所以此為所預期的且展示每一偏壓條件產生功能性切斷狀態電晶體。然而，在每一情況下，存在電晶體不再延緩某一汲極至至源極電壓且電晶體損壞的點。此點藉由波形中的電晶體不再功能性「切斷」之陡峭垂直部分來例示，因為其傳導在毫安(mA)範圍內之電流，儘管具有應當使電晶體處於切斷狀態之閘極控制電壓。
波形403-06係針對n溝道電晶體且分別具有施加於閘極屏蔽的2V、0V、-1V、-2V之偏電壓。如圖所示，當施加更負之電壓時，每 一裝置之有效崩潰電壓增加。已藉由增加LDD之長度或降低LDD之摻雜濃度來達成相似結果。然而，如上文所述，施加於閘極屏蔽之電壓為可變的，使得可暫時地應用電晶體耐受高崩潰電壓之有效能力，且隨後當必需再次獲得展現低接通狀態電阻之裝置時將該能力移除。
儘管已參照本發明之特定實施例詳細描述本說明書，但熟習此項技術者應理解的是，在獲得對前述內容之理解後，可容易構想出此等實施例之替代形式、變化形式及等效物。在不脫離隨附申請專利範圍中更特定闡述的本發明之精神及範疇的情況下，熟習此項技術者可實踐本發明之此等及其他修改形式及變化形式。
200‧‧‧LDFET橫截面
201‧‧‧控制電路
202‧‧‧主動區域
203‧‧‧絕緣體
204‧‧‧源極區域
205‧‧‧LDD區域
206‧‧‧汲極區域
207‧‧‧源極觸點
208‧‧‧汲極觸點
209‧‧‧閘電極
210‧‧‧閘介電質
211‧‧‧閘極屏蔽
212‧‧‧層間介電質
213‧‧‧控制接腳
214‧‧‧延遲緩衝電路
A‧‧‧參考線

Claims (21)

  1. 一種側向擴散場效電晶體及相關聯控制電路，包含：摻雜半導體材料之一源極區域，該源極區域電氣耦合至一金屬源極觸點；摻雜半導體材料之一第一摻雜汲極區域，該第一摻雜汲極區域比該源極區域具有一更低摻雜濃度；摻雜半導體材料之一第二摻雜汲極區域，該第二摻雜汲極區域：(1)在該金屬汲極觸點與該第一摻雜汲極區域之間形成一電導路徑；且(2)比該第一摻雜汲極區域具有一更高摻雜濃度；一溝道，該溝道將該源極區域與該第一摻雜汲極區域分離；一閘電極，該閘電極位於該溝道上方且藉由一閘介電質與該溝道分離；以及一屏蔽板，該屏蔽板位於該閘電極及該第一摻雜汲極區域上方，且藉由一層間介電質與該第一摻雜汲極區域、該閘電極以及該源極觸點分離；其中該控制電路將一可變電壓施加於該屏蔽板以使得：(1)在該電晶體接通之前將該第一摻雜汲極區域中之大多數載子朝向該屏蔽板拉引；且(2)在該電晶體切斷之前將該第一摻雜汲極區域中之大多數載子遠離該屏蔽板推動。
  2. 如請求項1之側向擴散場效電晶體及相關聯控制電路，其中該相關聯控制電路：在一接地電壓與一電源電壓之間使該可變電壓斜坡變化；在該電晶體接通之前開始使該電壓斜坡變化且在該電晶體接通之後完成使該電壓斜坡變化；且在該電晶體切斷之前開始使該電壓斜坡變化且在該電晶體切斷之後完成使該電壓斜坡變化。
  3. 如請求項1之側向擴散場效電晶體及相關聯控制電路，其中：該側向擴散場效電晶體及該相關聯控制電路整合在一單塊基板上；且該相關聯控制電路包含一組標準互補場效電晶體。
  4. 如請求項1之側向擴散場效電晶體及相關聯控制電路，其中該相關聯控制電路： 在該電晶體切斷之一時間，將該可變電壓設定至低於接地電壓之一負電壓。
  5. 如請求項1之側向擴散場效電晶體及相關聯控制電路，其中該閘極屏蔽進一步包含：一第一錐形延伸部分，該第一錐形延伸部分位於該第一摻雜汲極區域之一側上，其中該第一錐形延伸部分之一最厚部分位於該第一摻雜汲極區域之一閘極側末端上；以及一第二錐形延伸部分，該第二錐形延伸部分位於該第一摻雜汲極區域之一相反側上，其中該第二錐形延伸部分之一最厚部分位於該第一摻雜汲極區域之該閘極側末端上。
  6. 如請求項5之側向擴散場效電晶體及相關聯控制電路，其中該第一錐形延伸部分及該第二錐形延伸部分：位於該閘電極上方；藉由與該屏蔽板相同位準之該可變電壓偏壓；且將該側向擴散場效電晶體屏蔽隔離一相鄰側向擴散場效電晶體。
  7. 如請求項5之側向擴散場效電晶體及相關聯控制電路，其中該第一錐形延伸部分及該第二錐形延伸部分：形成於與該側向擴散場效電晶體相同的基板中；且包含重摻雜半導體材料。
  8. 一種側向擴散場效電晶體及相關聯控制電路，包含：摻雜半導體材料之一源極區域，該源極區域歐姆耦合至一金屬源極觸點；摻雜半導體材料之一第一摻雜汲極區域，該第一摻雜汲極區域比該源極區域具有一更低摻雜濃度，其中該源極區域及該第一摻雜汲極區域具有一匹配導電性類型；摻雜半導體材料之一第二摻雜汲極區域，該第二摻雜汲極區域：(1)在該金屬汲極觸點與該第一摻雜汲極區域之間形成一電導路徑；(2)具有該匹配導電性類型；且(3)比該第一摻雜汲極區域具有一更高摻雜濃度；一溝道，該溝道將該源極區域與該第一摻雜汲極區域分離，其中該溝道具有與該匹配導電性類型相反的一導電性類型，且其中該第一摻雜汲極 區域自該溝道延伸遠達該源極區域自該溝道延伸的至少兩倍；一閘電極，該閘電極位於該溝道上方且藉由一閘介電質與該溝道分離，其中施加於該閘電極之一控制電壓控制該溝道中電流之一流動；以及一屏蔽板，該屏蔽板位於該閘電極及該第一摻雜汲極區域上方，且藉由一層間介電質與該第一摻雜汲極區域、該閘電極以及該源極觸點絕緣；其中該屏蔽板與該閘電極電氣絕緣；且其中該控制電路將一可變電壓施加於該屏蔽板以使得：(1)在該電晶體接通之前將該第一摻雜汲極區域中之大多數載子朝向該屏蔽板拉引；且(2)在該電晶體切斷之前將該第一摻雜汲極區域中之大多數載子遠離該屏蔽板推動。
  9. 如請求項8之側向擴散場效電晶體及相關聯控制電路，其中該相關聯控制電路：在一接地電壓與一電源電壓之間使該可變電壓斜坡變化；在該電晶體接通之前開始使該電壓斜坡變化且在該電晶體接通之後完成使該電壓斜坡變化；且在該電晶體切斷之前開始使該電壓斜坡變化且在該電晶體切斷之後完成使該電壓斜坡變化。
  10. 如請求項8之側向擴散場效電晶體及相關聯控制電路，其中：該側向擴散場效電晶體及該相關聯控制電路整合在一單塊基板上；且該相關聯控制電路包含一組標準互補場效電晶體。
  11. 如請求項8之側向擴散場效電晶體及相關聯控制電路，其中該相關聯控制電路：在該電晶體切斷之一時間，將該可變電壓設定至低於接地電壓之一負電壓。
  12. 如請求項8之側向擴散場效電晶體及相關聯控制電路，該閘極屏蔽進一步包含：一第一錐形延伸部分，該第一錐形延伸部分位於該第一摻雜汲極區域之一側上，其中該第一錐形延伸部分之一最厚部分位於該第一摻雜汲極區域之一閘極側末端上；以及一第二錐形延伸部分，該第二錐形延伸部分位於該第一摻雜汲極區域之 一相反側上，其中該第二錐形延伸部分之一最厚部分位於該第一摻雜汲極區域之該閘極側末端上。
  13. 如請求項12之側向擴散場效電晶體及相關聯控制電路，其中該第一錐形延伸部分及該第二錐形延伸部分：位於該閘電極上方；藉由與該屏蔽板相同位準之該可變電壓偏壓；且將該側向擴散場效電晶體屏蔽隔離一相鄰側向擴散場效電晶體。
  14. 如請求項12之側向擴散場效電晶體及相關聯控制電路，其中該第一錐形延伸部分及該第二錐形延伸部分：形成於與該側向擴散場效電晶體相同的基板中；且包含重摻雜半導體材料。
  15. 一種側向擴散場效電晶體，包含：一源極區域，該源極區域耦合至一金屬源極觸點；摻雜半導體材料之一輕摻雜汲極區域，該輕摻雜汲極區域比該源極區域具有一更低摻雜濃度，且藉由一溝道與該源極區域分離；一高摻雜汲極區域，該高摻雜汲極區域在一金屬汲極觸點與該輕摻雜汲極區域之間形成一電導路徑；一閘電極，該閘電極位於該溝道上方且藉由一閘介電質與該溝道分離；以及一屏蔽板，該屏蔽板位於該閘電極及該輕摻雜汲極區域上方，且藉由一介電質層與該輕摻雜汲極區域、該閘電極以及該源極觸點分離；其中一控制電路將一可變電壓施加於該屏蔽板以使得：(1)在該電晶體接通之前累積該輕摻雜汲極區域之一頂層；且(2)在該電晶體切斷之前耗盡該輕摻雜汲極區域之該頂層。
  16. 如請求項15之側向擴散場效電晶體，其中該控制電路：在一接地電壓與一電源電壓之間使該可變電壓斜坡變化；在該電晶體接通之前開始使該電壓斜坡變化且在該電晶體接通之後完成使該電壓斜坡變化；且在該電晶體切斷之前開始使該電壓斜坡變化且在該電晶體切斷之後完成使該電壓斜坡變化。
  17. 如請求項15之側向擴散場效電晶體，其中：該側向擴散場效電晶體及該控制電路整合在一單塊基板上；且該控制電路包含一組標準互補場效電晶體。
  18. 如請求項15之側向擴散場效電晶體，其中該控制電路：在該電晶體切斷之一時間，將該可變電壓設定至低於接地電壓之一負電壓。
  19. 如請求項15之側向擴散場效電晶體，該閘極屏蔽進一步包含：一第一錐形延伸部分，該第一錐形延伸部分位於該輕摻雜汲極區域之一側上，其中該第一錐形延伸部分之一最厚部分位於該輕摻雜汲極區域之一閘極側末端上；以及一第二錐形延伸部分，該第二錐形延伸部分位於該輕摻雜汲極區域之一相反側上，其中該第二錐形延伸部分之一最厚部分位於該輕摻雜汲極區域之該閘極側末端上。
  20. 如請求項19之側向擴散場效電晶體，其中該第一錐形延伸部分及該第二錐形延伸部分：位於該閘電極上方；藉由與該屏蔽板相同位準之該可變電壓偏壓；且將該側向擴散場效電晶體屏蔽隔離一相鄰側向擴散場效電晶體。
  21. 如請求項19之側向擴散場效電晶體，其中該第一錐形延伸部分及該第二錐形延伸部分：形成於與該側向擴散場效電晶體相同的基板中；且包含重摻雜半導體材料。
TW104142468A 2014-12-18 2015-12-17 具有自適應偏壓閘極屏蔽之ｌｄｍｏｓ TWI691074B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/574,707 US9559199B2 (en) 2014-12-18 2014-12-18 LDMOS with adaptively biased gate-shield
US14/574,707 2014-12-18

Publications (2)

Publication Number Publication Date
TW201633535A true TW201633535A (zh) 2016-09-16
TWI691074B TWI691074B (zh) 2020-04-11

Family

ID=54884114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142468A TWI691074B (zh) 2014-12-18 2015-12-17 具有自適應偏壓閘極屏蔽之ｌｄｍｏｓ

Country Status (3)

Country Link
US (3) US9559199B2 (zh)
TW (1) TWI691074B (zh)
WO (1) WO2016098000A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332498B (zh) * 2014-09-01 2018-01-05 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
US11171215B2 (en) 2014-12-18 2021-11-09 Silanna Asia Pte Ltd Threshold voltage adjustment using adaptively biased shield plate
US9559199B2 (en) * 2014-12-18 2017-01-31 Silanna Asia Pte Ltd LDMOS with adaptively biased gate-shield
US10205024B2 (en) * 2016-02-05 2019-02-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having field plate and associated fabricating method
CN108172621A (zh) * 2018-01-19 2018-06-15 矽力杰半导体技术(杭州)有限公司 Ldmos晶体管及其制造方法
US11329154B2 (en) * 2019-04-23 2022-05-10 Atomera Incorporated Semiconductor device including a superlattice and an asymmetric channel and related methods
US11107914B2 (en) 2020-01-28 2021-08-31 Shuming Xu Metal-oxide semiconductor for field-effect transistor having enhanced high-frequency performance

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374843A (en) 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5912490A (en) 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US5898198A (en) 1997-08-04 1999-04-27 Spectrian RF power device having voltage controlled linearity
KR100244282B1 (ko) * 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법
US6222229B1 (en) * 1999-02-18 2001-04-24 Cree, Inc. Self-aligned shield structure for realizing high frequency power MOSFET devices with improved reliability
KR100282426B1 (ko) * 1999-03-17 2001-02-15 김영환 스마트 파워 소자 및 그의 제조 방법
EP1220323A3 (en) 2000-12-31 2007-08-15 Texas Instruments Incorporated LDMOS with improved safe operating area
US7719054B2 (en) 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
US20040201078A1 (en) 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
US7049669B2 (en) 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
US8212315B2 (en) 2004-01-29 2012-07-03 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US8264039B2 (en) 2004-04-26 2012-09-11 Synopsys, Inc. High-voltage LDMOSFET and applications therefor in standard CMOS
US20050280087A1 (en) 2004-06-16 2005-12-22 Cree Microwave, Inc. Laterally diffused MOS transistor having source capacitor and gate shield
US7262476B2 (en) 2004-11-30 2007-08-28 Agere Systems Inc. Semiconductor device having improved power density
US7365402B2 (en) 2005-01-06 2008-04-29 Infineon Technologies Ag LDMOS transistor
US7282765B2 (en) 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
KR100628250B1 (ko) 2005-09-28 2006-09-27 동부일렉트로닉스 주식회사 전력용 반도체 소자 및 그의 제조방법
TWI265093B (en) * 2005-12-29 2006-11-01 Ind Tech Res Inst Integrated circuit of inkjet print system and control circuit thereof
WO2008076822A2 (en) 2006-12-15 2008-06-26 Lehigh University Adaptive bias technique for field effect transistor
US20110073946A1 (en) 2008-05-26 2011-03-31 Nxp B.V. Ldmos transistor
US8450802B2 (en) 2008-07-22 2013-05-28 Nxp B.V. LDMOS having a field plate
US8008977B2 (en) 2009-04-14 2011-08-30 Triquint Semiconductor, Inc. Field-plated transistor including feedback resistor
US8604513B2 (en) 2009-09-30 2013-12-10 Denso Corporation Semiconductor device having SOI substrate
CN101707208A (zh) 2009-11-03 2010-05-12 苏州远创达科技有限公司 多重场板ldmos器件及其加工方法
US8901676B2 (en) * 2011-01-03 2014-12-02 International Business Machines Corporation Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) having a high drain-to-body breakdown voltage (Vb), a method of forming an LEDMOSFET, and a silicon-controlled rectifier (SCR) incorporating a complementary pair of LEDMOSFETs
US9034711B2 (en) * 2011-03-11 2015-05-19 Globalfoundries Singapore Pte. Ltd. LDMOS with two gate stacks having different work functions for improved breakdown voltage
US8748271B2 (en) 2011-03-11 2014-06-10 Globalfoundries Singapore Pte. Ltd. LDMOS with improved breakdown voltage
US8680615B2 (en) 2011-12-13 2014-03-25 Freescale Semiconductor, Inc. Customized shield plate for a field effect transistor
US9142625B2 (en) * 2012-10-12 2015-09-22 Nxp B.V. Field plate assisted resistance reduction in a semiconductor device
US8772870B2 (en) * 2012-10-31 2014-07-08 Freescale Semiconductor, Inc. LDMOS device with minority carrier shunt region
US9306055B2 (en) * 2014-01-16 2016-04-05 Microchip Technology Incorporated High voltage double-diffused MOS (DMOS) device and method of manufacture
US9306013B2 (en) * 2014-05-23 2016-04-05 Texas Instruments Incorporated Method of forming a gate shield in an ED-CMOS transistor and a base of a bipolar transistor using BICMOS technologies
US9520367B2 (en) * 2014-08-20 2016-12-13 Freescale Semiconductor, Inc. Trenched Faraday shielding
US9559199B2 (en) * 2014-12-18 2017-01-31 Silanna Asia Pte Ltd LDMOS with adaptively biased gate-shield

Also Published As

Publication number Publication date
TWI691074B (zh) 2020-04-11
US20190148544A1 (en) 2019-05-16
US9559199B2 (en) 2017-01-31
US10636905B2 (en) 2020-04-28
US20160181420A1 (en) 2016-06-23
US10192983B2 (en) 2019-01-29
US20170162658A1 (en) 2017-06-08
WO2016098000A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
US10636905B2 (en) LDMOS with adaptively biased gate-shield
US10229993B2 (en) LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods
US9306014B1 (en) High-electron-mobility transistors
US10446687B2 (en) Integrated circuit connection arrangement for minimizing crosstalk
US10395931B2 (en) LDMOS transistor, ESD device, and fabrication method thereof
US8264015B2 (en) Semiconductor device wherein a first insulated gate field effect transistor is connected in series with a second field effect transistor
US20150116029A1 (en) Extended-drain mos transistor in a thin film on insulator
US11322617B2 (en) Semiconductor device
US20140346601A1 (en) Semiconductor device
US11742396B2 (en) Threshold voltage adjustment using adaptively biased shield plate
US9379068B2 (en) ESD protection semiconductor device
US20230335639A1 (en) Source contact formation of mosfet with gate shield buffer for pitch reduction
US9196610B1 (en) Semiconductor structure and electrostatic discharge protection circuit
US20150048451A1 (en) Semiconductor device and manufacturing method for the same
CN111354792B (zh) Ldmos器件及其形成方法、半导体器件的形成方法
TWI566376B (zh) 半導體裝置及其製造方法
US11296072B2 (en) Electronic circuit with electrostatic discharge protection
CN108962890B (zh) 集成半导体器件
TWI582939B (zh) 半導體結構
CN104347702A (zh) 半导体装置及其制造方法