TW201627971A

TW201627971A - 像素驅動電路

Info

Publication number: TW201627971A
Application number: TW104102166A
Authority: TW
Inventors: 郭鴻儒; 李石運
Original assignee: 豐彩科技有限公司
Priority date: 2015-01-22
Filing date: 2015-01-22
Publication date: 2016-08-01

Abstract

本發明係揭露一種像素驅動電路，利用三個電晶體、二個電容形成補償電路以補償驅動電晶體之臨界電壓及補償從電壓源輸送至像素驅動電路之電壓。其中第一電晶體接收掃描電壓及資料電壓；第二電晶體之第二端連接一電源線；第三電晶體之控制端連接第一電晶體之第二端，第三電晶體之第一端連接第二電晶體之第一端。而第一電容之第一端連接第一電晶體之第二端，第一電容之第二端則連接第二電晶體之第一端；第二電容之第一端連接第一電容之第二端，且第二電容之第二端連接前述之電源線。並且，有機發光二極體連接第三電晶體之第二端。

Description

像素驅動電路

【0001】

本發明是有關於一種像素驅動電路，特別是有關於一種可補償驅動電晶體之臨界電壓及有機發光二極體顯示器之電流電壓分布之像素驅動電路。

【0002】

有機發光二極體(organic light emitting diode, OLED)是將電能直接轉換成光能的元件，因其具有薄而輕、高對比度、快速響應、寬視角、寬工作溫度範圍等優點而引起人們的極大關注，被認為是新一代顯示裝置。要真正實現其大規模產業化，必須提高裝置的發光效率和穩定性，設計有效的圖像顯示驅動電路。

【0003】

在有機發光顯示器中，每個電晶體的半導體層使用如多晶矽之半導體材料。然而，在製程上無法避免地會產生變異。因此，若電晶體是利用此種多晶矽而被形成時，差異會發生在每個電晶體的遷移率及臨界電壓等，而造成流入像素的電流變異。驅動電路中，由於製程的影響，每一個畫素的驅動電晶體的臨界電壓均不相同，導致即使給予相同的資料電壓，其所產生的畫素電流仍然會有差異，因此通過發光二極體的電流大小也會不同，因此容易造成面板顯示不均勻。此外，在有機發光顯示器中，雖然理論上對於其中的每個像素均提供相同之電壓電流，但是在實際狀況中，會由於像素與電壓電流源之間之距離之不同，而使得各個像素接收到不同之電壓電流，進而使得通過各個像素之發光二極體之電流大小不同，藉此亦會造成面板顯示不均勻。

【0004】

有鑑於上述習知技藝之問題，本發明之目的就是在提供一種像素驅動電路，利用三個電晶體、二個電容形成補償電路以補償驅動電晶體之臨界電壓及有機發光二極體顯示器之電流電壓分布。

【0005】

為達上述目的，本發明提供一種像素驅動電路，包含：第一電晶體，具有控制端、第一端及第二端，其中控制端連接於掃描線並接收此掃描線提供之掃描電壓，而第一端連接於資料線並接接收此資料線提供之資料電壓；第二電晶體，具有控制端、第一端及第二端，其中第二電晶體之控制端連接於訊號線，第二電晶體之第二端連接於第一電源線；第三電晶體，具有控制端、第一端及第二端，其中第三電晶體之控制端連接於第一電晶體之第二端，第三電晶體之第一端連接於第二電晶體之第一端；第一電容，具有第一端及第二端，其中第一電容之第一端連接於第一電晶體之第二端，第一電容之第二端連接於第二電晶體之第一端；第二電容，具有第一端及第二端，其中第二電容之第一端連接於第一電容之第二端，第二電容之第二端連接於第一電源線；以及有機發光二極體(organic light emitting diode, OLED)，具有第一端及第二端，其中有機發光二極體之第一端連接於第三電晶體之第二端，有機發光二極體之第二端連接於第二電源線，其中第一電源線提供第一電源電壓，第二電源線提供第二電源電壓以及訊號線提供重置電壓。

【0006】

其中，第一電晶體、第二電晶體及第三電晶體係各別為一P型電晶體。

【0007】

其中，此P型電晶體可為薄膜電晶體(thin film transistor, TFT)。且當此P型電晶體為薄膜電晶體時，各個薄膜電晶體之控制端可為各個薄膜電晶體之閘極，而各個薄膜電晶體之第一端可為各個薄膜電晶體之源極。

【0008】

其中，此P型電晶體亦可為金氧半場效電晶體(metal oxide semiconductor field effect transistor, MOSFET)。

【0009】

其中，有機發光二極體係為順向有機發光二極體(normal OLED)。

【0010】

其中，第二電源電壓係為一定值，而無需週期性或非週期性地改變第二電源電壓之數值。

【0011】

其中，第二電晶體之控制端接收訊號線提供之重置電壓，以控制第二電晶體開啟或關閉。

【0012】

因此，本發明之像素驅動電路可藉由電晶體及電容之電路佈局，藉以達成補償驅動電晶體之臨界電壓及有機發光二極體顯示器之電流電壓分布之目的。

【0039】

a、b‧‧‧接點
C1‧‧‧第一電容
C2‧‧‧第二電容
DL‧‧‧資料線
OLED‧‧‧有機發光二極體
P1‧‧‧第一電晶體
P2‧‧‧第二電晶體
P3‧‧‧第三電晶體
Rst‧‧‧訊號線
SL‧‧‧掃描線
T1、T2、T3、T4‧‧‧時間點
Van‧‧‧第一電源電壓
Vcom‧‧‧第二電源電壓
ΔV1、ΔV2、ΔV3‧‧‧電位差

【0013】

第1圖係為本發明之像素驅動電路之電路佈局圖。

【0014】

第2圖係為第1圖之像素驅動電路之各訊號輸入電壓示意圖。

【0015】

第3圖係為第1圖之像素驅動電路於時間點T1之等效電路圖。

【0016】

第4圖係為第1圖之像素驅動電路於重置及補償階段之等效電路圖。

【0017】

第5圖係為第1圖之像素驅動電路於發光階段之等效電路圖。

【0018】

第6圖係為第1圖之像素驅動電路之接點a與接點b之電壓隨時間變化之模擬圖。

【0019】

第7圖係為根據本發明之像素驅動電路流過有機發光二極體之電流在不同驅動電晶體臨界電壓狀況下隨時間變化之模擬圖。

【0020】

以下將參照相關圖式，說明依本發明之像素驅動電路之實施例，為使便於理解，下述實施例中之相同元件係以相同之符號標示來說明。

【0021】

請參閱第1圖，第1圖係為本發明之像素驅動電路之電路佈局圖。如第1圖所示，本發明之像素驅動電路包含第一電晶體P1、第二電晶體P2、第三電晶體P3、第一電容C1、第二電容C2以及有機發光二極體OLED。其中，本發明之像素驅動電路之第一電晶體P1、第二電晶體P2及第三電晶體P3可係為P型電晶體，且第一電晶體P1具有控制端、第一端及第二端；第二電晶體P2亦具有自身之控制端、第一端及第二端；以及第三電晶體P3亦具有自身之控制端、第一端及第二端。此外，此P型電晶體可例如為P型之薄膜電晶體(thin film transistor, TFT)、P型之金氧半場效電晶體(metal oxide semiconductor field effect transistor, MOSFET)或其他適合之P型電晶體，而有機發光二極體OLED則可係為順向有機發光二極體(normal OLED)。其中，當第一電晶體P1為P型之薄膜電晶體時，其控制端可為閘極、第一端可為源極及第二端可為汲極；當第二電晶體P2為P型之薄膜電晶體時，其控制端可為閘極、第一端可為源極及第二端可為汲極；以及當第三電晶體P3為P型之薄膜電晶體時，其控制端可為閘極、第一端可為源極及第二端可為汲極。

【0022】

續言之，本發明之像素驅動電路之第一電晶體P1之控制端連接於掃描線SL，並接收掃描線SL所提供之掃描電壓。其中，第一電晶體P1於本發明之像素驅動電路中係用以作為開關電晶體，其利用接收到之掃描電壓以控制第一電晶體P1開啟或關閉。並且，第一電晶體P1之第一端連接於資料線DL，且接收資料線DL所提供之資料電壓。其中，資料線DL可在本發明之像素驅動電路之資料寫入期間提供訊號電壓Vdata，且在提供資料訊號外之時間(即非資料寫入期間)中提供參考電壓Vref，使得有機發光二極體OLED可根據資料線DL所提供之訊號電壓Vdata及參考電壓Vref所產生之電流發光。

【0023】

而第二電晶體P2之控制端連接於訊號線Rst，並接收訊號線Rst所提供之重置電壓。其中，第二電晶體P2於本發明之像素驅動電路中亦係用以作為開關電晶體，其利用接收到之重置電壓以控制第二電晶體P2開啟或關閉。並且，第二電晶體P2之第二端連接於第一電源線，其中第一電源線係用以作為本發明之像素驅動電路之陽極，且提供第一電源電壓Van。其中，在由複數個像素驅動電路所組成之有機發光顯示器中，理論上提供給每個像素驅動電路之第一電源電壓Van係會相同，但在實際狀況中，會由於有機發光顯示器中之各個像素與提供第一電源電壓Van之電壓電流源之間之距離不同，而使得各個像素中之像素驅動電路之第一電源電壓Van彼此之間並不相同。

【0024】

另外，第三電晶體P3之控制端連接於第一電晶體P1之第二端，且第三電晶體P3之第一端連接於第二電晶體P2之第一端。其中，有機發光二極體OLED之一端連接於第三電晶體P3之第二端，有機發光二極體OLED之另一端連接於第二電源線，藉以使得第三電晶體P3用以作為有機發光二極體OLED之驅動電晶體。亦即，流過有機發光二極體OLED之電流係由第三電晶體P3之工作狀態所決定。更精確地來說，流過有機發光二極體OLED之電流係由第三電晶體P3之各端點之電壓差來決定。且第三電晶體P3具有臨界電壓Vt且藉其決定是否導通。再者，像素驅動電路之各工作階段主要由第一電晶體P1與第二電晶體P2之控制端所接收之訊號決定，在本實施例中，即分別為掃描線SL及訊號線Rst。此外，第二電源線會提供第二電源電壓Vcom。而於本發明之像素驅動電路中，第二電源電壓Vcom可係為定值，藉以無需週期性或非週期性地改變第二電源電壓之數值。其中，於本實施例中，第二電源電壓Vcom可例如為-3伏特(Volt, V)，但本發明並不局限於此。

【0025】

接續而言，本發明之像素驅動電路之第一電容C1係具有二個端點(為方便說明，將此二個端點分別命名為第一端及第二端)，其中第一電容C1之第一端連接於第一電晶體P1之第二端。亦即，第一電容C1之第一端、第一電晶體P1之第二端及第三電晶體P3之控制端可連接於接點a，且其具有相同之電壓Va。也就是說，接點a之電壓Va代表著第三電晶體P3之控制端電壓。而第一電容C1之第二端連接於第二電晶體P2之第一端，也就是說，第一電容C1之第二端、第二電晶體P2之第一端以及第三電晶體P3之第一端可連接於接點b，且其具有相同之電壓Vb。亦即，接點b之電壓Vb即代表著第三電晶體P3之第一端電壓。因此，接點b與接點a之電壓差(Vb-Va)即為第三電晶體P3之第一端(於本實施例中，即為第三電晶體P3之源極)與控制端(於本實施例中，即為第三電晶體P3之閘極)之電壓差Vsg，且當此電壓差Vsg大於第三電晶體P3之臨界電壓Vt(即導通第三電晶體P3)時，流過第三電晶體P3之第一端與第二端之電流可係由方程式：I=κ(Vsg-Vt)² 決定。亦即，於本發明之像素驅動電路中，流過有機發光二極體OLED之電流可係由方程式：I=κ(Vsg-Vt)² 決定。其中，κ僅與第三電晶體P3之結構與材料之載子遷移率有關。

【0026】

而第二電容C2亦具有二個端點(為方便說明，將此二個端點分別命名為第一端及第二端)，其中第二電容C2之第一端係連接於第一電容C1之第二端，亦即第二電容C2之第一端可亦係連接於接點b，而第二電容C2之第二端則連接於第一電源線。也就是說，第二電容C2之第二端與第二電晶體P2之第二端係具有相同之電壓(即第一電源電壓Van)。其中，第一電容C1與第二電容C2主要作用為儲存像素資料之電壓，作為驅動電晶體的第三電晶體P3則根據第一電容C1與第二電容C2所儲存之電壓，以決定驅動有機發光二極體OLED之電流大小。

【0027】

請接續參閱第2圖至第6圖，第2圖係為第1圖之像素驅動電路之各訊號輸入電壓示意圖，第3圖係為第1圖之像素驅動電路於時間點T1之等效電路圖，第4圖係為第1圖之像素驅動電路於重置及補償階段之等效電路圖，第5圖係為第1圖之像素驅動電路於發光階段之等效電路圖，第6圖係為第1圖之像素驅動電路之接點a與接點b之電壓隨時間變化之模擬圖。其中於第2圖中，最上面為掃描線SL所提供之掃描電壓Vscan，中間為資料線DL所提供之資料電壓，最下面為訊號線Rst所提供之重置電壓Vrst。其中，資料線DL所提供之資料電壓於時間點T2前及時間點T4後係為參考電壓Vref，而於時間點T2至時間點T4之區間內係為訊號電壓Vdata。藉由掃描電壓Vscan、重置電壓Vrst及資料電壓之組合，可決定出像素驅動電路之工作階段，分別為初始點(即時間點T1)、重置及補償階段(時間點T1至時間點T2之區間)、資料寫入階段(時間點T2至時間點T3之區間)以及發光階段(時間點T4以後)。另外，於第6圖之模擬圖中，其設定之參數為：參考電壓Vref為5伏特、訊號電壓Vdata為2.7伏特、第一電源電壓Van為7伏特、第一電容C1之電容值為0.1皮法拉(pico farad, pF)以及第二電容C2之電容值為0.5皮法拉(pF)。然而發明人要再次強調的是，本發明之像素驅動電路之各個參數並不局限於此。

【0028】

如第1圖至第6圖所示，於時間點T1時，第一電晶體P1及第二電晶體P2係處於導通狀態，其於電路上之作用係為短路，因此本發明之像素驅動電路於時間點T1時之等效電路可如第3圖所示。其中，由於掃描線SL提供給第一電晶體P1之掃描電壓Vscan為低準位，因此第一電晶體P1處於導通狀態，並且資料線DL於時間點T1係提供參考電壓Vref，因此接點a之電壓Va係為參考電壓Vref；並且由於訊號線Rst之重置電壓Vrst亦為低準位，因此第二電晶體P2處於導通狀態，因此接點b之電壓Vb係為第一電源電壓Van。此外，於時間點T1時，第二電容C2係會放電並使得電流往第二電源線處流。

【0029】

之後，於時間點T1至時間點T2之區間內(即重置及補償階段中)，掃描線SL提供給第一電晶體P1之掃描電壓Vscan仍維持低準位以使得第一電晶體P1仍處於導通狀態，但訊號線Rst提供給第二電晶體P2之重置電壓Vrst卻上升至高準位，藉以使得第二電晶體P2處於非導通狀態。亦即，於此重置及補償階段中，第一電晶體P1於電路上之作用仍為短路，而第二電晶體P2於電路上之作用則改為斷路，因此本發明之像素驅動電路於時間點T1至時間點T2之區間內(即重置及補償階段中)之等效電路可如第4圖所示。其中，由於資料線DL於此重置及補償階段中仍係提供參考電壓Vref，因此於時間點T1至時間點T2之區間內(即重置及補償階段中)，接點a之電壓Va仍然係參考電壓Vref；但由於第二電晶體P2係等效為斷路，因此接點b之電壓Vb會表示為Vb=Vref+Vt。其中，Vt係為第三電晶體P3之臨界電壓。此時，接點a及接點b之間之電壓差ΔV1係表示為：

ΔV1=Vb-Va=(Vref+Vt)-Vref=Vt。

【0030】

之後，於時間點T2至時間點T3之區間內(即資料寫入階段中)，由於掃描線SL所提供之掃描電壓Vscan仍然維持於低準位，且訊號線Rst所提供之重置電壓仍然維持於高準位，因此第一電晶體P1仍然處於導通狀態，且第二電晶體P2仍然處於非導通狀態。但是，此時之資料線DL係提供訊號電壓Vdata，因此接點a之電壓Va即為Vdata，且由於電容耦合效應，而使得接點b之電壓Vb會有相對應改變，但電壓Va與Vb間有關臨界電壓Vt的差值仍會保持，需注意的是此處Vdata小於Vref。因此接點a之電壓Va及接點b之電壓Vb可表示為：

Va=Vdata;

Vb=(Vref+Vt)-(Vref-Vdata)*(C1/(C1+C2));

其中，Vdata為此時之資料線DL所提供之訊號電壓、Vref為資料線DL於前一階段所提供之參考電壓、Vt為第三電晶體P3之臨界電壓、C1及C2則各別代表第一電容C1及第二電容C2之電容值。因此，於時間點T2至時間點T3之區間內，接點a及接點b之間之電壓差ΔV2可表示為：

ΔV2=Vb-Va=[(Vref+Vt)-(Vref-Vdata)*(C1/(C1+C2))]-Vdata。

【0031】

而於時間點T3後，掃描線SL所提供之掃描電壓Vscan從低準位上升至高準位，使得第一電晶體P1處於非導通狀態，且訊號線Rst所提供之重置電壓Vrst從高準位下降至低準位，使得第二電晶體P2處於導通狀態。此時，本發明之像素驅動電路之等效電路圖可如第5圖所示。之後，在發光階段時(即時間點T4以後)，由於第一電晶體P1處於非導通狀態以及第二電晶體P2處於導通狀態(像素驅動電路之等效電路圖如第5圖所示)，因此接點b之電壓Vb會由於第二電晶體P2等效於短路，而相同於第一電源電壓Van；且由於第一電晶體P1等效於斷路以及第一電容C1即第二電容C2之電容耦合效應，而使得接點a之電壓Va會有相對應改變。此時，接點a之電壓Va及接點b之電壓Vb可表示為：

Va=Vdata+{Van-(Vref+Vt)-[(Vref-Vdata)*(C1/(C1+C2)]};

Vb=Van。

其中，表示式中之C1及C2各別代表第一電容C1及第二電容C2之電容值。因此，於點亮階段中(即時間點T4以後)，接點a及接點b之間之電壓差ΔV3可表示為：

ΔV3=Vb-Va

=Van-{Vdata+{Van-(Vref+Vt)-[(Vref-Vdata)*(C1/(C1+C2)]}}

=Vref+Vt-Vdata-[(Vref-Vdata)*(C1/(C1+C2)]。

【0032】

承上述，在發光階段T4時，由於訊號電壓Vdata如上述低於參考電壓Vref，故有機發光二極體OLED兩端之電壓差可大於其導通電壓而使有機發光二極體OLED發光。並且如前所述，第三電晶體P3之第一端(於本實施例中，即為第三電晶體P3之源極)與控制端(於本實施例中，即為第三電晶體P3之閘極)之電壓差Vsg係為接點b與接點a之電壓差(Vb-Va)，因此可知在發光階段T4時，第三電晶體P3之第一端與控制端之電壓差Vsg可表示為：

Vsg=ΔV3=Vb-Va

=Van-{Vdata+{Van-(Vref+Vt)-[(Vref-Vdata)*(C1/(C1+C2)]}}

=Vref+Vt-Vdata-[(Vref-Vdata)*(C1/(C1+C2)]。

其中，表示式中之C1及C2各別代表第一電容C1及第二電容C2之電容值。並且，此電壓差Vsg大於第三電晶體P3之臨界電壓Vt，因此流過第三電晶體P3之第一端與第二端之電流可係由方程式：I=κ(Vsg-Vt)² 決定。亦即，於本發明之像素驅動電路中，流過有機發光二極體OLED之電流可係由方程式：I=κ(Vsg-Vt)² 決定。其中，κ僅與第三電晶體P3之結構與材料之載子遷移率有關。

【0033】

因此，流過有機發光二極體OLED之電流可表示為：

I=κ(Vsg-Vt)²

=κ{Vref+Vt-Vdata-[(Vref-Vdata)*(C1/(C1+C2)]-Vt}²

=κ{(Vref-Vdata)+[(Vdata-Vref)*(C1/(C1+C2)]}² 。

由上式中可看出，此時流過有機發光二極體OLED之電流已與第三電晶體P3之臨界電壓Vt及第一電源電壓Van無關。亦即，有機發光二極體OLED發光的亮度能由資料線DL所提供之訊號電壓Vdata與參考電壓Vref控制而穩定發光。並且，接點b及接點a之電壓差ΔV3(即Vsg)係保持於一固定值(如第6圖所示)，而使得流過有機發光二極體OLED之電流維持穩定狀態。因此，本發明之像素驅動電路不會受到因製程而產生之電晶體差異所影響。

【0034】

除此之外，由於第一電源電壓Van係相關於各別像素與電壓源之距離。也就是說，每一像素與電壓源之距離不同會使得從電壓源至每一像素之間之電阻亦不同。因此當電流從電壓源流至像素時，會產生電壓降IR。亦即，輸入至像素之第一電源電壓會不同於電壓源所提供出來之電壓，且此二者之間具有電壓降IR之差距。故，若電壓降IR較大時，會影響到流過像素中之有機發光二極體之電流大小。然而，由前一段之數學式可知，本發明之像素驅動電路流過有機發光二極體OLED之電流係無關於第一電源電壓Van。亦即，本發明之像素驅動電路流過有機發光二極體OLED之電流不會受到前述之電壓降IR之影響。也就是說，本發明之像素驅動電路流過有機發光二極體OLED之電流不會受到各別像素與電壓源之距離之影響。因此，本發明之像素驅動電路可藉由電晶體及電容之電路佈局，達成補償驅動電晶體之臨界電壓及補償從電壓源輸送至像素驅動電路之電壓之目的。

【0035】

此外，請接續參閱第7圖，第7圖係為根據本發明之像素驅動電路流過有機發光二極體之電流在不同驅動電晶體臨界電壓狀況下隨時間變化之模擬圖。其中，標號1~3所指之線條各別代表著具有本發明之像素驅動電路且電晶體之臨界電壓分別為-1.07伏特、-1.57伏特以及-0.57伏特時，於點亮階段流過有機發光二極體之電流隨時間變化之模擬圖；而標號4~6所指之線條各別代表著不具有本發明之像素驅動電路且電晶體之臨界電壓分別為-1.07伏特、-1.57伏特以及-0.57伏特時，於點亮階段流過有機發光二極體之電流隨時間變化之模擬圖。如第7圖所示，當具有本發明之像素驅動電路且電晶體之臨界電壓為-1.07伏特時，於點亮階段流過有機發光二極體之電流於穩定狀態時係為4.51微安培(μA)；當具有本發明之像素驅動電路且電晶體之臨界電壓為-1.57伏特時，於點亮階段流過有機發光二極體之電流於穩定狀態時係為4.09微安培(μA)，也就是說，其相對於電晶體之臨界電壓為-1.07伏特時之電流(4.51微安培)，約略為-9.31%之變化量；並且當具有本發明之像素驅動電路且電晶體之臨界電壓為-0.57伏特時，於點亮階段流過有機發光二極體之電流於穩定狀態時係為4.86微安培(μA)，也就是說，其相對於電晶體之臨界電壓為-1.07伏特時之電流(4.51微安培)，約略為7.76%之變化量。亦即，即使第三電晶體P3的臨界電壓有大幅度之變動(1.07±0.5V，超過30%)，流過有機發光二極體OLED之電流也僅有小幅度之變化。

【0036】

相對地，當不具有本發明之像素驅動電路且電晶體之臨界電壓為-1.07伏特時，於點亮階段流過有機發光二極體之電流於穩定狀態時係為4.84微安培(μA)；當不具有本發明之像素驅動電路且電晶體之臨界電壓為-1.57伏特時，於點亮階段流過有機發光二極體之電流於穩定狀態時係為2.63微安培(μA)，也就是說，其相對於電晶體之臨界電壓為-1.07伏特時之電流(4.84微安培)，約略為-45.66%之變化量；且當不具有本發明之像素驅動電路且電晶體之臨界電壓為-0.57伏特時，於點亮階段流過有機發光二極體之電流於穩定狀態時係為7.80微安培(μA)，也就是說，其相對於電晶體之臨界電壓為-1.07伏特時之電流(4.84微安培)，約略為61.16%之變化量。亦即，當不具有本發明之像素驅動電路時，其像素驅動電路中之電晶體之臨界電壓若有大幅度之變動(1.07±0.5V，超過30%)，則其流過有機發光二極體OLED之電流會有相對較大之變化量。因此可知，本發明之像素驅動電路確實達成穩定有機發光二極體的發光亮度。

【0037】

綜上所述，本發明之像素驅動電路可藉由電晶體及電容之電路佈局，藉以達成補償驅動電晶體之臨界電壓及有機發光二極體顯示器之電流電壓分布之目的，並達成穩定發光的有機發光二極體的像素驅動電路。此外，藉由將第二電源電壓Vcom設定為定值，藉以無需週期性或非週期性地改變第二電源電壓之數值。

【0038】

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

a、b‧‧‧接點

C1‧‧‧第一電容

C2‧‧‧第二電容

DL‧‧‧資料線

OLED‧‧‧有機發光二極體

P1‧‧‧第一電晶體

P2‧‧‧第二電晶體

P3‧‧‧第三電晶體

Rst‧‧‧訊號線

SL‧‧‧掃描線

Van‧‧‧第一電源電壓

Vcom‧‧‧第二電源電壓

Claims

【第1項】

一種像素驅動電路，包含：
一第一電晶體，具有一控制端、一第一端及一第二端，其中該控制端連接於一掃描線並接收該掃描線提供之一掃描電壓，該第一端連接於一資料線並接接收該資料線提供之一資料電壓；
一第二電晶體，具有一控制端、一第一端及一第二端，該第二電晶體之該控制端連接於一訊號線，該第二電晶體之該第二端連接於一第一電源線；
一第三電晶體，具有一控制端、一第一端及一第二端，該第三電晶體之該控制端連接於該第一電晶體之該第二端，該第三電晶體之該第一端連接於該第二電晶體之該第一端；
一第一電容，具有一第一端及一第二端，該第一電容之該第一端連接於該第一電晶體之該第二端，該第一電容之該第二端連接於該第二電晶體之該第一端；
一第二電容，具有一第一端及一第二端，該第二電容之該第一端連接於該第一電容之該第二端，該第二電容之該第二端連接於該第一電源線；以及
一有機發光二極體，具有一第一端及一第二端，該有機發光二極體之該第一端連接於該第三電晶體之該第二端，該有機發光二極體之該第二端連接於一第二電源線，其中該第一電源線提供一第一電源電壓，該第二電源線提供一第二電源電壓，以及該訊號線提供一重置電壓。
【第2項】

如申請專利範圍第1項所述之像素驅動電路，其中該第一電晶體、該第二電晶體及該第三電晶體係各別為一P型電晶體。
【第3項】

如申請專利範圍第2項所述之像素驅動電路，其中該P型電晶體係為一薄膜電晶體。
【第4項】

如申請專利範圍第3項所述之像素驅動電路，其中各該薄膜電晶體之該控制端係為各該薄膜電晶體之閘極。
【第5項】

如申請專利範圍第3項所述之像素驅動電路，其中各該薄膜電晶體之該第一端係為各該薄膜電晶體之源極。
【第6項】

如申請專利範圍第2項所述之像素驅動電路，其中該P型電晶體係為一金氧半場效電晶體。
【第7項】

如申請專利範圍第1項所述之像素驅動電路，其中該有機發光二極體係為一順向有機發光二極體。
【第8項】

如申請專利範圍第1項所述之像素驅動電路，其中該第二電源電壓係為一定值。
【第9項】

如申請專利範圍第1項所述之像素驅動電路，其中該第二電晶體之該控制端接收該訊號線提供之該重置電壓，以控制該第二電晶體開啟或關閉。