TW201616683A - 發光二極體模組之結構及其製造方法 - Google Patents
發光二極體模組之結構及其製造方法 Download PDFInfo
- Publication number
- TW201616683A TW201616683A TW103137030A TW103137030A TW201616683A TW 201616683 A TW201616683 A TW 201616683A TW 103137030 A TW103137030 A TW 103137030A TW 103137030 A TW103137030 A TW 103137030A TW 201616683 A TW201616683 A TW 201616683A
- Authority
- TW
- Taiwan
- Prior art keywords
- emitting diode
- light emitting
- layer
- semiconductor layer
- opening
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000010410 layer Substances 0.000 claims description 192
- 238000000034 method Methods 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229920000515 polycarbonate Polymers 0.000 claims description 5
- 239000004417 polycarbonate Substances 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000001746 injection moulding Methods 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 4
- -1 acryl Chemical group 0.000 claims description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 2
- 238000005553 drilling Methods 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本發明係揭露一種發光二極體模組之結構及其製造方法，此方法包含下列步驟。首先，提供基板以及發光二極體晶粒，發光二極體晶粒可包含第一半導體層以及第二半導體層。將發光二極體晶粒設置於基板上。形成緩衝層以包覆發光二極體晶粒。在發光二極體晶粒之第一半導體層以及第二半導體層上方分別產生第一開口以及第二開口，其中第二開口係穿過第一半導體層而暴露第二半導體層。在緩衝層上形成導電圖案層，且導電圖案層係透過第一開口以及第二開口分別電性連接發光二極體晶粒之第一半導體層以及第二半導體層。
Description
下列敘述是有關於一種發光二極體模組之結構及其製造方法，特別是有關於發光二極體晶粒之整合性與一次性完成封裝的結構及其製造方法。
習知之發光二極體模組的製作方法，主要是在基板上先形成必要之電路，並在電路上預留接點後，再將發光二極體晶粒貼合至基板的預設位置，再利用接合線連接發光二極體晶粒上之接點以及電路上之接點。
此種發光二極體模組之構造雖然可以達到模組化設計之目的，但因為發光二極體晶粒的元件面與基板之間上有相當厚度的藍寶石層，其導熱不佳；且接合線之線徑極細，發光二極體晶粒運作時所產生的熱能無法經由接合線傳導散熱，處於長期高溫狀態容易導致元件品質退化以及劣化。
此外，發光二極體晶粒係在發光二極體晶粒上設置電極而形成，而在製造發光二極體模組時，會先在發光二極體晶粒上形成一緩衝層(或保護層)，接著在對應電極的位置上開孔以進行打線。但是，由於電極的尺寸極小，為了提高對準率，緩衝層上的對應開孔的尺寸會較大，以確保能包含此電極。但是過大尺寸的開孔會導致發光二極體模組的開口率下降，而且造成開孔與電極之間的對位精度要求過高。
有鑑於上述問題，本發明之目的係提供一種發光二極體模組之結構，其包含基板、至少一發光二極體晶粒、緩衝層以及導電圖案層。基板具有上表面。至少一發光二極體晶粒係分別設置在基板之上表面，至少一發光二極體晶粒包含第一半導體層以及第二半導體層。緩衝層係包覆至少一發光二極體晶粒，且在至少一發光二極體晶粒之第一半導體層以及第二半導體層上方分別有第一開口以及第二開口，而第二開口係穿透第一半導體層而暴露第二半導體層。導電圖案層形成於緩衝層上，導電圖案層係透過第一開口以及第二開口分別電性連接至少一發光二極體晶粒之第一半導體層以及第二半導體層。
較佳地，至少一發光二極體晶粒不包含電極，且導電圖案層係直接接觸第一半導體層以及第二半導體層。
較佳地，緩衝層之上表面上更包含反射層或一保護層。
較佳地，本發明之結構更包含螢光層，螢光層係設置於基板之上表面與至少一發光二極體晶粒之間。
較佳地，緩衝層於鄰近至少一發光二極體晶粒處包含堤壩形狀構造以及填充區塊，至少一發光二極體晶粒係設置於堤壩形狀構造內，而填充區塊係包覆至少一發光二極體晶粒，第一開口以及第二開口係位於填充區塊上。
較佳地，填充區塊中包含有至少一螢光劑。
較佳地，基板可為一透光基板，透光基板之材料包含玻璃、聚碳酸酯、壓克力或其組合。
較佳地，緩衝層包含至少一螢光劑。
較佳地，本發明之結構更包含圓頂結構，圓頂結構係位於緩衝層與至少一發光二極體晶粒之間，圓頂結構之上表面設有反射層。
較佳地，本發明之結構更包含兩個模組接點，兩個模組接點係選擇性設置在基板之上表面或一下表面、導電圖案層、或是一模組側面，兩個模組接點可電性連接導電圖案層。
基於上述目的，本發明再提供一種發光二極體模組之製造方法，其包含下列步驟。首先，提供基板以及至少一發光二極體晶粒，至少一發光二極體晶粒可包含第一半導體層以及第二半導體層。將至少一發光二極體晶粒設置於基板上。形成緩衝層以包覆至少一發光二極體晶粒。在至少一發光二極體晶粒之第一半導體層以及第二半導體層上方分別產生第一開口以及第二開口，第二開口係穿透第一半導體層而曝露第二半導體層。在第二開口之側壁設置一絕緣層，在緩衝層上形成導電圖案層，且導電圖案層係透過第一開口以及第二開口分別電性連接至少一發光二極體晶粒之第一半導體層以及第二半導體層。
較佳地，形成緩衝層之方式包含塗佈、網印、壓印、轉印、噴塗、旋轉塗佈、射出成形、注入、或是其組合。
較佳地，本發明之製造方法更包含在緩衝層之上表面上形成反射層或一保護層。
較佳地，在將至少一發光二極體晶粒於基板上之前，本發明之製造方法更包含在基板上形成一螢光層，再將至少一發光二極體晶粒設置於螢光層上。
較佳地，在將至少一發光二極體晶粒於基板上之前，本發明之製造方法更包含在基板上形成一堤壩形狀構造，將至少一發光二極體晶粒設置於堤壩形狀構造內，以及將一填充物置入該至少一發光二極體晶粒與該堤壩形狀構造之間，並包覆該至少一發光二極體晶粒。堤壩形狀構造以及填充物係形成緩衝層。
較佳地，填充區塊中包含有至少一螢光劑。
較佳地，基板可為一透光基板，透光基板之材料包含玻璃、聚碳酸酯、壓克力或其組合。
較佳地，緩衝層包含至少一螢光劑。
較佳地，在形成緩衝層之前，本發明之製造方法更包含在至少一發光二極體晶粒之上方形成一圓頂結構，在圓頂結構之一上表面設有一反射層。
較佳地，本發明之製造方法更包含在基板之上表面或一下表面、導電圖案層、或是一模組側面形成兩個模組接點，兩個模組接點可電性連接導電圖案層。
1‧‧‧基板
11‧‧‧上表面
2‧‧‧發光二極體晶粒
21‧‧‧第一半導體層
22‧‧‧第二半導體層
23‧‧‧基材
3‧‧‧緩衝層
31‧‧‧第一開口
32‧‧‧第二開口
4‧‧‧導電圖案層
5、81‧‧‧反射層
6‧‧‧螢光層
71‧‧‧堤壩形狀構造
72‧‧‧填充區塊
8‧‧‧圓頂結構
9‧‧‧模組接點
S10~S50‧‧‧步驟
11‧‧‧上表面
2‧‧‧發光二極體晶粒
21‧‧‧第一半導體層
22‧‧‧第二半導體層
23‧‧‧基材
3‧‧‧緩衝層
31‧‧‧第一開口
32‧‧‧第二開口
4‧‧‧導電圖案層
5、81‧‧‧反射層
6‧‧‧螢光層
71‧‧‧堤壩形狀構造
72‧‧‧填充區塊
8‧‧‧圓頂結構
9‧‧‧模組接點
S10~S50‧‧‧步驟
本發明之上述及其他特徵及優勢將藉由參照附圖詳細說明其例示性實施例而變得更顯而易知，其中：
第1圖係為根據本發明之發光二極體模組之製造方法之步驟流程圖。
第2A圖至第2D圖係為根據本發明之發光二極體模組之製造方法之過程示意圖。
第3圖係為根據本發明之發光二極體模組之俯視圖。
第4圖係為根據本發明之發光二極體模組之另一實施例之示意圖。
第5圖係為根據本發明之發光二極體模組之再一實施例之示意圖。
第6圖係為根據本發明之發光二極體模組之製造方法之另一實施例之步驟流程圖。
第7A圖至第7E圖係為根據本發明之發光二極體模組之製造方法之過程示意圖。
第8圖係為根據本發明之發光二極體模組之製造方法之另一實施例之步驟流程圖。
第9A圖至第9C圖係為根據本發明之發光二極體模組之製造方法之過程示意圖。
第1圖係為根據本發明之發光二極體模組之製造方法之步驟流程圖。
第2A圖至第2D圖係為根據本發明之發光二極體模組之製造方法之過程示意圖。
第3圖係為根據本發明之發光二極體模組之俯視圖。
第4圖係為根據本發明之發光二極體模組之另一實施例之示意圖。
第5圖係為根據本發明之發光二極體模組之再一實施例之示意圖。
第6圖係為根據本發明之發光二極體模組之製造方法之另一實施例之步驟流程圖。
第7A圖至第7E圖係為根據本發明之發光二極體模組之製造方法之過程示意圖。
第8圖係為根據本發明之發光二極體模組之製造方法之另一實施例之步驟流程圖。
第9A圖至第9C圖係為根據本發明之發光二極體模組之製造方法之過程示意圖。
於此使用，詞彙“與/或”包含一或多個相關條列項目之任何或所有組合。當“至少其一”之敘述前綴於一元件清單前時，係修飾整個清單元件而非修飾清單中之個別元件。於附圖中，各元件之尺寸或厚度為了利於瞭解及便於解釋而概略性地表示，且層、薄膜、面板、部位等之厚度係為了清晰而誇大。
且應瞭解的是，當一元件，例如一層、一薄膜、一區域或一平板，係指在另一元件「上」時，其可是直接在該其他元件上或其間亦可存在中介元件。
參閱第1圖以及第2A圖至第2D圖，第1圖為根據本發明之發光二極體模組之製造方法之步驟流程圖，而第2A圖至第2D圖為根據本發明之發光二極體模組之製造方法之每一個過程之示意圖。圖中，發光二極體模組之製造方法包含下列步驟。
在步驟S10，提供一基板1以及發光二極體晶粒2，發光二極體晶粒2包含一第一半導體層21、一第二半導體層22以及一基材(substrate)23。應注意的是，在此的發光二極體晶粒2係發光二極體晶圓切割後的產物，其上可為已經設置電極，或尚未設置電極。因此，以下的步驟係說明從發光二極體晶圓切割後的發光二極體晶粒2如何整合性與一次性完成封裝並電性設置在基板1上。
第一半導體層21可為P型半導體層，而第二半導體層22可為N型半導體層。而基板1可為一透光基板，透光基板之材料包含玻璃、聚碳酸酯、壓克力或其組合。
在步驟S20，將至少一發光二極體晶粒2設置於基板1上。如第2A圖所示。應注意的是，在第2A圖中係以基板1上設置兩個發光二極體晶粒2作為舉例，但不以此為限制。
在步驟S30，形成一緩衝層3以包覆發光二極體晶粒2。緩衝層3視需要可包含至少一螢光劑。而形成緩衝層3之方式可包含塗佈、網印、壓印、轉印、噴塗、旋轉塗佈、射出成形、注入、或是其組合。
在步驟S40，在至少一發光二極體晶粒2之第一半導體層21以及第二半導體層22上方分別產生一第一開口31以及一第二開口32。在實施上，第二開口32因為穿透第一半導體層21，為避免漏電，可另外在第二開口32做側壁絕緣的處理，如此導電層才不會將第一半導體層21與第二半導體層22短路。
在步驟S50，在緩衝層3上形成一導電圖案層4，且導電圖案層4係透過第一開口31以及第二開口32分別電性連接至少一發光二極體晶粒2之第一半導體層21以及第二半導體層22。
在此應注意的是，導電圖案層4 係直接接觸第一半導體層21以及第二半導體層22 ，在此所謂的「直接接觸」，係指發光二極體晶粒2上原來不設置導線接點(bond pad)，而導電圖案層4「直接與光二極體晶粒2的半導體層形成接觸(contact via)」的意思。此外，在實際製作時，在形成主要的導電金屬層之前，亦可先形成黏著層(glue layer)，例如TiN、TaN、Al、Cr、Pt、Au等，以增加導電圖案層4與半導體層21與22的黏合力，如此包含於「直接接觸」之定義內。
完成上述在步驟S10至步驟S50，本發明之發光二極體模組的基礎型態係已形成，而視需要後續可在基板1之一上表面11或一下表面、導電圖案層4、或是一模組側面形成兩個模組接點9，兩個模組接點9可電性連接導電圖案層4，如第3圖所示。兩個模組接點9可輸入/輸出一驅動訊號，以驅動發光二極體晶粒2發光。
由於本發明的發光二極體模組之電極形成以及封裝係在同一製程中完成，開口的尺寸可以盡可能的最小化，以提高發光二極體模組的開口率。
此外，在步驟S30之後以及步驟S40之前，可執行在緩衝層3之上表面11上形成一反射層5(或保護層)，如第4圖所示。
此外，在步驟S10之後以及步驟S20之前，可執行在基板1之上表面11上形成一螢光層6，使螢光層6設置於基板1與發光二極體晶粒2之間，如第5圖所示。
應注意的是，在此實施例的發光二極體晶粒較佳的是使用尚未設置電極的發光二極體晶粒2，但是本發明並不以此為限制，本發明亦可使用已經設置電極的發光二極體晶粒2，但是執行步驟40時，形成開口時不須與發光二極體晶粒2原本的電極對位，亦可達到本發明之目的與優點。亦即，本發明之主要技術特徵在於從晶圓切割出的發光二極體晶粒2設置於基板後再執行穿透第一半導體層21產生暴露第二半導體層22的步驟。
第2D圖所示為本發明之發光二極體模組之結構，其包含基板1、至少一發光二極體晶粒2、緩衝層3以及導電圖案層4。基板1具有上表面11。至少一發光二極體晶粒2係分別設置在基板1之上表面11，至少一發光二極體晶粒2包含第一半導體層21以及第二半導體層22。緩衝層3係包覆至少一發光二極體晶粒2，且第一半導體層21以及第二半導體層22上方分別有第一開口31以及第二開口32，而第二開口32係穿透第一半導體層21而暴露第二半導體層22。導電圖案層4形成於緩衝層3上，且透過第一開口31以及第二開口32分別電性連接至少一發光二極體晶粒2之第一半導體層21以及第二半導體層22。詳細內容已於上述內容說明過，故在此不再贅述。
請參閱第6圖，其係為根據本發明之發光二極體模組之製造方法之另一實施例之步驟流程圖。在步驟S10，提供一基板1以及尚未設置電極的發光二極體晶粒2，發光二極體晶粒2包含一第一半導體層21、一第二半導體層22以及一基材23。
在步驟S11，在基板1上形成一堤壩形狀構造71，如第7A圖所示。在步驟S21，將發光二極體晶粒2設置於堤壩形狀構造71內，如第7B圖所示。在步驟S31，將一填充物置入至少一發光二極體晶粒2與堤壩形狀構造71之間，並包覆發光二極體晶粒2，如第7C圖所示。如此，堤壩形狀構造71以及填充物係形成緩衝層3。
接著，在步驟S41，在至少一發光二極體晶粒2之第一半導體層21以及第二半導體層22上方分別產生一第一開口31以及一第二開口32。另外，如上所述，第二開口32可做側壁絕緣的處理，在此不再贅述。
在步驟S51，在緩衝層3上形成一導電圖案層4，且導電圖案層4係透過第一開口31以及第二開口32分別電性連接至少一發光二極體晶粒2之第一半導體層21以及第二半導體層22。其中，填充區塊72中包含有至少一螢光劑。此外，如上所述，導電圖案層4 係直接接觸第一半導體層21以及第二半導體層22 ，在此所謂的「直接接觸」之說明與先前解釋相同，在此不再贅述。
請參閱第8圖以及第9A圖至第9C圖，其係為根據本發明之發光二極體模組之製造方法之另一實施例之步驟流程圖，以及過程示意圖。
在步驟S10，提供一基板1以及尚未設置電極的發光二極體晶粒2，發光二極體晶粒2包含一第一半導體層21、一第二半導體層22以及一基材(substrate)23。在步驟S20，將發光二極體晶粒2設置於基板1上。如第2A圖所示。在步驟S22，在發光二極體晶粒2之上方形成一圓頂結構8以及在圓頂結構8之一上表面設有一反射層81。
在步驟S32，形成一緩衝層3以包覆發光二極體晶粒2。緩衝層3視需要可包含至少一螢光劑。而形成緩衝層3之方式可包含塗佈、網印、壓印、轉印、噴塗、旋轉塗佈、射出成形、注入、或是其組合。
在步驟S42，在發光二極體晶粒2之第一半導體層21以及第二半導體層22上方分別產生一第一開口31以及一第二開口32。另外，如上所述，第二開口32可做側壁絕緣的處理，在此不再贅述。
在步驟S52，在緩衝層3上形成一導電圖案層4，且導電圖案層4係透過第一開口31以及第二開口32分別電性連接發光二極體晶粒2之第一半導體層21以及第二半導體層22。此外，如上所述，導電圖案層4 係直接接觸第一半導體層21以及第二半導體層22 ，在此所謂的「直接接觸」之說明與先前解釋相同，在此不再贅述。
此外，如果封裝前測試有其必要時，對於尚未有接點電極的發光二極體晶粒，亦可用利用交流電場，讓發光二極體感應晶粒電壓而發光，例如使用(透光導電)平行電極板，跨過發光二極體晶粒的兩個半導體層，並施加電壓。由於發光二極體是一種二極體，會自我整流並在寄生電容上充電，當寄生電容的電壓大於順向導通電壓，則產生電流，並發光。接著可使用光電感測器偵測每個發光二極體晶粒的發光狀況，來判斷發光二極體晶粒的良莠程度，再據以分類，決定後續處理步驟。
在此應注意的是，上述發光二極體模組之結構以及製造方法的實施例係以尚未設置電極的發光二極體晶粒來進行說明，但是本發明並不因此受限制。本發明與習知技藝的主要差異處在於，在本發明中發光二極體晶粒設置在基板上之後為了形成開口而挖穿(以蝕刻手段或其他手段)第一半導體層，此技術特徵係習知技藝所沒有的，而此技術特徵所帶來的優點已於上述內容描述過，在此不再贅述。因此，在其他實施上，即使發光二極體晶粒上已有設置電極或是其他金屬層，但是其設置在基板上之後為了形成開口而挖穿(以蝕刻手段或其他手段)第一半導體層者，仍屬於本發明之範圍內。
在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。
S10~S50‧‧‧步驟
Claims (19)
- 【第1項】一種發光二極體模組之結構，包含：
一基板，具有一上表面；
至少一發光二極體晶粒，係分別設置在該基板之該上表面，該至少一發光二極體晶粒包含一第一半導體層以及一第二半導體層；
一緩衝層，係包覆該至少一發光二極體晶粒，且在該至少一發光二極體晶粒之該第一半導體層以及該第二半導體層上方分別有一第一開口以及 一第二開口，該第二開口係穿透該第一半導體層；以及
一導電圖案層，形成於該緩衝層上，該導電圖案層係透過該第一開口以及該第二開口分別電性連接該至少一發光二極體晶粒之該第一半導體層以及該第二半導體層。 - 【第2項】如申請專利範圍第1項所述之結構，其中該第一開口以及該第二開口係在該緩衝層之至少一部分形成之後，經由雷射鑽孔、乾蝕刻或濕蝕刻之其中之一或其組合所形成。
- 【第3項】如申請專利範圍第1項所述之結構，其中該至少一發光二極體晶粒不包含電極，且該導電圖案層係電性接觸該第一半導體層以及該第二半導體層。
- 【第4項】如申請專利範圍第1項所述之結構，其中該緩衝層之上表面上更包含一反射層或一保護層。
- 【第5項】如申請專利範圍第1項所述之結構，更包含一螢光層，該螢光層係設置於該基板之該上表面與該至少一發光二極體晶粒之間。
- 【第6項】如申請專利範圍第1項所述之結構，其中該緩衝層於鄰近該至少一發光二極體晶粒處包含一堤壩形狀構造以及一填充區塊，該至少一發光二極體晶粒係設置於該堤壩形狀構造內，而該填充區塊係包覆該至少一發光二極體晶粒，該第一開口以及該第二開口係位於該填充區塊上。
- 【第7項】如申請專利範圍第6項所述之結構，其中該填充區塊中包含有至少一螢光劑。
- 【第8項】如申請專利範圍第1項所述之結構，其中該基板係為一透光基板，該透光基板之材料包含玻璃、聚碳酸酯、壓克力之其中之一或其組合。
- 【第9項】如申請專利範圍第1項所述之結構，更包含一圓頂結構，該圓頂結構係位於該緩衝層與該至少一發光二極體晶粒之間，該圓頂結構之上表面設有一反射層。
- 【第10項】如申請專利範圍第1項所述之結構，更包含兩個模組接點，該兩個模組接點係選擇性設置在該基板之該上表面或一下表面、該導電圖案層、或是一模組側面，該兩個模組接點係電性連接該導電圖案層。
- 【第11項】一種發光二極體模組之製造方法，包含：
提供一基板以及至少一發光二極體晶粒，該至少一發光二極體晶粒係包含一第一半導體層以及一第二半導體層；
將該至少一發光二極體晶粒設置於該基板上；
形成一緩衝層以包覆該至少一發光二極體晶粒；
在該至少一發光二極體晶粒之該第一半導體層以及該第二半導體層上方分別產生一第一開口以及一第二開口，其中該第一開口係暴露第一半導體層，該第二開口係穿透該第一半導體層而暴露該第二半導體層；
在該第二開口之側壁設置一絕緣層；以及
在該緩衝層上形成一導電圖案層，且該導電圖案層係透過該第一開口以及該第二開口分別電性連接該至少一發光二極體晶粒之該第一半導體層以及該第二半導體層。 - 【第12項】如申請專利範圍第11項所述之製造方法，其中形成該緩衝層之方式包含塗佈、網印、壓印、轉印、噴塗、旋轉塗佈、射出成形、注入、或是其組合。
- 【第13項】如申請專利範圍第11項所述之製造方法，更包含:
在該緩衝層之一上表面上形成一反射層或一保護層。 - 【第14項】如申請專利範圍第11項所述之製造方法，在將該至少一發光二極體晶粒於該基板上之前，更包含:
在該基板上形成一螢光層，再將該至少一發光二極體晶粒設置於該螢光層上。 - 【第15項】如申請專利範圍第11項所述之製造方法，在將該至少一發光二極體晶粒於該基板上之前，更包含:
在該基板上形成一堤壩形狀構造；
將該至少一發光二極體晶粒設置於該堤壩形狀構造內；以及
將一填充物置入該至少一發光二極體晶粒與該堤壩形狀構造之間，並包覆該至少一發光二極體晶粒；
其中，該堤壩形狀構造以及該填充物係形成該緩衝層。 - 【第16項】如申請專利範圍第11項所述之製造方法，其中該基板係為一透光基板，該透光基板之材料包含玻璃、聚碳酸酯、壓克力或其組合。
- 【第17項】如申請專利範圍第11項所述之製造方法，其中該緩衝層包含至少一螢光劑。
- 【第18項】如申請專利範圍第11項所述之製造方法，在形成該緩衝層之前，更包含:
在該至少一發光二極體晶粒之上方形成一圓頂結構；以及
在該圓頂結構之一上表面設有一反射層。 - 【第19項】如申請專利範圍第11項所述之製造方法，更包含:
在該基板之一上表面或一下表面、該導電圖案層、或是一模組側面形成兩個模組接點，該兩個模組接點係電性連接該導電圖案層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103137030A TW201616683A (zh) | 2014-10-27 | 2014-10-27 | 發光二極體模組之結構及其製造方法 |
| US14/658,712 US9559277B2 (en) | 2014-10-27 | 2015-03-16 | Light emitting diode module structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103137030A TW201616683A (zh) | 2014-10-27 | 2014-10-27 | 發光二極體模組之結構及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201616683A true TW201616683A (zh) | 2016-05-01 |
Family
ID=55792664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103137030A TW201616683A (zh) | 2014-10-27 | 2014-10-27 | 發光二極體模組之結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9559277B2 (zh) |
| TW (1) | TW201616683A (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007105647A1 (ja) * | 2006-03-10 | 2007-09-20 | Nichia Corporation | 発光装置 |
| JP5777879B2 (ja) * | 2010-12-27 | 2015-09-09 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
| US9006966B2 (en) * | 2011-11-08 | 2015-04-14 | Intematix Corporation | Coatings for photoluminescent materials |
-
2014
- 2014-10-27 TW TW103137030A patent/TW201616683A/zh unknown
-
2015
- 2015-03-16 US US14/658,712 patent/US9559277B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9559277B2 (en) | 2017-01-31 |
| US20160118560A1 (en) | 2016-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI630731B (zh) | 白光發光二極體元件 | |
| US10269776B2 (en) | Light emitting device | |
| US9490398B2 (en) | Manufacturing method of light emitting device in a flip-chip configuration with reduced package size | |
| TWI650856B (zh) | 有機發光顯示裝置 | |
| TWI407591B (zh) | 白光二極體晶片及其形成方法 | |
| TWI499031B (zh) | 發光裝置 | |
| TWI657603B (zh) | 半導體封裝裝置及其製造方法 | |
| TWI610465B (zh) | 發光二極體組件及製作方法 | |
| TWI483434B (zh) | 發光二極體的轉置基材與使用該轉置基材的發光裝置製造方法 | |
| US20160155915A1 (en) | Method of manufacturing light emitting diode package structure | |
| JP4301075B2 (ja) | 発光ダイオード用パッケージおよびそれを用いた発光装置 | |
| TWI599077B (zh) | 發光二極體封裝結構及其製造方法 | |
| TWI446590B (zh) | 發光二極體封裝結構及其製作方法 | |
| US20150171286A1 (en) | Light-emitting diode package and method for manufacturing the same | |
| US20130015479A1 (en) | Light emitting diode package and method of manufacturing the same | |
| US20120021542A1 (en) | Method of packaging light emitting device | |
| TW201909462A (zh) | 照明板及其製造方法、照明模組、照明裝置和照明系統 | |
| KR20200038228A (ko) | 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법 | |
| CN108256441A (zh) | 指纹辨识装置、移动装置以及指纹辨识装置的制造方法 | |
| TWI661584B (zh) | 發光晶粒、封裝結構及其相關製造方法 | |
| US10840417B2 (en) | Method for manufacturing an optoelectronic component and optoelectronic component | |
| TWI472067B (zh) | 光學封裝及其製造方法 | |
| US9666564B2 (en) | Light emitting device | |
| TW201616683A (zh) | 發光二極體模組之結構及其製造方法 | |
| TW201532316A (zh) | 封裝結構及其製法 |