TW201602807A - Ｃｏｌｄ神經元尖峰時序反向傳播 - Google Patents

Ｃｏｌｄ神經元尖峰時序反向傳播 Download PDF

Info

Publication number
TW201602807A
TW201602807A TW104109017A TW104109017A TW201602807A TW 201602807 A TW201602807 A TW 201602807A TW 104109017 A TW104109017 A TW 104109017A TW 104109017 A TW104109017 A TW 104109017A TW 201602807 A TW201602807 A TW 201602807A
Authority
TW
Taiwan
Prior art keywords
neuron
spike
update
time
weight
Prior art date
Application number
TW104109017A
Other languages
English (en)
Inventor
朱利安大衛強納森
塔拉泰薩秦薩巴斯
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201602807A publication Critical patent/TW201602807A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Operations Research (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Image Analysis (AREA)
  • Elevator Control (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Feedback Control In General (AREA)

Abstract

經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新。對尖峰時間應用反向傳播來計算權重更新。

Description

COLD神經元尖峰時序反向傳播 【相關申請的交叉引用】
本案依據專利法要求於2014年3月24日提出申請的題為「COLD NEURON SPIKE TIMING BACK PROPAGATION(COLD神經元尖峰時序反向傳播)」的美國臨時專利申請案第61/969,752號的權益，其揭示內容經由援引全部明確納入於此。
本案的某些態樣一般涉及神經系統工程設計，且尤其涉及神經網路中的反向傳播。
可包括一群互連的人工神經元(即神經元模型)的人工神經網路是一種計算設備或者表示將由計算設備執行的方法。人工神經網路可具有生物學神經網路中的對應的結構及/或功能。然而，人工神經網路可為其中傳統計算技術是麻煩的、不切實際的，或不勝任的某些應用提供創新且有用的計算技術。由於人工神經網路能從觀察中推斷出功能，因此此種網路在因任務或資料的複雜度使得由一般技術來設計該功能較為麻煩的應用中是特別有用的。
訓練神經網路可包括「逆向」訓練，其中藉由操縱輸入來操縱輸出。此訓練方法對於歸類以及對於其中前向傳播可能有誤差的情況是有用的。藉由在神經網路中將誤差從輸出傳播至輸入，網路可學習分類及/或標識該網路內的群或其他共有特徵。此類「誤差的後向傳播」被稱為「反向傳播」。由此，期望提供能納入反向傳播的神經元形態接收器。
根據本案一態樣的一種方法包括經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新。該方法進一步包括使用對尖峰時間的反向傳播來計算權重更新。
根據本案另一態樣的一種在尖峰神經網路中執行反向傳播的手段包括用於經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新的手段。此類裝置亦包括用於使用對尖峰時間的反向傳播來計算權重更新的手段。
根據本案另一態樣的一種用於在尖峰神經網路中執行反向傳播的電腦程式產品包括其上編碼有程式碼的非瞬態電腦可讀取媒體。該等程式碼包括用於經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新的程式碼。該等程式碼進一步包括用於使用對尖峰時間的反向傳播來計算權重更新的程式碼。
根據本案另一態樣的一種用於在尖峰神經網路中執行反向傳播的裝置包括記憶體和耦合到該記憶體的至少一個 處理器。該(些)處理器被配置成經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新。該(些)處理器亦被配置成使用對尖峰時間的反向傳播來計算權重更新。
這已較寬泛地勾勒出本案的特徵和技術優勢以便下文的詳細描述可以被更好地理解。本案的其他特徵和優點將在下文描述。本領域技藝人士應該領會，本案可容易地被用作修改或設計用於實施與本案相同的目的的其他結構的基礎。本領域技藝人士亦應認識到，此種等效構造並不脫離所附請求項中所闡述的本案的教導。被認為是本案的特性的新穎特徵在其組織和操作方法兩方面連同進一步的目的和優點在結合附圖來考慮以下描述時將被更好地理解。然而，要清楚理解的是，提供每一幅附圖均僅用於說明和描述目的，且無意作為對本案的限定的定義。
100‧‧‧示例人工神經系統
102‧‧‧神經元級
104‧‧‧突觸連接網路
106‧‧‧另一神經元級
1081‧‧‧輸入信號
1082‧‧‧輸入信號
108N‧‧‧輸入信號
1101‧‧‧輸出尖峰
1102‧‧‧輸出尖峰
110M‧‧‧輸出尖峰
200‧‧‧示例性示圖
202‧‧‧神經元
2041‧‧‧輸入信號
204i‧‧‧輸入信號
204N1‧‧‧輸入信號
2061‧‧‧可調節突觸權重
206i‧‧‧可調節突觸權重
206N‧‧‧可調節突觸權重
208‧‧‧輸出信號
300‧‧‧示例性示圖
302‧‧‧部分
304‧‧‧部分
306‧‧‧交叉點
400‧‧‧模型
402‧‧‧負態相
404‧‧‧正態相
406‧‧‧時序圖
408‧‧‧第一層神經元
410‧‧‧第二層神經元
412‧‧‧神經元
414‧‧‧神經元
416‧‧‧神經元
418‧‧‧神經元
420‧‧‧神經元
422‧‧‧神經元
424‧‧‧期望輸出時間
426‧‧‧箭頭
428‧‧‧箭頭
430‧‧‧箭頭
432‧‧‧效果
434‧‧‧箭頭
500‧‧‧示例實現
502‧‧‧通用處理器
504‧‧‧記憶體塊
506‧‧‧程式記憶體
600‧‧‧示例實現
602‧‧‧記憶體
604‧‧‧互連網路
606‧‧‧個體(分散式)處理單元(神經處理器)
700‧‧‧示例實現
702‧‧‧記憶體組
704‧‧‧處理單元
800‧‧‧神經網路
802‧‧‧本端處理單元
804‧‧‧本端狀態記憶體
806‧‧‧本端參數記憶體
808‧‧‧本端(神經元)模型程式(LMP)記憶體
810‧‧‧本端學習程式(LLP)記憶體
812‧‧‧本端連接記憶體
814‧‧‧配置處理器單元
816‧‧‧路由連接處理單元
900‧‧‧方法
902‧‧‧框
904‧‧‧框
在結合附圖理解下文闡述的詳細描述時，本案的特徵、本質和優點將變得更加明顯，在附圖中，相同元件符號始終作相應標識。
圖1圖示根據本案的某些態樣的示例神經元網路。
圖2圖示根據本案的某些態樣的計算網路(神經系統或神經網路)的處理單元(神經元)的實例。
圖3圖示根據本案的某些態樣的尖峰時序依賴可塑性(STDP)曲線的實例。
圖4A圖示根據本案的某些態樣的用於定義神經元 模型的行為的正態相和負態相的實例。
圖4B圖示根據本案的一態樣的尖峰時序圖。
圖5圖示根據本案的某些態樣的使用通用處理器來設計神經網路的示例實現。
圖6圖示根據本案的某些態樣的設計其中記憶體可以與個體分散式處理單元對接的神經網路的示例實現。
圖7圖示根據本案的某些態樣的基於分散式記憶體和分散式處理單元來設計神經網路的示例實現。
圖8圖示根據本案的某些態樣的神經網路的示例實現。
圖9是圖示根據本案的一態樣的反向傳播的方塊圖。
以下結合附圖闡述的詳細描述意欲作為各種配置的描述，而無意表示可實踐本文中所描述的概念的僅有的配置。本詳細描述包括具體細節以便提供對各種概念的透徹理解。然而，對於本領域技藝人士將顯而易見的是，沒有該等具體細節亦可實踐該等概念。在一些情況中，以方塊圖形式示出眾所周知的結構和元件以避免湮沒此類概念。
基於本教導，本領域技藝人士應領會，本案的範圍意欲覆蓋本案的任何態樣，不論其是與本案的任何其他態樣相獨立地還是組合地實現的。例如，可以使用所闡述的任何數目的態樣來實現裝置或實踐方法。另外，本案的範圍意欲覆蓋使用作為所闡述的本案的各個態樣的補充或者與之不同 的其他結構、功能，或者結構及功能來實踐的此類裝置或方法。應當理解，所揭露的本案的任何態樣可由請求項的一或多個元素來實施。
措辭「示例性」在本文中用於表示「用作示例、實例或圖示」。本文中描述為「示例性」的任何態樣不必被解釋為優於或勝過其他態樣。
儘管本文描述了特定態樣，但該等態樣的眾多變體和置換落在本案的範圍之內。儘管提到了優選態樣的一些益處和優點，但本案的範圍並非意欲被限定於特定益處、用途或目標。相反，本案的各態樣意欲能寬泛地應用於不同的技術、系統配置、網路和協定，其中一些作為示例在附圖以及以下對優選態樣的描述中圖示。詳細描述和附圖僅僅說明本案而非限定本案，本案的範圍由所附請求項及其等效技術方案來定義。
示例神經系統、訓練及操作
圖1圖示根據本案的某些態樣的具有多級神經元的示例人工神經系統100。神經系統100可具有神經元級102，該神經元級102經由突觸連接網路104(亦即，前饋連接)來連接到另一神經元級106。為簡單起見，圖1中僅圖示了兩級神經元，儘管神經系統中可存在更少或更多級神經元。應注意，一些神經元可經由側向連接來連接至同層中的其他神經元。此外，一些神經元可經由回饋連接來後向連接至先前層中的神經元。
如圖1所圖示的，級102中的每一個神經元可以接 收可由前級的神經元(未在圖1中示出)產生的輸入信號108。輸入信號108可表示級102的神經元的輸入電流。該電流可在神經元膜上累積以對膜電位進行充電。當膜電位達到其閾值時，該神經元可激發並產生輸出尖峰，該輸出尖峰將被傳遞到下一級神經元(例如，級106)。在某些模型化辦法中，神經元可以連續地向下一級神經元傳遞信號。該信號通常是膜電位的函數。此類行為可在硬體及/或軟體(包括類比和數位實現，諸如以下彼等實現)中進行模擬或模仿。
在生物學神經元中，在神經元激發時產生的輸出尖峰被稱為動作電位。該電信號是相對迅速、瞬態的神經衝激，其具有約為100mV的振幅和約為1ms的歷時。在具有一系列連通的神經元(例如，尖峰從圖1中的一級神經元傳遞至另一級神經元)的神經系統的特定實施例中，每個動作電位皆具有基本上相同的振幅和歷時，並且因此該信號中的資訊可僅由尖峰的頻率和數目，或尖峰的時間來表示，而不由振幅來表示。動作電位所攜帶的資訊可由尖峰、發放了尖峰的神經元、以及該尖峰相對於一個或數個其他尖峰的時間來決定。尖峰的重要性可由向各神經元之間的連接所應用的權重來決定，如以下所解釋的。
尖峰從一級神經元向另一級神經元的傳遞可經由突觸連接(或簡稱「突觸」)網路104來達成，如圖1中所圖示的。相對於突觸104，級102的神經元可被視為突觸前神經元，而級106的神經元可被視為突觸後神經元。突觸104可接收來自級102的神經元的輸出信號(亦即，尖峰)，並根 據可調節突觸權重、...、來按比例縮放彼等信號，其中P是級102的神經元與級106的神經元之間的突觸連接的總數，並且i是神經元級的指示符。在圖1的實例中，i表示神經元級102並且i+1表示神經元級106。此外，經按比例縮放的信號可被組合以作為級106中每個神經元的輸入信號。級106之每一者神經元可基於對應的組合輸入信號來產生輸出尖峰110。可使用另一突觸連接網路(圖1中未圖示)將該等輸出尖峰110傳遞到另一級神經元。
生物學突觸可以調解突觸後神經元中的興奮性或抑制性(超級化)動作，並且亦可用於放大神經元信號。興奮性信號使膜電位去極化(亦即，相對於靜息電位增大膜電位)。若在某個時間段內接收到足夠的興奮性信號以使膜電位去極化到高於閾值，則在突觸後神經元中發生動作電位。相反，抑制性信號一般使膜電位超極化(亦即，降低膜電位)。抑制性信號若足夠強則可抵消掉興奮性信號之和並阻止膜電位到達閾值。除了抵消掉突觸興奮以外，突觸抑制亦可對自發活躍神經元施加強力的控制。自發活躍神經元是指在沒有進一步輸入的情況下(例如，由於其動態或回饋而)發放尖峰的神經元。藉由壓制該等神經元中的動作電位的自發產生，突觸抑制可對神經元中的激發模式進行定形，這一般被稱為雕刻。取決於期望的行為，各種突觸104可充當興奮性或抑制性突觸的任何組合。
神經系統100可由通用處理器、數位訊號處理器(DSP)、特殊應用積體電路(ASIC)、現場可程式化閘陣列 (FPGA)或其他可程式化邏輯裝置(PLD)、個別閘門或電晶體邏輯、個別的硬體元件、由處理器執行的軟體模組，或其任何組合來模擬。神經系統100可用在大範圍的應用中，諸如圖像和模式辨識、機器學習、電機控制，及類似應用等。神經系統100中的每一神經元可被實現為神經元電路。被充電至發起輸出尖峰的閾值的神經元膜可被實現為例如對流經其的電流進行積分的電容器。
在一態樣中，電容器作為神經元電路的電流積分裝置可被除去，並且可使用較小的憶阻器元件來替代。此種辦法可應用於神經元電路中，以及其中大容量電容器被用作電流積分器的各種其他應用中。另外，每個突觸104可基於憶阻器元件來實現，其中突觸權重改變可與憶阻器電阻的變化有關。使用奈米特徵尺寸的憶阻器，可顯著地減小神經元電路和突觸的面積，這可使得實現大規模神經系統硬體實現更為切實可行。
對神經系統100進行模擬的神經處理器的功能可取決於突觸連接的權重，該等權重可控制神經元之間的連接的強度。突觸權重可儲存在非揮發性記憶體中以在掉電之後保持該處理器的功能。在一態樣中，突觸權重記憶體可實現在與主神經處理器晶片分開的外部晶片上。突觸權重記憶體可與神經處理器晶片分開地封裝成可更換的儲存卡。這可向神經處理器提供多種多樣的功能，其中特定功能可基於當前附連至神經處理器的儲存卡中所儲存的突觸權重。
圖2圖示根據本案的某些態樣的計算網路(例如， 神經系統或神經網路)的處理單元(例如，神經元或神經元電路)202的示例性示圖200。例如，神經元202可對應於來自圖1的級102和106的任何神經元。神經元202可接收多個輸入信號2041-204N，該等輸入信號可以是該神經系統外部的信號，或是由同一神經系統的其他神經元所產生的信號，或這兩者。輸入信號可以是電流、電導、電壓、實數值的及/或複數值的。輸入信號可包括具有定點或浮點表示的數值。可經由突觸連接將該等輸入信號遞送到神經元202，突觸連接根據可調節突觸權重2061-206N(W1-WN)對該等信號進行按比例縮放，其中N可以是神經元202的輸入連接總數。
神經元202可組合該等經按比例縮放的輸入信號，並且使用組合的經按比例縮放的輸入來產生輸出信號208(亦即，信號Y)。輸出信號208可以是電流、電導、電壓、實數值的及/或複數值的。輸出信號可以是具有定點或浮點表示的數值。隨後該輸出信號208可作為輸入信號傳遞至同一神經系統的其他神經元，或作為輸入信號傳遞至同一神經元202，或作為該神經系統的輸出來傳遞。
處理單元(神經元)202可由電路來模擬，並且其輸入和輸出連接可由具有突觸電路的電連接來模擬。處理單元202及其輸入和輸出連接亦可由軟體代碼來模擬。處理單元202亦可由電路來模擬，而其輸入和輸出連接可由軟體代碼來模擬。在一態樣中，計算網路中的處理單元202可以是類比電路。在另一態樣中，處理單元202可以是數位電路。在又一態樣中，處理單元202可以是具有類比和數位元件兩 者的混合信號電路。計算網路可包括任何前述形式的處理單元。使用此種處理單元的計算網路(神經系統或神經網路)可用在大範圍的應用中，諸如圖像和模式辨識、機器學習、電機控制，及類似應用等。
在神經網路的訓練過程期間，突觸權重(例如，來自圖1的權重、...、及/或來自圖2的權重2061-206N)可用隨機值來初始化並根據學習規則而被增大或減小。本領域技藝人士將領會，學習規則的實例包括但不限於尖峰時序依賴可塑性(STDP)學習規則、Hebb規則、Oja規則、Bienenstock-Copper-Munro(BCM)規則等。在某些態樣中，該等權重可穩定或收斂至兩個值(亦即，權重的雙峰分佈)之一。該效應可被用於減少每個突觸權重的位數、提高從/向儲存突觸權重的記憶體讀取和寫入的速度、以及降低突觸記憶體的功率及/或處理器消耗。
突觸類型
在神經網路的硬體和軟體模型中，突觸相關功能的處理可基於突觸類型。突觸類型可以是非可塑突觸(權重和延遲沒有改變)、可塑突觸(權重可改變)、結構化延遲可塑突觸(權重和延遲可改變)、全可塑突觸(權重、延遲和連通性可改變)、以及基於此的變型(例如，延遲可改變，但權重或連通性沒有改變)。多種類型的優點在於處理可以被細分。例如，非可塑突觸不會使用待執行的可塑性功能(或等待此類功能完成)。類似地，延遲和權重可塑性可被細分成可一起或分開地、順序地或並行地運作的操作。不同類 型的突觸對於適用的每一種不同的可塑性類型可具有不同的查找資料表或公式以及參數。因此，該等方法將針對該突觸的類型來存取相關的表、公式或參數。
亦進一步牽涉到以下事實：尖峰時序依賴型結構化可塑性可獨立於突觸可塑性地來執行。結構化可塑性即使在權重幅值沒有改變的情況下(例如，若權重已達最小或最大值，或者其由於某種其他原因而不被改變)亦可被執行，因為結構化可塑性(亦即，延遲改變的量)可以是前-後尖峰時間差的直接函數。或者，結構化可塑性可被設為權重改變量的函數或者可基於與權重或權重改變的界限有關的條件來設定。例如，突觸延遲可僅在權重改變發生時或者在權重到達0的情況下才改變，但在該等權重為最大值時則不改變。然而，具有獨立函數以使得該等程序能被並行化從而減少記憶體存取的次數和交疊可能是有利的。
突觸可塑性的決定
神經元可塑性(或簡稱「可塑性」)是大腦中的神經元和神經網路回應於新的資訊、感官刺激、發展、損壞，或機能障礙而改變其突觸連接和行為的能力。可塑性對於生物學中的學習和記憶、以及對於計算神經元科學和神經網路是重要的。已經研究了各種形式的可塑性，諸如突觸可塑性(例如，根據赫佈理論)、尖峰時序依賴可塑性(STDP)、非突觸可塑性、活動性依賴可塑性、結構化可塑性和自身穩態可塑性。
STDP是調節神經元之間的突觸連接的強度的學習 程序。連接強度是基於特定神經元的輸出與收到輸入尖峰(亦即，動作電位)的相對時序來調節的。在STDP程序下，若至某個神經元的輸入尖峰平均而言傾向於緊挨在該神經元的輸出尖峰之前發生，則可發生長期增強(LTP)。於是使得該特定輸入在一定程度上更強。另一方面，若輸入尖峰平均而言傾向於緊接在輸出尖峰之後發生，則可發生長期抑壓(LTD)。於是使得該特定輸入在一定程度上更弱，並由此得名「尖峰時序依賴可塑性」。因此，使得可能是突觸後神經元興奮原因的輸入甚至在將來作出貢獻的可能性更大，而使得不是突觸後尖峰的原因的輸入在將來作出貢獻的可能性更小。該程序繼續，直至初始連接集合的子集保留，而所有其他連接的影響減小至無關緊要的水平。
由於神經元一般在其許多輸入皆在一短時段內發生(亦即，累積性足以引起輸出)時產生輸出尖峰，因此通常保留下來的輸入子集包括傾向於在時間上相關的彼等輸入。另外，由於在輸出尖峰之前發生的輸入被加強，因此提供對相關性的最早充分累積性指示的彼等輸入將最終變成至該神經元的最後輸入。
STDP學習規則可作為突觸前神經元的尖峰時間t pre 與突觸後神經元的尖峰時間t post 之間的時間差(亦即，t=t post -t pre )的函數來有效地適配將該突觸前神經元連接到該突觸後神經元的突觸的突觸權重。STDP的典型公式化是若該時間差為正(突觸前神經元在突觸後神經元之前激發)則增大突觸權重(亦即，增強該突觸)，以及若該時間差為負(突觸後神 經元在突觸前神經元之前激發)則減小突觸權重(亦即，抑壓該突觸)。
在STDP程序中，突觸權重隨時間推移的改變可通常使用指數式衰退來達成，如由下式提供的： 其中k +和分別是針對正和負時間差的時間常數，a +和a -是對應的比例縮放幅值，並且μ是可應用於正時間差及/或負時間差的偏移。
圖3圖示了根據STDP，突觸權重作為突觸前(pre)和突觸後(post)尖峰的相對時序的函數而改變的示例性示圖300。若突觸前神經元在突觸後神經元之前激發，則對應的突觸權重可被增大，如曲線圖300的部分302中所圖示的。該權重增大可被稱為該突觸的LTP。從曲線圖部分302可觀察到，LTP的量可作為突觸前和突觸後尖峰時間之差的函數而大致呈指數式地下降。相反的激發次序可減小突觸權重，如曲線圖300的部分304中所圖示的，從而導致該突觸的LTD。
如圖3中的曲線圖300中所圖示的，可向STDP曲線圖的LTP(原因性)部分302應用負偏移μ。x軸的交叉點306(y=0)可被配置成與最大時間滯後重合以考慮到來自層i-1的各原因性輸入的相關性。在基於訊框的輸入(亦即，呈特定歷時的包括尖峰或脈衝的訊框的形式的輸入)的情形中，可計算偏移值μ以反映訊框邊界。該訊框中的第一輸入尖峰 (脈衝)可被視為要麼如直接由突觸後電位所模型化地隨時間衰退，要麼在對神經狀態的影響的意義上隨時間衰退。若該訊框中的第二輸入尖峰(脈衝)被視為與特定的時間訊框相關或有關，則該訊框之前和之後的有關時間可藉由使STDP曲線的一或多個部分偏移以使得該等有關時間中的值可以不同(例如，對於大於一個訊框為負，而對於小於一個訊框為正)來在該時間訊框邊界處被分開並在可塑性意義上被不同地對待。例如，負偏移μ可被設為偏移LTP以使得曲線實際上在大於訊框時間的pre-post時間處變得低於零並且其由此為LTD而非LTP的一部分。
神經元模型及操作
存在一些用於設計有用的尖峰發放神經元模型的一般原理。良好的神經元模型在以下兩個計算態相(regime)方面可具有豐富的潛在行為：重合性偵測和功能計算。此外，良好的神經元模型應當具有允許時間編碼的兩個要素：輸入的抵達時間影響輸出時間，以及重合性偵測能具有窄時間窗。最後，為了在計算上是有吸引力的，良好的神經元模型在連續時間上可具有封閉形式解，並且具有穩定的行為，包括在靠近吸引子和鞍點之處。換言之，有用的神經元模型是可實踐且可被用於模型化豐富的、現實的且生物學一致的行為並且可被用於對神經電路進行工程設計和反向工程設計兩者的神經元模型。
神經元模型可取決於事件，諸如輸入抵達、輸出尖峰或其他事件，無論該等事件是內部的還是外部的。為了達 成豐富的行為庫，能展現複雜行為的狀態機可能是期望的。若事件本身的發生在撇開輸入貢獻(若有)的情況下能影響狀態機並約束該事件之後的動態，則該系統的將來狀態並非僅是狀態和輸入的函數，而是狀態、事件和輸入的函數。
在一態樣中，神經元n可被模型化為尖峰帶洩漏積分激發神經元，其膜電壓v n (t)由以下動態來支配： 其中α和β是參數，w m,n 是將突觸前神經元m連接至突觸後神經元n的突觸的突觸權重，以及y m (t)是神經元m的尖峰發放輸出，其可根據△t m,n 被延遲達樹突或軸突延遲才抵達神經元n的胞體。
應注意，從建立了對突觸後神經元的充分輸入的時間直至該突觸後神經元實際上激發的時間存在延遲。在動態尖峰神經元模型(諸如Izhikevich簡單模型)中，若在去極化閾值v t 與峰值尖峰電壓v peak 之間有差量，則可引發時間延遲。例如，在該簡單模型中，神經元胞體動態可由關於電壓和恢復的微分方程對來支配，即：
其中v是膜電位，u是膜恢復變數，k是描述膜電位v的時間尺度的參數，a是描述恢復變數u的時間尺度的參數，b是描述恢復變數u對膜電位v的閾下波動的敏感度的參數，v r 是膜靜息電位，I是突觸電流，以及C是膜的電容。根據該模型，神 經元被定義為在v>v peak 時發放尖峰。
Hunzinger Cold模型
Hunzinger Cold神經元模型是能再現豐富多樣的各種神經行為的最小雙態相尖峰發放線性動態模型。該模型的一維或二維線性動態可具有兩個態相，其中時間常數(以及耦合)可取決於態相。在閾下態相中，時間常數(按照慣例為負)表示洩漏通道動態，其一般作用於以生物學一致的線性方式使細胞返回到靜息。閾上態相中的時間常數(按照慣例為正)反映抗洩漏通道動態，其一般驅動細胞發放尖峰，而同時在尖峰產生中引發等待時間。
如圖4中所圖示的，該模型400的動態可被劃分成兩個(或更多個)態相。該等態相可被稱為負態相402(亦可互換地稱為帶洩漏積分激發(LIF)態相，勿與LIF神經元模型混淆)以及正態相404(亦可互換地稱為抗洩漏積分激發(ALIF)態相，勿與ALIF神經元模型混淆)。在負態相402中，狀態在將來事件的時間趨向於靜息(v -)。在該負態相中，該模型一般展現出時間輸入偵測性質及其他閾下行為。在正態相404中，狀態趨向於尖峰發放事件(v s )。在該正態相中，該模型展現出計算性質，諸如取決於後續輸入事件而引發發放尖峰的等待時間。在事件方面對動態進行公式化以及將動態分成這兩個態相是該模型的基礎特性。
線性雙態相二維動態(對於狀態v和u)可按照慣例定義為：
其中q ρ 和r是用於耦合的線性變換變數。
符號ρ在本文中用於標示動態態相，在論述或表達具體態相的關係時，按照慣例對於負態相和正態相分別用符號「-」或「+」來替換符號ρ。
模型狀態由膜電位(電壓)v和恢復電流u來定義。在基本形式中，態相在本質上是由模型狀態來決定的。該精確和通用的定義存在一些細微卻重要的態樣，但目前考慮該模型在電壓v高於閾值(v +)的情況下處於正態相404中，否則處於負態相402中。
態相依賴型時間常數包括負態相時間常數τ -和正態相時間常數τ +。恢復電流時間常數τ u 通常是與態相無關的。出於方便起見，負態相時間常數τ -通常被指定為反映衰退的負量，從而用於電壓演變的相同運算式可用於正態相，在正態相中指數和τ +將一般為正，τ u 亦如此。
這兩個狀態元素的動態可在發生事件之際藉由使狀態偏離其零傾線(null-cline)的變換來耦合，其中變換變數為：q ρ =-τ ρ βu-v ρ (7)
r=δ(v+ε) (8)其中δ、ε、β和v -、v +是參數。v ρ 的兩個值是這兩個態相的參考電壓的基數。參數v -是負態相的基電壓，並且膜電位在負態相中一般將朝向v -衰退。參數v +是正態相的基電壓，並且膜電位在正態相中一般將趨向於背離v +。
v和u的零傾線分別由變換變數q ρ 和r的負數提供。參數δ是控制u零傾線的斜率的縮放因數。參數ε通常被設為等於-v -。參數β是控制這兩個態相中的v零傾線的斜率的電阻值。τ ρ 時間常數參數不僅控制指數式衰退，亦單獨地控制每個態相中的零傾線斜率。
該模型可被定義為在電壓v達到值v S 時發放尖峰。隨後，狀態可在發生重置事件(其可以與尖峰事件完全相同)之際被重置：
u=u+△u (10)其中和△u是參數。重置電壓通常被設為v -。
依照暫態耦合的原理，封閉形式解不僅對於狀態是可能的(且具有單個指數項)，而且對於到達特定狀態的時間亦是可能的。封閉形式狀態解為：
因此，模型狀態可僅在發生事件之際被更新，諸如在輸入(突觸前尖峰)或輸出(突觸後尖峰)之際被更新。亦可在任何特定的時間(無論是否有輸入或輸出)執行操作。
而且，依照暫態耦合原理，突觸後尖峰的時間可被預計，因此到達特定狀態的時間可提前被決定而無需反覆運算技術或數值方法(例如，歐拉數值方法)。給定了先前電 壓狀態v 0，直至到達電壓狀態v f 之前的時間延遲由下式提供：
若尖峰被定義為發生在電壓狀態v到達v S 的時間，則從電壓處於給定狀態v的時間起量測的直至發生尖峰前的時間量或即相對延遲的封閉形式解為： 其中通常被設為參數v +，但其他變型可以是可能的。
模型動態的以上定義取決於該模型是在正態相還是負態相中。如所提及的，耦合和態相ρ可基於事件來計算。出於狀態傳播的目的，態相和耦合(變換)變數可基於在上一(先前)事件的時間的狀態來定義。出於隨後預計尖峰輸出時間的目的，態相和耦合變數可基於在下一(當前)事件的時間的狀態來定義。
存在對該Cold模型、以及在時間上執行模擬、模仿，或模型化的若干可能實現。這包括例如事件-更新、步點-事件更新、以及步點-更新模式。事件更新是其中基於事件或「事件更新」(在特定時刻)來更新狀態的更新。步點更新是以間隔(例如，1ms)來更新模型的更新。這不一定利用反覆運算方法或數值方法。藉由僅在事件發生於步點處或步點間的情況下才更新模型或即經由「步點-事件」更新，基於事件的實現以有限的時間解析度在基於步點的模擬器中實現亦是可能的。
至神經網路的輸入可來自各種源。例如，輸入可以是在特定的時間段期間發生的事件。此外，輸入可以是所定義空間中的三維(3-D)物件的二維(2-D)表示。輸出事件或尖峰亦可以是在特定的時間段期間的事件。例如，在上述2-D/3-D實例中，輸出事件可以是所定義空間中的3-D物件的第三座標。感測器(諸如位址事件表示相機)可供應輸入事件。
COLD神經元尖峰時序反向傳播
本案的一態樣涉及使用反向傳播來訓練多層尖峰神經網路。另外，定義某些試探法以解決其中梯度無定義(例如，神經元不激發或激發太弱)的情形。相應地，使用反向傳播結合所描述的試探法允許計算包括其中梯度無定義的區域的神經網路中的權重改變，並由此提供在訓練神經網路方面的增強。
在本案的一態樣中，多層尖峰神經網路使用帶有反向傳播的1-D計算高效型線性二維(COLD)神經元來執行分類和回歸任務。可對本案使用其他神經元模型，諸如LIF模型、ALIF模型、指數型積分激發模型、Hodgkin-Huxley模型、FitzHugh-Nagumo模型、Morris-Lecar模型、Hindmarsh-Rose模型，及/或其他尖峰發放或非尖峰發放神經元模型。該等模型的集合可在本文被稱為「基於映射的」模型。例如，基於映射的更新可以基於差分方程、微分方程、查找資料表、狀態機更新，或其他辦法。
當在尖峰神經網路中使用反向傳播時，存在誤差梯 度可能無定義或為0的區域。由於該等誤差，許多模型避免反向傳播技術。本案提供了用於漸近地逼近誤差梯度的反向傳播的局部極小值的辦法。
在本案的一態樣中，對一維COLD(模型)神經元使用多層梯度反向傳播。對於COLD神經元模型的某些部分，在梯度未被良好定義之處，試探法被納入到反向傳播辦法中。該等試探法包括神經元針對任何訓練情形皆不激發或激發太弱、膜電壓電位太強從而造成誤差梯度為0、以及計及COLD模型中可能存在的較寬的誤差梯度範圍的情形。由於COLD模型在LIF和ALIF區域之間具有不連續性，因此本案亦提供了用於解決此種梯度不連續性的方法。
圖4B圖示根據本案的一態樣的尖峰時序圖。時序圖406圖示了第一層神經元408和第二層神經元410。第一層408充當至第二層410的輸入。當第一層408中的神經元412-420激發時，第二層410中的神經元422基於從神經元412-420接收到的輸入而激發。第一層408和第二層410可以是神經網路中僅有的兩層，或者可以是神經網路中的任何兩個其他連貫層。如此，引述第二層410的論述亦可適用於第一層408，反之亦然。此外，第一層408和第二層410兩者可以是本案的神經網路中的隱藏層。
由於神經網路可以是因果的(亦即，該神經網路以時間相關方式工作，其中第二層410中的輸出只能取決於來自第一層408的先前輸入)，因此神經元422的輸出只能取決於從神經元412、414和416接收到的輸入。
此外，神經元422在時間t=τ的輸出可能不是在期望輸出時間。若期望輸出時間是在時間t=，示為期望輸出時間424(其可被稱為目標輸出時間)，則神經元422的輸出在時間上朝期望輸出時間424移動。此延遲可藉由增大指派給藉以接收來自神經元412-416的輸入的突觸的權重，或藉由在時間上將來自神經元412-416的輸入移位來實現。此時間移位及/或加權由箭頭426-430指示。此種對神經元412-416的輸入的移動及/或對與神經元412-416的輸入相關聯的權重的改變被示為效果432，其如由箭頭434所指示地使神經元422的輸出移動。
隨著神經元422的輸出朝期望輸出時間424移動，來自神經元418及/或420的附加輸入可能被反映在神經元422的輸出中。此外，隨著神經元422的輸出在時間上朝期望輸出時間424移動，神經元422的輸出的移動可能不是線性的，可能移到超過期望輸出時間424，或者可能在某個位置是無定義的，因為神經元412-420的輸出的權重及/或時間被改變了。本案提供了用於控制神經元422的輸出朝期望輸出時間424移動的方法。
本案的第一態樣提供了用於在神經元422完全不激發或者激發太弱時修改神經元422的輸出的方法。在這一態樣中，與神經元412-416的輸出相關聯的權重可被改變常數值、可變值，或隨機值，並觀察神經元回應的輸出。隨後基於神經元422的輸出時序的改變量來調節權重。根據時序圖406，神經元412-416的輸出的權重可被增大或減小以使神經 元422的輸出移動。此外，由於第一層408可能正從神經網路中的另一層接收輸入，因此神經元412-416的輸出亦可能在時間上被移動，從而影響神經元422的輸出的輸出時間。
亦將存在改變神經元412-416的輸出的權重及/或時間並不影響神經元422的輸出的時間的情況。這是膜電壓電位太強從而造成誤差梯度為0的徵兆。在本案的一態樣中，神經元412-416的輸出的權重可被改變一常數(其可為固定常數、可變常數，或隨機常數)，並觀察神經元422的輸出時序的改變。神經元412-416的輸出可被減小，以增大神經元422的輸出對來自神經元412-416的輸入的靈敏度。
在本案的另一態樣中，可決定膜電壓離峰值電壓的距離，並且該常數被用於改變神經元412-416的輸出的權重。神經元412-416的輸出的權重可作為神經元412-416的輸出與神經元422的輸出之間的激發時間距離的函數來被改變。在本案的另一態樣中，常數(其可被稱為壁壘懲罰函數)可被添加至用於指派給神經元412-416的輸出的權重的梯度計算。
該神經網路亦可對一個基於映射的模型計及與另一個模型相比而言更寬的梯度範圍。例如，COLD模型可具有比人工神經網路(ANN)網路更寬的誤差梯度範圍。在有更寬誤差梯度的情況下，誤差梯度上的較小改變可能不會可被感知地移動神經元422的輸出時序，或者可能將神經元422的輸出時序移動太多。如此，此類模型的學習速率可能非常慢或從來不具有局部極小值。本案亦提供了用於納入較寬梯 度範圍而同時維持神經網路的模型的合理學習速率的方法。
若誤差梯度高於閾值(例如，0.5)，則誤差梯度權重上的常數改變可能不會漸近地逼近期望輸出時間424。在梯度誤差值超過閾值時對梯度進行正規化將提供對期望輸出時間424的更平滑逼近。此外，使大於閾值的某些輸出的權重飽和(最大化)亦可更快速地使神經元422的輸出朝期望輸出時間424移動。
由於COLD模型集成了帶洩漏積分激發/抗洩漏積分激發(LIF/ALIF)模型的特徵，因此本案提供了用於處置該等模型之間的邊界處的不連續性/無定義梯度的方法。本案亦可例如就像不存在或不曾存在不連續性一般來計算誤差梯度。此外，本案可在不連續處附近使用平滑變化的近似，及/或使用條件式梯度，其中計算出的梯度是基於誤差偵測的。
反向傳播中用於COLD模型的試探法
Cold梯度具有較大的值為0的區域和在v+處的臨界點(亦即，COLD模型中神經元動態發生改變時的閾值)。在COLD模型的LIF/ALIF部分之間的該等區域是梯度無定義/無限之處(例如，神經元動態阻止神經元激發或建立在閾值附近或在錯誤時間激發的神經元(「弱」激發神經元))。該等電位梯度可能導致反向傳播變得不能提供決定恰當權重的有用辦法，或者可能阻止反向傳播漸近地減少梯度誤差。
相應地，使用反向傳播結合根據本案一態樣的試探法允許計算神經網路中的權重改變。權重(突觸加權)可包括其中梯度無定義的區域並由此提供在訓練神經網路方面的 增強。本案亦提供了使用帶有反向傳播的一維(1-D)計算高效型線性二維(COLD)神經元來訓練多層尖峰神經網路以執行分類和回歸任務。本案亦提供了用於在梯度無定義或為0、神經元動態具有不連續性，及/或膜電壓太強的尖峰神經網路中執行反向傳播的解決方案。
COLD模型反向傳播可在梯度為非零且有定義時使用「梯度下降」。存在描述可影響本案的反向傳播的事件的若干試探法。用於此類無定義/0梯度的試探法可按任何次序來處理。在本案的一態樣中，可按特定次序(諸如本文提供的次序)來處理試探法。
最初，膜電壓電位(突觸權重)可能太弱。若沒有輸入神經元正在發放尖峰，則輸出神經元不可能發放尖峰。在此種情形中，輸入神經元梯度被設為0以避免作出對一層的權重改變--在不存在作為發生彼等權重改變的基礎的資訊時。可決定較低層權重改變，從而最終輸入神經元將基於向彼等層應用規則而開始激發。由此，初始神經元梯度設定如下：△W ij =0 (15)
接下來，若輸出神經元不發放尖峰，則這被稱為「弱尖峰發放」情形，並且輸入神經元梯度可如下被設為預設(default)，或隨機量：△W ij =△default (16)
若輸出神經元完全不發放尖峰，則梯度可能是不存在的，且所有權重應被增加較小量。權重可被增加與 vplus-max n ν np 成比例的量，因為這是可為了再次啟動梯度而將膜電壓增大的量。
在本案的一態樣中，可僅針對具有輸入的彼等突觸設定預設或隨機梯度值，或者可依須求為所有突觸設定預設或隨機梯度值。
接下來，隱藏神經元可在晚於tp和(分別為目標輸出尖峰時間和最大目標輸出尖峰時間)的時間發放尖峰，這亦被認為是「弱激發」神經元狀況。在此類情形中，隱藏神經元梯度及/或輸入神經元梯度亦可被設為預設或隨機值。
接下來，考慮膜電位太強的狀況。對於此類狀況，激發神經元的突觸權重可被減小固定或可變常數。可變常數可按若干方式來決定。在一個態樣中，該可變常數可由膜電壓與峰值電壓之間的距離來決定。在另一態樣中，該可變常數可作為激發時間之間的距離的函數來決定。
由於抵達尖峰和特定神經元的尖峰發放的時序，會發生與突觸權重有關的其他狀況。若神經元在輸入尖峰時間發放尖峰，則輸出神經元不可能恰當地將輸入神經元的權重歸因於與來自該輸出神經元的尖峰有關。此類狀況被認為是突觸權重「太強」，且可被重新定義如下： 其中VNp是神經元發放尖峰時的膜電位，vpeak是用於產生尖峰的膜電位，△default是被選取用於向該梯度計算和向其他梯度計算提供相對加權的參數，tp是神經元發放了尖峰的時間，thi是第i個輸入的輸入尖峰時間，以及τ+是cold神經元參數。
若最後一個尖峰導致輸出神經元首次激發(，從而)，則梯度是不存在的。在此種情形中，每個突觸權重可被減小較小量。權重可被減小與成比例的量，因為這是可為了使梯度再次活躍而將最終膜電壓減小的量。
主要的引起試探法的問題可能是輸出太強，這導致0梯度和減小所有權重的試探法。可添加壁壘正則化函數，從而可針對輸出太強來定義梯度且梯度可被反向傳播並與過衝成比例。
由此，具有輸入的每個突觸的權重各自被評估以恰當地決定每個突觸/輸入神經元的權重。
當神經元在尖峰抵達時具有在LIF/ALIF動態閾值電壓(v+)附近的膜電壓時，本案可在忽略此種在動態上的不連續性的情況下計算誤差梯度。在另一態樣中，可向LIF/ALIF閾值電壓附近的梯度計算添加壁壘懲罰函數。
在本案的此類態樣中，一旦已針對神經網路評估和窮盡了該等試探法，則針對每個突觸存在梯度且無定義/無限的梯度狀況已在COLD模型的意義上作了定義。如此，本案修改了對均方誤差的減小，並且提供了關於輸出尖峰的原因的一些初始逼近(例如，假設)。
本案亦可使梯度正規化，並隨後在朝期望輸出解的給定方向上應用該等梯度。然而，這可能不會減小神經網路的學習速率並且使得難以收斂至局部極小值，因為梯度變小了。越小的梯度將隨後受到越來越小的正規化，這將增大學 習時間。
為了克服此問題，本案可將大於閾值，或具有較大幅值或元素的梯度正規化，或者可限制在較大方向上的梯度權重更新，從而減小或甚至最小化正規化的漸進問題。
此外，本案亦使用S形函數來提供從LIF到ALIF區域的平滑轉變。
1-D COLD模型中用於反向傳播的數學
I-D COLD模型遵循以下形式：
若只存在△輸入電流，亦即，
則閉式事件解為如下： 其中ν j+1是在具有權重w j+1的j+1尖峰抵達之後的電壓。
為了使期望誤差函數最小化(其中t p 是實 際輸出尖峰時間且是目標輸出尖峰時間)，權重w ij 可被最佳化。可在ALIF動態致使輸出神經元首次激發時將用於梯度下 降()的梯度計算為： 其中 且
對於隱藏層， 其中 且
這導致將誤差函數從： 修訂為式(28)： 其中ν o (t p )是在尖峰時間t p 處的輸出神經元膜電壓，且因此(ν o (t p )-ν peak )2是其超過尖峰發放閾值ν peak 多少的平方。若在時間t N 的最後一個抵達的輸入尖峰導致了輸出神經元膜電壓低於ν peak ，由此ALIF動態導致了尖峰，則ν o (t p )=ν peak 且誤差項為0。否則，若最後一個尖峰導致了其超過閾值(這在原始誤差函數下將導致誤差梯度為0，因為較小權重改變一般不會影響尖峰時間)，則壁壘將會向誤差添加量ψ o (ν o (t p )-ν peak )2。
類似地，至隱藏神經元的輸入的梯度在沒有壁壘的情況下將為0，因此項為鼓勵隱藏神經元不要具有太強輸出的壁壘懲罰。
藉由用壁壘正則化項來重新定義誤差函數，反向傳播演算法可被重新推導並且太強輸出試探法現在是反向傳播的一部分。
反向傳播計算如下。對於輸出層，第一項 的梯度與式(28)中相同，且第三項(其基於隱藏節點尖峰時間)不是隱藏至輸出權重w np 的函數，且因此其梯度為0。這留下中間項被計算為：
若t p ≠t N (最後尖峰時間)，則ν o (t p )=ν peak 且 。
否則： 其在式(23)中使用鏈式法則被計算為：
因此，定義：
且在式(28)的表示中，，且： 輸出層壁壘誤差梯度為：
對於隱藏層，誤差梯度將具有三部分：來自前 兩項的反向傳播誤差和來自第三項的誤差。來自第三項的誤差將為以與針對輸出層相同的方式計算的zmn。第一項的反向傳播與式(23)中相同。第二項的反向傳播被計算為： 使用與來自式(28)相同的技術和定義：
具有壁壘的輸出層反向傳播梯度則由下式提供： 其中 且 且
具有壁壘的隱藏層梯度為： 其中 且 且
本案尋求減小或甚至最小化均方誤差： 其中是在輸入序列i之後的首個輸出尖峰時間，且是基於序列i的類標記的期望尖峰時間。
本案尋求藉由改進或(若可能)最佳化權重w ij 來使 期望誤差函數最小化，其中t p 是實際輸出尖峰時間 且是目標輸出尖峰時間。對於此推導，大於最後輸入尖峰 時間。這可能不是必需的，但的確去除了來自導致輸出尖峰時間的傳入尖峰的梯度不連續性。
輸出層
為了執行梯度下降：
反向傳播梯度可定義ALIF區域「漂移」導致輸出尖峰(若期望)。「漂移」意味著ALIF神經元動態導致神經元在非尖峰抵達時發放尖峰，即VNp=vpeak。
對於梯度下降()，經由如下決定(誤差 函數對從隱藏節點n至輸出節點p的權重的偏導)來計算輸出層： 其中
如同在其他反向傳播辦法中一樣，y np 項可在前向輪次中計算，而δ p 項可在反向輪次中計算。
輸出層δ p 被計算為：
遵循類似辦法，在尖峰抵達時間上使用鏈式法則將y np 項計算為：
其中是剛好在輸出神經元在時間t p 處發放尖峰之前的最後一個尖峰抵達之後的膜電位。 給定Cold LIF/ALIF動態，對於，神經元應當處於ALIF態相，因為該神經元在沒有進一步尖峰抵達的情況下發放尖峰。因此可藉由設定ρ=+、、ν j+1=V peak 、、t j =t p 和w j+1=0並求解t p (w j+1=0)來將t p 計算為的函數。該等條件模擬了尖峰沒有在神經元激發之時抵達的事件。求解該式 得到：
對求偏導得到：
此外，對求微分得到，其將該方程簡 化為。
為了計算其他y np 值，一般藉由求微分(這次是對ν np 求微分)來計算，得到：
將該等綜合在一起得到：
這是針對ALIF動態使膜電壓高於閾值時的情形。 在抵達尖峰使膜電壓高於閾值時的情形中，則，因為 該電壓比閾值高超過ε量。在此種情形中，所有y np =0，因為 是所有梯度項共有的。
類似地，為了一個輸出目標尖峰的目的，在最後 一個尖峰之後抵達的任何尖峰將導致第一尖峰在第一尖峰發放時間具有0梯度。此條件給定：
隱藏層
隱藏層尖峰發放可由下式決定： 其中
對於隱藏層梯度下降，本案計算。使用如上的 鏈式法則：
對於隱藏層δ n ，使用鏈式法則進一步展開得到： 其中是先前針對輸出層計算出的，且是隱藏神 經元n尖峰發放時間改變對輸出層尖峰發放時間的影響。
當第n個尖峰在t p 之前的時間抵達時，其對第一輸出尖峰時間作出貢獻且不會使其超過閾值。在此類情形中，使 用鏈式法則將計算為：
將針對的上式與針對y np 的鏈式法則展開作比較， 可經由定義新項γ np 以y np 的形式寫為： 其中：
對於ν j+1，在j=n的情況下，對t n 求導得到：
同樣，對於ν j+1，在j=n的情況下且對ν np 求導得到：
最後，在j=n-1的情況下對ν j+1求偏導得到：
將這三項代入針對γ np 的方程得到：
若是最後一個尖峰且其導致電壓立即超過閾值 ，，則且所有其他，因為此最後一個 輸入尖峰時間上的較小移位將致使輸出尖峰移位與其導致了輸出尖峰時間的情況下的量相同的量，而其他尖峰時間的較 小移位將不會影響輸出尖峰時間。在此情況中，y np =0，因 此自動得到，從而顯然。
隱藏層y mn 與輸出層相同，因此方程是相同的，除了尖峰時間是隱藏節點尖峰時間，而電壓是隱藏節點最後一個輸入尖峰電壓：
對於隱藏層，神經元尖峰發放由下式提供：
人工神經網路感知輸出層梯度(Grad)可如下提供：
對於x {±10}和y {±20}，Grad{±200}，學習速率η=10-4對於最大梯度(200)將具有較小步長，且對於較小梯度(亦即，1或0.1)仍具有合理的步長。
COLD神經網路輸出層梯度可如下提供： 其中t p ~y，~，且Σ i (t i+1-t i )~x。
如此，COLD梯度近似為，其以x為指數。
對於x {±10}和y {±20]且a=1，對於一些x有Grad{±4×105}，但對於較小值可能在1的量級上或者更小，因此 cold梯度覆蓋幅值階數，從而使得選擇學習速率較難。為了克服此缺陷，本案可藉由在梯度方向上取較小或正規化的梯度改變(「步子」)來將梯度正規化。
若在梯度方向上取較小步子沒有減小學習速率，則本案可僅對具有較大幅值或元素的梯度進行正規化，或者可限制較大方向上的加權更新。作為示例而非限定，可如下採用使用S形函數在LIF和ALIF區域之間的平滑轉變：
圖5圖示了根據本案的某些態樣的使用通用處理器502進行前述反向傳播的示例實現500。與計算網路(神經網路)相關聯的變數(神經信號)、突觸權重、系統參數，延遲，和頻率槽資訊可被儲存在記憶體塊504中，而在通用處理器502處執行的指令可從程式記憶體506中載入。在本案的一態樣中，載入到通用處理器502中的指令可以包括用於獲得原型神經元動態的誤差梯度及/或修改神經元模型的參數以使得該神經元模型與該原型神經元動態相匹配的代碼。
圖6圖示了根據本案的某些態樣的前述反向傳播的示例實現600，其中記憶體602可以經由互連網路604與計算網路(神經網路)的個體(分散式)處理單元(神經處理器)606對接。與計算網路(神經網路)相關聯的變數(神經信號)、突觸權重、系統參數，延遲，頻率槽資訊，反向傳播等可被儲存在記憶體602中，並且可從記憶體602經由互連網路604的連接被載入到每個處理單元(神經處理器)606中。在本案的一態樣中，處理單元606可被配置成獲得原型 神經元動態的誤差梯度及/或修改神經元模型的參數。
圖7圖示前述反向傳播的示例實現700。如圖7中所圖示的，一個記憶體組702可與計算網路(神經網路)的一個處理單元704直接對接。每一個記憶體組702可儲存與對應的處理單元(神經處理器)704相關聯的變數(神經信號)、突觸權重，及/或系統參數，延遲，頻率槽資訊，反向傳播等。在本案的一態樣中，處理單元704可被配置成獲得原型神經元動態的誤差梯度及/或修改神經元模型的參數。
圖8圖示根據本案的某些態樣的神經網路800的示例實現。如圖8中所圖示的，神經網路800可具有多個本端處理單元802，其可執行上述方法的各種操作。每個本端處理單元802可包括儲存該神經網路的參數的本端狀態記憶體804和本端參數記憶體806。另外，本端處理單元802可具有用於儲存本端模型程式的本端(神經元)模型程式(LMP)記憶體808、用於儲存本端學習程式的本端學習程式(LLP)記憶體810、以及本端連接記憶體812。此外，如圖8中所圖示的，每個本端處理單元802可與用於為該本端處理單元的各本端記憶體提供配置的配置處理器單元814對接，並且與提供各本端處理單元802之間的路由的路由連接處理單元816對接。
在一種配置中，神經元模型被配置成用於獲得原型神經元動態的誤差梯度及/或修改神經元模型的參數。該神經元模型包括經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新的手段，以及用於使用對尖 峰時間的反向傳播來計算權重更新的手段。在一個態樣中，該計算手段及/或使用使用可以是被配置成執行所敘述的功能的通用處理器502、程式記憶體506、記憶體塊504、記憶體602、互連網路604、處理單元606、處理單元704、本端處理單元802，及/或路由連接處理單元816。在另一配置中，前述手段可以是被配置成執行由前述手段所敘述的功能的任何模組或任何裝置。
根據本案的某些態樣，每一個本端處理單元802可被配置成基於神經網路的一或多個期望功能特徵來決定神經網路的參數，以及隨著所決定的參數被進一步適配、調諧和更新來使這一或多個功能特徵朝著期望的功能特徵發展。
圖9圖示了用於訓練尖峰神經網路的方法900。在框902中，神經元模型經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新。此外，在框904中，該神經元模型使用對尖峰時間的反向傳播來計算權重更新。
以上所描述的方法的各種操作可由能夠執行相應功能的任何合適的手段來執行。該等手段可包括各種硬體及/或軟體元件及/或模組，包括但不限於電路、特殊應用積體電路(ASIC)，或處理器。一般而言，在附圖中有圖示的操作的場合，彼等操作可具有帶相似編號的相應配對手段功能元件。
如本文所使用的，術語「決定」涵蓋各種各樣的動作。例如，「決定」可包括演算、計算、處理、推導、研究 、查找(例如，在表、資料庫或其他資料結構中檢查找)、探知及諸如此類。另外，「決定」可包括接收(例如接收資訊)、存取(例如存取記憶體中的資料)，及類似動作。而且，「決定」可包括解析、選擇、選取、確立及類似動作。
如本文中所使用的，引述一列項目中的「至少一個」的短語是指該等項目的任何組合，包括單個成員。作為實例，「a、b或c中的至少一個」意欲涵蓋：a、b、c、a-b、a-c、b-c和a-b-c。
結合本案所描述的各種圖示說明性邏輯區塊、模組、以及電路可用設計成執行本文所描述功能的通用處理器、數位訊號處理器(DSP)、特殊應用積體電路(ASIC)、現場可程式化閘陣列信號(FPGA)或其他可程式化邏輯裝置(PLD)、個別閘門或電晶體邏輯、個別的硬體元件或其任何組合來實現或執行。通用處理器可以是微處理器，但在替換方案中，該處理器可以是任何市售的處理器、控制器、微控制器，或狀態機。處理器亦可以被實現為計算設備的組合(例如DSP與微處理器的組合、複數個微處理器、與DSP核協調的一或多個微處理器，或任何其他此類配置)。
結合本案所描述的方法或演算法的步驟可直接在硬體中、在由處理器執行的軟體模組中，或在這兩者的組合中體現。軟體模組可常駐在本領域所知的任何形式的儲存媒體中。可使用的儲存媒體的一些實例包括隨機存取記憶體(RAM)、唯讀記憶體(ROM)、快閃記憶體、可抹除可程式化唯讀記憶體(EPROM)、電子可抹除可程式化唯讀記憶體 (EEPROM)、暫存器、硬碟、可移除磁碟、CD-ROM，等等。軟體模組可包括單一指令，或許多數指令，且可分佈在若干不同的程式碼片段上，分佈在不同的程式間以及跨多個儲存媒體分佈。儲存媒體可被耦合到處理器以使得該處理器能從/向該儲存媒體讀寫資訊。或者，儲存媒體可以被整合到處理器。
本文所揭示的方法包括用於實現所描述的方法的一或多個步驟或動作。該等方法步驟及/或動作可以彼此互換而不會脫離請求項的範圍。換言之，除非指定了步驟或動作的特定次序，否則具體步驟及/或動作的次序及/或使用可以改動而不會脫離請求項的範圍。
所描述的功能可在硬體、軟體、韌體或其任何組合中實現。若以硬體實現，則示例硬體設定可包括設備中的處理系統。處理系統可以用匯流排架構來實現。取決於處理系統的具體應用和整體設計約束，匯流排可包括任何數目的互連匯流排和橋接器。匯流排可將包括處理器、機器可讀取媒體、以及匯流排介面的各種電路連結在一起。匯流排介面可用於尤其將網路介面卡等經由匯流排連接至處理系統。網路介面卡可用於實現信號處理功能。對於某些態樣，使用者介面(例如，按鍵板、顯示器、滑鼠、操縱桿，等等)亦可以被連接到匯流排。匯流排亦可以連結各種其他電路，諸如時序源、周邊設備、穩壓器、功率管理電路以及類似電路，以上在本領域中是眾所周知的，因此將不再進一步描述。
處理器可負責管理匯流排和一般處理，包括執行儲 存在機器可讀取媒體上的軟體。處理器可用一或多個通用及/或專用處理器來實現。實例包括微處理器、微控制器、DSP處理器、以及其他能執行軟體的電路系統。軟體應當被寬泛地解釋成意指指令、資料，或其任何組合，無論是被稱作軟體、韌體、仲介軟體、微代碼、硬體描述語言，或其他。作為實例，機器可讀取媒體可包括隨機存取記憶體(RAM)、快閃記憶體、唯讀記憶體(ROM)、可程式化唯讀記憶體(PROM)、可抹除可程式化唯讀記憶體(EPROM)、電可抹除可程式化唯讀記憶體(EEPROM)、暫存器、磁碟、光碟、硬驅動器，或者任何其他合適的儲存媒體，或其任何組合。機器可讀取媒體可被實施在電腦程式產品中。該電腦程式產品可以包括包裝材料。
在硬體實現中，機器可讀取媒體可以是處理系統中與處理器分開的一部分。然而，如本領域技藝人士將容易領會的，機器可讀取媒體，或其任何部分可在處理系統外部。作為實例，機器可讀取媒體可包括傳輸線、由資料調制的載波，及/或與設備分開的電腦產品，所有該等皆可由處理器經由匯流排介面來存取。替換地或補充地，機器可讀取媒體，或其任何部分可被集成到處理器中，諸如快取記憶體及/或通用暫存器檔可能就是此種情形。儘管所論述的各種元件可被描述為具有特定位置，諸如本端元件，但其其亦可按各種方式來配置，諸如某些元件被配置成分散式運算系統的一部分。
處理系統可以被配置為通用處理系統，該通用處理 系統具有一或多個提供處理器功能的微處理器和提供機器可讀取媒體中的至少一部分的外部記憶體，其皆經由外部匯流排架構與其他支援電路系統連結在一起。或者，該處理系統可以包括一或多個神經元形態處理器以用於實現本文所述的神經元模型和神經系統模型。作為另一替代方案，處理系統可以用帶有集成在單塊晶片中的處理器、匯流排介面、使用者介面、支援電路系統和至少一部分機器可讀取媒體的特殊應用積體電路(ASIC)來實現，或者用一或多個現場可程式化閘陣列(FPGA)、可程式化邏輯裝置(PLD)、控制器、狀態機、閘控邏輯、個別硬體元件，或者任何其他合適的電路系統，或者能執行本案通篇所描述的各種功能的電路的任何組合來實現。取決於具體應用和加諸於整體系統上的總設計約束，本領域技藝人士將認識到如何最佳地實現關於處理系統所描述的功能。
機器可讀取媒體可包括數個軟體模組。該等軟體模組包括當由處理器執行時使處理系統執行各種功能的指令。該等軟體模組可包括傳輸模組和接收模組。每個軟體模組可以常駐在單個存放裝置中或者跨多個存放裝置分佈。作為實例，當觸發事件發生時，可以從硬驅動器中將軟體模組載入到RAM中。在軟體模組執行期間，處理器可以將一些指令載入到快取記憶體中以提高存取速度。隨後可將一或多個快取記憶體行載入到通用暫存器檔中以供由處理器執行。在以下談及軟體模組的功能時，將理解此類功能是在處理器執行來自該軟體模組的指令時由該處理器來實現的。
若以軟體實現，則各功能可作為一或多數指令或代碼儲存在電腦可讀取媒體上或藉其進行傳送。電腦可讀取媒體包括電腦儲存媒體和通訊媒體兩者，該等媒體包括促成電腦程式從一地向另一地轉移的任何媒體。儲存媒體可以是能被電腦存取的任何可用媒體。作為示例而非限定，此種電腦可讀取媒體可包括RAM、ROM、EEPROM、CD-ROM或其他光碟儲存、磁碟儲存或其他磁存放裝置，或能被用來攜帶或儲存指令或資料結構形式的期望程式碼且能被電腦存取的任何其他媒體。另外，任何連接亦被正當地稱為電腦可讀取媒體。例如，若軟體是使用同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)，或無線技術(諸如紅外(IR)、無線電、以及微波)從web網站、伺服器，或其他遠端源傳送而來，則該同軸電纜、光纖電纜、雙絞線、DSL或無線技術(諸如紅外、無線電、以及微波)就被包括在媒體的定義之中。如本文中所使用的磁碟(disk)和光碟(disc)包括壓縮光碟(CD)、鐳射光碟、光碟、數位多功能光碟(DVD)、軟碟和藍光®光碟，其中磁碟(disk)常常磁性地再現資料，而光碟(disc)用鐳射來光學地再現資料。因此，在一些態樣中，電腦可讀取媒體可包括非瞬態電腦可讀取媒體(例如，有形媒體)。另外，對於其他態樣，電腦可讀取媒體可包括瞬態電腦可讀取媒體(例如，信號)。上述的組合亦應被包括在電腦可讀取媒體的範圍內。
因此，某些態樣可包括用於執行本文中提供的操作的電腦程式產品。例如，此類電腦程式產品可包括其上儲存 (及/或編碼)有指令的電腦可讀取媒體，該等指令能由一或多個處理器執行以執行本文中所描述的操作。對於某些態樣，電腦程式產品可包括包裝材料。
此外，應當領會，用於執行本文中所描述的方法和技術的模組及/或其他合適手段能由使用者終端及/或基地台在適用的場合下載及/或以其他方式獲得。例如，此類設備能被耦合至伺服器以促進用於執行本文中所描述的方法的手段的轉移。或者，本文所述的各種方法能經由儲存手段(例如，RAM、ROM、諸如壓縮光碟(CD)或軟碟等實體儲存媒體等)來提供，以使得一旦將該儲存手段耦合至或提供給使用者終端及/或基地台，該設備就能獲得各種方法。此外，可利用適於向設備提供本文中所描述的方法和技術的任何其他合適的技術。
將理解，請求項並不被限定於以上所說明的精確配置和元件。可在以上所描述的方法和設備的佈局、操作和細節上作出各種改動、更換和變形而不會脫離請求項的範圍。
408‧‧‧第一層神經元
410‧‧‧第二層神經元
412‧‧‧神經元
414‧‧‧神經元
416‧‧‧神經元
418‧‧‧神經元
420‧‧‧神經元
422‧‧‧神經元
424‧‧‧期望輸出時間
426‧‧‧箭頭
428‧‧‧箭頭
430‧‧‧箭頭
432‧‧‧效果
434‧‧‧箭頭

Claims (22)

  1. 一種用於訓練尖峰神經網路的方法，包括：經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新；及使用對尖峰時間的反向傳播來計算權重更新。
  2. 如請求項1之方法，其中計算該神經元狀態更新之步驟是至少部分地基於微分方程更新。
  3. 如請求項2之方法，其中計算該神經元狀態更新之步驟是至少部分地基於Cold神經元模型更新。
  4. 如請求項1之方法，其中該至少一個重置機制至少部分地基於一閾值來觸發一重置。
  5. 如請求項1之方法，其中該權重更新包括至少部分地基於一輸出尖峰時間來修改至少一個權重。
  6. 如請求項1之方法，其中計算該權重更新之步驟包括至少部分地基於該尖峰神經網路中在一尖峰時間處的一神經元狀態來添加一誤差項。
  7. 如請求項6之方法，其中該神經元狀態和該尖峰時間是針對同一神經元的。
  8. 如請求項1之方法，其中當一神經元沒有發放尖峰時或者當一神經元在一期望輸出尖峰時間和實際輸出尖峰時間之後發放尖峰時，該權重更新包括預設更新值。
  9. 如請求項1之方法，進一步包括當一計算出的梯度超過一閾值時將其正規化。
  10. 如請求項1之方法，其中計算神經元狀態更新之步驟包括至少部分地基於閉式解來計算神經元狀態更新。
  11. 一種用於在一尖峰神經網路中執行反向傳播的裝置，包括：用於經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新的手段；及用於使用對尖峰時間的反向傳播來計算權重更新的手段。
  12. 一種用於在一尖峰神經網路中執行反向傳播的電腦程式產品，包括：其上編碼有程式碼的一非瞬態電腦可讀取媒體，該程式碼包括：用於經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新的程式碼；及 用於使用對尖峰時間的反向傳播來計算權重更新的程式碼。
  13. 一種用於在一尖峰神經網路中執行反向傳播的裝置，包括：一記憶體；及耦合到該記憶體的至少一個處理器，該至少一個處理器配置成：經由尖峰發放模型以基於映射的更新和至少一個重置機制來計算神經元狀態更新；及使用對尖峰時間的反向傳播來計算權重更新。
  14. 如請求項13之裝置，其中該至少一個處理器被進一步配置成至少部分地基於微分方程更新來計算該神經元狀態更新。
  15. 如請求項14之裝置，其中該至少一個處理器被進一步配置成至少部分地基於Cold神經元模型更新來計算該神經元狀態更新。
  16. 如請求項13之裝置，其中該至少一個重置機制至少部分地基於一閾值來觸發一重置。
  17. 如請求項13之裝置，其中該至少一個處理器被進一步配 置成藉由至少部分地基於一輸出尖峰時間修改至少一個權重來計算權重更新。
  18. 如請求項13之裝置，其中該至少一個處理器被進一步配置成藉由至少部分地基於該尖峰神經網路中在一尖峰時間處的一神經元狀態添加一誤差項來計算該權重更新。
  19. 如請求項18之裝置，其中該神經元狀態和該尖峰時間是針對同一神經元的。
  20. 如請求項13之裝置，其中該至少一個處理器被進一步配置成當一神經元沒有發放尖峰時或者當神經元在一期望輸出尖峰時間和實際輸出尖峰時間之後發放尖峰時，將權重更新計算為預設更新值。
  21. 如請求項13之裝置，其中該至少一個處理器被進一步配置成當一計算出的梯度超過一閾值時將其正規化。
  22. 如請求項13之裝置，其中該至少一個處理器被進一步配置成藉由至少部分地基於閉式解計算神經元狀態更新來計算神經元狀態更新。
TW104109017A 2014-03-24 2015-03-20 Ｃｏｌｄ神經元尖峰時序反向傳播 TW201602807A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461969752P 2014-03-24 2014-03-24
US14/486,757 US20150269485A1 (en) 2014-03-24 2014-09-15 Cold neuron spike timing back-propagation

Publications (1)

Publication Number Publication Date
TW201602807A true TW201602807A (zh) 2016-01-16

Family

ID=54142458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109017A TW201602807A (zh) 2014-03-24 2015-03-20 Ｃｏｌｄ神經元尖峰時序反向傳播

Country Status (7)

Country Link
US (1) US20150269485A1 (zh)
EP (1) EP3123402A2 (zh)
JP (1) JP2017515205A (zh)
KR (1) KR20160136364A (zh)
CN (1) CN107077636A (zh)
TW (1) TW201602807A (zh)
WO (1) WO2015148224A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10198689B2 (en) 2014-01-30 2019-02-05 Hrl Laboratories, Llc Method for object detection in digital image and video using spiking neural networks
US9984326B1 (en) * 2015-04-06 2018-05-29 Hrl Laboratories, Llc Spiking neural network simulator for image and video processing
US9933264B2 (en) 2015-04-06 2018-04-03 Hrl Laboratories, Llc System and method for achieving fast and reliable time-to-contact estimation using vision and range sensor data for autonomous navigation
US9934437B1 (en) 2015-04-06 2018-04-03 Hrl Laboratories, Llc System and method for real-time collision detection
US11126913B2 (en) * 2015-07-23 2021-09-21 Applied Brain Research Inc Methods and systems for implementing deep spiking neural networks
US10713562B2 (en) * 2016-06-18 2020-07-14 International Business Machines Corporation Neuromorphic memory circuit
US11238337B2 (en) * 2016-08-22 2022-02-01 Applied Brain Research Inc. Methods and systems for implementing dynamic neural networks
US9779355B1 (en) 2016-09-15 2017-10-03 International Business Machines Corporation Back propagation gates and storage capacitor for neural networks
US10846595B2 (en) * 2016-12-20 2020-11-24 Intel Corporation Rapid competitive learning techniques for neural networks
US11521045B2 (en) 2017-06-14 2022-12-06 Knowm, Inc. Anti-Hebbian and Hebbian (AHAH) computing
EP3502974A1 (de) * 2017-12-20 2019-06-26 Siemens Aktiengesellschaft Verfahren zur realisierung eines neuronalen netzes
KR102603287B1 (ko) * 2018-01-11 2023-11-20 한국전자통신연구원 뉴로모픽 시스템 및 그것의 동작 방법
US11200484B2 (en) * 2018-09-06 2021-12-14 International Business Machines Corporation Probability propagation over factor graphs
FR3087560A1 (fr) * 2018-10-23 2020-04-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Retro-propagation d'erreurs sous forme impulsionnelle dans un reseau de neurones impulsionnels
US11640522B2 (en) 2018-12-13 2023-05-02 Tybalt, Llc Computational efficiency improvements for artificial neural networks
KR102311135B1 (ko) * 2019-03-07 2021-10-14 고려대학교 산학협력단 스파이킹 뉴럴 네트워크에 대한 연산량을 감소시키는 stdp 기반의 뉴로모픽 연산처리장치
KR102431371B1 (ko) * 2019-11-26 2022-08-10 성균관대학교산학협력단 스파이킹 뉴런 모델 및 그의 스파이크 생성 방법
CN112884141B (zh) * 2021-04-16 2022-10-21 安徽大学 一种忆阻耦合Hindmarsh-Rose神经元电路
CN113408618B (zh) * 2021-06-18 2023-04-18 电子科技大学 一种基于R-Multi-parameter PBSNLR模型的图像分类方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8918352B2 (en) * 2011-05-23 2014-12-23 Microsoft Corporation Learning processes for single hidden layer neural networks with linear output units
US9147155B2 (en) * 2011-08-16 2015-09-29 Qualcomm Incorporated Method and apparatus for neural temporal coding, learning and recognition
US9111224B2 (en) * 2011-10-19 2015-08-18 Qualcomm Incorporated Method and apparatus for neural learning of natural multi-spike trains in spiking neural networks
US9111225B2 (en) * 2012-02-08 2015-08-18 Qualcomm Incorporated Methods and apparatus for spiking neural computation
US20130325767A1 (en) * 2012-05-30 2013-12-05 Qualcomm Incorporated Dynamical event neuron and synapse models for learning spiking neural networks
US20140074761A1 (en) * 2012-05-30 2014-03-13 Qualcomm Incorporated Dynamical event neuron and synapse models for learning spiking neural networks
US9256823B2 (en) * 2012-07-27 2016-02-09 Qualcomm Technologies Inc. Apparatus and methods for efficient updates in spiking neuron network
US9256215B2 (en) * 2012-07-27 2016-02-09 Brain Corporation Apparatus and methods for generalized state-dependent learning in spiking neuron networks
US9489623B1 (en) * 2013-10-15 2016-11-08 Brain Corporation Apparatus and methods for backward propagation of errors in a spiking neuron network

Also Published As

Publication number Publication date
CN107077636A (zh) 2017-08-18
WO2015148224A2 (en) 2015-10-01
EP3123402A2 (en) 2017-02-01
JP2017515205A (ja) 2017-06-08
KR20160136364A (ko) 2016-11-29
US20150269485A1 (en) 2015-09-24
WO2015148224A3 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
TW201602807A (zh) Ｃｏｌｄ神經元尖峰時序反向傳播
US10339447B2 (en) Configuring sparse neuronal networks
US20150242741A1 (en) In situ neural network co-processing
US20150242745A1 (en) Event-based inference and learning for stochastic spiking bayesian networks
KR20170031695A (ko) 신경망들에서의 콘볼루션 동작의 분해
TW201541372A (zh) 使用尖峰發放神經元的人工神經網路和感知器學習
US9672464B2 (en) Method and apparatus for efficient implementation of common neuron models
EP3097517A1 (en) Monitoring neural networks with shadow networks
US20150278685A1 (en) Probabilistic representation of large sequences using spiking neural network
US20150242746A1 (en) Dynamic spatial target selection
WO2015119963A2 (en) Short-term synaptic memory based on a presynaptic spike
US9536189B2 (en) Phase-coding for coordinate transformation
US9342782B2 (en) Stochastic delay plasticity
US20150262061A1 (en) Contextual real-time feedback for neuromorphic model development
US20150242742A1 (en) Imbalanced cross-inhibitory mechanism for spatial target selection
TW201537475A (zh) 藉由對突觸後電位進行整形來實現的等效延遲