KR20170031695A - 신경망들에서의 콘볼루션 동작의 분해 - Google Patents
신경망들에서의 콘볼루션 동작의 분해 Download PDFInfo
- Publication number
- KR20170031695A KR20170031695A KR1020177001193A KR20177001193A KR20170031695A KR 20170031695 A KR20170031695 A KR 20170031695A KR 1020177001193 A KR1020177001193 A KR 1020177001193A KR 20177001193 A KR20177001193 A KR 20177001193A KR 20170031695 A KR20170031695 A KR 20170031695A
- Authority
- KR
- South Korea
- Prior art keywords
- filter
- neural network
- filters
- normalizer
- low rank
- Prior art date
Links
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 78
- 238000012549 training Methods 0.000 claims abstract description 17
- 230000015654 memory Effects 0.000 claims description 42
- 239000011159 matrix material Substances 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 10
- 210000002569 neuron Anatomy 0.000 description 113
- 238000012545 processing Methods 0.000 description 55
- 210000000225 synapse Anatomy 0.000 description 36
- 230000000946 synaptic effect Effects 0.000 description 34
- 230000001537 neural effect Effects 0.000 description 33
- 230000006870 function Effects 0.000 description 29
- 238000003860 storage Methods 0.000 description 17
- 239000012528 membrane Substances 0.000 description 16
- 230000001242 postsynaptic effect Effects 0.000 description 13
- 239000013598 vector Substances 0.000 description 13
- 230000006399 behavior Effects 0.000 description 11
- 230000008901 benefit Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000000354 decomposition reaction Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 8
- 230000001419 dependent effect Effects 0.000 description 8
- 238000010304 firing Methods 0.000 description 7
- 230000027928 long-term synaptic potentiation Effects 0.000 description 7
- 230000036982 action potential Effects 0.000 description 6
- 238000012421 spiking Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000002964 excitative effect Effects 0.000 description 4
- 230000020796 long term synaptic depression Effects 0.000 description 4
- 230000003956 synaptic plasticity Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 210000000653 nervous system Anatomy 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 210000005215 presynaptic neuron Anatomy 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009534 synaptic inhibition Effects 0.000 description 2
- 240000002627 Cordeauxia edulis Species 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 210000003050 axon Anatomy 0.000 description 1
- 230000003376 axonal effect Effects 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 238000013529 biological neural network Methods 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000763 evoking effect Effects 0.000 description 1
- 230000003284 homeostatic effect Effects 0.000 description 1
- 230000002102 hyperpolarization Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000028161 membrane depolarization Effects 0.000 description 1
- 238000011070 membrane recovery Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000004936 stimulating effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/0464—Convolutional networks [CNN, ConvNet]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/084—Backpropagation, e.g. using gradient descent
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Image Analysis (AREA)
- Electrically Operated Instructional Devices (AREA)
Abstract
신경망을 트레이닝하는 방법은 신경망에서의 하나 이상의 필터들을 낮은 랭크를 갖도록 장려하는 단계를 포함한다.
Description
본 출원은 "DECOMPOSING CONVOLUTION OPERATION IN NEURAL NETWORKS" 라는 발명의 명칭으로 2014 년 7 월 16 일에 출원된 미국 가특허출원 제 62/025,406 호의 이익을 주장하며, 그 개시물은 그 전체가 본원에 참조로서 명시적으로 포함된다.
본 개시의 소정의 양태들은 일반적으로 신경 시스템 공학에 관한 것으로서, 특히 분해된 콘볼루션 동작들을 사용하여 신경망을 트레이닝하고 동작시키는 시스템들 및 방법들에 관한 것이다.
인공 뉴런들 (즉, 뉴런 모델들) 의 상호 연결된 그룹을 포함할 수도 있는 인공 신경망은 연산 디바이스이거나 연산 디바이스에 의해 수행될 방법을 표현한다. 인공 신경망들은 생물학적 신경망들에서의 대응하는 구조 및/또는 기능을 가질 수도 있다. 그러나, 인공 신경망들은 종래의 연산 기법들은 복잡하거나, 비현실적이거나, 부적절한 소정의 응용들에 대해 혁신적이고 유용한 연산 기법들을 제공할 수도 있다. 인공 신경망들이 관찰들을 통해 기능을 추론할 수 있기 때문에, 그러한 망들은 태스크 또는 데이터의 복잡성이 종래의 기법들에 의한 기능의 설계를 힘들게 하는 응용들에 특히 유용하다.
본 개시의 양태에서, 신경망을 트레이닝하는 방법이 제시된다. 그 방법은 신경망에서의 하나 이상의 필터들을 낮은 랭크를 갖도록 장려하는 단계를 포함한다.
본 개시의 다른 양태에서, 신경망을 트레이닝하는 장치가 제시된다. 그 장치는 메모리 및 그 메모리에 커플링된 하나 이상의 프로세서들을 포함한다. 프로세서(들) 은 신경망에서의 하나 이상의 필터들을 낮은 랭크를 갖도록 장려하도록 구성된다.
본 개시의 또 다른 양태에서, 신경망을 트레이닝하는 장치가 제시된다. 그 장치는 신경망에서의 하나 이상의 필터들을 낮은 랭크를 갖도록 장려하는 수단을 포함한다. 장치는 또한 신경망을 트레이닝하기 위해 필터(들) 에 분해된 콘볼루션을 적용하는 수단을 포함한다.
본 개시의 여전히 다른 양태에서, 신경망을 트레이닝하는 컴퓨터 프로그램 제품이 제시된다. 컴퓨터 프로그램 제품은 프로그램 코드를 그것에 인코딩한 비일시적 컴퓨터 판독가능 매체를 포함한다. 프로그램 코드는 신경망에서의 하나 이상의 필터들을 낮은 랭크를 갖도록 장려하는 프로그램 코드를 포함한다.
이것은 후속하는 상세한 설명이 더 잘 이해되도록 하기 위해 본 개시의 특징들 및 기술적 이점들을 넓게 요약했다. 본 개시의 추가적인 피쳐들 및 이점들이 하기에서 설명될 것이다. 당업자에 의해, 본 개시가 본 개시의 동일한 목적을 수행하기 위한 다른 구조들을 수정하거나 설계하는 기초로서 쉽게 이용될 수도 있음이 이해되어야만 한다. 당업자라면, 이러한 등가의 구성들이 첨부된 청구항들에서 설명되는 본 개시의 교시들을 벗어나지 않는다는 것을 알 수 있어야 한다. 동작의 구성 및 방법 양자에 관한 본 개시의 특징으로 여겨지는 신규의 특징들은, 다른 목적들 및 이점들과 함께, 첨부된 도면과 연계하여 고려될 때 하기의 설명으로부터 더욱 이해될 것이다. 그러나, 각각의 도면은 도해 및 설명의 목적으로만 제공된 것이며, 본 개시의 제한들의 정의로서 의도된 것은 아님이 명확히 이해되어야 한다.
본 개시의 특징들, 속성, 및 이점들은, 도면들과 연계하여 취해지는 경우, 하기에 제시된 상세한 설명으로부터 더욱 자명해질 것이며, 도면들에서, 유사한 도면 부호들은 명세서 전체에 걸쳐 그에 대응하는 것을 식별한다.
도 1 은 본 개시물의 소정의 양태들에 따른 일 예시적인 뉴런들의 망을 도시한다.
도 2 는 본 개시물의 소정의 양태들에 따른 연산망 (신경 시스템 또는 신경망) 의 프로세싱 유닛 (뉴런) 의 일 예를 도시한다.
도 3 은 본 개시물의 소정의 양태들에 따른 스파이크-타이밍 종속 소성 (STDP) 곡선의 일 예를 도시한다.
도 4 는 본 개시물의 소정의 양태들에 따른 뉴런 모델의 거동을 정의하기 위한 양의 체제 및 음의 체제의 일 예를 도시한다.
도 5 은 본 개시물의 소정의 양태들에 따른 범용 프로세서를 이용하여 신경망을 설계하는 일 예시적인 구현을 도시한다.
도 6 은 본 개시물의 소정의 양태들에 따른, 메모리가 개별 분산된 프로세싱 유닛들과 인터페이싱될 수도 있는, 신경망을 설계하는 일 예시적인 구현을 도시한다.
도 7 은 본 개시물의 소정의 양태들에 따른, 분산된 메모리들 및 분산된 프로세싱 유닛들에 기초하여 신경망을 설계하는 일 예시적인 구현을 도시한다.
도 8 은 본 개시물의 소정의 양태들에 따른 신경망의 일 예시적인 구현을 도시한다.
도 9 는 본 개시물의 양태들에 따른 신경망을 동작시키는 방법을 도시하는 흐름도이다.
도 10 는 본 개시물의 양태들에 따른 신경망을 트레이닝하는 방법을 도시하는 흐름도이다.
도 1 은 본 개시물의 소정의 양태들에 따른 일 예시적인 뉴런들의 망을 도시한다.
도 2 는 본 개시물의 소정의 양태들에 따른 연산망 (신경 시스템 또는 신경망) 의 프로세싱 유닛 (뉴런) 의 일 예를 도시한다.
도 3 은 본 개시물의 소정의 양태들에 따른 스파이크-타이밍 종속 소성 (STDP) 곡선의 일 예를 도시한다.
도 4 는 본 개시물의 소정의 양태들에 따른 뉴런 모델의 거동을 정의하기 위한 양의 체제 및 음의 체제의 일 예를 도시한다.
도 5 은 본 개시물의 소정의 양태들에 따른 범용 프로세서를 이용하여 신경망을 설계하는 일 예시적인 구현을 도시한다.
도 6 은 본 개시물의 소정의 양태들에 따른, 메모리가 개별 분산된 프로세싱 유닛들과 인터페이싱될 수도 있는, 신경망을 설계하는 일 예시적인 구현을 도시한다.
도 7 은 본 개시물의 소정의 양태들에 따른, 분산된 메모리들 및 분산된 프로세싱 유닛들에 기초하여 신경망을 설계하는 일 예시적인 구현을 도시한다.
도 8 은 본 개시물의 소정의 양태들에 따른 신경망의 일 예시적인 구현을 도시한다.
도 9 는 본 개시물의 양태들에 따른 신경망을 동작시키는 방법을 도시하는 흐름도이다.
도 10 는 본 개시물의 양태들에 따른 신경망을 트레이닝하는 방법을 도시하는 흐름도이다.
첨부된 도면들과 연계하여 하기에 설명되는 상세한 설명은, 여러 구성들의 설명으로서 의도된 것이며 본원에서 설명되는 개념들이 실시될 수도 있는 구성들만을 나타내도록 의도된 것은 아니다. 상세한 설명은 여러 개념들의 완전한 이해를 제공하기 위한 목적으로 특정 세부사항들을 포함한다. 그러나, 이들 개념들이 이들 특정 세부사항들 없이 실시될 수도 있음이 당업자에게는 명백할 것이다. 일부 사례들에서, 이러한 개념들을 모호하게 하는 것을 방지하기 위해 공지의 구조들 및 컴포넌트들이 블록도의 형태로 도시된다.
독립적으로 또는 본 개시물의 임의의 다른 양태들과 결합하여 구현되는지 여부에 따라, 본 사상들에 기초하여, 당업자들은 본 개시물의 범위가 본원에 개시된 개시물들의 임의의 양태 커버하고자 함을 이해해야할 것이다. 예를 들어, 제시된 임의의 개수의 양태들을 이용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 또한, 본 개시물의 범위는 본원에 제시된 개시물의 다양한 양태들에 더해 또는 그 외에 다른 구조, 기능성, 또는 구조와 기능성을 이용하여 실시되는 그러한 장치 또는 방법을 커버하고자 한다. 본원에 개시된 개시물의 임의의 양태는 청구항의 하나 이상의 요소들에 의해 구체화될 수도 있다.
단어 "예시적인" 은 본원에서 "일 예, 사례, 또는 실례의 역할을 하는" 것을 의미하기 위해 사용된다. "예시적" 으로 본원에서 설명된 임의의 실시형태는 반드시 다른 실시형태들보다 바람직하거나 이로운 것으로 해석되지는 않는다.
특정 양태들이 본원에서 설명되지만, 이러한 양태들의 많은 변형예들 및 치환예들이 본 개시물의 범위 내에 속한다. 바람직한 양태들의 일부 이득들 및 이점들이 언급되었지만, 본 개시물의 범위는 특정 이득들, 이용들, 또는 목적들로 제한되고자 하지 않는다. 오히려, 본 개시물들의 양태들은 상이한 기술들, 시스템 구성들, 네트워크들, 및 프로토콜들에 널리 적용되고자 하며, 본 개시물의 양태들 중 일부는 도면들에서 그리고 다음의 바람직한 양태들의 설명에서 예로서 예시된다. 상세한 설명 및 도면들은 제한하는 것이기 보다는 단지 본 개시물의 예시일 뿐이며, 본 개시물의 범위는 첨부된 청구항들 및 그의 등가물들에 의해 정의된다.
예시적인 신경 시스템, 트레이닝, 및 동작
도 1 은 본 개시물의 소정의 양태들에 따른 다수의 레벨들의 뉴런 (neuron) 들을 갖는 일 예시적인 인공 신경 시스템 (100) 을 도시한다. 신경 시스템 (100) 은 시냅스 연결들 (104) (즉, 피드-포워드 연결들) 의 망을 통해 다른 레벨의 뉴런들 (106) 에 접속되는 일 레벨의 뉴런들 (102) 을 가질 수도 있다. 편의상, 오직 2 개의 레벨들의 뉴런들만이 도 1 에 도시되나, 보다 적거나 보다 많은 레벨들의 뉴런들이 신경 시스템에 존재할 수도 있다. 뉴런들 중 일부 뉴런은 측면 연결들을 통해 동일한 계층의 다른 뉴런들에 연결될 수도 있음에 유의해야 한다. 또한, 뉴런들 중 일부는 피드백 연결들을 통해 이전 계층의 뉴런에 다시 연결될 수도 있다.
도 1 에 도시된 바와 같이, 레벨 (102) 에서의 각각의 뉴런은 이전 레벨의 뉴런들 (도 1 에 미도시) 에 의해 생성될 수도 있는 입력 신호 (108) 를 수신할 수도 있다. 신호 (108) 는 레벨 (102) 의 뉴런의 입력 전류를 나타낼 수도 있다. 이러한 전류는 뉴런 막에 축적되어 막 전위를 충전할 수도 있다. 막 전위가 임계 값에 도달하는 경우, 뉴런은 다음 레벨의 뉴런들 (예를 들어, 레벨 106) 로 전송되도록 발화되어 출력 스파이크를 생성할 수도 있다. 일부 모델링 접근법들에서, 뉴런은 다음 레벨의 뉴런들로 신호를 지속적으로 전송할 수도 있다. 이러한 신호는 통상적으로 막 전위의 함수이다. 그러한 거동은 하기에 설명된 것들과 같은 아날로그 및 디지털 구현들을 포함하여, 하드웨어 및/또는 소프트웨어로 에뮬레이션되거나 시뮬레이션될 수 있다.
생물학적 뉴런들에서, 뉴런이 발화하는 경우에 생성된 출력 스파이크는 활동 전위라고 지칭된다. 이러한 전기 신호는 상대적으로 빠르고, 과도하고, 신경 자극적이며, 100 mV 의 진폭 및 약 1 ms 의 지속기간을 갖는다. 일련의 연결된 뉴런들을 갖는 신경 시스템의 특정 실시형태 (예를 들어, 도 1 에서 일 레벨의 뉴런들에서 다른 레벨의 뉴런들로의 스파이크들의 전송) 에서, 모든 활동 전위는 기본적으로 동일한 진폭 및 지속기간을 가지고, 따라서, 신호에서의 정보는 진폭에 의해서 보다는, 주파수 및 스파이크들의 수, 또는 스파이크들의 시간에 의해서만 나타내어질 수도 있다. 활동 전위에 의해 이송되는 정보는 스파이크, 스파이킹된 뉴런, 및 다른 스파이크나 스파이크들에 대한 스파이크의 시간에 의해 결정될 수도 있다. 스파이크의 중요성은, 하기에 설명된 바와 같이, 뉴런들 사이의 연결에 적용된 가중치에 의해 결정될 수도 있다.
일 레벨의 뉴런들로부터 다른 레벨의 뉴런들로의 스파이크들의 전송은, 도 1 에 도시된 바와 같이, 시냅스 연결들 (또는 단순히 "시냅스들") 의 망 (104) 을 통해 달성될 수도 있다. 시냅스들 (104) 에 대해, 레벨 102 의 뉴런들은 시냅스전 뉴런들이라고 여겨질 수도 있고, 레벨 106 의 뉴런들은 시냅스후 뉴런들로 여겨질 수도 있다. 시냅스들 (104) 은 레벨 102 뉴런들로부터 출력 신호들 (즉, 스파이크들) 을 수신하며, 조정가능한 시냅스 가중치들 
에 따라 그러한 신호들을 스케일링할 수도 있으며, 여기서 P 는 레벨 102 와 레벨 106 의 뉴런들 사이의 시냅스 연결들의 전체 개수이고, i 는 뉴런 레벨의 표시자이다. 도 1 의 예에서, i 는 뉴런 레벨 102 를 나타내고 i+1 은 뉴런 레벨 106 을 나타낸다. 또한, 스케일링된 신호들은 레벨 106 에서의 각각의 뉴런의 입력 신호로서 결합될 수도 있다. 레벨 106 에서의 각각의 뉴런은 대응하는 결합된 입력 신호에 기초하여 출력 스파이크들 (110) 을 생성할 수도 있다. 출력 스파이크들 (110) 은 다른 시냅스 연결들의 망 (도 1 에 미도시) 을 이용하여 다른 레벨의 뉴런들로 전송될 수도 있다.
생물학적 시냅스들은 시냅스후 뉴런들에서 흥분성 또는 억제 (과분극) 활동들을 중재할 수 있고 또한 신경 신호들을 증폭시키는 역할을 할 수 있다. 흥분성 신호들은 막 전위를 탈분극한다 (즉, 정지 전위에 대해 막 전위를 증가시킨다). 임계치 위로 막 전위를 탈분극하도록 소정의 시간 기간 내에 충분한 흥분성 신호들이 수신되면, 활동 전위가 시냅스후 뉴런에서 발생한다. 반면에, 억제 신호들은 일반적으로 막 전위를 과분극한다 (즉, 낮춘다). 억제 신호들은, 충분히 강하다면, 흥분성 신호들의 합에 반대로 작용하여 막 전위가 임계치에 도달하는 것을 방지할 수 있다. 시냅스 흥분에 반대로 작용하는 것에 더해, 시냅스 억제는 자발적 활성 뉴런들에 대해 강력한 제어를 발휘할 수 있다. 자발적 활성 뉴런은, 예를 들어, 그것의 역학 또는 피드백으로 인해, 추가적인 입력없이 스파이크하는 뉴런을 지칭한다. 이러한 뉴런들에서 활동 전위들의 자발적 생성을 억압함으로써, 시냅스 억제는 뉴런에서 발화하는 패턴을 형성할 수 있으며, 이는 일반적으로 조각 (sculpturing) 이라고 지칭된다. 다양한 시냅스들 (104) 은, 원하는 거동에 따라, 흥분성 시냅스 또는 억제 시냅스의 임의의 조합으로 작용할 수도 있다.
신경 시스템 (100) 은 범용 프로세서, 디지털 신호 프로세서 (digital signal processor; DSP), 주문형 반도체 (application specific integrated circuit; ASIC), 필드 프로그램가능 게이트 어레이 (field programmable gate array; FPGA) 혹은 다른 프로그램가능한 로직 디바이스 (programmable logic device; PLD), 이산 게이트 혹은 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 그것들의 임의의 조합에 의해 에뮬레이션될 수도 있다. 신경 시스템 (100) 은 전기 회로에 의해 에뮬레이션되고, 이미지 및 패턴 인식, 머신 러닝, 모터 제어 등과 같은 광범위한 애플리케이션들에 활용될 수도 있다. 신경 시스템 (100) 에서 각각의 뉴런은 뉴런 회로로서 구현될 수도 있다. 출력 스파이크를 개시하는 임계 값으로 충전되는 뉴런 막은, 예를 들어, 뉴런 막을 통해 흐르는 전류를 통합하는 커패시터로서 구현될 수도 있다.
일 양태에서, 커패시터는 뉴런 회로의 전류 통합 디바이스로서 제거될 수도 있고, 보다 작은 멤리스터 (memristor) 소자가 커패시터 대신에 이용될 수도 있다. 이러한 접근법은 뉴런 회로들, 뿐만 아니라 전류 통합기들로서 대형 커패시터들이 활용되는 다양한 다른 애플리케이션들에 적용될 수도 있다. 또한, 시냅스들 (104) 의 각각은 멤리스터 소자에 기초하여 구현될 수도 있으며, 여기서 시냅스 가중치 변화들은 멤리스터 저항의 변화들과 관련될 수도 있다. 나노미터 피쳐 크기의 멤리스터들로, 뉴런 회로 및 시냅스들의 영역이 실질적으로 감소될 수도 있으며, 이는 매우 큰 크기의 신경 시스템 하드웨어 구현예의 구현을 보다 실현가능하게 할 수도 있다.
신경 시스템 (100) 을 에뮬레이션하는 신경 프로세서의 기능은 시냅스 연결들의 가중치들에 의존할 수도 있으며, 이는 뉴런들 사이의 연결들의 강도들을 제어할 수도 있다. 시냅스 가중치들은 전력 다운된 후에 프로세서의 기능을 보호하기 위해 비휘발성 메모리에 저장될 수도 있다. 일 양태에서, 시냅스 가중치 메모리는 메인 신경 프로세서 칩과는 별도인 외부 칩에 구현될 수도 있다. 시냅스 가중치 메모리는 대체가능한 메모리 카드로서 신경 프로세서 칩과는 별도로 패키징될 수도 있다. 이는 신경 프로세서에 다양한 기능들을 제공할 수도 있으며, 여기서 특정 기능은 신경 프로세서에 현재 접속된 메모리 카드에 저장된 시냅스 가중치들에 기초할 수도 있다.
도 2 는 본 개시물의 소정의 양태들에 따른 연산망 (예를 들어, 신경 시스템, 또는 신경망) 의 프로세싱 유닛 (예를 들어, 뉴런 또는 뉴런 회로) (202) 의 일 예시적인 도면 (200) 을 도시한다. 예를 들어, 뉴런 (202) 은 도 1 로부터의 레벨 102 및 레벨 106 의 뉴런들 중 임의의 뉴런에 대응할 수도 있다. 뉴런 (202) 은 다수의 입력 신호들 (2041-204N) 을 수신할 수도 있으며, 다수의 입력 신호들은 신경 시스템의 외부의 신호들, 또는 동일한 신경 시스템의 다른 뉴런들에 의해 생성된 신호들, 또는 양자 모두일 수도 있다. 입력 신호는 전류, 컨덕턴스, 전압, 실수값 및/또는 복소수 값일 수도 있다. 입력 신호는 고정-소수점 또는 부동-소수점 표현을 갖는 수치 값을 포함할 수도 있다. 이러한 입력 신호들은 조정가능한 시냅스 가중치들 (2061-206N(W1-WN)) 에 따라 신호들을 스케일링하는 시냅스 연결들을 통해 뉴런 (202) 에 전달될 수도 있으며, 여기서 N 은 뉴런 (202) 의 입력 연결들의 전체 개수일 수도 있다.
뉴런 (202) 은 스케일링된 입력 신호들을 결합하고 결합되어진 스케일링된 입력들을 이용해 출력 신호 (208) (즉, 신호 Y) 를 생성할 수도 있다. 출력 신호 (208) 는 전류, 컨덕턴스, 전압, 실수값 및/또는 복소수 값일 수도 있다. 출력 신호는 고정-소수점 또는 부동-소수점 표현을 갖는 수치 값일 수도 있다. 출력 신호 (208) 는 그 다음에 동일한 신경 시스템의 다른 뉴런들에 입력 신호로서, 또는 동일한 뉴런 (202) 에 입력 신호로서, 또는 신경 시스템의 출력으로서 전송될 수도 있다.
프로세싱 유닛 (뉴런) (202) 은 전기 회로에 의해 에뮬레이션될 수도 있고, 프로세싱 유닛의 입력 및 출력 연결들은 시냅스 회로들을 갖는 전기 연결부들에 의해 에뮬레이션될 수도 있다. 프로세싱 유닛 (202) 및 프로세싱 유닛의 입력 및 출력 연결들은 또한 소프트웨어 코드에 의해 에뮬레이션될 수도 있다. 프로세싱 유닛 (202) 이 또한 전기 회로에 의해 에뮬레이션될 수도 있는 반면, 프로세싱 유닛의 입력 및 출력 연결들은 소프트웨어 코드에 의해 에뮬레이션될 수도 있다. 일 양태에서, 연산망에서 프로세싱 유닛 (202) 은 아날로그 전기 회로일 수도 있다. 다른 양태에서, 프로세싱 유닛 (102) 은 디지털 전기 회로일 수도 있다. 또 다른 양태에서, 프로세싱 유닛 (202) 은 아날로그 및 디지털 컴포넌트들 양자 모두를 갖는 혼합-신호 전기 회로를 포함할 수도 있다. 연산망은 앞서 언급된 형태들 중 임의의 형태로 프로세싱 유닛들을 포함할 수도 있다. 그러한 프로세싱 유닛들을 이용하는 연산망 (신경 시스템 또는 신경망) 은 광범위한 애플리케이션들, 예컨대, 이미지 및 패턴 인식, 머신 러닝, 모터 제어 등에 활용될 수도 있다.
신경망을 트레이닝하는 과정 중에, 시냅스 가중치들 (예를 들어, 도 1 로부터의 가중치들 
및/또는 도 2 로부터의 가중치들 (2061-206N)) 은 랜덤 값들로 초기화되고 학습 규칙에 따라 증가되거나 감소될 수도 있다. 학습 규칙의 예들은, 이로 제한되지는 않으나, 스파이크-타이밍-종속-소성 (spike-timing-dependent plasticity; STDP) 학습 규칙, Hebb 규칙, Oja 규칙, BCM (Bienenstock-Copper-Munro) 규칙 등을 포함한다는 것을 당업자들은 이해할 것이다. 소정의 양태들에서, 가중치들은 2 개의 값들 중 하나로 결정하거나 수렴할 수도 있다 (즉, 가중치들의 양봉 분배). 이러한 결과는 각각의 시냅스 가중치에 대한 비트들의 수를 감소시키고, 시냅스 가중치들을 저장하는 메모리로부터의/메모리로의 판독 및 기록의 속도를 증가시키고, 시냅스 메모리의 전력 및/또는 프로세서 소비를 감소시키는데 활용될 수도 있다.
시냅스 타입
신경망들의 하드웨어 및 소프트웨어 모델들에서, 기능들과 관련된 시냅스의 프로세싱은 시냅스 타입에 기초할 수 있다. 시냅스 타입들은 비소성 시냅스들 (가중치 및 지연의 변화 없음), 소성 시냅스들 (가중치가 변할 수도 있다), 구조적 지연 소성 시냅스들 (가중치 및 지연이 변할 수도 있다), 완전 소성 시냅스들 (가중치, 지연, 및 연결성이 변할 수도 있다), 및 그에 대한 변형들 (예를 들어, 지연은 변할 수도 있으나, 가중치 또는 입력에서는 변화가 없을 수도 있다) 일 수도 있다. 다수의 타입들의 이점은 프로세싱이 세분될 수 있다는 것이다. 예를 들어, 비소성 시냅스들은 실행될 소성 기능들을 사용하지 (또는 그러한 기능들이 완료되기를 기다리지) 않을 수도 있다. 유사하게, 지연 및 가중치 소성은, 차례 차례로 또는 병렬로, 함께 또는 별도로 동작할 수도 있는 동작들로 세분될 수도 있다. 상이한 타입의 시냅스들은 적용되는 상이한 소성 타입들의 각각에 대해 상이한 룩업 테이블들 또는 공식들 및 파라미터들을 가질 수도 있다. 따라서, 방법들은 시냅스의 타입에 대한 관련 테이블들, 공식들, 또는 파라미터들에 액세스할 것이다.
스파이크-타이밍 종속 구조 소성이 시냅스 소성과 독립적으로 실행될 수도 있다는 추가적인 의미들이 있다. 구조 소성 (즉, 지연 변화의 양) 이 전-후 스파이크 차이의 직접적인 함수일 수도 있기 때문에, 구조적 소성은 가중치 크기에 변화가 없는 경우 (예를 들어, 가중치가 최소 또는 최대 값에 도달한 경우, 또는 일부 다른 이유로 인해 변하지 않은 경우) 일지라도 구조 소성이 실행될 수도 있다. 대안으로, 구조 소성은 가중치 변화 양의 함수로 또는 가중치들 혹은 가중치 변화들의 한계들과 관련되는 조건들에 기초하여 설정될 수도 있다. 예를 들어, 시냅스 지연은 가중치 변화가 발생하는 경우에만, 또는 가중치가 제로에 도달하나 최고 값에 있지 않은 경우에만 변할 수도 있다. 그러나, 이러한 프로세스들이 병렬로 되어 메모리 액세스들의 수 및 중첩을 감소시킬 수 있도록 독립적인 기능들을 가지는 것이 이로울 수 있다.
시냅스 소성의 결정
신경소성 (또는 간단하게 "소성") 은 새로운 정보, 감각 자극, 개발, 손상, 또는 장애에 응답하여 시냅스 연결들 및 거동을 변화시키는 뇌에서의 뉴런들 및 신경망들의 능력이다. 소성은 생물학 뿐만 아니라 컴퓨터 신경과학 및 신경망들에서의 학습 및 메모리에 있어 중요하다. (예를 들어, Hebbian 이론에 따른) 시냅스 소성, 스파이크-타이밍-종속 소성 (STDP), 비-시냅스 소성, 활동-종속 소성, 구조 소성, 및 항상성 소성과 같은 다양한 형태들의 소성이 연구되었다.
STDP 는 뉴런들 사이의 시냅스 연결들의 강도를 조정하는 학습 프로세스이다. 연결 강도들은 특정 뉴런의 출력 및 수신된 입력 스파이크들의 상대적 타이밍 (즉, 활동 전위) 에 기초하여 조정된다. STDP 프로세스 하에서, 장기 강화 (long-term potentiation; LTP) 는 소정의 뉴런에 대한 입력 스파이크가, 평균적으로, 그 뉴런의 출력 스파이크 바로 전에 발생하려고 하면 생길 수도 있다. 그 다음에, 그 특정 입력은 다소 더 강하게 된다. 반면에, 입력 스파이크가, 평균적으로, 출력 스파이크 바로 후에 발생하려고 하면, 장기 저하 (long-term depression; LTD) 가 발생할 수도 있다. 그 다음에, 그 특정 입력은 다소 약하게 되고, 따라서, 명칭이 "스파이크-타이밍-종속 소성" 이다. 결과적으로, 시냅스후 뉴런의 흥분을 야기할 수도 있는 입력들은 미래에 기여할 가능성이 더 크게 되고, 한편 시냅스후 스파이크를 야기하지 않는 입력들은 미래에 기여할 가능성이 더 작아지게 된다. 프로세스는 연결들의 초기 세트의 서브세트가 남아있을 때까지 계속되고, 한편 모든 다른 것들의 영향은 사소한 레벨로 감소된다.
뉴런은 일반적으로 그것의 입력들 중 많은 입력이 짧은 기간 내에 발생하는 경우에 출력 스파이크를 생성하기 때문에 (즉, 출력을 야기하기에 충분하게 누적된다), 통상적으로 남아있는 입력들의 서브세트는 시간에 상관되는 경향이 있는 것들을 포함한다. 또한, 출력 스파이크 전에 발생하는 입력들이 강화되기 때문에, 가장 빠른 충분한 상관의 누적 표시를 제공하는 입력들이 결국 뉴런에 대한 최종 입력이 될 수도 있다.
STDP 학습 규칙은 시냅스전 뉴런의 스파이크 시간 t pre 과 시냅스후 뉴런의 스파이크 시간 t post 사이의 시간 차이의 함수 (즉, t = t post - t pre ) 로서 시냅스전 뉴런을 시냅스후 뉴런에 연결하는 시냅스의 시냅스 가중치에 효과적으로 적응될 수도 있다. 통상적인 STDP 의 공식은 시간 차이가 양 (positive) 이면 (시냅스전 뉴런이 시냅스후 뉴런 전에 발화한다) 시냅스 가중치를 증가시키고 (즉, 시냅스를 강력하게 하고), 시간 차이가 음 (negative) 이면 (시냅스후 뉴런이 시냅스전 뉴런 전에 발화한다) 시냅스 가중치를 감소시키는 (즉, 시냅스를 억제하는) 것이다.
STDP 프로세스에서, 시간 경과에 따른 시냅스 가중치의 변화는 통상적으로 다음에서 주어진 지수함수형 쇠퇴 (exponential decay) 를 이용하여 달성된다:
여기서 
및 
은 각각 양 및 음의 시간 차이에 대한 시간 상수들이고, 
및 
은 대응하는 스케일링 크기들이고, 
는 양의 시간 차이 및/또는 음의 시간 차이에 적용될 수도 있는 오프셋이다.
도 3 은 STDP 에 따른 시냅스전 스파이크와 시냅스후 스파이크의 상대적 타이밍의 함수로서 시냅스 가중치 변화의 일 예시적인 도면 (300) 을 도시한다. 시냅스전 뉴런이 시냅스후 뉴런 전에 발화하면, 그래프 (300) 의 302 부분에서 도시된 바와 같이, 대응하는 시냅스 가중치가 증가될 수도 있다. 이러한 가중치 증가는 시냅스의 LTP 라고 지칭될 수 있다. LTP 의 양이 시냅스전 스파이크 시간과 시냅스후 스파이크 시간 사이의 차이의 함수로서 거의 기하급수적으로 감소할 수도 있다는 것이 그래프 부분 302 로부터 관찰될 수 있다. 그래프 (300) 의 부분 304 에 도시된 바와 같이, 역순 (reverse order) 의 발화는 시냅스 가중치를 감소시켜, 시냅스의 LTD 를 야기할 수도 있다.
도 3 에서의 그래프 (300) 에 도시된 바와 같이, 음의 오프셋 (
) 이 STDP 그래프의 LTP (원인) 부분 302 에 적용될 수도 있다. x-축의 교차 지점 (306) (y=0) 은 계층 i-1 로부터의 원인 입력들에 대한 상관관계를 고려하여 최대 시간 지연과 일치하게 구성될 수도 있다. 프레임-기반 입력 (즉, 스파이크들 또는 펄스들을 포함하는 특정 지속기간의 프레임의 형태인 입력) 의 경우에, 오프셋 값 (
) 은 프레임 경계를 반영하도록 연산될 수 있다. 프레임에서의 제 1 입력 스파이크 (펄스) 는 직접적으로 시냅스후 전위에 의해 모델링됨으로써 또는 신경 상태에 대한 영향의 관점에서 시간이 경과함에 따라 쇠퇴하는 것으로 고려될 수도 있다. 프레임에서의 제 2 입력 스파이크 (펄스) 가 특정 시간 프레임과 상관되거나 관련있다고 고려되면, 관련 시간들에서의 값이 상이할 수도 있도록 (일 프레임보다 큰 것에 대해서는 음, 그리고 일 프레임보다 작은 것에 대해서는 양) 프레임 전후의 관련 시간들은 해당 시간 프레임 경계에서 분리되고 STDP 곡선의 하나 이상의 부분들을 오프셋함으로써 소성의 면에서 상이하게 취급될 수도 있다. 예를 들어, 음의 오프셋 (
) 은 프레임보다 큰 전-후 시간에서 곡선이 실제로 제로 아래로 가고 따라서 LTP 대신에 LTD 의 부분이도록 LTP 를 오프셋하도록 설정될 수도 있다.
뉴런 모델들 및 동작
유용한 스파이킹 뉴런 모델을 설계하기 위한 몇몇 일반적인 원리들이 있다. 훌륭한 뉴런 모델은 2 개의 연산 제도들: 일치 검출 및 함수적 연산의 측면에서 풍부한 잠재적 거동을 가질 수도 있다. 또한, 훌륭한 뉴런 모델은 시간 코딩을 가능하게 하도록 2 개의 요소들을 가져야 한다: 입력들의 도착 시간은 출력 시간에 영향을 주고 일치 검출은 좁은 시간 윈도우를 가질 수 있다. 마지막으로, 연산상으로 매력있도록, 훌륭한 뉴런 모델은 연속적인 시간에서의 폐쇄형 솔루션 및 근처의 어트랙터들 및 안장점들을 포함하는 안정적인 거동을 가질 수도 있다. 다시 말해서, 유용한 뉴런 모델은 실용적이고, 풍부하고, 사실적이고, 생물학적으로-일정한 거동들을 모델링하는데 이용되는 것뿐만 아니라 엔지니어 및 역 엔지니어 신경 회로들에서 이용될 수 있는 것이다.
뉴런 모델은 입력 도착, 출력 스파이크와 같은 이벤트들, 또는 내부적이거나 외부적인 다른 이벤트에 의존할 수도 있다. 풍부한 거동 레퍼토리를 달성하기 위해서는, 복잡한 거동들을 보일 수 있는 상태 머신이 바람직할 수도 있다. (만약 있다면) 입력 기여와 별도인, 이벤트 그 자치의 발생이 상태 머신에 영향을 주고 이벤트에 후속하는 역학을 제약할 수 있다면, 시스템의 미래 상태는 상태 및 입력의 함수일 뿐만 아니라, 상태, 이벤트, 및 입력의 함수이다.
일 양태에서, 뉴런 (n) 은 다음의 역학에 의해 통제되는 막 전압 (
) 을 갖는 스파이킹 누출-통합-및-발화 뉴런으로 모델링될 수도 있다:
여기서 
및 
는 파라미터들이고, 
은 시냅스전 뉴런 m 을 시냅스후 뉴런 n 에 연결하는 시냅스에 대한 시냅스 가중치이고, 
은 뉴런 n 의 세포체 (soma) 에 도착할 때까지 
에 따라 수지상 (dendritic) 또는 축삭 (axonal) 지연될 수도 있는 뉴런 m 의 스파이킹 출력이다.
시냅스후 뉴런에 대한 충분한 입력이 확립된 때로부터 시냅스후 뉴런이 실제로 발화할 때까지 지연이 있다는 것에 유의해야 한다. Izhikevich 의 단순 모델과 같은 동적 스파이크 뉴런 모델에서, 탈분극화 임계치 
와 피크 스파이크 전압 
사이에 차이가 있으면 시간 지연이 초래될 수도 있다. 예를 들어, 단순 모델에서, 전압 및 복구에 대한 미분 방정식들의 쌍에 의해 뉴런 세포체 역학들이 통제될 수 있다, 즉:
여기서, v 는 막 전위이고, u 는 막 복구 변수이고, k 는 막 전위 v 의 시간 스케일을 설명하는 파라미터이고, a 는 복구 변수 u 의 시간 스케일을 설명하는 파라미터이고, b 는 막 전위 v 의 하위-임계 변동들에 대한 복구 변수 u 의 민감도를 설명하는 파라미터이고, v r 은 막 휴지상태 전위이고, I 는 시냅스 전류이고, C 는 막의 커패시턴스이다. 이러한 모델에 따르면, 뉴런은 
인 경우에 스파이킹하는 것으로 정의된다.
Hunzinger 콜드 (Cold) 모델
Hunzinger 콜드 뉴런 모델은 풍부하며 다양한 신경 거동들을 복제할 수 있는 최소 이중-체제 스파이킹 선형 동적 모델이다. 모델의 1- 또는 2-차원 선형 역학은 2 개의 체제들을 가질 수 있으며, 여기서 시간 상수 (및 연결) 는 체제에 의존할 수 있다. 하위-임계 체제에서, 규칙에 의해 음인 시간 상수는 일반적으로 생물학적으로-일관성있는 선형 방식으로 휴지상태로 셀을 반환하도록 작동하는 누수 채널 역학을 나타낸다. 규칙에 의해 양인 상위-임계 체제에서 시간 상수는 일반적으로 셀이 스파이킹하도록 구동하나 스파이크-생성에서 지연을 초래하는 누수 방지 채널 역학을 반영한다.
도 4 에 도시된 바와 같이, 모델 (400) 의 역학은 2 개 (또는 그 보다 많은) 체제들로 나누어질 수도 있다. 이러한 체제들은 (LIF 뉴런 모델과 혼동되지 않게, 누수-통합-및-발화 (leaky-integrate-and-fire; LIF) 체제라고도 상호교환가능하게 지칭되는) 임의 체제 (402) 및 (ALIF 뉴런 모델과 혼동되지 않게, 누수-방지-통합-및-발화 (anti-leaky-integrate-and-fire; ALIF) 체제라고도 상호교환가능하게 지칭되는) 양의 체제 (404) 라고 불릴 수도 있다. 음의 체제 (402) 에서, 상태는 미래 이벤트 시에 휴지상태 v_ 쪽으로 향하는 경향이 있다. 이러한 음의 체제에서, 모델은 일반적으로 시간 입력 검출 속성들 및 다른 하위-임계 거동을 보인다. 양의 체제 (404) 에서, 상태는 스파이킹 이벤트 v s 쪽으로 향하는 경향이 있다. 이러한 양의 체제에서, 모델은 후속하는 입력 이벤트들에 따라 스파이킹하는데 지연을 초래하는 것과 같은 연산 속성들을 보인다. 이러한 2 개의 체제들로의 역학의 이벤트들 및 분리의 면에서의 역학의 공식은 모델의 기본적인 특성들이다.
(상태들 v 및 u 에 대한) 선형 이중-체제 양방향-차원 역학은 다음과 같은 규칙에 의해 정의될 수도 있다:
여기서 
및 r 은 연결에 대한 선형 변환 변수들이다.
심볼 
는, 특정 체제에 대한 관계를 논의하거나 표현하는 경우, 각각 음의 체제 및 양의 체제에 대해 부호 "-" 또는 "+" 를 갖는 심볼 
를 대체하도록 규칙에 따라 역학 체제를 지칭하기 위해 본원에서 이용된다.
모델 상태는 막 전위 (전압) v 및 복구 전류 (recovery current) u 에 의해 정의된다. 기본 형태에서, 체제는 기본적으로 모델 상태에 의해 결정된다. 정확도 및 일반 정의의 미묘하지만 중요한 양태들이 있으나, 지금은, 전압 v 이 임계치 v + 보다 높은 경우 양의 체제 (404) 에 있고 그렇지 않으면 음의 체제 (402) 에 있는 모델을 고려한다.
체제-의존적인 시간 상수는 음의 체제 시간 상수인 
및 양의 체제 시간 상수인 
를 포함한다. 복구 전류 시간 상수 
는 통상적으로 체제와 독립적이다. 편의를 위해, 음의 체제 시간 상수 
는 통상적으로 쇠퇴를 반영하도록 음의 양 (negative quantity) 으로 명시되어 전압 진전에 대한 동일한 표현이 양의 체제에 대해 이용될 수도 있으며, 여기서 지수 및 
는 일반적으로 양이며 
도 그럴 것이다.
2 개의 상태 엘리먼트들의 역학은 무연속변이 (null-cline) 들로부터 상태들을 오프셋하는 변형들에 의한 이벤트들에서 연결될 수도 있으며, 여기서 변형 변수들은 다음과 같다:
여기서 
및 
은 파라미터들이다. 
에 대한 2 개의 값들은 2 개의 체제들에 대한 기준 전압들에 대한 베이스이다. 파라미터 
는 베이스 전압이고, 막 전위는 일반적으로 음의 체제에서 
쪽으로 쇠퇴할 것이다. 파라미터 
는 음의 체제에 대한 베이스 전압이고, 막 전위는 양의 체제에서 일반적으로 
로부터 멀어질 것이다.
v 및 u 에 대한 무연속변이들은 각각 변형 변수들 
및 r 의 음으로 주어진다. 파라미터 
은 u 무연속변이의 경사도를 제어하는 스케일 인자이다. 파라미터 
은 통상적으로 
와 동일하게 설정된다. 파라미터 
는 양 체제들에서 v 무연속변이들의 경사도를 제어하는 저항 값이다. 
시간-상수 파라미터들은 각각의 체제에서 별도로 기하급수적 쇠퇴들 뿐만 아니라 무연속변이 경사도들도 제어한다.
모델은 전압 v 가 값 
에 도달하는 경우에 스파이킹하도록 정의될 수도 있다. 후속하여, 상태는 (스파이크 이벤트와 동일한 것일 수도 있는) 리셋 이벤트에서 리셋될 수도 있다:
여기서 
및 
는 파라미터들이다. 리셋 전압 
은 통상적으로 
로 설정된다.
순간적인 연결의 원리에 의해, (단일 지수 항을 갖는) 상태 뿐만 아니라 특정 상태에 도달하기 위해 요구되는 시간에 대해 폐쇄 형태 해가 가능하다. 폐쇄 형태 상태 해들은 다음과 같다:
따라서, 모델 상태는 입력 (시냅스전 스파이크) 또는 출력 (시냅스후 스파이크) 과 같은 이벤트들 시에만 업데이트될 수도 있다. 동작들은 또한 (입력 또는 출력이 있는지 여부에 상관없이) 임의의 특정 시간에 수행될 수도 있다.
또한, 순간적인 연결 원리에 의해, 반복적 기법들 또는 수치 방법들 (예를 들어, Euler 수치 방법) 없이도 특정 상태에 도달하기 위한 시간이 미리 결정될 수도 있도록 시냅스후 스파이크의 시간이 예상될 수도 있다. 이전 전압 상태 
를 고려하면, 전압 상태 
에 도달되기까지의 시간 지연은 다음과 같이 주어진다:
전압 상태 
가 
에 도달하는 시점에 스파이크가 발생하는 것으로 정의되면, 전압이 주어진 상태 에 있는 시간에서부터 측정된 바와 같은 스파이크가 발생하기 전까지의 시간의 양 또는 상대적 지연에 대한 폐쇄형 해는 다음과 같다:
여기서 
은 통상적으로 파라미터 
로 설정되나, 다른 변형들이 가능할 수도 있다.
모델 역학의 위의 정의들은 모델이 양의 체제 또는 음의 체제에 있는지 여부에 의존한다. 언급된 바와 같이, 연결 및 체제 
는 이벤트들 시에 연산될 수도 있다. 상태 전파의 목적으로, 체제 및 연결 (변형) 은 마지막 (이전) 이벤트의 시점에서의 상태에 기초하여 정의될 수도 있다. 스파이크 출력 시간을 후속하여 예상하기 위한 목적으로, 체제 및 연결 변수는 다음 (현재) 이벤트 시점에서의 상태에 기초하여 정의될 수도 있다.
콜드 모델, 및 시뮬레이션, 에뮬레이션, 시간 모델을 실행하는 여러 가지의 가능한 구현들이 있다. 이는, 예를 들어, 이벤트-업데이트, 단계-이벤트 업데이트, 및 단계-이벤트 모드들을 포함한다. 이벤트 업데이트는 (특정 순간들에서) 이벤트들 또는 "이벤트 업데이트" 에 기초하여 상태들이 업데이트되는 업데이트이다. 단계 업데이트는 모델이 간격들 (예를 들어, 1ms) 에서 업데이트되는 경우의 업데이트이다. 이는 반드시 반복적인 방법들 또는 수치 방법들을 이용하지는 않는다. 이벤트-기반 구현이 또한 오직 단계들에서 또는 단계들 사이에서 이벤트가 발생하는 경우에만 모델을 업데이트함으로써 또는 "단계-이벤트" 업데이트에 의해 단계-기반 시뮬레이터에서 제한된 시간 분해능에서 가능하다.
신경망에서의 콘볼루션 동작의 분해
딥 콘볼루션 망들 (Deep Convolution Networks (DCNs) 은 오브젝트 분류, 오브젝트 위치 식별 (Localization), 얼굴 인식 및 장면 인식을 포함하는 다수의 컴퓨터 비젼 애플리케이션들에서 널리 사용된다. 콘볼루션 동작들은 DCNs 에서 가장 계산적으로 집약적인 블록들 중 하나이다. 본 개시의 양태들은 2 차원 (2-D) 콘볼루션 동작을 DCNs 에서의 1-D 볼루션 동작들의 합성 (composition) 으로서 표현함으로써 콘볼루션 동작의 계산적 복잡도를 감소시키는 방법들에 지향된다.
콘볼루션 동작은 1차원 (1-D) 배열들상에서 이해될 수도 있다. 길이 (N) 의 입력 벡터 (X) 는 길이 (N-M+1) 의 출력 벡터 (Y=X*W) 를 생성하기 위해 길이 (M) 의 필터 (W) 와 콘볼빙될 수도 있다:
여기서 M 및 N 은 정수 값들이다.
가산들을 무시하면, 계산적 복잡도는 승산들의 수에 의해 표현될 수도 있다. 위의 연산에서 승산들의 수는 (N-M)*M 과 동일하다. 필터 사이즈가 입력 사이즈에 비해 작다고 가정하면, 승산들의 수는 빅오 (big-O) 표기법을 사용하여 O(NM) 승산들의 계수 (order) 이다.
딥 콘볼루션 망들에서, 콘볼루션 동작은 1-D 벡터들 대신에 2-D 행렬들에 대해 수행될 수도 있다. 예를 들어, 차원들 (N1×N2) 의 입력 행렬 (X) 은 차원들 (N1-M1+1)×(N2-M2+1) 의 출력 행렬 (Y) 을 생성하기 위해 다음과 같이 차원들 (M1×M2) 의 필터 행렬 (W) 과 콘볼빙될 수도 있다:
계산적 복잡도는 O(N1N2M1M2) 승산들의 계수상에 있을 수도 있다. 행렬들이 정사각형인 경우, 즉 N1=N2=N 및 M1=M2=M 인 경우, 계산적 복잡도는 O(N2M2) 의 계수이다.
2-D 콘볼루션 동작의 분해
필터 행렬 (W) 의 랭크에 따라, 2-D 콘볼루션 동작은 1-D 콘볼루션 동작들의 합성으로서 표현될 수도 있다. 예를 들어, 필터 행렬 (W) 는 특이값 분해 (SVD) 를 사용하여 랭크 1 행렬들의 선형 조합으로서 표현될 수도 있다:
이러한 예에서, rank(W) 는 행렬 (W) 의 랭크를 표시하고, 행렬들 (W1, W2,...,Wrank(W)) 는 모두 단위 랭크 행렬들이다. 또한, 단위 랭크 행렬들 각각은 열벡터 곱하기 행벡터의 곱로서 표현될 수도 있다.
필터 행렬 (W) 와의 2-D 콘볼루션 동작은 단위 랭크 행렬들과의 2-D 콘볼루션 동작들의 선형 조합으로서 분해될 수도 있다. 단위 랭크 행렬과의 2-D 콘볼루션 동작의 이점은 그 동작이 2 개의 1-D 콘볼루션 동작들로 분해될 수도 있다는 것이다.
하나의 예에서, Wi = UiVT i 이며, 여기서 Ui 는 열 벡터이고 VT i 는 행 벡터라고 가정하라. 그 후 2-D 콘볼루션 동작 (X*Wi) 는 먼저 열 벡터 (Ui) 와 행렬 (X) 의 각각의 열을 콘볼빙하고, 그 후 행 벡터 (VT i) 와 결과의 행렬의 각각의 행을 콘볼빙함으로써 분해될 수도 있다.
2 개의 1-D 콘볼루션들을 사용하여 단위 랭크 행렬과의 2-D 콘볼루션을 컴퓨팅하는 이러한 방법은 계산적 복잡도를 갖는다:
열 및 행 콘볼루션 동작들이 단위 랭크 행렬들 각각에 대해 반복되기 때문에, 이러한 접근법의 전체 계산적 복잡도는 다음과 같이 표현될 수도 있다:
정방 행렬들의 경우에, 이것은 
와 동일하다. 이것은 2-D 콘볼루션 동작의 계산적 복잡도인 O(N2M2) 와 비교된다.
그 분해 방법은 필터 행렬 (W) 이 작은 랭크 (rank(W)) 를 갖고 더 큰 차원성 (dimensionality) (M) 을 갖는다면 효율적일 것이다. 예를 들어, 필터 행렬이 사이즈 16 x 16 이고 2 의 랭크를 갖는 예를 고려하면, 분해 방법을 사용하는 
승산들은 전통적인 방법을 사용하는 
승산들과 비교된다. 필터 행렬 (W) 이 단위 랭크를 갖는다면, 비교는 
승산들과 
승산들 사이에서이다.
본 개시의 양태들에 따르면, 2-D 콘볼루션 동작들을 1-D 콘볼루션 동작들로 분해하는 방법은 다음의 방식들에서 DCNs 에 적용될 수도 있다:
하나의 양태에서, DCN 은 임의의 트레이닝 기법을 사용하여 트레이닝될 수도 있다. 트레이닝의 종단부에서, 필터 행렬들의 랭크가 컴퓨팅될 수도 있다. 
를 
와 비교함으로써 분해 방법을 사용하여 2-D 콘볼루션 동작을 구현할지 여부가 결정될 수 있다.
일부 양태들에서, DCN 은 필터 행렬들이 낮은 랭크 근사화에 의해 대체될 수 있도록 사전-프로세싱의 대상이 될 수도 있다. 필터 가중치 행렬은 상위 소수의 단위랭크 행렬들만을 사용하여 근사화될 수도 있다:
여기서, R 은 1 보다 작을 수 있거나, 특이값들의 에너지 분포에 기초하여 선택될 수 있다. 통상적으로, 에너지의 대부분은 상위 소수의 특이값들에 집중된다. 일부 양태들에서, R 은 경험적으로 선택될 수도 있다. 예를 들어, R 은 R 에 대한 상이한 값들을 시도함으로써 DCN 의 전체 분류 성능에 기초하여 선택될 수도 있다. 즉, R 의 최종 값은 R 의 상이한 값들에 대한 검증 데이터세트에 대한 컴퓨팅 정확성에 따라 결정될 수도 있다. 무시할 수 있는 성능 열화를 갖는 R 의 최저 값이 선택될 수도 있다.
낮은 랭크 근사화 후에, 사전-트레이닝된 분류기가 사용될 수도 있거나, 분류기가 트레이닝될 수도 있다.
다른 양태에서, 트레이닝 프로세스는 단위 랭크 또는 낮은 랭크 필터 가중치 행렬들로 수렴하도록 장려될 수도 있다. 필터는 예를 들어 랭크 < K/2 인 경우 낮은 랭크를 갖는 것으로 간주되 수도 있으며, 여기서 K 는 필터 가중치 행렬의 사이즈이다. 낮은 랭크 필터의 다른 예는 다음과 같이 표현될 수도 있는 가보르 (Gabor) 필터이다:
가보르 필터 행렬은 1 의 랭크를 갖고, 따라서 θ= 0, 90, 180, 또는 270 인 경우에 분리가능하다. 한편, 가보르 필터의 랭크는 θ 의 모든 다른 값들에 대해 2 이다. 이러한 경우에, 가보르 필터는 2 개의 분리가능한 필터들의 합이다.
하나의 예시적인 양태에서, 단위 또는 낮은 랭크 필터 행렬들은 높은 랭크 행렬들에 페널티를 과하기 위해 목적 함수에 정규화기 항 (regularizer term) (예를 들어, 비용 함수) 을 가산함으로써 장려될 수도 있다. 예를 들어, 뉴클리어 놈 (nuclear norm) 이 랭크를 감소시키기 위해 사용될 수도 있다. 뉴클리어 놈은 특이값들의 함이고, 다음과 같이 표현될 수도 있다:
여기서 σi 는 특이값들이고, λ||W||* 가 각각의 필터에 대한 목적 함수에 가산되며, 여기서 λ 는 비용 함수이다. 이에 따라, 
의 가중치 디케이 (decay) 항이 그레디언트 (gradient) 업데이트 방정식에 가산된다. 물론, 다른 정규화기들 (regularizers) 이 또한 필터 랭크를 감소시키기 위해 사용될 수도 있다. 필터 랭크를 감소시킨 후에, 분해된 콘볼루션이 적용될 수도 있다.
다른 예시적인 양태에서, 필터 가중치 행렬들에 대한 소정의 랭크 (예를 들어, 단위 또는 낮은 랭크) 가 강요될 수도 있고, 역 전파 (또는 등가적으로 그레디언트 하강) 가 이들 강요된 행렬들에 대한 업데이트들을 컴퓨팅하기 위해 적용될 수도 있다.
예를 들어, 필터 행렬이 단위 랭크이도록 강제되는 것을 가정하라. 그러면, W 는 UVT 형태를 취하며, 여기서 U 는 열 벡터이고 V 는 행 벡터이다. 엘리먼트들 (wij) 는 자유 변수들이 아닐 수도 있지만, 대신에 자유 변수들 (ui 및 vj) 에 기초한 도출된 변수들일 수도 있다:
wij = uivj (21)
역 전파 프로세스는 엘리먼트들 (wij) 에 대해 부분적 그레디언트들을 컴퓨팅하기 위해 적용될 수도 있다. 엘리먼트들 (wij) 에 대한 부분적 그레디언트들은 차례로 다음의 방식으로 자유 변수들 (ui 및 vj) 에 대한 부분적 그레디언트들을 컴퓨팅하기 위해 사용될 수도 있다:
여기서, L 은 감소되고 있는 손실 (또는 목적) 함수를 나타낸다. 이들 부분적 그레디언트들은 변수들 (ui 및 vj) 을 업데이트하고 단위 랭크 가중치 행렬들의 공간에서 하강하는 그레디언트를 본질적으로 수행하기 위해 사용될 수도 있다. 따라서, 결과의 트레이닝된 DCN 은 단위 랭크 행렬들을 가질 것이고, 분해 방법은 콘볼루션 동작들을 효율적으로 구현하기 위해 채용될 수도 있다.
다른 예시적인 양태에서, 필터 행렬들에 대한 임의의 랭크 (r) 가 필터 행렬들을 단위 랭크이도록 강요하는 대신에 강요될 수도 있다. 부분적 그레디언트들을 컴퓨팅하는 역 전파 프로세스가 상술된 바와 같이 변수들 (ui 및 vj) 에 대한 업데이트들을 결정하기 위해 수행될 수도 있다.
일부 양태들에서, 다이버시티 (diversity) 를 위한 램덤 초기 조건 및 기여 단위 랭크 행렬들의 각각에 대한 동일한 가중치 업데이트들이 사용될 수도 있다. 다른 양태에서, r 개의 열 벡터들이 서로 직교이고 r 개의 행 벡터들이 서로 직교라는 추가적인 제약이 다이버시티를 장려하기 위해 사용될 수도 있다.
일부 양태들에서, 분리가능한 필터들을 재사용하는 것이 바람직할 수도 있다. 예를 들어, DCN 이 동일한 입력에 대해 동작하는 다수의 필터들을 갖는 경우, 언더라잉 (underlying) 필터들의 재사용을 장려하는 것이 이로울 수도 있다. 이것은 L 개의 분리가능한 필터들 (U1V1 T, U2V2 T,... ULVL T) 의 뱅크를 구성함으로써 달성될 수도 있다. 각 필터는 언더라잉 필터들의 사이즈 R 의 랜덤 서브세트의 선형 조합이도록 제약될 수도 있다:
여기서 Sp 는 필터 (p) 에 의해 사용된 분리가능한 필터들의 서브세트이고, αpr 은 선형 조합 파라미터이다. 역 전파는 L 개의 분리가능한 필터들 및 선형 조합 파라미터를 학습하도록 적용될 수도 있다.
도 5 는 본 개시의 소정의 양태들에 따른 범용 프로세서 (502) 를 이용하는 앞서 언급된 분해의 예시적인 구현 (500) 을 도시한다. 변수들 (신경 신호들), 시냅스 가중치들, 연산망 (신경망) 과 연관된 시스템 파라미터들, 지연들, 및 주파수 빈 정보는 메모리 블록 (504) 에 저장될 수도 있고, 한편 범용 프로세서 (502) 에서 실행되는 명령들은 프로그램 메모리 (506) 로부터 로딩될 수도 있다. 본 개시의 일 양태에서, 범용 프로세서 (502) 로 로딩되는 명령들은 신경망에서의 필터를 표현하는 위한 분리가능한 필터들의 수를 결정하고 및/또는 그 필터에 분해된 콘볼루션을 선택적으로 적용하는 코드를 포함할 수도 있다.
본 개시의 다른 양태에서, 범용 프로세서 (502) 로 로딩되는 명령들은 신경망에서의 하나 이상의 펄터들을 낮은 랭크를 갖도록 장려하는 코드를 포함할 수도 있다.
도 6 은 본 개시물의 소정의 양태들에 따른, 메모리 (602) 가 연산망 (신경망) 의 개개의 (분산) 프로세싱 유닛들 (신경 프로세서들) (606) 과 상호연결망 (604) 을 통해 인터페이싱될 수 있는, 앞서 언급된 분해 기법들의 예시적인 구현 (600) 을 도시한다. 변수들 (신경 신호들), 시냅스 가중치들, 연산망 (신경망) 지연들과 연관된 시스템 파라미터들, 주파수 빈 정보, 정규화 (regularization) 정보 및/또는 시스템 메트릭들은 메모리 (602) 에 저장될 수도 있고, 상호연결망 (604) 의 연결(들)을 통해 메모리 (602) 로부터 각각의 프로세싱 유닛 (신경 프로세서) (606) 내로 로딩될 수도 있다. 본 개시물의 일 양태에서, 프로세싱 유닛 (606) 은 신경망에서의 필터를 표현하기 위한 분리가능한 필터들의 수를 결정하고 및/또는 그 필터에 분해된 콘볼루션을 선택적으로 적용하도록 구성될 수도 있다.
본 개시의 다른 양태에서, 프로세싱 유닛 (606) 은 신경망에서의 하나 이상의 펄터들을 낮은 랭크를 갖도록 장려하도록 구성될 수도 있다.
도 7 은 앞서 언급된 분해의 예시적인 구현 (700) 을 도시한다. 도 7 에 도시된 바와 같이, 하나의 메모리 뱅크 (702) 가 연산망 (신경망) 의 하나의 프로세싱 유닛 (704) 과 직접적으로 인터페이싱될 수도 있다. 각각의 메모리 뱅크 (702) 는 변수들 (신경 신호들), 시냅스 가중치들, 및/또는 대응하는 프로세싱 유닛 (신경 프로세서) (704) 지연들과 연관된 시스템 파라미터들, 주파수 빈 정보, 정규화 정보 및/또는 시스템 메트릭들을 저장할 수도 있다. 본 개시의 일 양태에서, 프로세싱 유닛 (704) 은 신경망에서의 필터를 표현하기 위한 분리가능한 필터들의 수를 결정하고 및/또는 그 필터에 분해된 콘볼루션을 선택적으로 적용하도록 구성될 수도 있다.
본 개시의 다른 양태에서, 프로세싱 유닛 (704) 은 신경망에서의 하나 이상의 펄터들을 낮은 랭크를 갖도록 장려하도록 구성될 수도 있다.
도 8 는 본 개시의 소정의 양태들에 따른 신경망 (800) 의 예시적인 구현을 도시한다. 도 8 에 도시된 바와 같이, 신경망 (800) 은 여기에 기술된 방법들의 다양한 동작들을 수행할 수도 있는 다수의 로컬 프로세싱 유닛들 (802) 을 가질 수도 있다. 각각의 로컬 프로세싱 유닛 (802) 은 신경망의 파라미터들을 저장하는 로컬 상태 메모리 (804) 및 로컬 파라미터 메모리 (806) 를 포함할 수도 있다. 더불어, 로컬 프로세싱 유닛 (802) 은 로컬 모델 프로그램을 저장하기 위한 로컬 (신경) 모델 프로그램 (local model program; LMP) 메모리 (808), 로컬 학습 프로그램을 저장하기 위한 로컬 학습 프로그램 (local learning program; LLP) 메모리 (810), 및 로컬 연결 메모리 (812) 를 가질 수도 있다. 또한, 도 8 에 도시된 바와 같이, 각각의 로컬 프로세싱 유닛 (802) 은 로컬 프로세싱 유닛의 로컬 메모리들을 위한 구성을 제공하기 위한 구성 프로세서 유닛 (814), 및 로컬 프로세싱 유닛들 (802) 사이에 라우팅을 제공하는 라우팅 연결 프로세싱 유닛 (816) 과 인터페이싱될 수도 있다.
일 구성에서, 뉴런 모델은 신경망에서의 필터를 표현하기 위한 분리가능한 필터들의 수를 결정하는 것 및 그 필터에 분해된 콘볼루션을 선택적으로 적용하는 것을 위해 구성된다. 뉴런 모델은 결정 수단 및 적용 수단을 포함한다. 하나의 양태에서, 결정 수단 및/또는 적용 수단은 언급된 기능들을 수행하도록 구성된 범용 프로세서 (502), 프로그램 메모리 (506), 메모리 블록 (504), 메모리 (602), 상호연결망 (604), 프로세싱 유닛들 (606), 프로세싱 유닛 (704), 로컬 프로세싱 유닛들 (802), 및 또는 라우팅 연결 프로세싱 유닛들 (816) 일 수도 있다. 다른 구성에서, 앞서 언급된 수단은 앞서 언급된 수단들에 의해 언급된 기능들을 수행하도록 구성된 임의의 모듈 또는 임의의 장치일 수도 있다.
다른 구성에서, 뉴런 모델은 신경망에서의 하나 이상의 필터들을 낮은 랭크를 갖도록 장려하는 것 및 신경망을 트레이닝하기 위해 필터(들) 에 분해된 콘볼루션을 적용하는 것을 위해 구성된다. 뉴런 모델은 장려 수단 및 적용 수단을 포함한다. 하나의 양태에서, 장려 수단 및/또는 적용 수단은 언급된 기능들을 수행하도록 구성된 범용 프로세서 (502), 프로그램 메모리 (506), 메모리 블록 (504), 메모리 (602), 상호연결망 (604), 프로세싱 유닛들 (606), 프로세싱 유닛 (704), 로컬 프로세싱 유닛들 (802), 및 또는 라우팅 연결 프로세싱 유닛들 (816) 일 수도 있다. 다른 구성에서, 앞서 언급된 수단은 앞서 언급된 수단들에 의해 언급된 기능들을 수행하도록 구성된 임의의 모듈 또는 임의의 장치일 수도 있다.
본 개시의 소정의 양태들에 따르면, 각각의 로컬 프로세싱 유닛 (802) 은 신경망의 소망하는 하나 이상의 기능성 피쳐들에 기초하여 신경망의 파라미터들을 결정하고, 결정된 파라미터들이 또한 적응, 튜닝, 및 업데이트될 때 소망하는 기능성 피쳐들에 대한 하나 이상의 기능성 피쳐들을 전개하도록 구성될 수도 있다.
도 9 는 신경망을 동작시키는 방법 (900) 을 도시한다. 블록 (902) 에서, 프로세스는 신경망에서의 필터를 표현하기 위한 분리가능한 필터들의 수를 결정한다. 예를 들어, 프로세스는 신경망에서의 필터를 표현하거나 근사화하기 위해 충분한 분리가능한 필터들의 수를 결정할 수도 있다. 일부 양태들에서, 분리가능한 필터들의 수의 결정은 필터의 랭크에 기초할 수도 있다. 다른 양태들에서, 분리가능한 필터들의 수의 결정은 필터의 특이값 분해 (SVD) 에 기초할 수도 있다.
블록 (904) 에서, 프로세스는 또한 필터에 분해된 콘볼루션을 선택적으로 적용할 수도 있다.
일부 양태들에서, 뉴런 모델은 또한 낮은 랭크 근사화로 필터를 대체할 수도 있다. 그 대체는 예를 들어 성능 메트릭에 기초할 수도 있다. 일부 양태들에서, 그 대체는 특이값 분해를 컴퓨팅함으로써 획득된 특이값들에 기초할 수도 있다.
도 10 은 신경망을 트레이닝하는 방법 (1000) 을 도시한다. 블록 (1002) 에서, 뉴런 모델은 신경망에서의 하나 이상의 필터들을 낮은 랭크를 갖도록 장려한다. 일부 양태들에서, 뉴런 모델은 필터(들) 의 필터 가중치 행렬에 정규화기를 적용함으로써 낮은 랭크를 갖도록 필터(들) 을 장려한다. 정규화기는 예를 들어 비용 메트리 또는 뉴클리어 놈을 포함할 수도 있다. 더욱이, 블록 (1004) 에서, 뉴런 모델은 신경망을 트레이닝하기 위해 필터(들)에 분해된 콘볼루션을 적용한다.
일부 양태들에서, 뉴런 모델은 필터를 행 필터들 및 열 필터들의 선형 조합으로 분할함으로써 낮은 랭크를 갖도록 필터(들)을 장려한다. 뉴런 모델은 또한 행 필터들 및 열 필터들을 학습하도록 역 전파에 의해 학습된 그레이언트 업데이트를 적용할 수도 있다.
상술된 방법들의 다양한 동작들은 대응하는 기능들을 수행할 수 있는 임의의 적합한 수단으로 수행될 수도 있다. 수단은 주문형 집적 회로 (ASIC), 또는 프로세서를 포함하여 다양한 하드웨어 및/또는 소프트웨어 컴포넌트(들) 및/또는 모듈(들)을 포함하나, 이로 제한되지는 않는다. 일반적으로, 도면들에 도시된 동작들이 있는 경우, 그러한 동작들은 유사한 넘버링을 갖는, 대응하는 상응 관계에 있는 기능식 컴포넌트들을 가질 수도 있다.
본원에서 이용되는 바와 같이, 용어 "결정하기" 는 매우 다양한 액션들을 망라한다. 예를 들어, "결정하기" 는 산출하기, 연산하기, 프로세싱하기, 도출하기, 조사하기, 검색하기 (예를 들어, 테이블, 데이터베이스, 또는 다른 데이터 구조에서 검색하기), 확인하기 등을 포함할 수도 있다. 또한, "결정하기" 는 수신하기 (예를 들어, 정보 수신하기), 액세스하기 (예를 들어, 메모리 내의 데이터에 액세스하기) 등을 포함할 수도 있다. 또한, "결정하기" 는 해결하기, 선택하기, 고르기, 설정하기 등을 포함할 수도 있다.
본원에서 이용되는 바와 같이, 아이템들의 리스트 중 "그 중 적어도 하나" 를 지칭하는 구절은 단일 구성부를 포함하여, 이러한 아이템들의 임의의 조합을 지칭한다. 예로서, "a, b, 또는 c" 중의 적어도 하나" 는 a, b, c, a-b, a-c, b-c, 및 a-b-c 를 포함하고자 한다.
본원 개시물과 연계하여 설명된 다양한 예증적인 논리 블록들, 모듈들, 및 회로들은 본원에서 개시된 기능들을 수행하도록 디자인된 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 반도체 (ASIC), 필드 프로그램가능한 게이트 어레이 (FPGA) 또는 다른 프로그램가능한 로직 디바이스 (PLD), 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 이들의 임의의 조합에 의해 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있으나, 대안으로, 프로세서는 임의의 상업적으로 이용가능한 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로 구현될 수도 있다.
본 개시물과 연계하여 설명된 방법의 단계들 또는 알고리즘은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들 양자의 조합에서 직접적으로 구현될 수도 있다. 소프트웨어 모듈은 공지된 임의의 형태의 저장 매체 내에 있을 수도 있다. 이용될 수도 저장 매체들의 일부 예들은, 랜덤 액세스 메모리 (random access memory; RAM), 판독 전용 메모리 (read only memory; ROM), 플래시 메모리, 소거가능한 프로그램가능 판독 전용 메모리 (erasable programmable read-only memory; EPROM), 전기적으로 소거가능한 프로그램가능 판독 전용 메모리 (electrically erasable programmable read-only memory; EEPROM), 레지스터들, 하드 디스크, 이동식 디스크, CD-ROM 등을 포함한다. 소프트웨어 모듈은 단일 명령 또는 많은 명령들을 포함할 수도 있고, 상이한 프로그램들 사이에서 여러 상이한 코드 세그먼트들에 걸쳐, 그리고 다수의 저장 매체들에 걸쳐 분배될 수도 있다. 저장 매체는 프로세서에 연결되어, 프로세서가 저장 매체로부터 정보를 판독하거나 저장 매체에 정보를 기록할 수 있다. 대안에서, 저장 매체는 프로세서에 통합될 수도 있다.
본원에 개시된 방법들은 설명된 방법을 달성하기 위한 하나 이상의 단계들 또는 액션들을 포함한다. 방법 단계들 및/또는 액션들은 청구항들의 범위를 벗어나지 않으면서 서로 상호 교환될 수도 있다. 다시 말해, 단계들 또는 액션들에 대한 특정 순서가 명시되지 않는 한, 특정 단계들 및/또는 액션들의 순서 및/또는 이용은 청구항들의 범위로부터 벗어남이 없이 수정될 수도 있다.
여기에 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 하드웨어에서 구현된다면, 일 예시적인 하드웨어 구성은 디바이스에서의 프로세싱 시스템을 포함할 수도 있다. 프로세싱 시스템은 버스 아키텍쳐로 구현될 수도 있다. 버스는 프로세싱 시스템 및 전체 설계 제약들의 특정 애플리케이션들에 따라 임의의 개수의 상호연결하는 버스들 및 브리지들을 포함할 수도 있다. 버스는 프로세서, 머신-판독가능 매체들, 및 버스 인터페이스를 포함하여 다양한 회로들을 함께 링크할 수도 있다. 버스 인터페이스는 다른 것들 중에서 네트워크 어댑터를 버스를 통해 프로세싱 시스템에 연결하는데 이용될 수도 있다. 네트워크 어댑터는 신호 프로세싱 기능들을 구현하는데 이용될 수도 있다. 소정의 양태들에서, 사용자 인터페이스 (예를 들어, 키보드, 디스플레이, 마우스, 조이스틱 등) 가 또한 버스에 연결될 수도 있다. 버스는 또한 다양한 다른 회로들, 예컨대, 타이밍 소스들, 주변기기들, 전압 조절기들, 전력 관리 회로들 등을 링크할 수도 있으며, 이는 공지되어 있으므로, 더 이상 설명되지 않을 것이다.
프로세서는 컴퓨터 판독가능 매체 상에 저장된 소프트웨어의 실행을 포함하여 버스 및 범용 프로세싱을 관리하는 역할을 할 수도 있다. 프로세서는 하나 이상의 범용 및/또는 특수-목적용 프로세서들로 구현될 수도 있다. 예들은 마이크로프로세서들, 마이크로제어기들, DSP 제어기들, 및 소프트웨어를 실행할 수 있는 다른 회로부를 포함한다. 소프트웨어는 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 서술 언어, 또는 다른 것으로 지칭되더라도, 명령들, 데이터, 또는 이들의 임의의 조합을 의미하는 것으로 광범위하게 해석될 수 있다. 머신-판독가능 매체들은, 예로서, 랜덤 액세스 메모리 (RAM), 플래시 메모리, 판독 전용 메모리 (ROM), 프로그램가능한 판독 전용 메모리 (PROM), 소거가능한 프로그램가능 판독 전용 메모리 (EPROM), 전기적으로 소거가능한 프로그램가능 판독 전용 메모리 (EEPROM), 레지스터들, 자기 디스크들, 광학 디스크들, 하드 드라이브들, 또는 임의의 다른 적합한 저장 매체, 또는 이들의 임의의 조합을 포함할 수도 있다. 머신-판독가능 매체들은 컴퓨터-프로그램 제품으로 구체화될 수도 있다. 컴퓨터-프로그램 제품은 패키징 재료들을 포함할 수도 있다.
하드웨어 구현에서, 머신-판독가능 매체들은 프로세서와 별개인 프로세싱 시스템의 일부일 수도 있다. 그러나, 머신-판독가능 매체들, 또는 이의 임의의 부분은 프로세싱 시스템의 외부에 있을 수도 있음을 당업자들은 쉽게 이해할 것이다. 예로서, 머신-판독가능 매체들은 송신 라인, 데이터에 의해 변조된 반송파, 및/또는 디바이스와 별도인 컴퓨터 제품 포함할 수도 있으며, 이 모두는 버스 인터페이스를 통해 프로세서에 의해 액세스가능하게 될 수도 있다. 대안으로, 또는 이에 더해, 머신-판독가능 매체들, 또는 이들의 임의의 부분은 프로세서에 통합될 수도 있으며, 그러한 경우에는 캐시 및/또는 범용 레지스터 파일들과 함께 있을 수도 있다. 논의된 다양한 컴포넌트들이 로컬 컴포넌트와 같이 특정 위치를 갖는 것으로 설명되었으나, 그것들은 또한 소정의 컴포넌트들이 분산 컴퓨팅 시스템의 일부로서 구성되는 것과 같이 다양한 방식들로 구성될 수도 있다.
프로세싱 시스템은 프로세서 기능성을 제공하는 하나 이상의 마이크로프로세서들 및 적어도 일부분의 머신-판독가능 매체들을 제공하는 외부 메모리로 구현될 수도 있으며, 모두 외부 버스 아키텍쳐를 통해 다른 지원하는 회로부와 함께 링크된다. 대안으로, 프로세싱 시스템은 뉴런 모델들 및 본원에서 설명된 신경 시스템들의 모델들을 구현하기 위한 하나 이상의 뉴로모픽 프로세서들을 포함할 수도 있다. 다른 대안으로서, 프로세싱 시스템은 프로세서를 갖는 주문형 반도체 (ASIC), 버스 인터페이스, 사용자 인터페이스, 지원 회로부, 및 단일 칩 내에 통합되는 적어도 일부분의 머신-판독가능 매체들로, 또는 하나 이상의 필드 프로그램가능 게이트 어레이 (FPGA) 들, 프로그램가능 로직 디바이스 (PLD) 들, 제어기들, 상태 머신들, 게이트 로직, 이상 하드웨어 컴포넌트들, 또는 임의의 다른 적합한 회로부, 또는 본 개시물을 통해 설명된 다양한 기능성을 수행할 수 있는 회로들의 임의의 조합으로 구현될 수도 있다. 특정 응용 및 전체 시스템에 부과되는 전체 설계 제약들에 따라 본 개시물에 걸쳐 제시된 설명된 기능성을 가장 잘 구현하기 위한 방법을 당업자들은 인지할 것이다.
머신-판독가능 매체들은 다수의 소프트웨어 모듈들을 포함할 수도 있다. 소프트웨어 모듈들은, 프로세서에 의해 실행되는 경우, 프로세싱 시스템으로 하여금 다양한 기능들을 수행하게 하는 명령들을 포함한다. 소프트웨어 모듈들은 송신 모듈 및 수신 모듈을 포함할 수도 있다. 각각의 소프트웨어 모듈은 단일 저장 디바이스에 있을 수도 있거나 다수의 저장 디바이스들에 걸쳐 분산될 수도 있다. 예로서, 소프트웨어 모듈은 트리거링 이벤트가 발생하는 경우 하드웨어 드라이브로부터 RAM 으로 로딩될 수도 있다. 소프트웨어 모듈의 실행 중에, 프로세서는 액세스 속도를 증가시키기 위해 명령들의 일부를 캐시 내로 로딩할 수도 있다. 하나 이상의 캐시 라인들은 그러면 프로세서에 의한 실행을 위해 범용 레지스터 파일 내로 로딩될 수도 있다. 하기에서 소프트웨어 모듈의 기능성을 언급하는 경우, 그러한 기능성은 해당 소프트웨어 모듈로부터 명령들을 실행하는 경우 프로세서에 의해 구현된다는 것이 이해될 것이다.
소프트웨어로 구현된다면, 기능들은 하나 이상의 명령들 또는 코드로서 컴퓨터 판독가능 매체 상에 저장되거나 전송될 수도 있다. 컴퓨터-판독가능 매체들은 한 장소에서 다른 장소로 컴퓨터 프로그램의 전송을 가능하게 하는 임의의 매체를 포함하여 컴퓨터 저장 매체들 및 통신 매체들 양자 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 비제한적인 예로서, 이러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 스토리지 디바이스들, 또는 요구되는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 이송 또는 저장하기 위해 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 연결부는 컴퓨터-판독가능 매체라고 적절히 칭해진다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 회선 (DSL), 또는 적외선 (IR), 무선, 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 전송된다면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의 내에 포함된다. 본원에서 사용된 디스크 (disk) 와 디스크 (disc) 는, 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피디스크 및 블루레이® 디스크를 포함하며, 여기서 디스크 (disk) 는 통상 자기적으로 데이터를 재생하고, 디스크 (disc) 는 레이저를 이용하여 광학적으로 데이터를 재생한다. 따라서, 일부 양태들에서, 컴퓨터-판독가능 매체들은 비일시적 컴퓨터-판독가능 매체들 (예를 들어, 타입의 매체들) 을 포함할 수도 있다. 또한, 다른 양태들에 있어서, 컴퓨터-판독가능 매체들은 일시적 컴퓨터-판독가능 매체들 (예를 들어, 신호) 을 포함할 수도 있다. 위의 조합들도 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.
따라서, 소정의 양태들은 본원에 제시된 동작들을 수행하는 컴퓨터 프로그램 제품을 포함할 수도 있다. 예를 들어, 이러한 컴퓨터 프로그램 제품은 저장된 (및/또는 인코딩된) 명령들을 갖는 컴퓨터 판독가능 매체를 포함할 수도 있으며, 명령들은 본원에 설명된 동작들을 수행하기 위해 하나 이상의 프로세서들에 의해 실행가능할 수도 있다. 소정의 양태들에 있어서, 컴퓨터 프로그램 제품은 패키징 재료를 포함할 수도 있다.
또한, 본원에 설명된 방법들 및 기법들을 수행하는 모듈들 및/또는 다른 적절한 수단은 다운로드될 수도 있고/있거나, 그렇지 않으면 가능한 적용가능한 사용자 단말 및/또는 기지국에 의해 획득될 수도 있다. 예를 들어, 본원에서 설명된 방법들을 수행하기 위한 수단의 전송을 용이하게 하기 위한 서버에 디바이스가 연결될 수도 있다. 대안으로, 본원에 설명된 다양한 방법들이 저장 수단 (예를 들어, RAM, ROM, 물리적 컴팩트 디스크 (CD) 나 플로피 디스크와 같은 물리적 저장 매체 등) 을 통해 제공될 수도 있어, 사용자 단말 및/또는 기지국은 디바이스에 연결할 시에 또는 디바이스에 저장 수단을 제공할 시에 다양한 방법들을 획득할 수 있다. 또한, 본원에서 설명된 방법들 및 기술들을 디바이스에 제공하기 위해 임의의 다른 적절한 기술들이 활용될 수 있다.
청구항들은 위에서 예시된 정확한 구성 및 컴포넌트들로 제한되지 않는 것으로 이해되어야 한다. 청구항의 범위를 벗어나지 않으면서, 본원에서 설명된 시스템들, 방법들, 및 장치들의 배치, 동작 및 세부사항들에서 다양한 수정예들, 변경예들, 및 변형예들이 행해질 수도 있다.
Claims (28)
- 신경망을 트레이닝하는 방법으로서,
상기 신경망에서의 적어도 하나의 필터를 낮은 랭크를 갖도록 장려하는 단계를 포함하는, 신경망을 트레이닝하는 방법. - 제 1 항에 있어서,
상기 장려하는 단계는 상기 적어도 하나의 필터의 필터 가중치 행렬에 정규화기를 적용하는 단계를 포함하는, 신경망을 트레이닝하는 방법. - 제 2 항에 있어서,
상기 정규화기는 낮은 랭크 행렬들을 장려하는 비용 메트릭인, 신경망을 트레이닝하는 방법. - 제 2 항에 있어서,
상기 정규화기는 뉴클리어 놈인, 신경망을 트레이닝하는 방법. - 제 1 항에 있어서,
상기 장려하는 단계는 상기 적어도 하나의 필터를 행 필터들 및 열 필터들의 선형 조합으로 분할하는 단계를 포함하는, 신경망을 트레이닝하는 방법. - 제 5 항에 있어서,
상기 행 필터들 및 상기 열 필터들을 학습하기 위해 역 전파에 의해 학습된 그레디언트 업데이트를 적용하는 단계를 더 포함하는, 신경망을 트레이닝하는 방법. - 제 1 항에 있어서,
상기 신경망을 트레이닝하기 위해 상기 적어도 하나의 필터에 분해된 콘볼루션을 적용하는 단계를 더 포함하는, 신경망을 트레이닝하는 방법. - 신경망을 트레이닝하는 장치로서,
메모리; 및
상기 메모리에 커플링된 적어도 하나의 프로세서를 포함하고,
상기 적어도 하나의 프로세서는 상기 신경망에서의 적어도 하나의 필터를 낮은 랭크를 갖도록 장려하도록 구성되는, 신경망을 트레이닝하는 장치. - 제 8 항에 있어서,
상기 적어도 하나의 프로세서는 또한 상기 적어도 하나의 필터의 필터 가중치 행렬에 정규화기를 적용함으로써 상기 적어도 하나의 필터를 상기 낮은 랭크를 갖도록 장려하도록 구성되는, 신경망을 트레이닝하는 장치. - 제 9 항에 있어서,
상기 정규화기는 낮은 랭크 행렬들을 장려하는 비용 메트릭인, 신경망을 트레이닝하는 장치. - 제 9 항에 있어서,
상기 정규화기는 뉴클리어 놈인, 신경망을 트레이닝하는 장치. - 제 8 항에 있어서,
상기 적어도 하나의 프로세서는 또한 상기 적어도 하나의 필터를 행 필터들 및 열 필터들의 선형 조합으로 분할함으로써 상기 적어도 하나의 필터를 상기 낮은 랭크를 갖도록 장려하도록 구성되는, 신경망을 트레이닝하는 장치. - 제 12 항에 있어서,
상기 적어도 하나의 프로세서는 또한 상기 행 필터들 및 상기 열 필터들을 학습하기 위해 역 전파에 의해 학습된 그레디언트 업데이트를 적용하도록 구성되는, 신경망을 트레이닝하는 장치. - 제 8 항에 있어서,
상기 적어도 하나의 프로세서는 또한 상기 신경망을 트레이닝하기 위해 상기 적어도 하나의 필터에 분해된 콘볼루션을 적용하도록 구성되는, 신경망을 트레이닝하는 장치. - 신경망을 트레이닝하는 장치로서,
상기 신경망에서의 적어도 하나의 필터를 낮은 랭크를 갖도록 장려하는 수단; 및
상기 신경망을 트레이닝하기 위해 상기 적어도 하나의 필터에 분해된 콘볼루션을 적용하는 수단을 포함하는, 신경망을 트레이닝하는 장치. - 제 15 항에 있어서,
상기 장려하는 수단은 상기 적어도 하나의 필터의 필터 가중치 행렬에 정규화기를 적용하는, 신경망을 트레이닝하는 장치. - 제 16 항에 있어서,
상기 정규화기는 낮은 랭크 행렬들을 장려하는 비용 메트릭인, 신경망을 트레이닝하는 장치. - 제 16 항에 있어서,
상기 정규화기는 뉴클리어 놈인, 신경망을 트레이닝하는 장치. - 제 15 항에 있어서,
상기 장려하는 수단은 상기 적어도 하나의 필터를 행 필터들 및 열 필터들의 선형 조합으로 분할하는, 신경망을 트레이닝하는 장치. - 제 19 항에 있어서,
상기 행 필터들 및 상기 열 필터들을 학습하기 위해 역 전파에 의해 학습된 그레디언트 업데이트를 적용하는 수단을 더 포함하는, 신경망을 트레이닝하는 장치. - 제 15 항에 있어서,
상기 신경망을 트레이닝하기 위해 상기 적어도 하나의 필터에 분해된 콘볼루션을 적용하는 수단을 더 포함하는, 신경망을 트레이닝하는 장치. - 신경망을 트레이닝하는 컴퓨터 프로그램 제품으로서,
프로그램 코드를 인코딩한 비일시적 컴퓨터 판독가능 매체를 포함하고,
상기 프로그램 코드는 상기 신경망에서의 적어도 하나의 필터를 낮은 랭크를 갖도록 장려하는 프로그램 코드를 포함하는, 컴퓨터 프로그램 제품. - 제 22 항에 있어서,
상기 적어도 하나의 필터의 필터 가중치 행렬에 정규화기를 적용함으로써 상기 낮은 랭크를 갖도록 상기 적어도 하나의 필터를 장려하는 프로그램 코드를 더 포함하는, 컴퓨터 프로그램 제품. - 제 23 항에 있어서,
상기 정규화기는 낮은 랭크 행렬들을 장려하는 비용 메트릭인, 컴퓨터 프로그램 제품. - 제 23 항에 있어서,
상기 정규화기는 뉴클리어 놈인, 컴퓨터 프로그램 제품. - 제 22 항에 있어서,
상기 적어도 하나의 필터를 행 필터들 및 열 필터들의 선형 조합으로 분할함으로써 상기 낮은 랭크를 갖도록 상기 적어도 하나의 필터를 장려하는 프로그램 코드를 더 포함하는, 컴퓨터 프로그램 제품. - 제 26 항에 있어서,
상기 행 필터들 및 상기 열 필터들을 학습하기 위해 역 전파에 의해 학습된 그레디언트 업데이트를 적용하는 프로그램 코드를 더 포함하는, 컴퓨터 프로그램 제품. - 제 22 항에 있어서,
상기 신경망을 트레이닝하기 위해 상기 적어도 하나의 필터에 분해된 콘볼루션을 적용하는 프로그램 코드를 더 포함하는, 컴퓨터 프로그램 제품.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462025406P | 2014-07-16 | 2014-07-16 | |
| US62/025,406 | 2014-07-16 | ||
| US14/526,046 | 2014-10-28 | ||
| US14/526,046 US10402720B2 (en) | 2014-07-16 | 2014-10-28 | Decomposing convolution operation in neural networks |
| PCT/US2015/040221 WO2016010930A1 (en) | 2014-07-16 | 2015-07-13 | Decomposing convolution operation in neural networks |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170031695A true KR20170031695A (ko) | 2017-03-21 |
Family
ID=55074837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177001193A KR20170031695A (ko) | 2014-07-16 | 2015-07-13 | 신경망들에서의 콘볼루션 동작의 분해 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US10402720B2 (ko) |
| EP (2) | EP3170127A1 (ko) |
| JP (1) | JP2017525038A (ko) |
| KR (1) | KR20170031695A (ko) |
| CN (2) | CN106537421A (ko) |
| AU (1) | AU2015289877A1 (ko) |
| BR (1) | BR112017000229A2 (ko) |
| WO (2) | WO2016010930A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190126449A (ko) * | 2017-04-04 | 2019-11-11 | 지멘스 악티엔게젤샤프트 | 기술 시스템을 제어하기 위한 방법 및 제어 디바이스 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10402720B2 (en) | 2014-07-16 | 2019-09-03 | Qualcomm Incorporated | Decomposing convolution operation in neural networks |
| US10262259B2 (en) * | 2015-05-08 | 2019-04-16 | Qualcomm Incorporated | Bit width selection for fixed point neural networks |
| US10713562B2 (en) * | 2016-06-18 | 2020-07-14 | International Business Machines Corporation | Neuromorphic memory circuit |
| CN106326985A (zh) * | 2016-08-18 | 2017-01-11 | 北京旷视科技有限公司 | 神经网络训练方法和装置及数据处理方法和装置 |
| US11238337B2 (en) * | 2016-08-22 | 2022-02-01 | Applied Brain Research Inc. | Methods and systems for implementing dynamic neural networks |
| EP3306535B1 (en) * | 2016-10-10 | 2019-12-04 | Alcatel Lucent | Runtime optimization of convolutional neural networks |
| KR20180073118A (ko) * | 2016-12-22 | 2018-07-02 | 삼성전자주식회사 | 컨볼루션 신경망 처리 방법 및 장치 |
| US11301750B2 (en) | 2017-03-31 | 2022-04-12 | Ecole Polytechnique Federale De Lausanne (Epfl) | Simplification of neural models that include arborized projections |
| US11037330B2 (en) * | 2017-04-08 | 2021-06-15 | Intel Corporation | Low rank matrix compression |
| CN107248144B (zh) * | 2017-04-27 | 2019-12-10 | 东南大学 | 一种基于压缩型卷积神经网络的图像去噪方法 |
| US11093832B2 (en) | 2017-10-19 | 2021-08-17 | International Business Machines Corporation | Pruning redundant neurons and kernels of deep convolutional neural networks |
| CN107729994B (zh) | 2017-11-28 | 2020-05-26 | 南京地平线机器人技术有限公司 | 执行卷积神经网络中的卷积层的运算的方法和装置 |
| WO2019146189A1 (ja) * | 2018-01-29 | 2019-08-01 | 日本電気株式会社 | ニューラルネットワークのランク最適化装置および最適化方法 |
| US11238346B2 (en) * | 2018-04-25 | 2022-02-01 | Qualcomm Incorproated | Learning a truncation rank of singular value decomposed matrices representing weight tensors in neural networks |
| JP7021010B2 (ja) * | 2018-06-06 | 2022-02-16 | 株式会社Ｎｔｔドコモ | 機械学習システム |
| US11922314B1 (en) * | 2018-11-30 | 2024-03-05 | Ansys, Inc. | Systems and methods for building dynamic reduced order physical models |
| CN109948787B (zh) * | 2019-02-26 | 2021-01-08 | 山东师范大学 | 用于神经网络卷积层的运算装置、芯片及方法 |
| US11580399B2 (en) | 2019-04-30 | 2023-02-14 | Samsung Electronics Co., Ltd. | System and method for convolutional layer structure for neural networks |
| WO2020235011A1 (ja) * | 2019-05-21 | 2020-11-26 | 日本電信電話株式会社 | 学習装置、学習方法及び学習プログラム |
| CN112215329B (zh) * | 2019-07-09 | 2023-09-29 | 杭州海康威视数字技术股份有限公司 | 基于神经网络的卷积计算方法及装置 |
| CN112784207B (zh) * | 2019-11-01 | 2024-02-02 | 中科寒武纪科技股份有限公司 | 运算方法及相关产品 |
| US11010691B1 (en) * | 2020-03-16 | 2021-05-18 | Sas Institute Inc. | Distributable event prediction and machine learning recognition system |
| KR102427737B1 (ko) | 2020-09-18 | 2022-08-01 | 네이버 주식회사 | 표현적 병목 현상이 최소화된 인공 신경망을 기반으로 하는 전자 장치 및 그의 동작 방법 |
| US20230057387A1 (en) * | 2021-07-23 | 2023-02-23 | Cohere Inc. | System and Method for Low Rank Training of Neural Networks |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781700A (en) * | 1996-02-05 | 1998-07-14 | Ford Global Technologies, Inc. | Trained Neural network air/fuel control system |
| US6351740B1 (en) * | 1997-12-01 | 2002-02-26 | The Board Of Trustees Of The Leland Stanford Junior University | Method and system for training dynamic nonlinear adaptive filters which have embedded memory |
| US6269351B1 (en) * | 1999-03-31 | 2001-07-31 | Dryken Technologies, Inc. | Method and system for training an artificial neural network |
| US6754380B1 (en) | 2003-02-14 | 2004-06-22 | The University Of Chicago | Method of training massive training artificial neural networks (MTANN) for the detection of abnormalities in medical images |
| US7706992B2 (en) | 2005-02-23 | 2010-04-27 | Digital Intelligence, L.L.C. | System and method for signal decomposition, analysis and reconstruction |
| ITRM20050192A1 (it) | 2005-04-20 | 2006-10-21 | Consiglio Nazionale Ricerche | Sistema per la rilevazione e la classificazione di eventi durante azioni in movimento. |
| US7945061B1 (en) | 2006-06-07 | 2011-05-17 | Bae Systems Information And Electronic Systems Integration Inc. | Scalable architecture for subspace signal tracking |
| WO2010003041A2 (en) | 2008-07-03 | 2010-01-07 | Nec Laboratories America, Inc. | Mitotic figure detector and counter system and method for detecting and counting mitotic figures |
| CN101667425A (zh) | 2009-09-22 | 2010-03-10 | 山东大学 | 一种对卷积混叠语音信号进行盲源分离的方法 |
| BRPI0904540B1 (pt) | 2009-11-27 | 2021-01-26 | Samsung Eletrônica Da Amazônia Ltda | método para animar rostos/cabeças/personagens virtuais via processamento de voz |
| US8874432B2 (en) | 2010-04-28 | 2014-10-28 | Nec Laboratories America, Inc. | Systems and methods for semi-supervised relationship extraction |
| US8583586B2 (en) | 2011-01-21 | 2013-11-12 | International Business Machines Corporation | Mining temporal patterns in longitudinal event data using discrete event matrices and sparse coding |
| US9262724B2 (en) | 2012-07-13 | 2016-02-16 | International Business Machines Corporation | Low-rank matrix factorization for deep belief network training with high-dimensional output targets |
| CN102820653B (zh) | 2012-09-12 | 2014-07-30 | 湖南大学 | 一种电能质量综合控制器模糊-神经网络双闭环控制方法 |
| US20140156575A1 (en) | 2012-11-30 | 2014-06-05 | Nuance Communications, Inc. | Method and Apparatus of Processing Data Using Deep Belief Networks Employing Low-Rank Matrix Factorization |
| CN103325382A (zh) | 2013-06-07 | 2013-09-25 | 大连民族学院 | 一种自动识别中国少数民族传统乐器音频数据的方法 |
| US9728184B2 (en) | 2013-06-18 | 2017-08-08 | Microsoft Technology Licensing, Llc | Restructuring deep neural network acoustic models |
| US9400955B2 (en) * | 2013-12-13 | 2016-07-26 | Amazon Technologies, Inc. | Reducing dynamic range of low-rank decomposition matrices |
| US10402720B2 (en) | 2014-07-16 | 2019-09-03 | Qualcomm Incorporated | Decomposing convolution operation in neural networks |
-
2014
- 2014-10-28 US US14/526,046 patent/US10402720B2/en active Active
- 2014-10-28 US US14/526,018 patent/US10360497B2/en active Active
-
2015
- 2015-07-13 KR KR1020177001193A patent/KR20170031695A/ko unknown
- 2015-07-13 WO PCT/US2015/040221 patent/WO2016010930A1/en active Application Filing
- 2015-07-13 AU AU2015289877A patent/AU2015289877A1/en not_active Abandoned
- 2015-07-13 BR BR112017000229A patent/BR112017000229A2/pt not_active Application Discontinuation
- 2015-07-13 CN CN201580038152.3A patent/CN106537421A/zh active Pending
- 2015-07-13 JP JP2017502110A patent/JP2017525038A/ja active Pending
- 2015-07-13 WO PCT/US2015/040206 patent/WO2016010922A1/en active Application Filing
- 2015-07-13 EP EP15748340.5A patent/EP3170127A1/en not_active Ceased
- 2015-07-13 CN CN201580038150.4A patent/CN106663222A/zh active Pending
- 2015-07-13 EP EP15742477.1A patent/EP3170126A1/en not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190126449A (ko) * | 2017-04-04 | 2019-11-11 | 지멘스 악티엔게젤샤프트 | 기술 시스템을 제어하기 위한 방법 및 제어 디바이스 |
| US10983485B2 (en) | 2017-04-04 | 2021-04-20 | Siemens Aktiengesellschaft | Method and control device for controlling a technical system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106537421A (zh) | 2017-03-22 |
| WO2016010922A1 (en) | 2016-01-21 |
| US10360497B2 (en) | 2019-07-23 |
| AU2015289877A1 (en) | 2017-01-05 |
| EP3170126A1 (en) | 2017-05-24 |
| BR112017000229A2 (pt) | 2017-10-31 |
| US20160019456A1 (en) | 2016-01-21 |
| JP2017525038A (ja) | 2017-08-31 |
| EP3170127A1 (en) | 2017-05-24 |
| CN106663222A (zh) | 2017-05-10 |
| WO2016010930A1 (en) | 2016-01-21 |
| US20160019455A1 (en) | 2016-01-21 |
| US10402720B2 (en) | 2019-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10402720B2 (en) | Decomposing convolution operation in neural networks | |
| US10339447B2 (en) | Configuring sparse neuronal networks | |
| US9542643B2 (en) | Efficient hardware implementation of spiking networks | |
| US9330355B2 (en) | Computed synapses for neuromorphic systems | |
| US10339041B2 (en) | Shared memory architecture for a neural simulator | |
| US9558442B2 (en) | Monitoring neural networks with shadow networks | |
| US20150269481A1 (en) | Differential encoding in neural networks | |
| US9600762B2 (en) | Defining dynamics of multiple neurons | |
| US20150242745A1 (en) | Event-based inference and learning for stochastic spiking bayesian networks | |
| US20150212861A1 (en) | Value synchronization across neural processors | |
| US20150278685A1 (en) | Probabilistic representation of large sequences using spiking neural network | |
| US20150242746A1 (en) | Dynamic spatial target selection | |
| US20140310216A1 (en) | Method for generating compact representations of spike timing-dependent plasticity curves | |
| US9536189B2 (en) | Phase-coding for coordinate transformation | |
| US9536190B2 (en) | Dynamically assigning and examining synaptic delay | |
| US9542645B2 (en) | Plastic synapse management | |
| US9342782B2 (en) | Stochastic delay plasticity | |
| US20140365413A1 (en) | Efficient implementation of neural population diversity in neural system | |
| US20150242742A1 (en) | Imbalanced cross-inhibitory mechanism for spatial target selection |