TW201545162A - 用於非揮發性記憶體裝置的可程式化電壓產生器 - Google Patents

Abstract

一種用於非揮發性記憶體裝置的可程式化電壓產生器，包括電源電路、檢測器、開關電路、控制信號產生器以及調節電路。所述電源電路根據電壓控制信號輸出可程式化電壓。檢測器偵測可程式化電壓是否大於或等於非揮發性記憶體裝置的崩潰電壓，並據此輸出指示信號。開關電路根據指示信號暫時地降低可程式化電壓。控制信號產生器產生複數個調節控制信號。調節電路根據可程式化電壓及所述多個調節控制信號產生該電壓控制信號。

Description

用於非揮發性記憶體裝置的可程式化電壓產生器

本發明有關一種非揮發性記憶體裝置，且特別是適用於非揮發性記憶體裝置中的一種可程式化電壓產生器。

在積體記憶體裝置中，需要使用高電壓源或產生器(即可程式化電壓產生器)來進行字元線幫浦(word line pumping)或提供一可程式化電壓於非揮發性記憶體裝置。高電壓源的輸出準位是可程式化的。一般來說，輸出準位可藉由熔絲或使用程式化觸發(programming shot)的步升(stepping up)來減少程式化時間(programming time)。因此，高電壓源的輸出電壓可能會高於由記憶體裝置所維持的準位。記憶體裝置至少包括有行解碼器、列解碼器、記憶單元等等。可程式化電壓產生器提供了一個高於負載裝置(例如記憶單元和字元線解碼器，或可程式化電壓產生器的可維持電壓)所需的可程式化電壓。

然而，如果可程式化電壓產生器所提供的可程式化電壓相較於負載裝置或可程式化電壓產生器之內部裝置的崩潰電壓要來得大，負載裝置或可程式化電壓產生器可能會發生故障或失效。因此，一個限制電路可被連接於可程式化電壓產生器及負載裝置，以限制可程式化電壓產生器所提供的可程式化電壓的最大準位。

於連續操作的情況下，可程式化電壓產生器可以在有限的可 程式化電壓下，提供足夠的電流以供應給負載，進而成功地程式化負載裝置。不幸的是，負載裝置所需的可程式化電壓是隨著半導體製程的差異而有所變化，也就是說，由不同的半導體製程的負載裝置可能具有不同可程式化電壓。積體電路設計者必須針對不同的半導體製程之負載裝置設計不同的限制電路，因此增加了用於製造非揮發性記憶體裝置的產品成本與設計時間。

本發明實施例提供一種用於非揮發性記憶體裝置的可程式化電壓產生器。所述可程式化電壓產生器包括電源電路、檢測器、開關電路、控制信號產生器以及調節電路。電源電路根據電壓控制信號輸出可程式化電壓。檢測器偵測可程式化電壓是否大於或等於非揮發性記憶體裝置的崩潰電壓，並據此輸出指示信號。開關電路根據指示信號暫時地降低可程式化電壓。控制信號產生器產生複數調節控制信號。調節電路根據可程式化電壓以及該些調節控制信號產生電壓控制信號。

綜上所述，本發明實施例提供一種可程式化電壓產生器。可程式化電壓產生器可產生低於非揮發性記憶體裝置之崩潰電壓的可程式化電壓，藉此防止非揮發性記憶體裝置損壞或失效。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

1‧‧‧可程式化電壓產生器

10‧‧‧電源電路

102‧‧‧振盪器

104‧‧‧電荷幫浦電路

12‧‧‧檢測器

120‧‧‧二極體

124‧‧‧比較器

126‧‧‧分壓器

127、128‧‧‧反向器

14‧‧‧控制信號產生器

140‧‧‧步階電壓產生器

142、146‧‧‧反及閘

144‧‧‧反向器

148‧‧‧特定計數器

15‧‧‧準位偏移器

16‧‧‧調節電路

160‧‧‧比較器

162‧‧‧參考電壓產生器

164‧‧‧可程式化分壓器

18‧‧‧開關電路

Vcon‧‧‧電壓控制信號

pVpp‧‧‧可程式化電壓

Vpp‧‧‧準位偏移的可程式化電壓

OVpp‧‧‧指示信號

VR1‧‧‧第一參考電壓

VR2‧‧‧第二參考電壓

VDIV‧‧‧分壓

R₀~R_(n+1)、R‧‧‧電阻

SWN₁、RN₀~RN_n、N₁、DN1、VDN₁、VDN₂‧‧‧NMOS電晶體

P₁、P₂‧‧‧PMOS電晶體

S[0：n]‧‧‧調節控制信號

S’[k]、S’[k-1]‧‧‧控制信號

PU‧‧‧電力開啟信號

PIS‧‧‧可程式化初始觸發信號

圖1是本發明實施例所提供之用於非揮發性記憶體裝置的可程式化電壓產生器之功能方塊示意圖。

圖2是本發明實施例所提供之用於非揮發性記憶體裝置的可程式化電壓產生器之調節電路的電路示意圖。

圖3是本發明實施例所提供之用於非揮發性記憶體裝置的可程式化電壓產生器之檢測器的電路示意圖。

圖4是本發明實施例所提供之用於非揮發性記憶體裝置的可程式化電壓產生器之控制信號產生器的電路示意圖。

在下文中，將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，在圖式中相同參考數字可用以表示類似的元件。

請參閱圖1，圖1是本發明實施例所提供之用於非揮發性記憶體裝置的可程式化電壓產生器之功能方塊示意圖。可程式化電壓產生器1包括電源電路10、檢測器12、控制信號產生器14、準位偏移器15、調節電路16以及開關電路18。

電源電路10的輸出端電性連接於檢測器12的輸入端、準位偏移器15的輸入端、開關電路18的第一端以及調節電路16的輸入端。檢測器12的輸出端電性連接於控制信號產生器14的輸入端以及開關電路18的控制端。控制信號產生器14的輸出端透過匯流排線電性連接於調節電路16的控制端。調節電路16的輸出端電性連接於電源電路10。開關電路18的第二端則電性連接至低電壓準位，例如接地端。

於本發明實施例中，電源電路10用於接收電壓控制信號Vcon，並根據電壓控制信號Vcon以輸出可程式化電壓pVpp。準位偏移器15則用於接收可程式化電壓pVpp，並輸出準位偏移的可程式化電壓Vpp。電源電路10的實施細節說明如下，但以下實施方式並非用以侷限本發明。舉例來說，電源電路10包括有振盪器(OSC)102以及電荷幫浦電路104，其中振盪器102的輸出端電性連接於電荷幫浦電路104的輸入端，振盪器102的輸入端電性 連接於調節電路16的輸出端，且電荷幫浦電路104的輸出端則電性連接於檢測器12的輸入端、開關電路18的第一端以及調節電路16的輸入端。

振盪器102接收來自調節電路16所輸出的電壓控制信號Vcon，並根據電壓控制信號Vcon輸出振盪電壓信號，其中電壓控制信號Vcon的準位可為邏輯高準位或邏輯低準位，振盪電壓信號頻率可以由電壓控制信號Vcon的準位決定。電荷幫浦電路104則接收振盪電壓信號，並根據振盪電壓信號的頻率輸出可程式化電壓pVpp。

檢測器12接收可程式化電壓pVpp，檢測可程式化電壓pVpp是否大於或等於非揮發性記憶體裝置的崩潰電壓，並據此輸出指示信號OVpp。當可程式化電壓pVpp大於或等於崩潰電壓時，指示信號OVpp被激活(asserted)。

值得注意的是，檢測器12與非揮發性記憶體裝置可以是由相同的半導體所製程，故檢測器12中元件(例如二極體)的崩潰電壓與非揮發性記憶體裝置的崩潰電壓可以是完全相同的。因此，對於有不同半導體製程的非揮發性記憶體裝置，電路設計人員不需要重新設計檢測器12，故可減少檢測器12的設計成本和時間。

當指示信號OVpp被激活時，開關電路18的第一端與第二端被導通，以暫時降低其可程式化電壓pVpp的準位。值得注意的是，可程式化電壓pVpp的準位暫時地被降低是為了避免閂鎖效應(latch up)的關係，並且藉由調節電路16來進行可程式化電壓pVpp的調節機制是被需要的。

開關電路18可以是由一個NMOS電晶體SWN₁來實現，但本發明並不以此為限。NMOS電晶體SWN₁的閘極作為開關電路18的控制端，而NMOS電晶體SWN₁的源極和汲極則分別作為開關電路18的第一端和第二端。

控制信號產生器14接收到指示信號OVpp，並根據指示信號 OVpp產生複數個調節控制信號S[0：n]，其中n是一個大於0的整數。調節控制信號S[0：n]的初始值則是由步階電壓產生器(stepping voltage generator)所設置。

調節電路16接收到可程式化電壓pVpp以及調節控制信號S[0：n]，並根據可程式化電壓pVpp以及調節控制信號S[0：n]產生電壓控制信號Vcon。在開關電路18暫時降低可程式化電壓pVpp的準位一次後，電壓控制信號Vcon的準位變化至邏輯高準位。當電壓控制信號Vcon處於邏輯高準位時，電源電路10則啟動電荷幫浦電路104作用。

請參閱圖2，圖2是本發明實施例所提供之用於非揮發性記憶體裝置的可程式化電壓產生器之調節電路的電路示意圖。然而，圖2所示的調節電路16的實現方式並不侷限於本發明。

圖2中的調節電路16包括比較器160、參考電壓產生器162以及可程式化分壓器164。可程式化分壓器164的輸入端用以接收可程式化電壓pVpp，並且可程式化分壓器164的輸出端電性連接至比較器160的負輸入端。比較器160的正輸入端則接收來自參考電壓產生器162輸出的第一參考電壓VR1，並且比較器160的輸出端電性連接於電源電路10的輸入端。

可程式化分壓器164接收有可程式化電壓pVpp及調節控制信號S[0：n]，並根據可程式化電壓pVpp及調節控制信號S[0：n]輸出分壓VDIV。比較器160則用以比較第一參考電壓VR1及分壓VDIV，並據此輸出電壓控制信號Vcon。

當可程式化電壓pVpp大於或等於非揮發性記憶體裝置的崩潰電壓，且分割電壓VDIV的準位增加而大於第一參考電壓VR1時，電壓控制信號Vcon的準位為邏輯低準位，因此電源電路10停止電荷幫浦電路104的作用。

可程式化分壓器164包括多個電阻R₀~R_(n+1)及多個NMOS電晶體RN₀~RN_n。電阻R₀~R_n的第二端分別電性連接於電阻R₁~R_(n+1) 的第一端。NMOS電晶體RN₀~RN_n的汲極則電性連接於電阻R₀的第一端，並接收可程式化電壓pVpp，而NMOS電晶體RN₀~RN_n的源極則分別電性連接於電阻R₀~R_n的第二端。NMOS電晶體RN₀~RN_n的閘極則分別接收調節控制信號S[0：n]。

當可程式化電壓pVpp大於非揮發性記憶體裝置的崩潰電壓，且調節控制信號S[k]選擇為邏輯高準位時，調節控制信號S[k-1]將會被選擇，分割電壓VDIV將增加而大於第一參考電壓VR1，且可程式化電壓pVpp將被降低。

請參閱圖3，圖3是發明實施例所提供之用於非揮發性記憶體裝置的可程式化電壓產生器之檢測器的電路示意圖。然而，圖3所示的檢測器12的實現方式並不侷限於本發明。

檢測器12包括二極體120、電阻R、比較器124、分壓器126、PMOS電晶體P₁、P₂、NMOS電晶體N₁以及兩個反向器127、128。二極體120的陰極接收可程式化電壓pVpp，而陽極則電性連接於電阻R的第一端與比較器124的正輸入端。比較器124的負輸入端則接收來自分壓器126所輸出的第二參考電壓VR2。PMOS電晶體P₁的閘極電性連接於電力開啟信號PU，PMOS電晶體P₂的閘極則電性連接於可程式化初始觸發信號(programming initial shot signal)PIS。PMOS電晶體P₁、P₂的源極則電性連接於高電壓(例如VCC)，且NMOS電晶體N₁的源極則電性連接於接地端。PMOS電晶體P₁、P₂和NMOS電晶體N₁的所有汲極則電性連接於反向器127的輸入端以及反向器128的輸出端。反向器127的輸出端電性連接於反向器128的輸入端。

二極體120可以由一個NMOS電晶體DN1來實現，其中NMOS電晶體DN1的汲極用以接收可程式化電壓pVpp，而NMOS電晶體DN1的閘極與源極則電性連接於接地端，NMOS電晶體DN1的本體(body)則電性連接於電阻R的第一端及比較器124的正輸入端。二極體120可以有其他實施方式，其並非用以侷限於本發 明。

在本實施例中，分壓器126包括兩個串聯形成的NMOS電晶體VDN₁、VDN₂，以輸出第二參考電壓VR2，但其並非用以侷限於本發明。

當可程式化電壓pVpp大於或等於非揮發性記憶體裝置的崩潰電壓時，二極體120被開啟，並產生一個電壓穿越電阻R。當穿越電阻R的電壓大於第二參考電壓VR2時，比較器124於是輸出一個正電壓信號。因而，NMOS電晶體N₁被開啟，並且指示信號OVpp會被激活。

當可程式化電壓pVpp低於非揮發性記憶體裝置的崩潰電壓時，二極體120被關閉，故穿越電阻R的電壓為零。當穿越電阻R的電壓為零時，比較器124於是輸出一個負電壓信號。因而，NMOS電晶體N₁被關閉，並且確定指示信號OVpp將會失效(deasserted)。

請參閱圖4，圖4是本發明實施例所提供之用於非揮發性記憶體裝置的可程式化電壓產生器之控制信號產生器的電路示意圖。然而，圖4所示的控制信號產生器14的實現方式並不侷限於本發明。

控制信號產生器14包括步階電壓產生器140、反及閘142、146、反向器144與特定計數器148。步階電壓產生器140的輸入端用以接收指示信號OVpp，而步階電壓產生器140的複數個輸出端則分別電性連接於反及閘142及反向器144的輸入端。反及閘142的另一輸入端則接收指示信號OVpp。反及閘142以及反向器144的輸出端則分別電性連接於反及閘146的複數個輸入端。反及閘146的輸出端則電性連接於特定計數器148。

步階電壓產生器140根據熔絲設定與預定的步階電壓設定輸出控制信號S’[k]、S’[k-1]。可程式化電壓pVpp可以被增加到一個更高的準位，以縮短在快閃記憶體裝置上的程式化時間。當指示 信號OVpp被激活時，選擇的控制信號S’[k]將成為控制信號S’[k-1]，如圖4所示。可程式化電壓pVpp將會降低其準位，以避免發生接面崩潰(junction breakdown)。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

1‧‧‧可程式化電壓產生器

10‧‧‧電源電路

102‧‧‧振盪器

104‧‧‧電荷幫浦電路

12‧‧‧檢測器

14‧‧‧控制信號產生器

15‧‧‧準位偏移器

16‧‧‧調節電路

18‧‧‧開關電路

SWN₁‧‧‧電晶體

Vcon‧‧‧電壓控制信號

pVpp‧‧‧可程式化電壓

Vpp‧‧‧準位偏移的可程式化電壓

OVpp‧‧‧指示信號

S[0：n]‧‧‧調節控制信號

Claims (10)

1. 一種可程式化電壓產生器，適用於一非揮發性記憶體裝置，包括：一電源電路，用以根據一電壓控制信號輸出一可程式化電壓；一檢測器，用以偵測該可程式化電壓是否大於或等於該非揮發性記憶體裝置的一崩潰電壓，並據此輸出一指示信號；一開關電路，用以根據該指示信號暫時降低該可程式化電壓；一控制信號產生器，用以產生複數調節控制信號；以及一調節電路，用以根據該可程式化電壓以及該些調節控制信號產生該電壓控制信號。
2. 如請求項第1項所述之可程式化電壓產生器，其中當該可程式化電壓大於或等於該崩潰電壓時，該指示信號被激活。
3. 如請求項第1項所述之可程式化電壓產生器，其中該調節電路輸出該電壓控制信號，用以控制該電源電路降低該可程式化電壓多次或一次，直至該可程式化電壓小於該崩潰電壓。
4. 如請求項第1項所述之可程式化電壓產生器，其中該電源電路包括：一振盪器，用以產生一振盪電壓信號，其中該振盪信號的一頻率是由該電壓控制信號的準位所決定；以及一電荷幫浦電路，用以根據該振盪電壓信號的該頻率產生該可程式化電壓。
5. 如請求項第1項所述之可程式化電壓產生器，其中該開關電路包括一NMOS電晶體。
6. 如請求項第1項所述之可程式化電壓產生器，其中該調節電路包括：一可程式化分壓器，用以根據該可程式化電壓以及該些調節控制信號產生一分壓；以及一比較器，用以比較該分壓與一參考電壓，以輸出該電壓控制信號。
7. 如請求項第6項所述之可程式化電壓產生器，其中該可程式化分壓器包括：多個電阻，分別為第0到n+1個電阻，該第0到n個電阻的第二端分別電性連接於該第1到n+1個電阻的第一端，該第0個電阻的該第一端用於接收該可程式化電壓，該第n+1個電阻的該第二端電性連接一接地端；以及多個電晶體，分別為第0到n個電晶體，該第0到n個電晶體的汲極用以接收該可程式化電壓，該第0到n個電晶體的源極則分別電性連接於該第0到n個電阻的第二端，第0到n個的該些電晶體的閘極則用以分別接收該些調節信號的其中之一。
8. 如請求項第6項所述之可程式化電壓產生器，其中該調節電路更包括一參考電壓產生器，用以輸出該參考電壓。
9. 如請求項第1項所述之可程式化電壓產生器，其中該檢測器包括：一二極體，該二極體的陰極用以接收該可程式化電壓；一電阻，該電阻的一第一端電性連接於該二極體的陽極，該電阻的一第二端則電性連接於一接地端；一比較器，該比較器的正輸入端電性連接於該電阻的該第一端，該比較器的負輸入端電性連接於一參考電壓； 一NMOS電晶體，該NMOS電晶體的源極電性連接於該接地端，該NMOS電晶體的閘極電性連接於該比較器的一輸出端；一第一PMOS電晶體，該第一PMOS電晶體的源極電性連接於一高電壓，該第一PMOS電晶體的汲極電性連接於該NMOS電晶體的汲極，該第一PMOS電晶體的閘極電性連接於一電力開啟信號；一第二PMOS電晶體，該第二PMOS電晶體的源極電性連接於一高電壓，該第二PMOS電晶體的汲極電性連接於該NMOS電晶體的汲極，該第二PMOS電晶體的閘極電性連接於一可程式化初始觸發信號；一第一反向器，該第一反向器的一輸入端電性連接於該NMOS電晶體、該第一PMOS電晶體與第二PMOS電晶體的汲極，該第一反向器的一輸出端則用以輸出該指示信號；以及一第二反向器，該第二反向器的一輸入端與一輸出端分別電性連接於該第一反向器的輸出端與輸入端。
10. 如請求項第9項所述之可程式化電壓產生器，其中該檢測器更包括一分壓器，用以輸出該參考電壓。