TW201543823A

TW201543823A - 最小－總和演算法之低密度奇偶校驗碼解碼器及其解碼方法

Info

Publication number: TW201543823A
Application number: TW103116549A
Authority: TW
Inventors: Jui-Hui Hung; Chih-Nan Yen
Original assignee: Storart Technology Co Ltd
Priority date: 2014-05-09
Filing date: 2014-05-09
Publication date: 2015-11-16
Also published as: TWI551058B

Abstract

一種最小-總和演算法之低密度奇偶校驗碼解碼器，用以對具有位元節點及查核節點的編碼資料進行解碼。解碼器包括計算模組以及記憶體。計算模組包括複數個運算單元，記憶體包括複數個記憶單元。運算單元包括查核節點單元、第一訊息重建單元以及第二訊息重建單元。計算模組將編碼資料分割為複數個資料群組，並透過運算單元分別計算。查核節點單元將對應之資料群組進行計算產生儲存格式之計算結果，第一訊息重建單元將計算結果重建並與後續輸入之資料群組加總計算。記憶單元儲存對應之運算單元所產生之計算結果。

Description

最小-總和演算法之低密度奇偶校驗碼解碼器及其解碼方法

本發明為一種低密度奇偶校驗碼解碼器，特別是有關於一種最小-總和演算法之低密度奇偶校驗碼之解碼器及其解碼方法。

資料在傳輸過程中可能因傳輸媒介的可靠度差，或外在因素的干擾而遭到破壞，而錯誤更正碼(Error control coding)的作用即是還原這些遭受到破壞的資料。常用的錯誤更正碼有漢明碼(Hamming Code)、里德所羅門碼(Reed Solomon Code)、BCH碼(Bose Chaudhuri Hocquengham Code)、以及低密度奇偶校驗碼(Low Density Parity-Check Code)等。其中又以低密度奇偶校驗碼的錯誤具有較佳的錯誤偵測與修正能力，而且還可以在非常高的速率下解碼。在習知低密度奇偶校驗碼之解碼器之部份平行架構的設計上，為了提高運算的平行度，並且為了避免列區塊及欄區塊的記憶體存取的問題，通常會將記憶體以循環矩陣為單位分成記憶體區塊(memory block)以便運算，同時對這些記憶體區塊進行讀取或寫入。

請參閱圖1，圖1為傳統之低密度奇偶校驗碼之解碼器之示意圖。解碼器1包括記憶體11以及計算模組12。計算模組12包括複數個運算單元12-1、12-2、...、12-n。運算單元12-1、12-2、...、 12-n共同耦接於記憶體11。於傳統上，解碼器1在進行疊代之計算時，須將計算過程所產生之資料進行儲存。因此，運算單元12-1、12-2、...、12-n會連接一個外部的記憶體11。然而，透過共用記憶體11儲存區的方式，在各運算單元12-1、12-2、...、12-n存取過程中會遭遇到儲存空間因寫入或讀取的資料碰撞。

因此，雖然在低密度奇偶校驗碼具多種好處的情況下，其仍存在許多問題，例如上述之資料碰撞、電路面積以及運算複雜度等等。在低密度奇偶校驗碼之解碼器的設計上，如何有效改進仍是未來努力的目標。

本發明實施例提出一種最小-總和演算法之低密度奇偶校驗碼解碼器，用以對具有位元節點及查核節點的編碼資料進行解碼。解碼器包括計算模組以及記憶體。計算模組包括複數個運算單元，記憶體包括複數個記憶單元。運算單元包括查核節點單元、第一訊息重建單元以及第二訊息重建單元。記憶體耦接於計算模組。記憶單元一對一耦接於運算單元，第一訊息重建單元耦接於查核節點單元，第二訊息重建單元耦接於查核節點單元。計算模組用以將編碼資料分割為複數個資料群組，運算單元分別計算對應的各資料群組。查核節點單元用以將對應之資料群組進行計算產生儲存格式之計算結果，第一訊息重建單元用以將計算結果重建為計算格式並與後續輸入之資料群組加總計算。第二訊息重建單元用以將該儲存格式之計算結果重建為輸出格式。記憶單元用以儲存對應之該運算單元所產生之該計算結果。

本發明實施例提出一種最小-總和演算法之低密度奇偶校驗碼解碼方法，包括以下步驟：將編碼資料分割為複數個資料群組；以及藉由複數個運算單元分別計算對應的各資料群組。在藉由複數個運算單元分別計算對應的各資料群組的步驟中，更包括以下步驟：每一運算單元透過查核節點單元將對應之資料群組進行計算產生儲存格式之計算結果；透過複數個記憶單元一對一分別儲存對應之運算單元所產生之計算結果；透過第一訊息重建單元儲存之計算結果重建為計算格式並與後續輸入之資料群組執行第一加總計算；及透過第二訊息重建單元將儲存格式之計算結果重建為輸出格式。

綜上所述，透過本發明實施例所提出之最小-總和演算法之低密度奇偶校驗碼之解碼器及其解碼方法，能夠避免傳統使用低密度奇偶校驗碼之解碼器在寫入與讀取的過程中所造成的資料碰撞。更仔細地說，由於最小-總和演算法所需儲存之資料較為單純，透過本發明將各運算單元一對一對應存取專屬之記憶空間，不會產生傳統共用記憶體空間之解碼器的碰撞情形。另一方面，傳統解碼器隨著編碼資料長度以及字串長度的增加，也會造成共用記憶體空間的負擔使得成本提高。因此，透過本發明能夠進一步使用多個記憶單元的方式各自儲存計算之資料，減少整體所需儲存記憶體所需之儲存空間。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

1、2‧‧‧解碼器

11、21‧‧‧記憶體

12、22‧‧‧計算模組

12-1、12-2、12-3、...、12-n、22-1、22-2、22-3、...、22-n‧‧‧運算單元

21-1、21-2、21-3、...、21-n‧‧‧記憶單元

22-1a‧‧‧查核節點單元

22-1b‧‧‧第一訊息重建單元

22-1c‧‧‧第二訊息重建單元

22-1d‧‧‧加法器

INPUT_1、INPUT_2、INPUT_3、...、INPUT_k-1、INPUT_k‧‧‧輸入端

OUTPUT_1、OUTPUT_2、OUTPUT_3、...、OUTPUT_k-1、OUTPUT_k‧‧‧輸出端

SIGN_BIT‧‧‧資料正負符號位元輸出入端

MIN_1‧‧‧第一最小值位元串輸出入端

MIN_2‧‧‧第二最小值位元串輸出入端

S101~S113‧‧‧為方法步驟流程

圖1為傳統之低密度奇偶校驗碼之解碼器之示意圖；圖2為本發明實施例之最小-總和演算法之低密度奇偶校驗碼之解碼器示意圖；圖3為本發明實施例之解碼器之運算單元細部示意圖；圖4為本發明實施例之最小-總和演算法之低密度奇偶校驗碼之解碼方法流程圖。

在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。

應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件，但此等元件不應受此等術語限制。此等術語乃用以區分一元件與另一元件。因此，下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。如本文中所使用，術語「或」視實際情況可能包括相關聯之列出項目中之任一者或者多者之所有組合。

首先，請參閱圖2，圖2為本發明實施例之最小-總和演算法之低密度奇偶校驗碼之解碼器示意圖。解碼器2包括記憶體21以及計算模組22。記憶體21包括記憶單元21-1、21-2、...、21-n以及計算模組22包括運算單元22-1、22-2、...、22-n。運算單元22-1、22-2、...、22-n分別一對一耦接於記憶單元21-1、21-2、...、21-n。本發明實施例之具有低密度奇偶校驗碼的解碼器2為用以對具有位元節點(bit node)及查核節點(check node)的編碼資料進行解碼，以產生解碼資料並確保解碼資料的正確性。而有關位元節點以及查核節點為所屬技術領域具通常知識者，在錯誤更正碼中常用的技術，故在此不再贅述。

計算模組22用以對所接收之編碼資料進行運算。計算模組22對具有位元節點及查核節點的低密度奇偶校驗碼之編碼資料分割為複數個資料群組以提供後續進行解碼。資料群組包括複數個資料位元串。在本發明實施例中，計算模組22以最小-總和演算法 (Min-Sum Algorithm，MSA)來對低密度奇偶校驗碼之編碼資料進行計算。更仔細地說，計算模組22透過內部之多個運算單元22-1、22-2、...、22-n分別對各個資料群組進行上述計算。舉例來說，計算模組22將編碼資料切割為15個資料群組。運算單元22-1接收並計算第一個資料群組。同樣地，運算單元22-2接收第二個資料群組，以此類推。在本發明實施例中，運算單元22-1、22-2、...、22-n可以是中央處理器(Central Process Unit，CPU)、微控制處理器(Micro Control Unit，MCU)或其他具有計算功能之元件，本發明並不以此做為限制。另外值得注意的是，本發明並不限制最小-總和演算法的種類，可以自更正最小-總和演算法(Self-corrected Min-sum Algorithm)、改良式最小-總和演算法(Modified Min-sum Algorithm)或最佳化最小-總和演算法(Optimized Min-sum Algorithm)等等最小-總和演算法之延伸演算法來實現。

在本發明實施例中，記憶體21用以儲存運算單元22-1、22-2、...、22-n所產生之計算結果。更仔細地說，本發明實施例係透過多個記憶單元21-1、21-2、...、21-n組成之記憶體21來分別一對一對應地運算單元22-1、22-2、...、22-n來進行儲存。

接著，請同時參閱圖2以及圖3，圖3為本發明實施例之解碼器之運算單元細部示意圖。值得一提的是，各個運算單元22-1、22-2、...、22-n都具有查核節點單元22-1a、第一訊息重建單元以22-1b、第二訊息重建單元22-1c、多個加法器22-1d、多個輸入端INPUT_1、INPUT_2、INPUT_3、...、INPUT_k以及多個輸出端OUTPUT_1、OUTPUT_2、OUTPUT_3、...、OUTPUT_k。然而，圖3僅以運算單元22-1以及記憶單元21-1作為說明。

查核節點單元22-1a用以將所接收之資料群組進行計算並產生儲存格式之計算結果。更仔細地說，運算單元22-1透過輸入端INPUT_1、INPUT_2、INPUT_3、...、INPUT_k分別接收對應於運算單元22-1的資料群組中的k個資料位元串。其中每一資料位元串長度為r，r≧1，且為整數。查核節點單元22-1a根據最小-總和演算法進行計算產生上述儲存格式之計算結果。在本領域具通常知識者應了解最小-總和演算法之計算過程著重的是所計算之資料位元串中第一最小值、第二最小值、第一最小值的位置以及資料位元串中每一位元資料正負符號。因此，經由查核節點單元22-1a計算後，於查核節點單元22-1a之第一最小值位元串輸出入端MIN_1輸出第一最小值位元串以及第一最小值位置位元串，於查核節點單元22-1a之第二最小值位元串輸出入端MIN_2輸出第二最小值位元串，以及於查核節點單元22-1a之資料正負符號位元輸出入端SIGN_BIT輸出資料正負符號位元串的儲存格式至對應之記憶單元21-1進行儲存。其中，資料正負符號位元串長度等於資料位元串長度。另外，由於最小-總和演算法係透過二位元進行計算，由於資料位元串長度為r，在儲存最小值位置位元串時，其長度為僅需ceil(Log₂r)即足夠(於此處定義其為ceil(Log₂r)=L)。而有關最小-總和演算法之演算為所屬技術領域具通常知識者，在錯誤更正碼中常用的演算方法，故於此不再贅述。

記憶單元21-1用以儲存運算單元22-1所產生儲存格式之計算結果。在本發明實施例中，解碼器於計算以最小-總和演算法進行計算低密度奇偶校驗碼時，係以疊代之方式重複進行計算。因此，每一次之計算結果透過對應之記憶單元21-1進行儲存。所述計算結果即為上述經由運算單元22-1計算資料群組之第一最小值位元串、第一最小值位置位元串、第二最小值位元串以及資料正負符號位元串。其中，記憶單元21-1包括複數個儲存列，儲存列之個數為每一資料群組之查核節點之個數。值得一提的是，儲存列之儲存空間長度大於或等於第一最小值位元串之長度、第二最小值位元串之長度、第一最小值位置位元串之長度以及資料正負符號位元串之長度加總。記憶單元21-1可以是利用快閃記憶體晶片、唯讀記憶體晶片或隨機存取記憶體晶片等揮發性或非揮發性記憶晶片來實現，但本實施例並不以此為限。

在查核節點單元22-1a的疊代計算過程中，第一訊息重建單元22-1b用以將儲存於記憶單元21-1的儲存格式之計算結果重建為計算格式並與後續輸入之該資料群組透過加法器22-1d進行第一加總計算產生之第一計算值。更仔細地說，透過第一訊息重建單元22-1b之第一最小值位元串輸出入端MIN_1接收儲存格式的第一最小值位元串以及第一最小值位置位元串，於第一訊息重建單元22-1b之第二最小值位元串輸出入端MIN_2接收儲存格式的第二最小值位元串，以及於第一訊息重建單元22-1b之資料正負符號位元輸出入端SIGN_BIT接收儲存格式的資料正負符號位元串後，將之第一計算值以與後續輸入之該資料群組進行下一次運算。

在查核節點單元22-1a的疊代計算達停止條件，亦即查核節點單元22-1a達到預設計算次數或徵狀測試(Syndrome Text)為零時停止時，將輸出計算結果。更仔細地說，第二訊息重建單元22-1c用以在查核節點單元22-1a計算結束時，接收最後一次查核節點單元22-1a計算輸出之第一最小值位元串、第一最小值位置位元串、第二最小值位元串以及資料正負符號位元串，將訊息重建成解碼資料群組的輸出格式之計算結果，以及進一步透過多個加法器22-1d與第一加總計算之第一計算值執行第二加總計算。在第二加總計算後，並分別於多個輸出端OUTPUT_1、OUTPUT_2、OUTPUT_3、...、OUTPUT_k輸出，以提供運算單元22-1後續將解碼資料群組整合產生解碼資料完成解碼之動作。

接著，請參閱圖4，圖4為本發明實施例之最小-總和演算法之低密度奇偶校驗碼之解碼方法流程圖。本發明實施例之解碼方法包括以下步驟，步驟S101，將編碼資料分割為複數個資料群組；步驟S103，運算單元透過查核節點單元將對應之資料群組進行計算產生儲存格式之計算結果；步驟S105，透過複數個記憶單元一對一分別儲存對應之運算單元所產生之計算結果；步驟S107，透過第一訊息重建單元將儲存之計算結果重建為計算格式並與後續輸入之資料群組執行第一加總計算；步驟S109，根據預設計算次數或徵狀測試判斷是否停止查核節點單元之計算；步驟S111，透過第二訊息重建單元將儲存格式之計算結果重建為輸出格式；步驟S113，重建為輸出格式之計算結果進一步與第一加總計算之第一計算值執行第二加總計算，並將第二加總計算之第二計算值輸出。

請同時復參閱圖2以及圖4。在步驟S101中，計算模組22對具有位元節點及查核節點的低密度奇偶校驗碼之編碼資料分割為複數個資料群組以提供後續進行解碼。資料群組包括複數個資料位元串。

接著，在步驟S103中，查核節點單元22-1a用以將所接收之資料群組進行計算並產生儲存格式之計算結果。在本領域具通常知識者應了解最小-總和演算法之計算過程著重的是所計算之資料位元串中第一最小值、第二最小值、第一最小值的位置以及資料位元串中每一位元資料正負符號。

請同時復參閱圖3以及圖4。在步驟S105中，經由查核節點單元22-1a計算後，於查核節點單元22-1a之第一最小值位元串輸出入端MIN_1輸出第一最小值位元串以及第一最小值位置位元串，於查核節點單元22-1a之第二最小值位元串輸出入端MIN_2輸出第二最小值位元串，以及於查核節點單元22-1a之資料正負符號位元輸出入端SIGN_BIT輸出資料正負符號位元串的儲存格式至對應之記憶單元21-1進行儲存。其中，資料正負符號位元串長度等於資料位元串長度。另外，由於最小-總和演算法係透過二位元進行計算，由於資料位元串長度為r，在儲存最小值位置位元串時，其長度為僅需ceil(Log₂r)即足夠。其中，記憶單元21-1包括複數個儲存列，儲存列之個數為每一資料群組之查核節點之個數。值得一提的是，儲存列之空間長度大於或等於第一最小值位元串之長度、第二最小值位元串之長度、第一最小值位置位元串之長度以及資料正負符號位元串之長度加總。

在步驟S107中，透過第一訊息重建單元22-1b將儲存於記憶單元21-1的儲存格式之計算結果重建為計算格式並與後續輸入之該資料群組透過加法器22-1d進行第一加總計算產生之第一計算值。在步驟S109中，查核節點單元22-1a根據預設計算次數或徵狀測試判斷是否停止查核節點單元之計算。若是，則進入步驟S111；若否，則進入步驟S103重複疊代之計算。

在步驟S111中，在查核節點單元22-1a的疊代計算達停止條件，亦即查核節點單元22-1a達到預設計算次數或徵狀測試為零時停止時，輸出為輸出格式之計算結果。在步驟S113中，進一步透過多個加法器22-1d將第一加總計算之第一計算值與輸出格式之計算結果執行第二加總計算。最後，在第二加總計算後，並分別於多個輸出端OUTPUT_1、OUTPUT_2、OUTPUT_3、...、OUTPUT_k輸出，以提供運算單元22-1後續將解碼資料群組整合產生解碼資料完成解碼之動作。

〔發明可能之功效〕

以上所述，僅為本發明最佳之具體實施例，惟本發明之特徵並不侷限於此，任何熟悉該項技藝者在本發明之領域內，可輕易思及之變化或修飾，皆可涵蓋在以下本案之專利範圍。

22-1‧‧‧運算單元

21-1‧‧‧記憶單元