TW201541603A - 靜電放電保護裝置 - Google Patents

靜電放電保護裝置 Download PDF

Info

Publication number
TW201541603A
TW201541603A TW104103160A TW104103160A TW201541603A TW 201541603 A TW201541603 A TW 201541603A TW 104103160 A TW104103160 A TW 104103160A TW 104103160 A TW104103160 A TW 104103160A TW 201541603 A TW201541603 A TW 201541603A
Authority
TW
Taiwan
Prior art keywords
emitter
collector
contact
protection device
base
Prior art date
Application number
TW104103160A
Other languages
English (en)
Other versions
TWI662680B (zh
Inventor
Timothy S Henderson
Robert E Knapp
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of TW201541603A publication Critical patent/TW201541603A/zh
Application granted granted Critical
Publication of TWI662680B publication Critical patent/TWI662680B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Manufacturing & Machinery (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

各種實施例係提供一種靜電放電(electrostatic discharge；ESD)保護裝置。該ESD保護裝置係可包含一子集極、一集極、一基極和一射極，其以層狀方式被形成在另一層的上方。該射極可包含的半導體係不同於該基極中所包含的半導體，用以形成一異質接面。該ESD保護裝置係可包含經佈置在該子集極上的一集極接觸件，以及經佈置在該射極上的一射極接觸件。該ESD保護裝置係可作為一兩終端裝置，而不具有經耦合於該基極的傳導性基極接觸件。

Description

靜電放電保護裝置
本揭示內容之實施例通常係有關於電路的領域，並且更特別是有關於靜電放電保護裝置。
許多電子電路需要用於晶粒襯墊(die pad)的靜電放電(electrostatic discharge；ESD)保護裝置，該晶粒襯墊係將該電子電路連接至其他構件。一ESD保護裝置典型上係經耦合於該晶粒襯墊，以轉移在該晶粒襯墊上累積的電荷。該ESD保護裝置同樣可用於在該晶粒襯墊處的失配過驅動(mismatch overdrive)期間的保護。
在一個實施例中，一種靜電放電(ESD)保護設備係包括：一子集極；一集極接觸件，其係被佈置在所述子集極上；一集極，其係被佈置在所述子集極上且相鄰所述集極接觸件；一基極，其係被佈置在所述集極上；一射極，其係被佈置在所述基極上；以及一射極接觸件，其係被佈置在所述射極上；其中所述ESD保護設備係一兩終端裝置，其係包含所述集極接觸件和所述射極接觸件。
在另一個實施例中，一種形成一靜電放電(ESD)保護設備的方法係包括：在一基板上形成一子集極；在所述子集極上形成一集極； 在所述集極上形成一基極；在所述基極上沉積一或更多射極層，以形成一射極；在所述射極上形成一射極接觸件；並且在所述子集極上形成相鄰所述集極的一集極接觸件；其中所述子集極、所述集極、所述基極以及所述一或更多射極層係包含經摻雜半導體；且其中所述ESD保護設備係一兩終端裝置，其係包含所述集極接觸件和所述射極接觸件。
在又一個實施例中，一種系統係包括：一電子電路，其係包含將所述電子電路耦合於另一構件的一晶粒襯墊；以及一靜電放電(ESD)保護裝置，其係被耦合於所述晶粒襯墊，所述ESD保護裝置係包含：一子集極；一集極接觸件，其係被佈置在所述子集極上；一集極，其係被佈置在所述子集極上且相鄰所述集極接觸件；一基極，其係被佈置在所述集極上，其中所述ESD保護裝置係不包含被耦合於所述基極的一傳導性基極接觸件；一射極，其係被佈置在所述基極上，所述射極具有一個或更多射極層，其包含由異於形成所述基極的一半導體的一不同半導體所形成的一下部射極層；以及一射極接觸件，其係被佈置在所述射極上。
100‧‧‧ESD保護裝置
104‧‧‧子集極
108‧‧‧基板
112‧‧‧集極
116‧‧‧基極
120‧‧‧射極
124a‧‧‧下部射極層
124b-124d‧‧‧射極層
128‧‧‧集極接觸件
132‧‧‧隔離區域
136‧‧‧射極接觸件
200‧‧‧ESD保護裝置
204‧‧‧子集極
208‧‧‧基板
212‧‧‧集極
216‧‧‧基極
220‧‧‧第一射極
222‧‧‧第二射極
228‧‧‧集極接觸件
236‧‧‧第一射極接觸件
240‧‧‧第二射極接觸件
244‧‧‧傳導性結構
300‧‧‧方法
304‧‧‧在一個基板上形成一子集極
308‧‧‧在該子集極上形成相鄰該集極接觸件的一集極
312‧‧‧在該集極上形成一基極
316‧‧‧以磊晶方式將一或更多射極層沉積在該基極上以形成一射極
320‧‧‧在該射極上形成一射極接觸件
324‧‧‧該子集極上形成一集極接觸件
400‧‧‧無線通訊裝置
404‧‧‧RF PA模組
408‧‧‧RF PA電路
412‧‧‧RF開關
414‧‧‧天線結構
418‧‧‧Tx/Rx開關
422‧‧‧收發器
426‧‧‧主處理器
430‧‧‧記憶體
實施例係經由實例來例示，而不是受到後附圖式中各圖的限制，其中相同的元件符號係指出類似元件，且其中：圖1A係依據各種實施例示意性例示一種ESD保護裝置的一上視圖。
圖1B係依據各種實施例示意性例示圖1A中沿著參考線A-A所示的ESD保護裝置的一橫截面側視圖。
圖2A係依據各種實施例示意性例示另一種ESD保護裝置的 一上視圖。
圖2B係依據各種實施例示意性例示圖2A中沿著參考線B-B所示的ESD保護裝置的一橫截面側視圖。
圖3係依據各種實施例例示一種形成一ESD保護裝置的方法。
圖4係依據各種實施例的一示範性無線通訊裝置的一方塊圖。
所例示實施例之各種觀點將使用術語來作出敘述，該等術語係所屬領域的技術人員所經常運用的，以將其工作的實質內容傳達給所屬領域的其它技術人員。然而，對所屬領域的技術人員顯明的是：替代性實施例係可僅以一些上述的觀點來實作。為了解釋目的，特定裝置和組態係提出以對該些所例示實施例提供一個全盤理解。然而，對所屬領域的技術人員顯明的是：替代性實施例係可不需該些特定細節來實作。在其它實例中，眾所周知的特性係省略或簡化，以避免使該些所例示實施例難以理解。
再者，各種操作係將被敘述成數個獨立操作，並且依次以對理解本發明所有助益的方式來進行；然而，敘述的順序不應被解讀成意謂該些操作必須相依的順序。具體來說，該些操作未必以呈現的順序來實行。
該術語「在一個實施例中」係重複被使用到。該術語通常不會指稱相同的實施例；然而，如此也是可行。除非在前後文中另外敘及，否則該等術語「包括」、「具有」和「包含」係屬同義。
在對被用來搭配各種實施例之文字提供澄清前後文上，該等 術語「A/B」和「A及/或B」係意謂(A)、(B)或(A及B)；並且該術語「A、B、及/或C」係意謂(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
該術語「耦合於」及其衍生詞係可被使用在本文中。「耦合」係可意謂下述中的一者或更多。「耦合」係可意謂二或更多元件處於直接地實體或電氣接觸。然而，「耦合」亦可意謂二或更多元件間接地接觸彼此，但彼此仍然共同操作或彼此互相作用，並且可意謂一或更多其它元件被耦合或被連接在被認為彼此耦合在一起的元件之間。
各種實施例係提供一種用於一電子電路的ESD(ESD)保護裝置。在各種實施例中，該ESD保護裝置係可包含一子集極、一集極、一個基極和一個射極。該子集極係可被佈置在該基板上、該集極係可被佈置在該子集極上、該基極係可被佈置在該集極上並且該射極係可被佈置在該基極上。該子集極、該集極、該基極及/或該射極中的每一者係可包含一或更多磊晶(epitaxial)層。
在各種實施例中，每一磊晶層係可由一經摻雜半導體來形成。在一些實施例中，該射極可包含不同於該基極中所包含的一半導體。據此，該射極和該基極係可形成一異質接面。
在各種實施例中，該ESD保護裝置係可包含經耦合於該子集極的一集極接觸件，以及經耦合於該射極上一射極接觸件。該集極接觸件和該射極接觸件係可由傳導性材料來形成。在各種實施例中，該ESD保護裝置可不包含經耦合於該ESD保護裝置的該基極的一傳導性基極接觸件。因此，該ESD保護裝置係可作為包含該集極接觸件和該射極接觸件的一兩終端 裝置。缺少一基極接觸件係可允許該射極在橫向分隔上更接近該集極接觸件，其係可允許該ESD保護裝置使用較少的晶粒面積，及/或分流比其它ESD保護裝置更大量的電流。
圖1A和1B分別係依據各種實施例示意性例示一種ESD保護裝置100的一上視圖和一橫截面側視圖。該ESD保護裝置100係可耦合於一電子電路的一晶粒襯墊(未圖示)，以將電荷自該晶粒襯墊轉向。該晶粒襯墊在通訊上係可將該電子電路耦合於一或更多其它構件。在一些實施例中，該電子電路係可處理一射頻(RF)訊號。舉例來說：該電子電路係可作為一RF放大器及/或一RF開關。該ESD保護裝置100係可與該電子電路和相關的該晶粒襯墊被包含在相同的晶粒上。在一些實施例中，該ESD保護裝置100係可被包含在一個無線通訊裝置中。
在各種實施例中，該ESD保護裝置係可包含被佈置在一基板108上的一子集極104。在一些實施例中，該基板108係可包含砷化鎵(GaAs)、矽(Si)或磷化銦(InP)。該子集極104係可包含一高度摻雜半導體，諸如高度摻雜的n型(n+)半導體。舉例來說：該子集極104係可在其中該基板108是GaAs的一基於GaAs裝置中包含GaAs、在其中該基板108是Si的一基於Si裝置中包含Si及/或在其中該基板108是InP的一基於InP裝置中包含砷化銦鎵(InGaAs)或InP。
在各種實施例中，該ESD保護裝置100係可進一步包含被佈置在該子集極104上的一集極112。該集極112係可包含與該子集極104相同摻雜類型(例如：n型或p型)的一個輕度摻雜半導體。舉例來說：該集極112係可在一基於GaAs裝置中包含輕度摻雜的n型(n-)GaAs、在一基於Si裝置 中包含Si及/或在一基於InP裝置中包含砷化銦鋁(InAlAs)或InGaAs。該集極112係可僅被佈置在該子集極104的一部份上。舉例來說：該集極112的一長度及/或寬度係可小於該子集極104的一相對應長度及/或寬度。一層(例如：集極112及/或子集極104)的寬度係可經定義如圖1B中所示該層的左到右維度(left-to-right dimension)。此外，該層的長度係可為進入圖1B的頁面的維度(及圖1A中所示上到下維度)。
在各種實施例中，該ESD保護裝置100係可進一步包含被佈置在該集極112上的一基極116。該基極116係可包含一半導體，其被摻雜成與該集極112和該子集極104的摻雜類型相反的摻雜類型。舉例來說：該基極116係可包含一經摻雜p型半導體。在一些實施例中，該基極116係可在一基於GaAs裝置中包含GaAs、在一基於Si裝置中包含Si及/或在一基於InP裝置中包含InGaAs。
在一些實施例中，該基極116係可具有一下部表面，其係與該集極112的一上部表面共同延伸。也就是說，該基極116係可大致上覆蓋該集極112的上部表面。在其它實施例中，該基極116的一長度及/或寬度係可小於該集極112的相對應長度及/或寬度。
在各種實施例中，該ESD保護裝置100係可進一步包含被佈置在該基極116上的一射極120。該射極120係可包含一或更多射極層124a至124d。在一些實施例中，該射極120係可具有一下部表面，其係與該基極116的一上部表面共同延伸。也就是說，該射極120係可大致上覆蓋該基極116的上部表面。在其它實施例中，該射極120的下部表面可具有的一長度及/或寬度係小於該基極116的上部表面的相對應長度及/或寬度，藉此在該射極 120附近留下一個基極台面(未圖示)。
在一些實施例中，該射極120係可與該基極116形成一異質接面。據此，該射極120中直接接觸該基極116的一下部射極層124a係可包含異於形成該基極116的一半導體的一不同半導體。在其它實施例中，該下部射極層124a係可包含與該基極相同的半導體。該下部射極層124a係可被摻雜成與該基極116的摻雜類型不同的摻雜類型。舉例來說：該下部射極層124a係可包含一n型半導體，而該基極116係可包含一p型半導體。
在一些實施例中，該下部射極層124a係可為一輕度摻雜的n型(n-)半導體。舉例來說：該下部射極層124a係可在一基於GaAs裝置中包含砷化鋁鎵(AlGaAs)或磷化銦鎵(InGaP)、在一基於Si裝置中包含Si及/或在一基於InP裝置中包含InP或InAlAs。顯而易見的是，在其它實施例中係可對該基極116和該下部射極層124a使用其它的異質接面配對。此外，在一些實施例中，該基極116和該下部射極層124a係可由相同的半導體所形成。
如在圖1B中所示，該射極120係可進一步包含被佈置在該下部射極層124a上的一射極層124b、被佈置在該射極層124b上的一射極層124c以及被佈置在該射極層124c上的一射極層124d。在其他實施例中，該射極120係可包含其它合適數目及/或排列的一或更多射極層。
在一些實施例中，該射極層124b係可包含與該下部射極層124a的摻雜類型相同的經摻雜半導體。該射極層124b係可經輕度摻雜、中度摻雜或高度摻雜。舉例來說：該射極層124b係可包含GaAs或其它合適半導體。
在一些實施例中，該射極層124c係可包含一漸變式(graded) 摻雜半導體。舉例來說：在一非限制性實施例中，該射極層124c係可包含高度摻雜的n型(n+)InxGa1-xAs，其中x等於漸變式。舉例來說，在一些實施例中，x係可從零漸變至大約0.5到0.65，而在該射極層124d附近具有較高濃度的銦。在一些實施例中，該射極層124d係可包含高度摻雜的n型(n+)InxGa1-xAs，其中x等於0.5。
在各種實施例中，該子集極104、該集極112、該基極116及/或該射極120係可以磊晶方式進行沉積，並且每一者係可包含一或更多磊晶層。如上文所述，該子集極104、該集極112、該基極116及該射極120皆可包含經摻雜半導體。
在各種實施例中，該ESD保護裝置100係可進一步包含被佈置在該子集極104上並且經耦合於該子集極104的一集極接觸件128。該集極接觸件128係可由一傳導性材料形成，以對該子集極104提供一電氣連接。在一些實施例中，該集極接觸件係可包含一對伸長區域，其在所述伸長區域的一末端處耦合於彼此(例如：以形成如圖1A中所示的一個「U」形狀)。該集極112、該基極116及該射極120係可被佈置在該集極接觸件的所述伸長區域之間。該集極接觸件128係可藉由一隔離區域132而分開自該集極112。
在各種實施例中，該ESD保護裝置100係可進一步包含被佈置在該射極120上並且經耦合於該射極120的一射極接觸件136。該射極接觸件136係可由一傳導性材料形成，以對該射極120提供一電氣連接。在一些實施例中，該射極接觸件136係可具有一下部表面，其係與該射極120的一上部表面共同延伸。在其它實施例中，該射極接觸件136的下部表面的長度及/或寬度係可小於該射極120的上部表面的相對應長度及/或寬度，藉此在該射 極接觸件136附近留下一個射極台面(未圖示)。
在各種實施例中，該ESD保護裝置100未必包含經耦合於該基極116的一個傳導性基極接觸件。據此，該ESD保護裝置100係可為一兩終端裝置，並且具有該集極接觸件128和該射極接觸件136但不具有基極接觸件。相較於三終端的異質接面雙極電晶體(HBT)，缺少基極接觸件係可允許該射極120在橫向間隔上(例如：在平行於該基板108的一平面的一方向上)更靠近該集極接觸件128。使該射極120經佈置為更靠近該集極接觸件128係可允許該ESD保護裝置100使用較少的晶片面積(例如：在該基板108上的較少面積)，及/或分流比其它三終端的異質接面雙極電晶體更大量的電流。
在各種實施例中，對一電子電路的一晶粒襯墊提供ESD保護，該ESD保護裝置100的集極接觸件128係可經耦合於該晶粒襯墊，並且該射極接觸件136係可經耦合於一個接地終端。當在該晶粒襯墊上的電壓致使該ESD保護裝置100的集極-射極電壓(例如：從該集極接觸件128至該射極接觸件136的電壓下降)超過該ESD保護裝置100的集極-射極崩潰電壓(BVceo)時，跨於該ESD保護裝置100的電壓係減少，並且電流係可自該集極接觸件128分流至該射極接觸件136(例如：經由該子集極104、該集極112、該基極116及該射極120)。據此，該ESD保護裝置100係可被用來避免電荷累積在該晶粒襯墊上，否則所述累積將可造成不想要的ESD事件。
圖2係依據各種實施例例示另一個ESD保護裝置200。該ESD保護裝置200係包含一第一射極220和一第二射極222。該第一射極220和該第二射極222係在一基極216上經佈置為相鄰彼此。該基極216係被佈置在一集極212上，並且該集極212係被佈置在一子集極204上。該子集極204係被佈置 在一基板208上。該子集極204、該集極212、該基極216、該第一射極220和該第二射極222皆可包含一或更多層的經摻雜半導體。
在各種實施例中，該ESD保護裝置200係可包含被佈置在該子集極204上並且經耦合於該子集極204的一集極接觸件228。該ESD保護裝置200係可進一步包含被佈置在該第一射極220上並且經耦合於該第一射極220的一第一射極接觸件236，以及被佈置在該第二射極222上並且經耦合於該第二射極222的一第二射極接觸件240。在各種實施例中，該第二射極222係可小於該第一射極220，及/或該第二射極接觸件240係可小於該第一射極接觸件236。
在各種實施例中，該第二射極接觸件240係可傳導性耦合於該集極接觸件228(例如：經由一傳導性結構244)。在該第二射極222和該子集極204之間的傳導性耦合(經由該第二射極接觸件240、該傳導性結構244和導體接觸件232)係可在該ESD保護裝置200的基極216和子集極204之間形成一個二極體。據此，被耦合至該子集極204的第二射極222可對該ESD保護裝置200提供的一觸發電壓係低於對該ESD保護裝置100提供的一觸發電壓。也就是說，該ESD保護裝置200係可在低於該集極-射極崩潰電壓(BVceo)的一電壓處，觸發自該集極接觸件232至該第一射極接觸件236的分流電流。舉例來說：該ESD保護裝置200的觸發電壓係可等於該第一射極-基極崩潰電壓和該第二射極-基極導通電壓的總和。
圖3係依據各種實施例的一種用於形成一ESD保護裝置(例如：ESD保護裝置100或200)的方法300。
於304處，該方法300係可包含在一基板(例如：基板108或 208)上形成一子集極(例如：子集極104或204)。在一些實施例中，該子集極係可藉由磊晶沉積所形成。
於308處，該方法300係可包含在該子集極上形成一集極(例如：集極112或212)。於312處，該方法300係可包含在該集極上形成一基極(例如：基極116或216)。該集極及/或基極係可以磊晶方式進行沉積。
於316處，該方法300係可包含在該基極上形成一或更多射極層(例如：射極層124a至124d)，以形成一個射極(例如：射極100)。於320處，該方法300係可進一步包含在該射極上形成一個射極接觸件(例如：射極接觸件136)。
於324處，該方法300係可包含在該子集極上形成一集極接觸件(例如：集極接觸件128或228)。舉例來說：該集極接觸件係可藉由在該子集極上沉積一傳導性材料所形成。該集極接觸件係可藉由一個隔離區域而分開自該集極。
在一些實施例中，藉由該方法300所形成的ESD保護裝置係可包含單一射極及/或射極接觸件。在其它實施例中，該方法300係可包含在該基極上形成第一射極和第二射極(例如：第一射極220和第二射極222)。在該些實施例中，該方法300係可進一步包含在該第一射極上形成一個第一射極接觸件(例如：第一射極接觸件236)，並且在該第二射極上形成一個第二射極接觸件(例如：第二射極接觸件240)。該方法300係可進一步包含將該第二射極接觸件傳導性耦合至該集極接觸件(例如：藉由形成一傳導性結構244)。
在各種實施例中，該子集極、該集極、該基極以及一或更多 射極層係可包含經摻雜半導體。在一些實施例中，該一或更多射極層中直接接觸該基極的一下部射極層係可以由異於形成該基極的一半導體的一不同半導體所形成。據此，該射極和該基極係可形成一異質接面。
在各種實施例中，藉由該方法300所形成的ESD保護裝置係可作為一兩終端裝置，其係包含該集極接觸件和該射極接觸件，但不包含基極接觸件。
依據一些實施例的一示範性無線通訊裝置400的一個方塊圖係被例示在圖4中。該無線通訊裝置400係可具有一RF功率放大器(PA)模組404，其係包含一或更多RF PA電路408及/或RF開關412。除了該RF PA模組404，該無線通訊裝置400還可具有至少如所示彼此經耦合之一天線結構414、一傳送/接收(transmitting/receiving；Tx/Rx)開關418、一收發器422、一主處理器426以及一記憶體430。儘管該無線通訊裝置400經顯示為具有傳送和接收功能，其它實施例係可包含僅具有傳送功能或僅具有接收功能之裝置。
在各種實施例中，該RF PA模組404係可包含一或更多ESD保護裝置(例如：ESD保護裝置100或200)。該等ESD保護裝置係可被耦合於該RF PA模組404的各別的晶粒襯墊。舉例來說：該等晶粒襯墊在通訊上係可將該RF PA模組404耦合至該無線通訊裝置400的一或更多其它構件，諸如該收發器422或該Tx/Rx開關418。另外或此外，該無線通訊裝置400的一或更多其它構件係可包含一ESD保護裝置。
在各種實施例中，該無線通訊裝置400係可作為但不限制於：一行動電話、一傳呼裝置、一個人數位助理、一文字通信裝置、一可攜式電腦、一桌上型電腦、一基地站台、一用戶站台、一存取點、一雷達 站、一衛星通訊裝置或者是具有能夠無線傳送/接收RF訊號之任何其它裝置。
該主處理器426係可執行儲存於該記憶體430中的一基礎作業系統程式，以用於控制該無線通訊裝置400的整體操作。舉例來說，該主處理器426係可控制由該收發器422進行的訊號接收和訊號傳送。該主處理器426能夠執行存在於該記憶體430中的其它程序和程式，並且可視所需而藉由一執行程序以將資料移入或移出該記憶體430。
該收發器422係可接收來自該主處理器426之外送資料(例如：語音資料、網站資料、電子郵件及訊號資料等)，可產生該(等)RFin訊號以代表該外送資料，並且將該(等)RFin訊號提供至該RF PA模組404。該收發器422亦可控制該RF PA模組404，而在一個選定的頻帶中並且以高功率模式或功率倒退(backoff-power)模式進行操作。在一些實施例中，該收發器422係可使用正交分頻多工(Orthogonal frequency-division multiplexing；OFDM)調變來產生該(等)RFin訊號。
如在本文中所述，該RF PA模組404係可將該(等)RFin訊號放大以提供RFout訊號。該(等)RFout訊號係可被轉送至該Tx/Rx開關418，並且接著被轉送至該天線結構414以進行一空中(over-the-air；OTA)傳送。在一些實施例中，一雙工器及/或Tx濾波器(未圖示)係可被耦合在該RF PA模組404和該Tx/Rx開關418之間。
以一類似方式，該收發器422係可透過該Tx/Rx開關418以接收來自該天線結構414的一內送OTA訊號。該收發器422係可處理該內送訊號並且將該內送訊號發送至該主處理器426，以進行進一步處理。
在各種實施例中，該天線結構414係可包含一或更多定向性(directional)及/或全向性(omnidirectional)天線，其係包含例如：一雙極天線、一單極天線、一貼片(patch)天線、一個環狀(loop)天線、一個微帶(microstrip)天線或者是適合用於RF訊號之OTA傳送/接收之任何其它類型的天線。
熟習該項技術人士將理解到的是，該無線通訊裝置400係經由實例來給定，並且為簡單和清楚之目的，最多僅僅顯示及敘述到要理解該等實施例所需之無線通訊裝置400的建構和操作。各種實施例係設想到任何合適的構件或構件組合，以根據特定需求而聯合該無線通訊裝置400來實行任何合適的任務。再者，要理解到的是，該無線通訊裝置400不應被解讀成受到實施例可實施之裝置類型的限制。
儘管本發明業已依照上文所例示之實施例作出敘述，然而熟習該項技術人士將理解到的是，打算達成相同目標之廣泛種類的替代及/或等效的實施方式係可取代所示和所述的特定實施例，而不會悖離本發明的範疇。熟習該項技術人士將立即理解到的是，本揭示內容之教示係可以多樣廣泛種類的實施例來實施。此發明說明係意欲被視為例示而非限制。
100‧‧‧ESD保護裝置
104‧‧‧子集極
108‧‧‧基板
112‧‧‧集極
116‧‧‧基極
120‧‧‧射極
124a‧‧‧下部射極層
124b-124d‧‧‧射極層
128‧‧‧集極接觸件
132‧‧‧隔離區域
136‧‧‧射極接觸件

Claims (20)

  1. 一種靜電放電(electrostatic discharge；ESD)保護設備，其係包括：一子集極；一集極接觸件，其係被佈置在所述子集極上；一集極，其係被佈置在所述子集極上且相鄰所述集極接觸件；一基極，其係被佈置在所述集極上；一射極，其係被佈置在所述基極上；以及一射極接觸件，其係被佈置在所述射極上；其中所述ESD保護設備係一兩終端裝置，其係包含所述集極接觸件和所述射極接觸件。
  2. 如申請專利範圍第1項之ESD保護設備，其中所述射極係具有一下部表面，其係與所述基極的一上部表面共同延伸。
  3. 如申請專利範圍第1項之ESD保護設備，其中所述ESD保護設備係包含一單一射極接觸件。
  4. 如申請專利範圍第1項之ESD保護設備，其中所述射極接觸件係一第一射極接觸件，並且其中所述ESD保護設備係進一步包含一第二射極接觸件，其被傳導性耦合於所述集極接觸件。
  5. 如申請專利範圍第1項之ESD保護設備，其中所述集極接觸件係包含一對伸長區域，其在所述伸長區域的一末端處耦合於彼此，並且其中所述射極係被佈置在所述集極接觸件的所述伸長區域之間。
  6. 如申請專利範圍第1項之ESD保護設備，其中所述集極接觸件係被耦合於一電子電路的一晶粒襯墊(die pad)，以對所述晶粒襯墊提供ESD保護。
  7. 如申請專利範圍第1項之ESD保護設備，其中所述子集極、所述集極、所述基極以及所述射極係包含經摻雜半導體。
  8. 如申請專利範圍第7項之ESD保護設備，其中所述射極係包含異於所述基極中所包含的一半導體的一不同半導體。
  9. 一種形成一靜電放電(ESD)保護設備的方法，其係包括：在一基板上形成一子集極；在所述子集極上形成一集極；在所述集極上形成一基極；在所述基極上沉積一或更多射極層，以形成一射極；在所述射極上形成一個射極接觸件；並且在所述子集極上形成相鄰所述集極的一集極接觸件；其中所述子集極、所述集極、所述基極以及所述一個或更多射極層係包含經摻雜半導體；且其中所述ESD保護設備係一兩終端裝置，其係包含所述集極接觸件和所述射極接觸件。
  10. 如申請專利範圍第9項之方法，其中所述射極係具有一下部表面，其係與所述基極的一上部表面共同延伸。
  11. 如申請專利範圍第9項之方法，其中所述ESD保護設備係包含一單一射極接觸件。
  12. 如申請專利範圍第9項之方法，其中所述射極係一第一射極，以及所述射極接觸件係一第一射極接觸件，並且其中所述方法係進一步包含：在所述基極上形成相鄰所述第一射極的一第二射極； 在所述第二射極上形成的一第二射極接觸件；並且將所述第二射極接觸件傳導性耦合於所述集極接觸件。
  13. 如申請專利範圍第9項之方法，其中所述集極接觸件係包含一對伸長區域，其在所述伸長區域的一個末端處耦合於彼此，並且其中所述射極係被佈置在所述集極接觸件的所述伸長區域之間，並且藉由一隔離區域而分開自所述集極接觸件。
  14. 如申請專利範圍第9項之方法，其中所述射極係與所述基極形成一異質接面。
  15. 一種系統，其係包括：一電子電路，其係包含將所述電子電路耦合於另一構件的一晶粒襯墊；以及一個靜電放電(ESD)保護裝置，其係被耦合於所述晶粒襯墊，所述ESD保護裝置係包含：一子集極；一集極接觸件，其係被佈置在所述子集極上；一集極，其係被佈置在所述子集極上且相鄰所述集極接觸件；一基極，其係被佈置在所述集極上，其中所述ESD保護裝置係不包含被耦合於所述基極的一傳導性基極接觸件；一射極，其係被佈置在所述基極上，所述射極具有一或更多射極層，其包含由異於形成所述基極的一半導體的一不同半導體所形成的一下部射極層；以及一射極接觸件，其係被佈置在所述射極上。
  16. 如申請專利範圍第15項之系統，其中所述ESD保護裝置係包含一單一射極接觸件。
  17. 如申請專利範圍第15項之系統，其中所述射極係一第一射極，以及所述射極接觸件係一第一射極接觸件，並且其中所述設備係進一步包含：一第二射極，其係被佈置在所述基極上且相鄰所述第一射極；以及一第二射極接觸件，其係被佈置在所述第二射極上，所述第二射極被傳導性耦合於所述集極接觸件。
  18. 如申請專利範圍第15項之系統，其中所述射極的一下部表面係與所述基極的一上部表面共同延伸。
  19. 如申請專利範圍第15項之系統，其中所述ESD保護裝置的所述集極接觸件係被耦合於所述晶粒襯墊，並且所述ESD保護裝置的所述射極接觸件係被耦合於一接地電位。
  20. 如申請專利範圍第15項之系統，其中所述電子電路係一射頻(RF)電路以處理用於在一無線通訊網路上傳送的一RF傳送訊號。
TW104103160A 2014-02-04 2015-01-30 靜電放電保護設備、形成其之方法及其系統 TWI662680B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/172,800 US9099518B1 (en) 2014-02-04 2014-02-04 Electrostatic discharge protection device
US14/172,800 2014-02-04

Publications (2)

Publication Number Publication Date
TW201541603A true TW201541603A (zh) 2015-11-01
TWI662680B TWI662680B (zh) 2019-06-11

Family

ID=53719043

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104103160A TWI662680B (zh) 2014-02-04 2015-01-30 靜電放電保護設備、形成其之方法及其系統

Country Status (4)

Country Link
US (1) US9099518B1 (zh)
CN (1) CN106170862B (zh)
TW (1) TWI662680B (zh)
WO (1) WO2015119832A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263125B2 (en) * 2014-05-16 2019-04-16 Qorvo Us, Inc. Varactor diode with heterostructure
US10109724B2 (en) * 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
CN108717945B (zh) * 2018-05-24 2022-01-07 西安理工大学 一种具有NiO/SiC异质发射结的SiC光触发晶闸管
JP2020184580A (ja) * 2019-05-08 2020-11-12 株式会社村田製作所 半導体装置
CN115207089B (zh) * 2022-07-19 2023-06-09 江苏华兴激光科技有限公司 一种射频芯片外延片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003063203A2 (en) 2002-01-18 2003-07-31 The Regents Of The University Of California On-chip esd protection circuit
US6878976B2 (en) * 2002-03-13 2005-04-12 International Business Machines Corporation Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications
AU2003299899A1 (en) 2002-12-27 2004-07-29 General Electric Company Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
US6998320B2 (en) * 2003-04-23 2006-02-14 Triquint Semiconductor, Inc. Passivation layer for group III-V semiconductor devices
JP4979051B2 (ja) 2004-11-09 2012-07-18 株式会社村田製作所 高周波電力増幅用電子部品の使用方法
JP2006185990A (ja) * 2004-12-27 2006-07-13 Renesas Technology Corp 半導体装置およびその製造方法ならびに電子装置
US7773355B2 (en) 2005-09-19 2010-08-10 The Regents Of The University Of California ESD protection circuits for RF input pins
JP4405524B2 (ja) * 2007-03-27 2010-01-27 株式会社東芝 半導体装置
US8193609B2 (en) * 2008-05-15 2012-06-05 Triquint Semiconductor, Inc. Heterojunction bipolar transistor device with electrostatic discharge ruggedness
JP2010287603A (ja) 2009-06-09 2010-12-24 Nec Corp 化合物半導体素子及びその製造方法
US8854777B2 (en) * 2010-11-05 2014-10-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for ESD protection for RF couplers in semiconductor packages

Also Published As

Publication number Publication date
WO2015119832A1 (en) 2015-08-13
US9099518B1 (en) 2015-08-04
CN106170862A (zh) 2016-11-30
CN106170862B (zh) 2019-05-03
TWI662680B (zh) 2019-06-11
US20150221755A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
US10211197B2 (en) Fabrication of radio-frequency devices with amplifier voltage limiting features
US10158010B2 (en) Methods of forming a bipolar transistor having a collector with a doping spike
TWI662680B (zh) 靜電放電保護設備、形成其之方法及其系統
TWI462288B (zh) 具有靜電放電崎嶇之異質接面雙極性電晶體裝置
US10535784B2 (en) Dual stack varactor
US10109724B2 (en) Heterojunction bipolar transistor unit cell and power stage for a power amplifier
US11862725B2 (en) Transistors with schottky barriers
KR20150034212A (ko) 고저항률 기판 상의 쌍극성 트랜지스터
US10461164B2 (en) Compound semiconductor field effect transistor with self-aligned gate
TW201232715A (en) Devices and methodologies related to structures having HBT and FET
US10756206B2 (en) High power compound semiconductor field effect transistor devices with low doped drain
JP2015135966A (ja) ヘテロ接合バイポーラトランジスタ用のエミッタコンタクトエピタキシャル構造およびオーミックコンタクト形成
US20200328293A1 (en) Heterojunction bipolar transistor with field plates
TWI654768B (zh) 具有異質結構的變容二極體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees