TW201537374A - 一種設計電路之方法與其系統 - Google Patents

一種設計電路之方法與其系統 Download PDF

Info

Publication number
TW201537374A
TW201537374A TW103145763A TW103145763A TW201537374A TW 201537374 A TW201537374 A TW 201537374A TW 103145763 A TW103145763 A TW 103145763A TW 103145763 A TW103145763 A TW 103145763A TW 201537374 A TW201537374 A TW 201537374A
Authority
TW
Taiwan
Prior art keywords
line
temperature change
amount
change amount
line front
Prior art date
Application number
TW103145763A
Other languages
English (en)
Other versions
TWI526863B (zh
Inventor
Shyh-Horng Yang
Chung-Kai Lin
Chung-Hsing Wang
Kuo-Nan Yang
Shou-En Liu
Jhong-Sheng Wang
Tan-Li Chou
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201537374A publication Critical patent/TW201537374A/zh
Application granted granted Critical
Publication of TWI526863B publication Critical patent/TWI526863B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種設計電路的方法包含接收電路設計，以及決定電路設計之至少一線路後端(BEOL)元件之溫度變化量。方法更包含識別電路設計內部之至少一等溫區域；以及透過處理器決定至少一等溫區域內部之至少一線路前端(FEOL)裝置之溫度增加量。方法更包含結合至少一線路後端元件之溫度變化量與至少一線路前端裝置之溫度變化量，以及比較結合後之溫度變化量與門檻值。

Description

一種設計電路之方法與用於實施該方法 之系統
本發明是有關於一種設計電路技術，且特別是有關於一種用於設計電路之方法與用於實施該方法之系統。
電路設計解釋了電路運作中所產生的熱。於一些方法中，熱的考量著重在線路後端(back end of line,BEOL)元件，例如互連結構(interconnect structure)內的導線(conductive lines)與層間連接點(via)。互連結構在運作中產生的熱量取決於導線與層間連接點的電阻值與流經導線與層間連接點的電流。導線與層間連接點的電阻值為材料電阻值以及導線與層間連接點截面尺寸(cross-sectional dimension)的函數。
用來連接電路中多種元件的導線受制於電遷移現象(electro-migration)。電遷移現象係由於電流流經導線的導線元件的移動。隨著導線或層間連接點的溫度上升，電遷移率隨之增加。
均方根電流(IRMS)依據電路的功率需求計算，並且設定為流經導線與層間連接點的電流，以估計線路後端元件產生的熱量。於一些方法中，查詢表(look up table)或模擬用來依據電阻值與IRMS決定線路後端元件產生的熱量。依據線路後端元件產生的熱量調整多種線路後端元件之間的間距(spacing)，以延長電路的運作壽命。主動或被動散熱器的增設也是依據線路後端元件產生的熱量決定。
本描述內容的一態樣關於一種設計電路的方法。方法包含接收電路設計，以及決定電路設計之至少一線路後端元件之溫度變化量。方法更包含識別電路設計內部之至少一等溫區域；以及透過處理器決定至少一等溫區域內部之至少一線路前端裝置之溫度增加量。方法更包含結合至少一線路後端元件之溫度變化量與至少一線路前端裝置之溫度變化量，以及比較結合後之溫度變化量與門檻值。
本描述內容的另一態樣關於一種設計電路的方法。方法包含接收電路設計，以及決定電路設計之至少一線路後端元件之溫度變化量，其中至少一電路後端元件電性連接晶片與週邊電路系統。方法更包含識別晶片內部之至少一等溫區域與週邊電路系統內部之至少一等溫區域，以及透過處理器決定晶片內部之至少一等溫區域之溫度變化量。方法更包含決定週邊電路系統內部之至少一等溫區域之溫度變化量。方法更包含結合至少一線路後端元件之溫度變化量與 晶片內部之至少一等溫區域與週邊電路系統內部之至少一等溫區域之溫度變化量，以及比較結合後之溫度變化量與門檻值。
本描述內容的又另一態樣關於一種用於設計電路的系統。系統包含處理器以及連接至處理器的非暫態電腦可讀取媒體。處理器用以執行指令，以決定電路設計之至少一線路後端元件之溫度變化量，以及識別電路設計內部之至少一等溫區域。處理器更用以執行指令，以決定至少一等溫區域內部之至少一線路前端裝置之溫度增加量。處理器更用以執行指令，以結合至少一線路後端元件之溫度變化量與至少一線路前端裝置之溫度變化量，以及比較該結合後之溫度變化量與一門檻值。
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：
100‧‧‧設計電路之方法
102~122‧‧‧步驟
200‧‧‧電路
201、202‧‧‧反相器
203‧‧‧傳輸閘
204-206‧‧‧反相器
CLK‧‧‧時脈輸入
D‧‧‧資料輸入
M1、M1’‧‧‧第一線路後端元件
M2、M2’‧‧‧第二線路後端元件
M3、M3’‧‧‧第三線路後端元件
R1-R6‧‧‧標準單元
M2’-R2’‧‧‧第一部分
M2’-R3’‧‧‧第二部分
M2’-R4’‧‧‧第三部分
400‧‧‧設計定製電路之方法
402~422‧‧‧步驟
500、500’‧‧‧靜態隨機存取記憶體裝置
510、510’‧‧‧記憶體陣列
520、520’‧‧‧週邊電路系統
Ms、Ms’‧‧‧線路後端元件
Ms’-510’‧‧‧第一部分
Ms’-520’‧‧‧第二部分
600‧‧‧設計封裝之方法
602~622‧‧‧步驟
700、700’‧‧‧封裝
710、710’‧‧‧晶片
720、720’‧‧‧週邊電路系統
Ms*、Ms^‧‧‧線路後端元件
Ms^-710’‧‧‧第一部分
Ms^-720’‧‧‧第二部分
800‧‧‧系統
802‧‧‧處理器
804‧‧‧電腦可讀取儲存媒體
806‧‧‧電腦程式碼
807‧‧‧指令
808‧‧‧排線
810‧‧‧輸入輸出介面
812‧‧‧網路介面
814‧‧‧網路
820‧‧‧單元庫
822‧‧‧線路後端元件尺寸
824‧‧‧電路設計
826‧‧‧線路後端元件材料
本揭示內容的態樣在搭配所附圖式閱讀時，可最佳理解以下實施方式。強調的是，根據產業多種類特徵構造標準實務可能並非依比例畫出。事實上，圖式中多種類特徵構造的尺寸可任意增加或減少以利討論的明確性。
第1圖為依據一些實施例之利用線路前端(front end of line,FEOL)裝置溫度之設計電路之方法流程圖；第2圖為依據一些實施例之示範電路之示意圖；第3A圖為依據一些實施例之晶片上視圖；第3B圖為依據一些實施例之晶片上視圖； 第4圖為依據一些實施例之利用線路前端(front end of line,FEOL)裝置溫度之設計定製電路(custom circuit)之方法流程圖；第5A圖為依據一些實施例之靜態隨機存取記憶體(static random access memory,SRAM)裝置之上視圖；第5B圖為依據一些實施例之靜態隨機存取記憶體裝置之上視圖；第6圖為依據一些實施例之利用線路前端(front end of line,FEOL)裝置溫度之設計封裝之方法流程圖；第7A圖為依據一些實施例之封裝上視圖；第7B圖為依據一些實施例之封裝上視圖；以及第8圖為依據一些實施例之用於實施電路設計之通用計算裝置之方塊圖。
以下揭示內容提供許多不同實施例或範例，例用於實施所提供之專利標的不同特徵構造。元件與排列之特定範例如下所述以簡化本揭示內容，並且當然僅為舉例說明並非用以限定本發明。舉例而言，在第二構造特徵之上形成第一構造特徵的描述，可包含第一與第二構造特徵形成直接接觸的實施例，以及也可包含額外的構造特徵形成在第一構造特徵與第二構造特徵之間，以致於第一與第二構造特徵可能不是直接接觸。此外，本揭示內容在不同的範例中可能重複使用參考數字且/或字母。此處重複使用之目的在於簡明 與清楚表達，而非用以本質上表示不同實施例且/或討論構造之間的關係。
再者，空間相關用語，如「下」、「底」、「低」、「上」或類似用語，可用於此以易於描述圖式說明的一(或多個)元件或構造特徵對於另一(或多個)元件或構造特徵之關係。空間相關用語包含除了圖式描述方向以外的元件內使用或運作中的不同方向。裝置可能以不同方式定向(旋轉90度或其他方向)，而且此處使用的空間相關描述語可以相應類似方式解釋。
第1圖為依據一些實施例之利用線路前端(front end of line,FEOL)裝置溫度之設計電路之方法100之流程圖。方法100開始於操作102，接收電路設計。電路設計包含待形成電路的描述。電路設計包含線路前端裝置，例如電晶體(transistor)、電阻器(resistor)或其他適合的線路前端裝置。電路設計更包含線路後端(back end of line,BEOL)元件，例如導線(conductive line)、導電性層間連接點(via)、電容器(capacitor)或其他適合的線路後端元件，其連接至線路前端裝置。
於一些實施例中，電路設計係從客戶或其他外部來源接收。於一些實施例中，電路設計係由電路設計者(circuit designer)接收。於一些實施例中，電路設計包含電路的示意圖。於一些實施例中，電路設計包含文字檔案(text file)。於一些實施例中，電路設計包含圖形檔(graphic file)。
於操作104中，單元功率庫(cell power library)用來與操作102的電路設計結合以決定電路設計消耗的功率量。單元功率庫(cell power library)包含關於組成電路設計的標準單元內部多種線路前端裝置與線路後端元件消耗的功率量的資訊。消耗的功率量係依據電路設計的效能規格(performance specification)決定。
於一些實施例中，單元功率庫包含查詢表(look-up table)。於一些實施例中，單元功率庫包含用於計算功率消耗的方程式。
於操作106中，決定用於電路設計中每一個單元的雙態觸變率(toggling rate)。雙態觸變率為單元中電晶體位於從導電狀態(conductive state)到非導電狀態(non-conductive state)的單元過渡現象(cell transition)內的變化率。雙態觸變率依據電路設計的效能規格決定。隨著雙態觸變率增加，功率消耗量也增加。
於操作108中，標準單元(standard cell)的雙態觸變率與功率消耗在功率計算器(power calculator)中結合。功率計算器決定總計的功率消耗量以根據效能規格運作電路設計。
於操作110中，決定提供至電路設計的多種線路前端裝置與線路後端元件的電流。電流依據單元的雙態觸變率、線路前端裝置與線路後端元件的運作電壓位準(operating voltage level)或其他適合的效能規格決定。 於一些實施例中，決定用於線路後端元件的均方根(root mean square,IRMS)電流。
於操作112中，決定電路設計的熱效能(heating performance)。熱效能依據從操作114決定的線路後端溫度模型(model)以及從操作116決定的線路前端溫度模型決定。線路後端溫度模型與線路前端溫度模型結合以決定電路設計的總計的熱效能。於一些實施例中，電路設計的熱效能進一步依據從操作118決定的散熱器(heat sink)模型決定。於一些電路設計中不包含散熱器的實施例中，省略操作118，並且電路設計的熱效能不包含來自散熱器模型的資訊。
於操作114中，線路後端溫度模型依據提供至線路後端元件的電流與線路後端元件的電阻率(resistivity)決定。線路後端溫度模型決定流經線路後端元件的電流所產生的熱量。於決定線路後端溫度模型當中，忽略線路前端裝置提供的熱。於一些實施例中，利用模型建立(modeling)方程式決定線路後端溫度模型。於一些實施例中，利用查詢表決定線路後端溫度模型。
於一些實施例中，線路後端溫度模型假設每一個線路後端元件的均勻(uniform)電阻率。於一些假設均勻電阻率的實施例中，線路後端溫度模型依據IRMS、線路後端元件的尺寸與線路後端元件的電阻率，決定線路後端元件產生的熱量。IRMS是依據電路設計的效能規格於操作110中決定。
於一些實施例中，線路後端元件的尺寸包含線路後端元件的寬度(width)或截面積(cross-sectional area)。於一些實施例中，線路後端元件的尺寸透過電路設計定義。於一些實施例中，線路後端元件的尺寸依據電路設計的功率消耗與電路設計的效能規格決定。
線路後端元件的電阻率透過線路後端元件的材料決定。於一些實施例中，線路後端元件的材料透過電路設計定義。於一些實施例中，線路後端元件的材料依據電路設計的功率消耗與電路設計的效能規格決定。於一些實施例中，線路後端元件的材料依據用來基於電路設計形成電路的製造流程(manufacturing processes)決定。
於操作116中，線路前端溫度模型依據提供至線路前端裝置的電流與線路前端裝置的雙態觸變率決定。線路前端溫度模型決定流經線路前端裝置的電流所產生的熱量。然而，不同於在電路運作的整個期間內維持導電狀態的線路後端元件，於一些實施例中，線路前端裝置在導電狀態與非導電狀態之間切換。於非導電狀態中的線路前端裝置產生少量的熱。於導電狀態中的線路前端裝置依據對於流經線路前端裝置電流的電阻值產生熱。
於一些其他方法中，線路前端裝置產生的熱量難以決定，所以在電路設計中省略線路前端裝置產生的熱。線路前端裝置產生的熱於一些其他方法中省略以避免耗時的計算，以及由於線路前端裝置提供的熱量相較於線路後端元件提供的加熱器(heater)小。然而，隨著線路前端裝置 的密度增加，以及引進新線路前端裝置設計，例如鰭狀場效電晶體(fin field effect transistor,FinFET)，線路前端裝置提供的熱量增加，相對於線路後端元件提供的熱量。
舉例而言，當電流從金氧半電晶體的源極(source)流至汲極(drain)時，金氧半(metal oxide semiconductor,MOS)電晶體將產生熱。於低密度電路中，金氧半電晶體產生的熱可以經由基板(substrate)散逸。然而，隨著金氧半電晶體的密度增加，由於金氧半電晶體的運作，經由基板的散熱(heat dissipation)不足以忽略提供至電路的熱。
於一額外的範例中，相較於例如金氧半電晶體的平面電晶體設計，鰭狀場效電晶體設計減少電晶體的面積以經由基板散熱。鰭狀場效電晶體的通道(channel)位於鰭部(fin)中。鰭部的側壁(sidewall)與頂部面(top surface)透過閘極介電層(gate dielectric)覆蓋。因此，散熱透過鰭部的側壁與頂部面減至最小。鰭狀場效電晶體經由基板散熱的降低的能力造成鰭狀場效電晶體提供相較於平面的電路設計增加的熱量至電路。
於再另一範例中，隨著電路的頻率增加，線路前端裝置的雙態觸變率增加。雙態觸變率的增加意味著較高的電流正被使用以傳送訊號橫越線路前端裝置，以致於訊號可以在短時間內充分地傳送。電流的增加也增加線路前端裝置產生的熱量。
於其他考慮來自線路前端裝置的熱作用(heat contributions)的方法中，有限元素方法(finite element method,FEM)或有限差分方法(finite difference method,FDM)計算系統用來決定來自線路前端裝置的熱作用(heat contribution)。有限元素方法或有限差分方法計算系統費時，其增加用來設計電路的時間量。電路設計的反覆迭代(iteration)與修訂(revision)加重有限元素方法或有限差分方法計算系統的冗長流程。相對地，操作116的線路前端溫度模型提供較快速的流程用於說明線路前端裝置產生的熱。
於一些實施例中，線路前端溫度模型依據單一線路前端裝置決定線路前端裝置的溫度增加量。來自單一線路前端裝置溫度增加量取決於線路前端裝置中的鰭部或指部(finger)的數目。於一些實施例中，線路前端溫度模型利用查詢表決定單一線路前端裝置的溫度增加量。於一些實施例中，利用模擬(simulation)決定查詢表中的資訊。於一些實施例中，利用來自實驗的經驗數據(empirical data)決定查詢表中的資訊。於一些實施例中，簡化線路前端溫度模型，透過假設單一線路前端裝置的溫度變化量與提供至單一線路前端裝置的功率成比例。此假設降低用來決定用於多種電流位準與運作電壓位準的單一線路前端效能的模擬次數。於一些實施例中，關聯於單一線路前端裝置的溫度增加量儲存於單元庫內，例如用於操作104的單元功率庫。
於一些實施例中，線路前端溫度模型依據標準單元的架構(framework)決定線路前端裝置的溫度增加量。於一些實施例中，線路前端溫度模型依據整體標準單元決定線路前端裝置的溫度增加量。於一些實施例中，線路前端溫度模型依據少於整體的標準單元決定線路前端裝置的溫度增加量。
標準單元包含至少一等溫區域。於穩態(steady state)中，標準單元具有多個不同的溫度，由於標準單元包含具有不同雙態觸變率、不同鰭部數目或不同指部數目的不同線路前端裝置，於一些實施例中。
第2圖為依據一些實施例之示範電路200之示意圖。電路200包含多種反相器(inverter)與傳輸閘(transmission gate)。電路200的結構為了簡潔而不討論細節，由於電路係用來提供不同雙態觸變率的範例。為了此範例之目的，每一個反相器與傳輸閘中的線路前端裝置經過考慮後具有相同結構，亦即指部或鰭部的數目與相同材料。當時脈輸入(clock input)CLK由第一邏輯狀態(logic state)過渡(transition)至第二邏輯狀態，但資料輸入D維持不變(constant)時；反相器201中的線路前端元件與電路200的反相器202由一個導電狀態過渡至另一個。當時脈輸入CLK由第一邏輯狀態過渡至第二邏輯狀態，而且資料輸入D由第一邏輯狀態過渡至第二邏輯狀態時；反相器201中的線路前端元件與電路200的反相器202由一個導電狀態過渡至另一個。此外，反相器204-206中的閘極(gates) 以及傳輸閘203由一個導電狀態過渡至另一個。依據此範例，反相器201與202中的線路前端裝置具有較高的雙態觸變率，相較於傳輸閘203或反相器204-206中的線路前端裝置。因此，消耗功率量以及反相器201與202中產生的熱將高於傳輸閘203或反相器204-206中。
於一些實施例中，具有相同溫度的標準單元的每一區域稱為等溫區域(isothermal region)。於一些實施例中，具有位於標準單元另一區域門檻值範圍內溫度的標準單元的每一區域稱為等溫區域。舉例而言，反相器的P型金氧半電晶體(PMOS)與N型金氧半電晶體(NMOS)可具有不同溫度。再者，複雜數位正反器(complex digital flip-flop)可包含多個等溫區域，例如時脈反相器(clock inverter)、輸出級(output stage)、閂鎖器(latch)或其他標準單元的元件。於一些實施例中，假設標準單元具有一等溫區域。假設標準單元具有單一等溫區域減少用於設計電路的計算時間，但是降低決定電路實際熱效能的準確性(accuracy)。
於一些包含具有單一等溫區域的標準單元的實施例中，識別代表性的線路前端裝置用於決定關聯於標準單元的溫度增加量。於一些實施例中，代表性的線路前端裝置包含結合PMOS的NMOS、鰭狀場效電晶體、單一NMOS或單一PMOS。相似方式決定代表性的線路前端裝置的溫度增加量，以決定用於上述單一線路前端裝置的溫度變化量。 於一些實施例中，代表性的線路前端裝置的行為(behavior)儲存於查詢表中。
於一些包含具有多個等溫區域的標準單元的實施例中，標準單元為了溫度效能計算之目的分隔成不同分支電路(sub-circuit)。分支電路的每一者以如同具有單一等溫區域的標準單元的相似方式分析。於一些實施例中，分支電路包含單一線路前端裝置。於一些實施例中，分支電路包含多個線路前端裝置。隨著分支電路中的線路前端裝置數目增加，計算時間量降低；然而，分支電路的實際溫度效能的準確性降低。
於一些實施例中，線路前端溫度模型存取儲存關於特定分支電路資訊的外部檔案(external file)。舉例而言，於一些包含單一線路前端裝置的分支電路的實施例中，外部檔案包含有關線路前端裝置類型的資訊，例如PMOS、NMOS、鰭狀場效電晶體或其他線路前端裝置，伴隨線路前端裝置的鰭部或指部的等效數目。於一些包含多個線路前端裝置的分支電路的實施例中，外部檔案包含有關線路前端裝置類型的資訊、分支電路中的線路前端裝置類型、用於分支電路的鰭部或指部的一組等效數目或伴隨鰭部或指部的等效數目的線路前端等效裝置，其準確性可能由於簡化而降低。於一些實施例中，外部檔案為標準單元庫(standard cell library)。於一些實施例中，外部檔案為查詢表。
除了決定標準單元內部的等溫區域之外，線路前端溫度模型也決定提供至標準單元的每一個分支電路的功率量。於一些實施例中，標準單元包含單一分支電路。於一些實施例中，標準單元包含多個分支電路。於一些實施例中，提供至每一個分支電路的功率量依據等效功率降低額度因數(de-rating factor)決定。舉例而言，於一些包含單一線路前端裝置的分支電路的實施例中，考慮兩個功率降低額度因數。內部功率因數(internal power factor)fi與切換功率因數(switching power factor)fs用以決定單一線路前端裝置的平均功率。透過將單一線路前端裝置平均內部功率乘以fi，以及單一線路前端裝置切換功率乘以fs，可決定單一線路前端中消耗的等效內部與切換功率。於一些實施例中，切換功率因數用以除去線路後端元件中消耗的切換功率的一部分，而非線路前端裝置中。
舉例而言，於包含PMOS與NMOS的反相器標準單元中，其中每一個線路前端裝置被認為是分支電路，內部功率假設等於切換功率，並且PMOS與NMOS平均地共享功率。透過假設fs=fi=1/2，亦即內部功率的一半往PMOS，而且內部功率的另一半往NMOS；並且切換功率的一半往PMOS，而且切換功率的另一半往NMOS，因為沒有切換功率被線路後端元件消耗而簡化用於線路前端裝置的計算。簡化計算也因為PMOS與NMOS每一者將具有相同溫度增加量對於相同結構，亦即指部的相同數目、材料等。
於一些包含具有複數個線路前端裝置的分支電路的實施例中，功率降低額度因數成比例地應用至標準單元的每一個分支電路。
舉例而言，時脈緩衝器(clock buffer)，例如串聯的兩個反相器，可分離為第一反相器與第二反相器。每一個反相器包含一個NMOS與一個PMOS，並且NMOS與PMOS每一者具有4個指部與4個腳部(leg)。假設供給至時脈緩衝器的功率的一半被第一反相器消耗，並且另一半被第二反相器消耗。因此，用於第一反相器的NMOS的內部功率降低額度因數為1/4，亦即1/4用於第一反相器的NMOS，而且1/4用於第一反相器的PMOS，以致於用於第一反相器的總計的功率降低額度因數為1/2。用於第二反相器的功率降低額度因數相似於用於第一反相器的功率降低額度因數，以致於每一個反相器具有總計功率降低額度因數1/2。
於操作118中，散熱器模型決定透過散熱器從電路移除的熱量。於一些實施例中，當電路中沒有散熱器存在時省略操作118。散熱器模型也決定排熱的位置。於一些實施例中，散熱器模型用以識別電路的一部分，其中電路內部的溫度增加量超過門檻值。於一些實施例中，散熱器模型用以調整電路中散熱器的尺寸或位置，依據線路後端溫度模型或線路前端溫度模型。於一些實施例中，位置或從電路移除的熱量依據電路設計者的輸入決定。
結合從操作114的線路後端溫度模型的輸出、從操作116的線路前端溫度模型的輸出以及從操作118的散熱器模型的輸出以決定操作112中的電路熱效能。於一些實施例中，線路後端溫度模型的輸出結合線路前端溫度模型的輸出，利用如同上述的標準單元與等溫區域。於一些實施例中，線路後端溫度模型的輸出利用加權因數(weighted factor)結合線路前端溫度模型的輸出。
用於線路後端元件的溫度增加量依據線路後端元件的材料、線路後端元件的尺寸以及流經線路後端元件的電流決定。如同上述，查詢表用以決定用於線路前端溫度模型的來自標準單元等溫區域的溫度增加量。用於線路後端元件的總計溫度增加量被線路前端元件的溫度增加量影響。對於電路的每一層金屬層，線路後端元件的溫度增加量具有不同的比例因數(α)。舉例而言，若金屬層直接鄰近線路前端裝置，則比例因數α大於若金屬層透過一或多層金屬層隔開線路前端裝置。於一些實施例中，比例因數α也依據線路後端元件對於線路前端裝置的二維近似(two-dimensional proximity)決定。若線路後端元件連接至線路前端裝置，則比例因數α大於若線路後端元件間隔線路前端裝置。此外，考慮由於線路後端元件本身的溫度增加量的溫度增加量比例因數β以決定線路後端元件的總計溫度增加量。於一些實施例中，用於線路後端元件的總計溫度增加量依據方程式(1)決定：△TBEOL=α*△TFEOL+β*△TBEOL,SH (1)
其中△TFEOL為線路前端溫度模型定義的線路前端裝置的溫度增加量；△TBEOL,SH為線路後端元件本身的溫度增加量；α為依據線路前端裝置與線路後端元件之間空間關係的比例因數；β為線路後端元件本身的溫度增加量的比例因數。
於一些包含多於一等溫區域的標準單元的實施例，這些等溫區域每一者影響線路後端元件的總計溫度變化量。於一些實施例中，關聯於線路前端裝置的總計溫度增加量透過來自等溫區域每一者溫度增加量的總和決定。於一些實施例中，關聯於線路前端裝置的總計溫度增加量透過每一者溫度增加量的加權總和(weighted sum)決定。用於加權總和的加權因數依據各別等溫區域與線路後端元件之間的距離決定，類似於上述的比例因數α。關聯於線路前端裝置的溫度增加量於是包含於方程式(1)如同△TFEOL。
於操作120中，溫度門檻值檢查(temperature threshold check)決定線路後端元件中的溫度增加量是否超過門檻值。於一些實施例中，溫度門檻值檢查分析作為整體的線路後端元件。於一些實施例中，溫度門檻值檢查依據對於不同標準單元或等溫區域的近似分析線路後端元件。於一些實施例中，溫度門檻值檢查決定線路後端元件的平均溫度變化量，並且比較平均溫度變化量與門檻值以決定是否調整電路設計。於一些實施例中，溫度門檻值檢查決定溫度變化量最大值，以及比較溫度變化量最大值與門檻值以決定是否調整電路設計。於一些實施例中，溫度門檻值檢查 決定只有線路後端元件的部分的溫度變化量，並且比較只有線路後端元件的部分的溫度變化量以決定是否調整關聯於線路後端元件的部分的電路設計。
第3A圖為依據一些實施例之晶片300的上視圖。晶片300包含六個標準單元R1-R6，每一個標準單元包含一等溫區域。每一個標準單元R1-R6包含至少一線路前端裝置。於一些實施例中，晶片300包含多於或少於六個標準單元。於一些實施例中，晶片300中至少一標準單元包含多於一個等溫區域。第一線路後端元件M1延伸於標準單元R1與R2上方。第二線路後端元件M2延伸於標準單元R2、R3與R4之上。第三線路後端元件M3延伸於標準單元R4、R5與R6之上。
溫度門檻值檢查決定關聯於第一線路後端元件M1、第二線路後端元件M2與第三線路後端元件M3每一者的總計溫度變化量。於一些溫度門檻值檢查依據最大溫度變化量決定總計溫度的實施例中，溫度檢查比較關聯於標準單元R1-R6每一者的溫度變化量。舉例而言，若關聯於標準單元R2的溫度變化量大於關聯於標準單元R3的溫度變化量，並且也大於關聯於標準單元R4的溫度變化量，於是用於第二線路後端元件M2的方程式(1)為△TBEOL(M2)=α*△TFEOL(R2)+β*△TBEOL,SH(M2)。於一些溫度門檻值檢查依據平均溫度變化量決定總計溫度的實施例中，於是用於第二線路後端元件M2的方程式(1)為△TBEOL(M2)=α*△TFEOL(R2-R4)+β*△TBEOL,SH(M2)。於一些實施例中， △TFEOL(R2-R4)為關聯於標準單元R2-R4的溫度增加量的標準平均值(standard average)。於一些實施例中，△TFEOL(R2-R4)關聯於標準單元R2-R4的溫度增加量的加權平均值(weighted average)。舉例而言，層間連接點320連接第二線路後端元件M2至標準單元R4。因此，用於標準單元R4的加權因數大於用於標準單元R2或標準單元R3的加權因數，於一些實施例中。
第3B圖為依據一些實施例之晶片300’的上視圖。晶片300’類似於晶片300。晶片300包含如同含有單引號(prime sign)的晶片300相似的參考數字。相較於晶片300，用於晶片300’的溫度門檻值檢查依據線路後端元件的部份決定。舉例而言，第二線路後端M2’為了溫度門檻值檢查目的而分離為三個部分。第一部分M2’-R2’為標準單元R2’之上的第二線路後端元件M2’的部分。第二部分M2’-R3’為標準單元R3’之上的第二線路後端元件M2’的部分。第三部分M2’-R4’為標準單元R4’之上的第二線路後端元件M2’的部分。用於第二線路後端元件M2’的每一個部分的方程式(1)為：△TBEOL(M2’-R2’)=α*△TFEOL(R2’)+β*△TBEOL,SH(M2’)；△TBEOL(M2’-R3’)=α*△TFEOL(R3’)+β*△TBEOL,SH(M2’)；以及△TBEOL(M2’-R4’)=α*△TFEOL(R4’)+β*△TBEOL,SH(M2’)
於一些實施例中，用於標準單元R2’-R4’的比例因數α為相同數值。於一些實施例中，用於標準單元R2’-R4’至少 一者的比例因數α不同於標準單元R2’-R4’至少另一者的比例因數α。
於操作122中，調整電路設計。於一些實施例中，省略操作122，其中溫度門檻值檢查決定用於電路設計的溫度變化量低於門檻值。於一些實施例中，透過更改電路設計的元件之間的間距距離來調整電路設計以降低電路設計一部分中的溫度變化量影響，免於影響電路設計的另一部分的效能。於一些實施例中，透過更改電路後端元件的尺寸來調整電路設計。於一些實施例中，為了整體的線路後端元件，更改線路後端元件的尺寸。於一些實施例中，為了少於全部的線路後端元件，更改線路後端元件的尺寸。於一些實施例中，只有更改溫度變化量超過門檻值的線路後端元件一部分的尺寸。於一些實施例中，透過增設散熱器、提高散熱器的排除熱量或調整散熱器的位置來調整電路設計。於一些實施例中，透過更改提供到至少一線路前端裝置或線路後端元件的電流來調整電路設計。
第4圖為依據一些實施例之利用線路前端裝置溫度之設計定製電路之方法流程圖。方法400類似於方法100。類似的操作具有增加300的相同參考數字。相較於方法100，方法400為設計定製電路的方法。定製電路包含至少一個非標準單元庫的部分的元件。於一些實施例中，定製電路包含記憶體裝置，例如64 x 256靜態隨機存取記憶體(static random access memory,SRAM)裝置或其他定製電路裝置。於操作402中，接收電路設計。
於操作403中，決定模擬向量(simulation vector)。模擬向量為部分微分方程式(partial differential equation)的解(solution)以決定電路設計的功率消耗效能。於一些實施例中，利用模型建立程式或其他適合的計算工具來決定模擬向量。
於操作404中，執行電路模擬。相較於方法100的電路，定製電路的功率消耗難以利用標準單元庫決定。方法400利用電路模擬決定來定製電路的功率消耗。於操作405中，決定定製電路的多種組件的啟動電流(turn-on current,Idsat)向量。於一些實施例中，依據電路設計者提供的參數決定Idsat。於一些實施例中，利用電路模擬程式，例如SPICE或其他適合的模擬程式，決定Idsat。相較於方法100，方法400聯繫啟動電流向量Idsat與每一個線路前端裝置，以協助決定關聯於每一個線路前端裝置的溫度變化量。
於操作410中，決定提供至定製電路的多種線路前端裝置與線路後端元件的電流。於操作412中，決定定製電路的熱效能。依據從操作414決定的線路後端溫度模型與從操作416決定的線路前端溫度模型來決定熱效能。線路後端溫度模型結合線路前端溫度模型以決定電路設計的總計熱效能。於一些實施例中，依據從操作418決定的散熱器進一步決定定製電路的熱效能。
相較於操作110，操作410考慮啟動電流向量Idsat決定導線的運作溫度。於一些實施例中，啟動電流向量 Idsat是固定不變在定製電路各處。於一些實施例中，啟動電流向量Idsat變化在定製電路各處。於一些實施例中，最大啟動電流向量Idsat用以決定導線的運作溫度。於一些實施例中，平均啟動電流向量Idsat用以決定導線的運作溫度。
於操作420中，執行溫度門檻值檢查。第5A圖為依據一些實施例之靜態隨機存取記憶體裝置500之上視圖。靜態隨機存取記憶體裝置500包含記憶體陣列(memory array)510與週邊電路系統(peripheral circuitry)520。線路後端元件Ms排列在記憶體陣列510外部，並且電性連接至記憶體陣列與週邊電路系統520。於操作420中，溫度門檻值檢查分析整體線路後端Ms。記憶體陣列510被認為具有單一等溫區域，並且週邊電路系統520被認為具有單一等溫區域。此外，每一個記憶體陣列510與週邊電路系統520進一步被認為具有等效鰭部數目或指部數目，以及等效功率降低額度因數，如上關於方法100的描述。
依據記憶體陣列510與週邊電路系統520的參數，經驗的查詢表或方程式可用以決定關聯於每一個記憶體陣列與週邊電路系統溫度變化量。造成的溫度變化量如上關於方法100描述的類似方式結合。於一些實施例中，記憶體陣列510與週邊電路系統520之間的最大溫度變化量用以決定線路後端元件Ms的總計溫度變化量。於一些實施例中，記憶體陣列510與週邊電路系統520的平均溫度變化量用以決定線路後端元件Ms的總計溫度變化量。於一些實施例 中，記憶體陣列510與週邊電路系統520的加權平均溫度變化量用以決定線路後端元件Ms的總計溫度變化量。
第5B圖為依據一些實施例之靜態隨機存取記憶體裝置500’之上視圖。靜態隨機存取記憶體裝置裝置500’類似於靜態隨機存取記憶體裝置500。靜態隨機存取記憶體裝置500’包含與含有prime sign的靜態隨機存取記憶體裝置500類似的參考數字。相較於靜態隨機存取記憶體裝置500，靜態隨機存取記憶體裝置500’的溫度門檻值檢查依據線路後端元件的部份決定。舉例而言，線路後端元件Ms’為了溫度門檻值檢查的目的分離成兩部分。第一部分Ms’-510’是在記憶體陣列510’之上的線路後端元件Ms’的部分。第二部分Ms’-520’是在週邊電路系統520’之上的線路後端元件Ms’的部分。以如上關於晶片300’描述的類似方式執行靜態隨機存取記憶體裝置500’的溫度門檻值檢查。
於操作422中，調整定製電路設計。以如上述操作122中調整晶片設計的類似方式來調整定製設計。
第6圖為依據一些實施例之利用線路前端裝置溫度設計封裝之方法600之流程圖。方法600類似於方法100。類似的操作具有增加500的相同參考數字。相較於方法100，方法400為設計封裝的方法。於一些實施例中，封裝包含多個晶片。於一些實施例中，封裝為三維積體電路(three-dimensional integrated circuit,3DIC)、單片三維積體電路(monolithic 3DIC)或其他適合的電路系統組合。於一些實施例中，封裝包含連接各別晶片至另一者的 線路後端元件。於一些實施例中，封裝的至少一線路後端元件包含於中介層(interposer)中。於操作602中，接收電路設計。
於操作603中，決定模擬向量。模擬向量為部分微分方程式的解以決定電路設計的功率消耗效能。於一些實施例中，利用模型建立程式或其他適合的計算工具來決定模擬向量。
於操作604中，執行電路模擬。於操作605中，決定電路設計的多種組件的啟動電流(Idsat)向量。於一些實施例中，依據電路設計者提供的參數決定Idsat。於一些實施例中，利用電路模擬程式，例如SPICE或其他適合的模擬程式，決定Idsat。
於操作610中，決定提供至電路設計的多種線路前端裝置與線路後端元件的電流。於操作612中，決定電路設計的熱效能。依據操作614決定的線路後端溫度模型與操作616決定的線路前端溫度模型來決定熱效能。線路後端溫度模型結合線路前端溫度模型以決定電路設計的總計熱效能。於一些實施例中，依據操作618決定的散熱器進一步決定電路設計的熱效能。
相較於操作110，操作610考慮關於晶片的線路後端元件的位置。於一些實施例中，線路後端元件位於晶片內部，例如直通矽晶穿孔(through silicon via,TSV)、作用為接觸墊(contact pad)的導線或其他適合的線路後端元件。於一些實施例中，線路後端元件位於晶片外部，例 如中介層(interposer)、單片三維積體電路(monolithic 3DIC)內的介於中間的基板(intervening substrate)或其他適合的線路後端元件。於一些實施例中，關聯於晶片內部的線路後端元件的比例因數高於聯於晶片外部的線路後端元件的比例因數。晶片外部的線路後端元件的比例因數由於晶片周圍絕緣材料的存在而減少，例如成行化合物(molding compound)、底層充填材料(underfill material)或其他適合的絕緣材料，於一些實施例中。
於操作620中，執行溫度門檻值檢查。第7A圖為依據一些實施例之封裝700上視圖。封裝700包含晶片710與週邊電路系統720。線路後端元件Ms*排列在晶片710外部，並且電性連接至晶片與週邊電路系統720。於操作620中，溫度門檻值檢查分析整體線路後端Ms*。晶片710被認為具有單一等溫區域，並且週邊電路系統720被認為具有單一等溫區域。此外，每一個晶片710與週邊電路系統720進一步被認為具有等效鰭部數目或指部數目，以及等效功率降低額度因數，如上關於方法100的描述。
依據晶片710與週邊電路系統720的參數，經驗的查詢表或方程式可用以決定關聯於每一個晶片與週邊電路系統溫度變化量。造成的溫度變化量如上關於方法100描述的類似方式結合。於一些實施例中，晶片710與週邊電路系統720之間的最大溫度變化量用以決定線路後端元件Ms*的總計溫度變化量。於一些實施例中，晶片710與週邊電路系統720之間的平均溫度變化量用以決定線路後端元 件Ms*的總計溫度變化量。於一些實施例中，晶片710與週邊電路系統720之間的加權平均溫度變化量用以決定線路後端元件Ms*的總計溫度變化量。
第7B圖為依據一些實施例之封裝700’上視圖。封裝700’類似於封裝700。封裝700’包含與含有prime sign的封裝700’類似的參考數字。相較於封裝700，封裝700’的溫度門檻值檢查依據線路後端元件的部份決定。舉例而言，線路後端元件Ms^為了溫度門檻值檢查的目的分離成兩部分。第一部分Ms^-710’是在晶片710’之上的線路後端元件Ms^的部分。第二部分Ms^-720’是在週邊電路系統720’之上的線路後端元件Ms^的部分。以如上關於晶片300’描述的類似方式執行封裝700’的溫度門檻值檢查。
於操作622中，調整封裝設計。以如上述操作122中調整晶片設計的類似方式來調整封裝設計。
第8圖為依據一些實施例之用於變化記憶體陣列的設計或者執行浮動閘極記憶體陣列(floating gate memory array)或電荷捕捉記憶體陣列(charge trapping memory array)的生產流程之系統800之示意圖。系統800包含硬體處理器802與非暫態的電腦可讀取儲存媒體804編碼，亦即儲存電腦程式碼806，亦即可執行的指令組。電腦可讀取儲存媒體804也編碼與用於生產記憶體陣列的製造裝置連接的指令807。處理器802藉由排線808電性耦接至電腦可讀取儲存媒體804。處理器802也透過排線808電性耦接至輸入輸出介面(I/O interface)810。網路介面812 也藉由排線808電性連接至處理器802。網路介面812連接至網路814，以致於處理器802與電腦可讀取儲存媒體804有能力藉由網路814連接至外部元件。處理器802用於執行編碼於電腦可讀取儲存媒體804中的電腦程式碼806以使系統800可用來執行如上述方法100、方法400或方法600的部分或全部的運作。
於一些實施例中，處理器802為中央處理單元(central processing unit,CPU)、多處理器(multi-processor)、分散式處理系統(distributed processing system)、特殊應用積體電路(application specific integrated circuit,ASIC)且/或適合的處理單元。
於一些實施例中，電腦可讀取儲存媒體804電子式、磁式、光學式、電磁式、紅外線式且/或半導體系統(或器具、或裝置)。舉例而言，電腦可讀取儲存媒體804包含半導體或固態記憶體、磁帶、可移除電腦磁片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、硬磁碟(rigid magnetic disk)且/或光碟。於一些使用光碟的實施例中，電腦可讀取儲存媒體804包含唯讀光碟(compact disk-read only memory,CD-ROM)、可抹寫光碟(compact disk-read/write,CD-R/W)且/或數位影音光碟(digital video disc,DVD)。
於一些實施例中，儲存媒體804儲存用於使系統800以執行方法100、方法400或方法600的電腦程式碼 806。於一些實施例中，儲存媒體804也儲存執行方法100、方法400或方法600需要的資訊以及執行方法100、方法400或方法600產生的資訊，例如單元庫參數820、線路後端元件尺寸參數822、電路設計參數824、線路後端材料參數826且/或可執行的指令組以執行方法100、方法400或方法600的運作。
於一些實施例中，儲存媒體804儲存用於與電路設計機器連接的指令807。指令807致能處理器802產生電路設計機器可讀的電路設計指令，以在電路設計流程中有效率地實施方法100、方法400或方法600。
系統810包含輸入輸出介面810。輸入輸出介面810耦接至外部電路系統。於一些實施例中，輸入輸出介面810包含鍵盤、輔助鍵盤(keypad)、滑鼠、軌跡球(trackball)、觸控板(trackpad)且/或游標方向鍵(cursor direction key)，用於傳達資訊與命令至處理器802。
系統800亦包含耦接至處理器802的網路介面812。網路介面812允許系統800與網路814溝通，至一或多個其他連接的電腦系統。網路介面812包含無線網路介面例如藍芽(Bluetooth)、WiFi、全球微波互通存取(WiMAX)、一般封包式無線電服務(GPRS)或寬頻多重分碼存取(WCDMA)，或者有線網路介面例如乙太網路(Ethernet)、通用序列匯流排(USB)或IEEE-1394。於一些實施例中，實施方法100、400或600於二或多個系 統800中，並且資訊例如電路設計、線路後端尺寸或線路後端材料透過網路814在不同系統800之間交換。
系統800用以經由輸入輸出介面810或網路介面812接收關於單元庫的資訊。於一些實施例中，單元庫儲存於各別資料庫(database)中。藉由排線808傳送資訊至處理器802層間連接點以作為單元庫參數820儲存於電腦可讀取媒體804。系統800用以經由輸入輸出介面810或網路介面812接收關於線路後端元件尺寸的資訊。資訊作為線路後端元件尺寸參數822儲存於電腦可讀取媒體804中。系統800用以經由輸入輸出介面810或網路介面812接收關於電路設計的資訊。資訊作為電路設計參數824儲存於電腦可讀取媒體804中。系統800用以經由輸入輸出介面810或網路介面812接收關於線路後端元件材料的資訊。資訊作為線路後端元件材料參數826儲存於電腦可讀取媒體804中。
在運作中，處理器802執行指令組以決定線路後端元件的溫度變化量。於一些實施例中，若處理器決定的溫度變化量超過門檻值，處理器802執行指令組以調整電路設計。於一些實施例中，處理器802執行指令組以提示使用者調整電路設計。
本描述內容的一態樣關於一種設計電路的方法。方法包含接收電路設計，以及決定電路設計之至少一線路後端元件之溫度變化量。方法更包含識別電路設計內部之至少一等溫區域；以及透過處理器決定至少一等溫區域內部之至少一線路前端裝置之溫度增加量。方法更包含結合至少 一線路後端元件之溫度變化量與至少一線路前端裝置之溫度變化量，以及比較結合後之溫度變化量與門檻值。
本描述內容的另一態樣關於一種設計電路的方法。方法包含接收電路設計，以及決定電路設計之至少一線路後端元件之溫度變化量，其中至少一電路後端元件電性連接晶片與週邊電路系統。方法更包含識別晶片內部之至少一等溫區域與週邊電路系統內部之至少一等溫區域，以及透過處理器決定晶片內部之至少一等溫區域之溫度變化量。方法更包含決定週邊電路系統內部之至少一等溫區域之溫度變化量。方法更包含結合至少一線路後端元件之溫度變化量與晶片內部之至少一等溫區域與週邊電路系統內部之至少一等溫區域之溫度變化量，以及比較結合後之溫度變化量與門檻值。
本描述內容的又另一態樣關於一種用於設計電路的系統。系統包含處理器以及連接至處理器的非暫態電腦可讀取媒體。處理器用以執行指令，以決定電路設計之至少一線路後端元件之溫度變化量，以及識別電路設計內部之至少一等溫區域。處理器更用以執行指令，以決定至少一等溫區域內部之至少一線路前端裝置之溫度增加量。處理器更用以執行指令，以結合至少一線路後端元件之溫度變化量與至少一線路前端裝置之溫度變化量，以及比較該結合後之溫度變化量與一門檻值。
本揭示內容已以實施方式揭露如上，以致於發明所屬領域熟習此技藝者可更佳瞭解本揭示內容之態樣。發 明所屬領域熟習此技藝者應瞭解到可利用本揭示內容作為基礎進行設計或修改其他製程與結構以實現與揭示實施例相同目的且/或達到與揭示實施例相同優點。發明所屬領域熟習此技藝者也應理解到在不脫離本揭示內容之精神和範圍內，當可作各種之更動、置換與潤飾，因此本發明之保護範圍當視申請專利範圍所界定者為準。
100‧‧‧設計電路之方法
102~122‧‧‧步驟

Claims (20)

  1. 一種設計一電路的方法，該方法包含：決定一電路設計之至少一線路後端元件之一溫度變化量；識別該電路設計內部之至少一等溫區域；透過一處理器決定該至少一等溫區域內部之至少一線路前端裝置之一溫度增加量；結合該至少一線路後端元件之該溫度變化量與該至少一線路前端裝置之該溫度變化量；以及比較該結合後之溫度變化量與一門檻值。
  2. 如請求項1所述之方法，其中決定該至少一線路前端裝置之該溫度變化量包含決定複數個線路前端裝置之每一個線路前端裝置之一溫度變化量。
  3. 如請求項2所述之方法，其中結合該至少一線路後端元件之該溫度變化量與該至少一線路前端裝置之該溫度變化量包含：比較該些線路前端裝置之每一個線路前端裝置之該溫度變化量；依據該比較步驟決定一最大溫度變化量；以及結合該至少一線路後端元件之該溫度變化量與該最大溫度變化量。
  4. 如請求項2所述之方法，其中結合該至少一線路後端元件之該溫度變化量與該至少一線路前端裝置之該溫度變化量包含：取該些線路前端裝置之每一個線路前端裝置之該溫度變化量之平均；以及結合該至少一線路後端元件之該溫度變化量與該平均溫度變化量。
  5. 如請求項2所述之方法，其中結合該至少一線路後端元件之該溫度變化量與該至少一線路前端裝置之該溫度變化量包含：決定該些線路前端裝置之每一個線路前端裝置之一加權平均溫度變化量；以及結合該至少一線路後端元件之該溫度變化量與該加權平均溫度變化量。
  6. 如請求項5所述之方法，其中決定該加權平均溫度變化量包含將該些線路前端裝置之每一個線路前端裝置之該溫度變化量乘以一加權因數，其中該加權因數係依據該至少一線路後端元件與該些線路前端裝置之一各別線路前端裝置之間的一距離。
  7. 如請求項1所述之方法，其中識別該至少一等溫區域包含識別一標準單元之一部分，該標準單元之 該些線路前端裝置之每一個線路前端裝置具有一相同溫度變化量。
  8. 如請求項1所述之方法，其中識別該至少一等溫區域包含識別一標準單元之一部分，該標準單元之該些線路前端裝置之每一個線路前端裝置具有一預定範圍之內的一溫度變化量。
  9. 如請求項1所述之方法，其中識別該至少一等溫區域包含決定該溫度變化量，依據該至少一線路前端裝置之指部之一數目、該至少一線路前端裝置之鰭部之一數目或該至少一線路前端裝置之一雙態觸變率(toggling rate)。
  10. 如請求項1所述之方法，更包含若該結合後之溫度變化量超過該門檻值，調整該電路設計。
  11. 如請求項10所述之方法，其中調整該電路設計包含增設一散熱器，改變散熱器移除之一熱量，改變該散熱器之一位置，改變該至少一線路前端裝置與該至少一線路後端元件之間的一間距，或改變該至少一線路後端元件之一尺寸。
  12. 如請求項10所述之方法，其中調整該電路設計包含改變該至少一線路後端元件之一部分之一尺寸。
  13. 如請求項12所述之方法，其中改變該至少一線路後端元件之該部分之該尺寸包含改變該至少一線路後端元件之少於全部之一尺寸。
  14. 如請求項1所述之方法，其中結合該至少一線路後端元件之該溫度變化量與該至少一線路前端裝置之該溫度變化量包含：結合該至少一線路後端元件之一第一部分之一溫度變化量與一第一線路前端裝置之一溫度變化量；以及結合該至少一線路後端元件之一第二部分之一溫度變化量與不同於該第一線路前端裝置之一第二線路前端裝置之一溫度變化量。
  15. 如請求項1所述之方法，其中決定該至少一線路前端裝置之該溫度變化量包含決定一鰭狀場效電晶體(FinFET)之一溫度變化量。
  16. 如請求項1所述之方法，其中結合該至少一線路後端元件之該溫度變化量與該至少一線路前端裝置之該溫度變化量更包含結合該至少一線路後端元件之該溫度變化量與一散熱器之一溫度變化量。
  17. 一種設計一電路之方法，該方法包含：決定一電路設計之至少一線路後端元件之一溫度變化量，其中該至少一電路後端元件電性連接一晶片與一週邊電路系統；識別該晶片內部之至少一等溫區域與該週邊電路系統內部之至少一等溫區域；透過一處理器決定該晶片內部之該至少一等溫區域之一溫度增加量；結合該至少一線路後端元件之該溫度變化量與該晶片內部之該至少一等溫區域與該週邊電路系統內部之該至少一等溫區域之該溫度變化量；以及比較該結合後之溫度變化量與一門檻值。
  18. 如請求項17所述之方法，其中決定該至少一線路後端元件之該溫度變化量包含決定該晶片內部之該至少一線路後端元件之該溫度變化量。
  19. 如請求項17所述之方法，其中決定該至少一線路後端元件之該溫度變化量包含決定該晶片外部之該至少一線路後端元件之該溫度變化量。
  20. 一種用於設計一電路之系統，該系統包含： 一處理器；以及連接至該處理器之一非暫態電腦可讀取媒體，其中該處理器用以執行指令：決定一電路設計之至少一線路後端元件之一溫度變化量；識別該電路設計內部之至少一等溫區域；決定該至少一等溫區域內部之至少一線路前端裝置之一溫度增加量；結合該至少一線路後端元件之該溫度變化量與該至少一線路前端裝置之該溫度變化量；以及比較該結合後之溫度變化量與一門檻值。
TW103145763A 2014-03-31 2014-12-26 一種設計電路之方法與其系統 TWI526863B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/231,200 US9317647B2 (en) 2014-03-31 2014-03-31 Method of designing a circuit and system for implementing the method

Publications (2)

Publication Number Publication Date
TW201537374A true TW201537374A (zh) 2015-10-01
TWI526863B TWI526863B (zh) 2016-03-21

Family

ID=54190752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145763A TWI526863B (zh) 2014-03-31 2014-12-26 一種設計電路之方法與其系統

Country Status (2)

Country Link
US (1) US9317647B2 (zh)
TW (1) TWI526863B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111950222A (zh) * 2019-04-29 2020-11-17 瑞昱半导体股份有限公司 使用模拟软件产生电路布局的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9651969B2 (en) * 2015-07-30 2017-05-16 Qualcomm Incorporated Adaptive voltage scaling using analytical models for interconnect delay
CN109753697B (zh) * 2018-12-14 2023-03-03 中国汽车技术研究中心有限公司 一种用于可外接充电式混合动力燃料电池汽车的能耗计算方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1606830A1 (en) 2003-03-20 2005-12-21 Microbridge Technologies Inc. Trimminig temperature coefficients of electronic components and circuits
US7155686B2 (en) 2004-03-09 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Placement and routing method to reduce Joule heating
US7802216B2 (en) 2007-09-13 2010-09-21 Rapid Bridge Llc Area and power saving standard cell methodology
TWI344755B (en) 2008-03-03 2011-07-01 Holtek Semiconductor Inc Over-temperature protection circuit and method thereof
US9323870B2 (en) * 2012-05-01 2016-04-26 Advanced Micro Devices, Inc. Method and apparatus for improved integrated circuit temperature evaluation and IC design
US9157938B2 (en) * 2012-11-05 2015-10-13 Texas Instruments Incorporated On-time based peak current density rule and design method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111950222A (zh) * 2019-04-29 2020-11-17 瑞昱半导体股份有限公司 使用模拟软件产生电路布局的方法
CN111950222B (zh) * 2019-04-29 2024-05-24 瑞昱半导体股份有限公司 使用模拟软件产生电路布局的方法

Also Published As

Publication number Publication date
US9317647B2 (en) 2016-04-19
US20150278427A1 (en) 2015-10-01
TWI526863B (zh) 2016-03-21

Similar Documents

Publication Publication Date Title
US8881088B2 (en) Thermal analysis based circuit design
CN105373642B (zh) 估计电路的自发热特征的模拟系统及其设计方法
US8566762B2 (en) Three-dimensional integrated circuit design device, three-dimensional integrated circuit design, method, and program
US10691859B2 (en) Integrated circuit and method of designing layout of integrated circuit
US8543952B2 (en) Method and apparatus for thermal analysis of through-silicon via (TSV)
Ayala et al. Thermal modeling and analysis of 3D multi-processor chips
US20150370937A1 (en) Integrated circuit temperature distribution determination
TWI657348B (zh) 積體電路、形成積體電路的方法以及設計積體電路的系統
Shukla et al. An overview of thermal challenges and opportunities for monolithic 3D ICs
US10978440B2 (en) Circuit layout method
TWI526863B (zh) 一種設計電路之方法與其系統
Kahng Lithography-induced limits to scaling of design quality
CN110858265A (zh) 评估热敏结构的方法
Choi et al. The effect of process variation on device temperature in FinFET circuits
Chhabria et al. Impact of self-heating on performance and reliability in FinFET and GAAFET designs
KR101651230B1 (ko) 집적 회로 및 표준 셀 라이브러리
Liu et al. Layout-driven post-placement techniques for temperature reduction and thermal gradient minimization
Choi et al. Impact of BEOL Design on Self-heating and Reliability in Highly-scaled FinFETs
Bansal et al. Compact thermal models for estimation of temperature-dependent power/performance in FinFET technology
Vaisband et al. 3-D floorplanning algorithm to minimize thermal interactions
Yang et al. Physical design of 3D FPGAs embedded with micro-channel-based fluidic cooling
Lin et al. Thermal challenges of 3D ICs
Jin et al. Reduction of local thermal effects in FinFETs with a heat-path design methodology
Jeon et al. Circuit modeling of the electro-thermal behavior of nanoscale bulk-FinFETs
US10141297B1 (en) Integrated device comprising device level cells with variable sizes for heat dissipation around hotspots