TW201529465A - 複合微機電系統晶片及其製作方法 - Google Patents

複合微機電系統晶片及其製作方法 Download PDF

Info

Publication number
TW201529465A
TW201529465A TW103102894A TW103102894A TW201529465A TW 201529465 A TW201529465 A TW 201529465A TW 103102894 A TW103102894 A TW 103102894A TW 103102894 A TW103102894 A TW 103102894A TW 201529465 A TW201529465 A TW 201529465A
Authority
TW
Taiwan
Prior art keywords
wafer
mems
region
substrate
component
Prior art date
Application number
TW103102894A
Other languages
English (en)
Other versions
TWI530449B (zh
Inventor
Yu-Fu Kang
Chiung-Cheng Lo
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to TW103102894A priority Critical patent/TWI530449B/zh
Priority to US14/504,953 priority patent/US20150210541A1/en
Publication of TW201529465A publication Critical patent/TW201529465A/zh
Priority to US14/966,562 priority patent/US20160096728A1/en
Application granted granted Critical
Publication of TWI530449B publication Critical patent/TWI530449B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本發明提出一種複合微機電系統晶片及其製作方法。複合微機電系統晶片包括覆蓋層與元件複合層，覆蓋層包括一基板，其中該基板具有一第一區域及一第二區域，該第一區域具有複數第一蝕刻槽，該第二區域具有複數第二蝕刻槽，每一第一蝕刻槽及每一第二蝕刻槽具有相同的一蝕刻深度，該第一區域的一第一蝕刻式樣密度高於該第二區域的一第二蝕刻式樣密度，以構成不同壓力的腔室。

Description

複合微機電系統晶片及其製作方法
本發明係有關一種微機電系統(MEMS,Micro-Electron-Mechanical System)晶片及其製作方法，特別是指一種能夠利用覆蓋晶圓之不同區域的不同蝕刻式樣密度(etch pattern density)，對應地在微機電系統晶片之不同腔室產生不同的壓力的複合微機電系統晶片及其製作方法。
微機電系統晶片製程中，內部MEMS元件，例如微聲壓傳感器、陀螺儀、加速度計等經常需要製作於密閉的空間中以保持其穩定性。不同應用功能的MEMS元件在此密閉的空間中的操作壓力(operation pressure)也不同。舉例而言，陀螺儀的MEMS元件通常是在操作壓力為0.1-10mbar下操作；而加速度計的MEMS元件通常是在操作壓力為200-1000mbar下操作。在微機電系統晶片製程中所採用的晶圓級製作(Wafer Level Packaging；WLP)方法中，每一次形成密閉空間的製作時，一次只能形成一種操作壓力。這樣的限制使得複合微機電系統晶片(mixed mode MEMS chip)的製程難上加難。舉例而言，若欲在一個複合微機電系統晶片上同時製作陀螺儀的MEMS元件與加速度計的MEMS元件，則需要在兩個不同的密閉空間形成兩種不同的操作壓力，一個操作壓力為0.1-10mbar，另一個操作壓力為200-1000mbar。但是，先前技術之微機電系統晶片製程中所採用的晶圓級製作方法無法達成此一目標。
為了解決上述缺失，美國第8,350,346號專利案揭露一種能 在兩個不同的密閉空間形成兩種不同的操作壓力的複合微機電系統晶片。此一先前技術，在不同的步驟中，分別在其覆蓋晶圓上的兩個不同區域形成蝕刻深度不同的蝕刻槽，藉此複合微機電系統晶片的兩個密封區腔室的體積不相同，因此操作壓力也對應地不同。然而，在此先前技術中，需要形成蝕刻深度不同的蝕刻槽，對於蝕刻控制而言較為複雜，且難以精準一致地執行。
有鑑於此，本發明即針對上述先前技術之不足，提出一種能 夠利用覆蓋晶圓之不同區域的不同蝕刻式樣密度，對應地在微機電系統晶片之不同腔室產生不同的壓力的複合微機電系統晶片及其製作方法。
就其中一觀點言，本發明提供了一種複合微機電系統 (Micro-Electro-Mechanical System,MEMS)晶片製作方法，其步驟包含：製作一覆蓋晶圓，其步驟包括：提供一第一基板；對該第一基板之一第一區域及一第二區域同時蝕刻，以分別在該第一區域形成複數第一蝕刻槽以及在該第二區域形成複數第二蝕刻槽，其中每一第一蝕刻槽及每一第二蝕刻槽具有相同的一蝕刻深度，該第一區域的一第一蝕刻式樣密度(first etching pattern density)高於該第二區域的一第二蝕刻式樣密度(second etching pattern density)；製作一元件晶圓，包括一第二基板及在該第二基板上的一第一MEMS元件及一第二MEMS元件；以及將該覆蓋晶圓與該元件晶圓結合，藉此在該覆蓋晶圓與該元件晶圓之間，對應於該第一區域與該第二區域之處，分別形成一第一腔室與一第二腔室，其中該第一腔室容納該第一MEMS元件且該第二腔室容納該第二MEMS元件。
在一種較佳的實施型態中，該第一腔室的壓力低於第二腔室。
在一種較佳的實施型態中，該第一區域的一第一頂視面積相同於或不同於該第二區域的一第二頂視面積。
在一種較佳的實施型態中，該第一蝕刻槽之一的一第一頂視面積相同於或不同於該第二蝕刻槽之一的一第二頂視面積。
在一種較佳的實施型態中，製作該覆蓋晶圓的步驟更包含：在該第一蝕刻槽上沉積一吸氣材料(getter material)或一釋氣材料(outgas material)。
在一種較佳的實施型態中，製作該覆蓋晶圓的步驟更包含：在該第二蝕刻槽上沉積一吸氣材料或一釋氣材料。
在一種較佳的實施型態中，製作該元件晶圓的步驟包括：提供該第二基板；在該第二基板上形成該第一MEMS元件及該第二MEMS元件、與圍繞該第一MEMS元件及該第二MEMS元件之一犧牲層；在該第一MEMS元件、該第二MEMS元件、及該犧牲層上方形成一硬遮罩；定義該硬遮罩之圖案；以及經由該硬遮罩之圖案，蝕刻去除該犧牲層。
在一種較佳的實施型態中，製作該元件晶圓的步驟包括：提供一CMOS(互補金氧半)晶圓，該CMOS晶圓包括該第二基板與該第二基板上之一微電子電路；提供一MEMS晶圓，該MEMS晶圓包括該第一MEMS元件及該第二MEMS元件；以及將該CMOS晶圓與該MEMS晶圓結合。
在一種較佳的實施型態中，該複合微機電系統晶片製作方法更包括：在該第二基板與該MEMS晶圓之間提供導電栓。
就又一觀點言，本發明也提供了一種複合微機電系統晶片，包含：一覆蓋層，其包括一第一基板，其中該第一基板具有一第一區 域及一第二區域，該第一區域具有複數第一蝕刻槽，該第二區域具有複數第二蝕刻槽，每一第一蝕刻槽及每一第二蝕刻槽具有相同的一蝕刻深度，該第一區域的一第一蝕刻式樣密度(first etching pattern density)高於該第二區域的一第二蝕刻式樣密度(second etching pattern density)；以及一元件複合層，其包括一第二基板，及位於該第二基板上方之一第一MEMS元件及一第二MEMS元件；其中該覆蓋層與該元件複合層互相結合，並在其間對應於該第一區域與該第二區域之處，分別形成一第一腔室與一第二腔室，其中該第一腔室容納該第一MEMS元件且該第二腔室容納該第二MEMS元件。
底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
100‧‧‧覆蓋晶圓
200‧‧‧元件晶圓
200A‧‧‧CMOS晶圓
200B‧‧‧MEMS晶圓
11‧‧‧第一基板
11A‧‧‧第一區域
11B‧‧‧第二區域
21‧‧‧第二基板
22‧‧‧犧牲層
23‧‧‧硬遮罩層
24A‧‧‧第一MEMS元件
24B‧‧‧第二MEMS元件
25,26‧‧‧材料層
28‧‧‧導電栓
120A‧‧‧第一腔室
120B‧‧‧第二腔室
151‧‧‧第一蝕刻槽
152‧‧‧第二蝕刻槽
PR‧‧‧光阻層
第1-4圖以剖面圖顯示本發明的數個實施例。
第5圖顯示本發明一實施例之第一基板的頂視圖。
第6圖顯示本發明另一實施例之第一基板的頂視圖。
第7圖顯示對應於第6圖，覆蓋晶圓與元件晶圓結合後的示意圖。
第8圖顯示本發明另一實施例之第一基板的頂視圖。
第9圖顯示對應於第8圖，覆蓋晶圓與元件晶圓結合後的示意圖。
第10圖顯示出本發明製作覆蓋晶圓的一實施例的示意圖。
第11-13圖顯示出本發明製作元件晶圓的第一實施例的示意圖。
第14-16圖顯示出本發明製作元件晶圓的第二實施例的示意圖。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。本發明中的圖式均屬示意，主要意在表示各裝置以及各元件之間之功能作用關係，至於形狀、厚度與寬度則並未依照比例繪製。
第1圖顯示本發明一實施例之複合微機電系統晶片的剖面圖。複合微機電系統晶片包含互相結合之覆蓋晶圓100與元件晶圓200，且在其中形成了具有不同操作壓力的第一腔室120A和第二腔室120B(覆蓋晶圓100與元件晶圓200在晶圓階段結合，再切割成為晶片，故以切割後的晶片角度來看，覆蓋晶圓100與元件晶圓200已經不是「整片晶圓」，但為便利理解仍以「晶圓」來稱之。以切割後的晶片角度來看，覆蓋晶圓100與元件晶圓200也可視為「覆蓋層」與「元件複合層」)。覆蓋晶圓100與元件晶圓200可以使用任何已知的方式來結合，在其中一種實施方式中，可在覆蓋晶圓100與元件晶圓200之間提供一結合層，例如但不限於使用玻璃燒結(glass frit)或焊接(solder)材料之結合層，此結合層之材料舉例而言可為各種適合焊接的金屬或鋁矽合金，矽金合金，錫銀合金，金鍺合金，金錫合金，鉛錫合金等。
覆蓋晶圓100包含第一基板11，例如為矽基板，其上具有第一區域11A及第二區域11B。第一區域11A具有複數第一蝕刻槽151，第二區域11B具有複數第二蝕刻槽152，每一第一蝕刻槽151與每一第二蝕刻槽152具有相同的蝕刻深度d，但第一區域11A的第一蝕刻式樣密度(first etch pattern density)高於第二區域11B的第二蝕刻式樣密度(second etch pattern density)。所謂蝕刻式樣密度是指：被蝕刻的區域頂視面積/總頂視面積。元件晶圓200包括第二基板21、以及位於該第二基板21上方之第一 MEMS元件24A及第二MEMS元件24B，分別位於該第一腔室120A和第二腔室120B之內。元件晶圓200上例如但不限於可另包含微電子電路，例如CMOS(互補金氧半導體)電晶體電路或雙載子電晶體電路。由於第一蝕刻槽151與第二蝕刻槽152具有相同的蝕刻深度d，而僅是第一區域11A與第二區域11B的蝕刻式樣密度不同，因此製程十分容易，僅需在同一光罩上，在不同區域定義不同的圖案即可。
依據理想氣體方程式(ideal gas equation)：P=nRT/V，[其中，n=腔室內的氣體數量(單位為莫耳)；P=腔室的壓力；V=腔室的氣體體積；R=理想氣體常數=1.987cal/mol k；T=絕對溫度(單位為K)]，可以知道：在固定的絕對溫度下，腔室內的壓力可以由氣體數量n和氣體體積V來決定；當氣體數量n越高則壓力越大，又當氣體體積V越大則壓力越小。在第1圖實施例中，由於第一區域11A與第二區域11B的蝕刻式樣密度不同，造成第一腔室120A和第二腔室120B的體積不同(第二腔室120B體積較小)，因此第二腔室120B的壓力較大。
參閱第2圖，在另一實施例中，在第一蝕刻槽151(全部或部分)上沉積一吸氣材料(getter material)151A，以進一步調整第一腔室120A的壓力。其中，吸氣材料會使氣體數量(上述理想氣體方程式中的n)減少，而進一步降低壓力。
參閱第3圖，在另一實施例中，在第二蝕刻槽152(全部或部分)上沉積一釋氣材料(outgas material)152B，以進一步調整第二腔室120B的壓力。其中，釋氣材料會使氣體數量(上述理想氣體方程式中的n)增加，而進一步增加壓力。
以上第2、3圖實施例也可以併用，亦即既在第一蝕刻槽151 (全部或部分)上沉積吸氣材料151A、也在第二蝕刻槽152(全部或部分)上沉積釋氣材料152B(如第4圖)。當然，也不限於在第一蝕刻槽151上沉積吸氣材料151A以降低壓力、及/或在第二蝕刻槽152上沉積釋氣材料152B以增加壓力；也可在第一蝕刻槽151上沉積釋氣材料以降低壓力、及/或在第二蝕刻槽152上沉積吸氣材料以增加壓力。
在以上實施例中，第一區域11A和第二區域11B的頂視面積大致相同，如第5圖，但本發明不限於此。在另一實施例中，第一區域11A和第二區域11B的頂視面積可以不同，例如參閱第6-7圖，第一區域11A的第一頂視面積可以大於第二區域11B的第二頂視面積，以使第一腔室120A的壓力相對更低。
在以上實施例中，第一蝕刻槽151和第二蝕刻槽152的頂視面積大致相同，如第5圖，但本發明不限於此。在另一實施例中，第一蝕刻槽151和第二蝕刻槽152的頂視面積可以不同，例如參閱第8-9圖，第一蝕刻槽151的第一頂視面積可以大於第二蝕刻槽152的第二頂視面積，以使第一腔室120A的壓力相對更低。
此外，同一區域內的蝕刻槽的頂視面積也不必須全部相同。
根據本發明，覆蓋晶圓100與元件晶圓200各有多種製作與結合方式。第10圖顯示本發明製作覆蓋晶圓的一實施例的示意圖。在第一基板11(例如為矽基板)上沉積一光阻層PR，根據所欲的圖案對光阻層PR進行微影步驟，再根據光阻層PR的圖案對第一基板11進行蝕刻，之後去除光阻層PR，即可得到覆蓋晶圓100。
第11-13圖顯示本發明製作元件晶圓的一實施例的示意圖。在第二基板21(例如為矽基板)上以CMOS製程製作需要的各層圖案，其中包括犧牲層22，此犧牲層22包圍了第一MEMS元件24A及第二MEMS 元件24B。整體結構的上方可以包含一層硬遮罩層23，且犧牲層22與周圍的其他部分(MEMS元件24A,MEMS元件24B，材料層25，材料層26)為不同的材料，並有適當的蝕刻劑可蝕刻犧牲層22而與周圍的其他部分24A,24B,25,26有適當的選擇比。以光阻層PR經過微影來定義所欲的圖案(第11圖)，根據所欲的圖案對硬遮罩層23進行蝕刻並去除光阻層PR(第12圖)，之後蝕刻去除犧牲層22即可得到元件晶圓200(第13圖)。硬遮罩層23可視需要而保留或去除。
以上第11-13圖實施例中，犧牲層22的材料例如可為氧化物或多孔性材料，24A,24B,25,26的材料例如可為金屬或矽，硬遮罩層23的材料例如可為氮化矽；以上僅為舉例，實施時不限於以上材料。
在另一實施例中，犧牲層22僅需與第一MEMS元件24A及第二MEMS元件24B為不同的材料，但不必須與周圍的材料層25,26為不同的材料；蝕刻採用非等向性蝕刻，根據硬遮罩層23的圖案對犧牲層22進行蝕刻，亦可得到如第13圖所示的元件晶圓200。
第14-16圖顯示本發明製作元件晶圓的另一實施例的示意圖。本實施例中，元件晶圓200由CMOS晶圓200A和MEMS晶圓200B結合所構成(第14-15圖)。MEMS晶圓200B已經定義了第一MEMS元件24A及第二MEMS元件24B的形狀。CMOS晶圓200A包含第二基板21(例如為矽基板)、以及以CMOS製程製作完成之微電子電路(未示出)。在本實施例中，因需要將CMOS晶圓200A之微電子電路和MEMS晶圓200B之第一MEMS元件及一第二MEMS元件電連接，因此宜提供導電栓28。以可導電的方式、或是以不妨礙導電栓28導電的方式，結合CMOS晶圓200A和MEMS晶圓200B，即完成了元件晶圓200。本實施例中，材料層25可以為黏著層，以供與覆蓋晶圓100結合。
在覆蓋晶圓100與元件晶圓200接合後，在其中一種較佳實施方式中，宜對第一基板11或第二基板21或兩者以研磨(grinding)方式削薄其厚度。
本發明的特徵及優點在於：僅需設計不同的蝕刻式樣密度，以單次相同的蝕刻控制，即可使第一腔室120A與第二腔室120B具有不同的壓力。
需說明的是，本發明之並不以上述各實施例之步驟次序為限，只要能達成本發明之目的，上述之步驟次序亦可加以改變，並且，無相互依賴的步驟可平行實施。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。凡此種種，皆可根據本發明的教示類推而得，因此，本發明的範圍應涵蓋上述及其他所有等效變化。此外，本發明的任一實施型態不必須達成所有的目的或優點，因此，請求專利範圍任一項也不應以此為限。
100‧‧‧覆蓋晶圓
200‧‧‧元件晶圓
11‧‧‧第一基板
11A‧‧‧第一區域
11B‧‧‧第二區域
21‧‧‧第二基板
24A‧‧‧第一MEMS元件
24B‧‧‧第二MEMS元件
120A‧‧‧第一腔室
120B‧‧‧第二腔室
151‧‧‧第一蝕刻槽
152‧‧‧第二蝕刻槽

Claims (15)

  1. 一種複合微機電系統(Micro-Electro-Mechanical System,MEMS)晶片製作方法，其步驟包含：製作一覆蓋晶圓，其步驟包括：提供一第一基板；對該第一基板之一第一區域及一第二區域同時蝕刻，以分別在該第一區域形成複數第一蝕刻槽以及在該第二區域形成複數第二蝕刻槽，其中每一第一蝕刻槽及每一第二蝕刻槽具有相同的一蝕刻深度，該第一區域的一第一蝕刻式樣密度(first etching pattern density)高於該第二區域的一第二蝕刻式樣密度(second etching pattern density)；製作一元件晶圓，包括一第二基板及在該第二基板上的一第一MEMS元件及一第二MEMS元件；以及將該覆蓋晶圓與該元件晶圓結合，藉此在該覆蓋晶圓與該元件晶圓之間，對應於該第一區域與該第二區域之處，分別形成一第一腔室與一第二腔室，其中該第一腔室容納該第一MEMS元件且該第二腔室容納該第二MEMS元件。
  2. 如申請專利範圍第1項所述之複合微機電系統晶片製作方法，其中該第一腔室的壓力低於第二腔室。
  3. 如申請專利範圍第1項所述之複合微機電系統晶片製作方法，其中該第一區域的一第一頂視面積相同於或不同於該第二區域的一第二頂視面積。
  4. 如申請專利範圍第1項所述之複合微機電系統晶片製作方法，其中該第一蝕刻槽之一的一第一頂視面積相同於或不同於該第二蝕刻槽之一的一第二頂視面積。
  5. 如申請專利範圍第1項所述之複合微機電系統晶片製作方法，其中製作該覆蓋晶圓的步驟更包含： 在該第一蝕刻槽上沉積一吸氣材料(getter material)或一釋氣材料(outgas material)。
  6. 如申請專利範圍第1項所述之複合微機電系統晶片製作方法，其中製作該覆蓋晶圓的步驟更包含：在該第二蝕刻槽上沉積一吸氣材料或一釋氣材料。
  7. 如申請專利範圍第1項所述之複合微機電系統晶片製作方法，其中製作該元件晶圓的步驟包括：提供該第二基板；在該第二基板上形成該第一MEMS元件及該第二MEMS元件、與圍繞該第一MEMS元件及該第二MEMS元件之一犧牲層；在該第一MEMS元件、該第二MEMS元件、及該犧牲層上方形成一硬遮罩；定義該硬遮罩之圖案；以及經由該硬遮罩之圖案，蝕刻去除該犧牲層。
  8. 如申請專利範圍第1項所述之複合微機電系統晶片製作方法，其中製作該元件晶圓的步驟包括：提供一CMOS(互補金氧半)晶圓，該CMOS晶圓包括該第二基板與該第二基板上之一微電子電路；提供一MEMS晶圓，該MEMS晶圓包括該第一MEMS元件及該第二MEMS元件；以及將該CMOS晶圓與該MEMS晶圓結合。
  9. 如申請專利範圍第8項所述之複合微機電系統晶片製作方法，更包括：在該第二基板與該MEMS晶圓之間提供導電栓。
  10. 一種複合微機電系統晶片，包含：一覆蓋層，其包括一第一基板位，其中該第一基板具有一第一區域及一第二區域，該第一區域具有複數第一蝕刻槽，該第二區域具有 複數第二蝕刻槽，每一第一蝕刻槽及每一第二蝕刻槽具有相同的一蝕刻深度，該第一區域的一第一蝕刻式樣密度(first etching pattern density)高於該第二區域的一第二蝕刻式樣密度(second etching pattern density)；以及一元件複合層，其包括一第二基板，及位於該第二基板上方之一第一MEMS元件及一第二MEMS元件；其中該覆蓋層與該元件複合層互相結合，並在其間對應於該第一區域與該第二區域之處，分別形成一第一腔室與一第二腔室，其中該第一腔室容納該第一MEMS元件且該第二腔室容納該第二MEMS元件。
  11. 如申請專利範圍第10項所述之複合微機電系統晶片，其中該第一腔室的壓力低於第二腔室。
  12. 如申請專利範圍第10項所述之複合微機電系統晶片，其中該第一區域的一第一頂視面積相同於或不同於該第二區域的一第二頂視面積。
  13. 如申請專利範圍第10項所述之複合微機電系統晶片，其中該第一蝕刻槽之一的一第一頂視面積相同於或不同於該第二蝕刻槽之一的一第二頂視面積
  14. 如申請專利範圍第10項所述之複合微機電系統晶片，更包含沉積在該第一蝕刻槽上的一吸氣材料(getter material)或一釋氣材料(outgas material)。
  15. 如申請專利範圍第10項所述之複合微機電系統晶片，更包含沉積在該第二蝕刻槽上的一吸氣材料或一釋氣材料。
TW103102894A 2014-01-27 2014-01-27 複合微機電系統晶片及其製作方法 TWI530449B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103102894A TWI530449B (zh) 2014-01-27 2014-01-27 複合微機電系統晶片及其製作方法
US14/504,953 US20150210541A1 (en) 2014-01-27 2014-10-02 MEMS Chip and Manufacturing Method Thereof
US14/966,562 US20160096728A1 (en) 2014-01-27 2015-12-11 MEMS Chip and Manufacturing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103102894A TWI530449B (zh) 2014-01-27 2014-01-27 複合微機電系統晶片及其製作方法

Publications (2)

Publication Number Publication Date
TW201529465A true TW201529465A (zh) 2015-08-01
TWI530449B TWI530449B (zh) 2016-04-21

Family

ID=53678380

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102894A TWI530449B (zh) 2014-01-27 2014-01-27 複合微機電系統晶片及其製作方法

Country Status (2)

Country Link
US (2) US20150210541A1 (zh)
TW (1) TWI530449B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11634318B2 (en) 2019-10-28 2023-04-25 Taiwan Semiconductor Manufacturing Company Ltd. MEMs using outgassing material to adjust the pressure level in a cavity

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9725301B2 (en) * 2013-11-19 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and formation methods of micro-electro mechanical system device
EP3128333B1 (en) * 2014-04-03 2018-06-27 Hitachi Automotive Systems, Ltd. Acceleration sensor
US11174158B2 (en) 2018-10-30 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with dummy-area utilization for pressure enhancement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080057725A1 (en) * 2006-08-30 2008-03-06 Sang-Il Hwang Method of manufacturing semiconductor device
US8330559B2 (en) * 2010-09-10 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level packaging
US9450109B2 (en) * 2012-06-15 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and fabrication methods thereof
US20140225206A1 (en) * 2013-02-11 2014-08-14 Yizhen Lin Pressure level adjustment in a cavity of a semiconductor die

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11634318B2 (en) 2019-10-28 2023-04-25 Taiwan Semiconductor Manufacturing Company Ltd. MEMs using outgassing material to adjust the pressure level in a cavity

Also Published As

Publication number Publication date
TWI530449B (zh) 2016-04-21
US20160096728A1 (en) 2016-04-07
US20150210541A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
TWI548585B (zh) 微機電裝置、被封裝之微機電裝置及其製造方法
US9981841B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
TWI607959B (zh) 包括不同受控壓力下的多個空腔之ｃｍｏｓ－ｍｅｍｓ集成裝置及製造方法
TWI533438B (zh) 半導體設備、半導體結構、以及半導體結構之形成方法
TWI556331B (zh) 微機電裝置及其形成方法
US8802473B1 (en) MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same
JP5913564B2 (ja) アウトオブプレーンスペーサが画成する電極
TW201436115A (zh) 微機電系統裝置及其製造方法
CN103569937A (zh) Mems器件及mems器件形成方法
TWI530449B (zh) 複合微機電系統晶片及其製作方法
TW201322366A (zh) 感測器製程
TW201727780A (zh) 微機電系統封裝之製造方法
TW201726542A (zh) 具有多壓力的微機電系統封蓋
KR102202821B1 (ko) 다중 깊이 mems 패키지를 형성하는 방법
JP2005311370A (ja) 集積回路製造方法
TWI676591B (zh) 用於具有微機電系統（ｍｅｍｓ）間隙控制結構之mems裝置的方法及設備
CN113968569A (zh) Cmos-mems结构及其形成方法
CN105023909A (zh) 提供再分布层（rdl）和硅通孔（tsv）的结构和方法
TW201408582A (zh) 混合整合構件及其製造方法
TW201447992A (zh) 用於面外間隔體界定電極的磊晶式多晶矽蝕刻停止
US20180170748A1 (en) Semiconductor devices with cavities and methods for fabricating semiconductor devices with cavities
TWI623733B (zh) 壓力感測器以及其製造方法
TWI528566B (zh) 單晶積體絕對壓力感測器的結構及方法
TW201741227A (zh) 微機電系統裝置及其製造方法
TWI509757B (zh) 微機電系統晶片及其封裝方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees