TW201528080A - 電子裝置 - Google Patents

Abstract

一種電子裝置，包括一導電網格構件與一畫素陣列結構。導電網格構件包括依據多個預定面積區而排列的多個多邊形圖案。預定面積區在一第一方向上規律排列而具有一第一間距，在一第二方向上規律排列而具有一第二間距，且第一方向與第二方向相交一交角。導電網格構件配置於畫素陣列結構上方。畫素陣列結構包括排列成一陣列的多個畫素開口區而任相鄰兩個畫素開口區之間有一非開口區，且第一間距為n個畫素開口區以及(n-)個非開口區在一列方向上的總寬度，而第二間距為m個畫素開口區以及(m-1)個非開口區在一行方向上的總寬度，其中n與m為正整數。

Description

電子裝置

本發明是有關於一種電子裝置，且特別是有關於一種包含導電網格構件的電子裝置。

透明導電氧化物(transparent conducting oxide，TCO)薄膜因具有導電性以及在可見光範圍內的高透明度等特性，被廣泛應用於各種光電產品，例如：平面顯示器、太陽能電池、光電晶體、接觸感應面板(Touch Panel)、發光元件、有機發光平面顯示面板、電漿顯示面板(PDP Panel)、汽車防熱除霧玻璃、光電轉換器、透明加熱器、防靜電膜、紅外線反射裝置、建築用功能性玻璃等。

然而，透明導電氧化物在導電性上仍舊無法與金屬材料相比，因此近年來已有其他技術被提出來，以達到良好導電性以及高透明度的需求，例如金屬網格。利用金屬網格層取代導電氧化物層可以達到理想的導電特性，且金屬網格層具有許多個開口來實現高透明度需求。不過，金屬網格本體的遮光性質往往導致在實際應用上的困難。舉例來說，在顯示面板上方以金屬網格層製作構件(例如屏蔽層、觸控元件或是其他)時，顯示面板中每個畫 素被金屬網格本體遮蔽的面積不一致，這將導致畫素顯示亮度被削減的程度不一致而發生顯示品質不良的現象。另外，從製作方式來看，金屬網格層往往先被製作於獨立的基材上而後再將此獨立基材與顯示面板貼合以配置於顯示面板上。因此，要以金屬網格層取代導電氧化物薄膜仍需要克服一些問題。

本發明提供一種電子裝置，在畫素陣列結構上配置導電網格構件而仍具有理想的顯示效果。

本發明一實施例的一種電子裝置，包括一導電網格構件與一畫素陣列結構。導電網格構件包括依據多個預定面積區而排列的多個多邊形圖案。預定面積區在一第一方向上規律排列而具有一第一間距，在一第二方向上規律排列而具有一第二間距，且第一方向與第二方向相交一交角。導電網格構件配置於畫素陣列結構上方。畫素陣列結構包括排列成一陣列的多個畫素開口區而任相鄰兩個畫素開口區之間有一非開口區，且第一間距為n個畫素開口區以及(n-1)個非開口區在一列方向上的總寬度，而第二間距為m個畫素開口區以及(m-1)個非開口區在一行方向上的總寬度，其中n與m為正整數。

在本發明一實施例中，上述多邊形圖案彼此連接而構成多個節點，這些節點有至少部分位於預定面積區之間的邊界上。

在本發明一實施例中，上述多邊形圖案彼此連接而構成 多個節點，且這些節點有至少部分位於預定面積區的邊界附近，且節點的此至少部分至邊界的最短距離不大於第一間距的10%或是不大於第二間距的10%。

在本發明一實施例中，上述預定面積區各自包括一內縮預定面積區以及一節點設置面積區。節點設置面積區包圍內縮預定面積區。多邊形圖案彼此連接而構成多個節點，且節點設置於節點設置面積區中。內縮預定面積區在第一方向的寬度不小於第一間距的80%，而內縮預定面積區在第二方向的寬度不小於第二間距的80%。

在本發明一實施例中，上述列方向與行方向的交角相同於第一方向與第二方向的交角。第一方向與第二方向分別平行於列方向與行方向。第一方向與第二方向分別相交於列方向與行方向。

在本發明一實施例中，上述預定面積區的邊界相交於多個虛擬交點。多邊形圖案彼此連接而構成多個節點，且各節點位於相鄰兩個虛擬交點之間。各節點與相鄰兩個虛擬交點之間分別相隔一第一距離與一第二距離，且第一距離與第二距離都大於0。第一距離與第二距離相同。

在本發明一實施例中，上述導電網格構件包括多個疊置設置的子層，且各子層由多條細線構成。子層的細線垂直投影至畫素陣列結構上的投影輪廓構成多邊形圖案。

在本發明一實施例中，上述電子裝置更包括一第一基板 以及一第二基板。畫素陣列結構位於第一基板與第二基板之間而第一基板位於導電網格構件與畫素陣列結構之間。電子裝置更包括一第三基板，其覆蓋導電網格構件使導電網格構件位於第一基板與第三基板之間。電子裝置更包括一黏著層，黏著層配置於導電網格構件與第三基板之間，且導電網格構件配置於第一基板上。電子裝置更包括一黏著層，黏著層配置於導電網格構件與第一基板之間，且導電網格構件配置於第三基板上。電子裝置更包括一第三基板與一第一黏著層，其中第三基板位於第一基板與導電網格構件之間，且第一黏著層將第一基板與第三基板貼合。電子裝置更包括一第四基板，其覆蓋導電網格構件使導電網格構件位於第三基板與第四基板之間。電子裝置更包括一第二黏著層，第二黏著層配置於導電網格構件與第四基板之間，且導電網格構件配置於第三基板上。

在本發明一實施例中，上述導電網格構件的多邊形圖案構成訊號獨立的多個觸控電極。

在本發明一實施例中，上述各多邊形圖案由多條細線構成且各細線為直線、弧線、波浪線、折線或上述之組合。各細線的線寬為0.1μm至1mm。各細線的線寬為0.1μm至0.1mm。

在本發明一實施例中，上述畫素開口區受導電網格構件遮蔽的面積比的差異小於20%。畫素開口區受導電網格構件遮蔽的面積比的差異小於10%。

本發明另一實施例的電子裝置，包括一導電網格構件以 及一畫素陣列結構。導電網格構件配置於畫素陣列結構上方，其中畫素陣列結構包括排列成一陣列的多個畫素開口區，而畫素開口區受導電網格構件遮蔽的面積比的差異小於20%。

在本發明一實施例中，上述畫素開口區受導電網格構件遮蔽的面積比的差異小於10%。

本發明又一實施例的電子裝置包括一導電網格構件以及一畫素陣列結構。導電網格構件包括多個多邊形圖案，其中多邊形圖案彼此連接以構成多個節點，節點設置於一節點配置區中，且節點配置區圍出多個內縮預定面積區。各內縮預定面積區在第一方向上具有一第一寬度與一第一間距，第一寬度不小於第一間距的80%，而各內縮預定面積區在第二方向上具有一第二寬度與一第二間距，第二寬度不小於第二間距的80%。導電網格構件配置於畫素陣列結構上方，畫素陣列結構包括排列成一陣列的多個畫素開口區而任相鄰兩個畫素開口區之間設有一非開口區，且第一間距為n個畫素開口區以及(n-1)個非開口區在一列方向上的總寬度，而第二間距為m個畫素開口區以及(m-1)個非開口區在一行方向上的總寬度，其中n與m為正整數。

基於上述，本發明實施例的電子裝置，於畫素陣列結構上方設置有導電網格構件，且導電網格構件的網格圖案設置於規律排列的多個預定面積區中。預定面積區的排列與畫素陣列結構中的畫素開口區排列可以設定為具有一特定關係而使這些畫素開口區被導電網格構件遮蔽的面積均勻化。如此一來，電子裝置可 以具有理想的顯示品質。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10A、10B、10C、10D、10E、100、100A、200、300、400、500‧‧‧電子裝置

20、110、210、310、410、510、610‧‧‧導電網格構件

30、120‧‧‧畫素陣列結構

40‧‧‧第一基板

50‧‧‧第二基板

60‧‧‧保護層

70‧‧‧第三基板

80、82‧‧‧黏著層

90‧‧‧第四基板

112、212、312、412、512‧‧‧多邊形圖案

114、214、314、414、514‧‧‧節點

116、612A、612B‧‧‧導電細線

118‧‧‧開口

122、122A、122B、122C、122D‧‧‧畫素開口區

124‧‧‧非開口區

602‧‧‧基板

602A‧‧‧中央區

602B‧‧‧周圍區

604‧‧‧裝飾層

606‧‧‧第一絕緣層

606A、608A‧‧‧接觸洞

608‧‧‧第二絕緣層

610A、610B‧‧‧子層

614A、614B‧‧‧圖案單元

A1、A2、A3、A4、A5、A6‧‧‧預定面積區

A7‧‧‧內縮預定面積區

A8‧‧‧節點設置面積區

C‧‧‧行方向

D1、D2‧‧‧方向

d1、d2、d3、d4、d5‧‧‧距離

L1、L1A、L1B、L2、L2A、L2B、L3、L4、L5、L6、L7、L8、L9、L10‧‧‧虛擬線

N‧‧‧虛擬交點

P1、P2、P3、P4、P5、P6、P7、P8、P9、P10‧‧‧間距

R‧‧‧列方向

W‧‧‧線寬

W1、W2、W3、W4、W5、W6、W7、W8‧‧‧寬度

θ‧‧‧角度

圖1A為本發明一實施例的電子裝置的示意圖。

圖1B為圖1A的電子裝置中導電網格結構的佈局方式示意圖。

圖2為圖1A的電子裝置中導電網格構件與畫素陣列結構各自獨立的示意圖。

圖3為本發明一實施例的電子裝置的示意圖。

圖4為本發明另一實施例的電子裝置的示意圖。

圖5為圖4的電子裝置中導電網格構件與畫素陣列結構各自獨立的示意圖。

圖6為本發明又一實施例的電子裝置的示意圖。

圖7為本發明另一實施例的電子裝置的示意圖。

圖8為圖7的電子裝置中導電網格構件與畫素陣列結構各自獨立的示意圖。

圖9A為本發明再一實施例的電子裝置的示意圖。

圖9B為圖9A的電子裝置中導電網格結構的佈局方式示意圖。

圖10A為本發明一實施例的導電網格構件的示意圖。

圖10B為圖10A的導電網格結構配置於基板上的剖面示意圖。

圖11A至圖11E為本發明多個實施例的電子裝置的剖面示意圖。

圖1A為本發明一實施例的電子裝置的示意圖，在圖1A中的電子裝置例如是搭配有觸控結構的顯示裝置，而圖2為圖1A的電子裝置中導電網格構件與畫素陣列結構各自獨立的示意圖。

請參照圖1A與圖2，圖1A及2繪示部份的觸控結構搭配顯示裝置的子畫素(subpixel)結構示意圖。電子裝置100的觸控結構包括導電網格構件110，而顯示裝置包括畫素陣列結構120，其中導電網格構件110包括多個多邊形圖案112，且這些多邊形圖案112彼此藉由多條導電細線116連接而構成多個節點114，例如圖1所示，各多邊形圖案112彼此藉由4條導電細線116連接而構成4個節點114，而畫素陣列結構120則包括有排列成一陣列的多個畫素開口區122，即多個子畫素，而任相鄰兩個畫素開口區122之間設有一非開口區124。在此，非開口區124是指畫素陣列結構120中不用來顯示的區域，依照一般的顯示裝置設計而言，非開口區124構成一黑色矩陣(black matrix)結構。由圖1與圖2可知，導電網格構件110配置於畫素陣列結構120上方，因此使 用者使用電子裝置100時，導電網格構件110位於使用者與畫素陣列結構120之間。值得一提的是，本發明的導電網格構件110構成觸控結構中的觸控電極，以供使用者在進行觸碰操作時，藉由互容式或是自容式的操作依據觸控電極的電容變化進行觸碰偵測。在此，互容式操作為利用觸控電極之間的電容變化進行觸碰偵測；自容式操作則利用導体(如手指或觸控筆)接近觸控電極造成的電容變化進行觸碰偵測。

多邊形圖案112如是由多條導電細線116所構成的封閉網格圖案，且各導電細線116為直線、弧線、波浪線、折線或上述之組合，如圖1所示，由4條導電細線116構成一菱形的封閉網格圖案。導電細線116的材質可為金屬例如金、鋁、銅、銀、鉻、鈦、鉬、釹之其中至少一者、上述材料之合金、上述材料之複合層或上述材料與上述材料之合金之複合層，但並不以此為限而可使用其他導電材料。再者，以上所述的複合層可以例如是由鉬、鋁-釹合金及鉬組成的三層堆疊結構，但亦不以此為限，只要能達到導電效果的堆疊結構亦在本發明的保護範圍內。當然，導電細線的材質可以是非金屬的導電材質，如有機導電材質、氧化物導電材質等。多邊形圖案112中，各導電細線116的線寬W例如是介於0.1微米(μm)至1毫米(mm)，或是0.1微米至0.1毫米，或是0.1微米至30微米，或是1微米至10微米。而且，多邊形圖案112所連接而成的導電網格構件110具有多個開口118，這些開口118所佔面積相較於導電細線116所佔面積大許多，故可使得 導電網格構件110對於可見光的透光率達75%以上，甚至較佳透光率可達85%以上。

整體而言，導電網格構件110具有良好的導電性以及高度的可見光穿透率。因此，將導電網格構件110設置於使用者與畫素陣列結構120之間，不會因為導電網格構件110的存在而明顯降低電子裝置100的顯示亮度，所以導電網格構件110可以用來取代整面沉積的透明導電氧化物薄膜。不過，導電網格構件110的導電細線116與開口118對光線的穿透率差異相當顯著。將導電網格構件110配置於畫素陣列結構120上方，可能影響電子裝置100在顯示效果上的均勻性。因此，多邊形圖案112的排列規律與畫素陣列結構120的排列規律，兩者的關係需要詳加設計。特別是，在本實施例中，經由圖2的配置規律，這些畫素開口區122受導電網格構件110遮蔽的面積比的差異明顯減小以達到理想的顯示效果。

具體而言，請參照圖1A、圖1B與圖2，多邊形圖案112在此係依據多個預定面積區A1排列，其中預定面積區A1在一第一方向D1上規律排列而具有一第一間距P1，並在一第二方向D2上規律排列而具有一第二間距P2。畫素開口區122沿著列方向R與行方向C規律排列而構成陣列時，第一方向D1與第二方向D2相交的交角相同於列方向R與行方向C的夾角。在本實施例中，導電網格構件110與畫素陣列結構120堆疊在一起時，第一方向D1平行於列方向R，而第二方向D2平行於行方向C，但本發明 不以此為限。在其他的實施例中，第一方向D1可以與列方向R相交一角度，而同時第二方向D2可以與行方向C相交相同的角度。本實施例的設計可以讓預定面積區A1依照畫素開口區122的分布規律來設計。因此，導電網格構件110可以具有下列的排列規律。

在本實施例中，每個預定面積區A1設計為對應於一個畫素開口區122，因此第一間距P1為一個畫素開口區122與零個非開口區124在列方向R上的總寬度W1，而第二間距P2為一個畫素開口區122與零個非開口區124在行方向C上的總寬度W2。不過，本發明不以此為限。在其他實施例中，每個預定面積區A1對應於多個畫素開口區122時，第一間距P1可以為n個畫素開口區122以及(n-1)個非開口區124在列方向R上的總寬度，而第二間距P2為m個畫素開口區122以及(m-1)個非開口區124在行方向C上的總寬度，其中n與m為正整數。

在本實施例中，預定面積區A1的邊界可以由虛擬線L1與L2來界定。由圖1B與圖2可知，虛擬線L1與L2各自通過多個節點114，也就是說節點114是位於預定面積區A1的邊界上。同時，虛擬線L1與L2相交於多個虛擬交點N，且各節點114位於相鄰兩個虛擬交點N之間。各節點114與相鄰兩個虛擬交點N之間分別相隔一第一距離d1與一第二距離d2。在此，第一距離d1與第二距離d2的比為1：1。各虛擬線L1與L2大致為直線，其中虛擬線L1都大致上平行於方向D1，而虛擬線L2都大致上平 行於方向D2且方向D1與方向D2相交。

一般來說，各個畫素開口區122的面積影響著顯示亮度。由圖1可知，多邊形圖案112的分布規律是依據畫素陣列結構120中畫素開口區122的尺寸與分布規律而設計。每個畫素開口區122被多邊形圖案112遮蔽的面積比例會大致相同。因此，基於導電網格構件110的遮蔽而使這些畫素開口區122所呈現的亮度下降的程度大致是相同的，藉以達到均勻的顯示效果。舉例來說，這些畫素開口區122被遮蔽的比例的差異小於20%甚至是小於10%。在部分實施例中，畫素開口區122若是矩形，這些畫素開口區122被遮蔽的比例的差異可以小於1%。若畫素開口區是折曲如V字形的設計(常見於邊緣電場式液晶顯示面板(FFS LCD)中的畫素開口區設計)，則這些畫素開口區122被遮蔽的比例的差異約4~5%。換言之，選取兩個畫素開口區122A、122B來看，這兩個畫素開口區122A、122B的開口面積分別為Z0而兩畫素開口區122A、122B被遮蔽的面積分別為Z1與Z2時，20%>|[(Z1-Z2)/Z0]|。如此一來，讓電子裝置100可以呈現均勻的顯示效果，特別是，電子裝置100不會因為導電網格構件110設置於畫素陣列結構120與使用者之間而呈現不均勻的顯示品質。

不過，本發明不以圖1的布局方式為限，在其他的實施例中，列方向R與方向D1可以相交一角度。舉例而言，導電網格構件110與畫素陣列結構120的位置關係可以如圖3所示。請先參照圖3，電子裝置100A包括導電網格構件110與畫素陣列結構 120，其中導電網格構件110與畫素陣列結構120各自的結構設計可參照圖2的相關描述。不過，圖3不同於圖1之處在於，電子裝置100A的導電網格構件110所定義出來的預定面積區A2的邊界(虛擬線L1與L2)並不平行於畫素開口區122的列方向R與行方向C。

由圖3可知，在本實施例中，導電網格構件110相較於電子裝置100的導電網格構件110旋轉一角度θ，其例如為5度。因此，列方向R與虛擬線L1的延伸方向(第一方向D1)相交5度，而行方向C與虛擬線L2的延伸方向(第二方向D2)相交5度。導電網格構件110中多邊形圖案112的排列間距與畫素陣列結構120中畫素開口區122的尺寸相同，因此電子裝置100A中這些畫素開口區122被導電網格構件110遮蔽的面積比例仍是大致相同的。舉例而言，畫素開口區122C被導電網格構件110遮蔽的面積比率為28.5%而畫素開口區122D被導電網格構件110遮蔽的面積比率為29%，兩者的遮蔽面積比的差異為0.5%。

一般來說，在製作電子裝置100或100A時，導電網格構件110與畫素陣列結構120是分別製作於不同基板上而後藉由貼合的方式將兩基板貼合在一起以使導電網格構件110位於畫素陣列結構120上方。因此，圖3中的角度θ都可能是基於貼合製程中可能發生的對位誤差而發生的。不過，在上述實施例中，雖然對位上發生了誤差，基於導電網格構件110與畫素陣列結構120的布局規律具有一定的關係(如圖2及相關的描述所示)，電子裝置 100或100A仍可以保有理想的顯示品質並且導電網格構件110可以提供良好的導電性以實現所需要的功能。因此，在本實施例的設計方式下，電子裝置100與100A可以具有更高的製作良率。

在前述實施例中，以單一個畫素開口區122的尺寸作為設計導電網格構件110的參考依據，不過，本發明也可以選擇以多個畫素開口區122的尺寸作為設計導電網格構件110的參考依據。

圖4為本發明另一實施例的電子裝置的示意圖，而圖5為圖4的電子裝置中導電網格構件與畫素陣列結構的拆解示意圖。請參照圖4與圖5，電子裝置200包括導電網格構件210與畫素陣列結構120，其中導電網格構件210包括多個多邊形圖案212，且這些多邊形圖案212彼此連接而構成多個節點214，而畫素陣列結構120則包括有排列成一陣列的多個畫素開口區122，且畫素開口區122之間設置有非開口區124。在此，畫素陣列結構120可以參照前述實施例的說明而不另贅述。由圖4與圖5可知，導電網格構件210配置於畫素陣列結構120上方，因此使用者使用電子裝置200時，導電網格構件210位於使用者與畫素陣列結構120之間。

具體來說，在本實施例中，依據畫素陣列結構120的畫素開口區122的尺寸而決定導電網格構件210的排列時，預定面積區A3可以對應於三個畫素開口區122來設計。因此，導電網格構件210可以具有下列的排列規律。

多邊形圖案212在此係依據多個預定面積區A3排列，其中預定面積區A3在第一方向D1上規律排列而具有第一間距P3，在第二方向D2上規律排列而具有第二間距P4。畫素開口區122沿著列方向R與行方向C規律排列而構成陣列時，第一方向D1與第二方向D2相交的交角相同於列方向R與行方向C的夾角。另外，每個預定面積區A3設計為對應於同一列方向R上的三個畫素開口區122，因此第一間距P3可以為3個畫素開口區122以及2個非開口區124在列方向R上的總寬度W3，而第二間距P4為1個畫素開口區122與0個非開口區124在行方向C上的總寬度W4。也就是說，預定面積區A3對應於n個畫素開口區122時，各預定面積區A3在一方向上的間距可以為n個畫素開口區122以及(n-1)個非開口區124在此方向上的總寬度，其中n為正整數。

在本實施例中，導電網格構件210的這些節點214是以規律方式排列，因此將導電網格構件210的這些節點214連接起來可以獲得多條虛擬線L3與L4。虛擬線L3大致上彼此平行，而虛擬線L4大致上彼此平行。虛擬線L3延伸於第一方向D1而虛擬線L4延伸於第二方向D2。虛擬線L3與L4為預定面積區A3的邊界，虛擬線L3與L4相交於多個虛擬交點N，且各節點214位於相鄰兩個虛擬交點N之間。各個節點214落在相鄰兩個虛擬交點N的中間。由圖5可知，單一個多邊形圖案212大致對應於三個畫素開口區122，而此三個畫素開口區122可以顯示不同的色彩，例如紅、綠與藍，但本發明不以此為限。

在本實施例中，導電網格構件210的排列規律與畫素開口區122的排列規律呈現特定關係，因此這些畫素開口區122被導電網格構件210遮蔽的面積比的差異不大。舉例來說，畫素開口區122被遮蔽的面積比例的差異小於20%甚至是小於10%。因此，電子裝置200可以具有理想的顯示品質。

圖6為本發明又一實施例的電子裝置的示意圖。請參照圖6，電子裝置300包括導電網格構件310與畫素陣列結構120，其中導電網格構件310包括多個多邊形圖案312，且這些多邊形圖案312彼此連接而構成多個節點314，而畫素陣列結構120則包括有排列成一陣列的多個畫素開口區122以及設置於畫素開口區122之間的非開口區124。在此，畫素陣列結構120可以參照前述實施例的說明而不另贅述。由圖6可知，導電網格構件310配置於畫素陣列結構120上方，因此使用者使用電子裝置300時，導電網格構件310位於使用者與畫素陣列結構120之間。

具體來說，在本實施例中，依據畫素陣列結構120的畫素開口區122的尺寸而決定導電網格構件310的排列時，預定面積區A4可以對應於2×2的四個畫素開口區122來設計。因此，導電網格構件310可以具有下列的排列規律。多邊形圖案312在此係依據多個預定面積區A4排列，其中預定面積區A4在第一方向D1上規律排列而具有第一間距P5，在第二方向D2上規律排列而具有第二間距P6。畫素開口區122沿著列方向R與行方向C規律排列而構成陣列時，第一方向D1與第二方向D2相交的交角相同 於列方向R與行方向C的夾角。另外，每個預定面積區A4設計為對應於2×2的四個畫素開口區122，因此第一間距P5可以為2個畫素開口區122以及1個非開口區124在列方向R上的總寬度W5，而第二間距P6為2個畫素開口區122以及1個非開口區124在行方向C上的總寬度W6。

導電網格構件310的這些節點314連接起來可以獲得多條虛擬線L5與L6。虛擬線L5大致上彼此平行，而虛擬線L6大致上彼此平行。虛擬線L5延伸於第一方向D1與虛擬線L6延伸於第二方向D2。並且，第一方向D1與第二方向D2分別平行列方向R與行方向C。在此，虛擬線L5與虛擬線L6為多個預定面積區A4的邊界。虛擬線L5與L6相交於多個虛擬交點N，且各節點314位於相鄰兩個虛擬交點N之間。各個節點314落在相鄰兩個虛擬交點N的中間且位於虛擬線L5與L6其中一者上。在本實施例中，導電網格構件310的排列規律與畫素陣列結構120的排列規律呈現特定關係，因此這些畫素開口區122被導電網格構件310遮蔽的面積比差異不大。舉例來說，畫素開口區122被遮蔽的比例的差異小於20%甚至是小於10%。因此，電子裝置300可以具有理想的顯示品質。

圖7為本發明另一實施例的電子裝置的示意圖，而圖8為圖7的電子裝置中導電網格構件與畫素陣列結構各自獨立的示意圖。請參照圖7與圖8，電子裝置400相似於電子裝置100，不過兩者的差異主要在於電子裝置400中，導電網格構件410的多 個多邊形圖案412具有不同輪廓。

在本實施例中，這些多邊形圖案412依據多個預定面積區A5而排列，且兩兩相連而構成多個節點414。預定面積區A5的尺寸設計與圖1的預定面積區A1相同，也就是，預定面積區A5在第一方向D1具有第一間距P1，其等於畫素開口區122在列方向R上的寬度W1，並且在第二方向D2上具有第二間距P2，其等於畫素開口區122在行方向C上的寬度W2。將導電網格構件410的這些節點414連接起來可以獲得多條虛擬線L7與L8以及多條虛擬線L9與L10，其中虛擬線L7與L8恰為預定面積區A5的邊界，而虛擬線L9與L10則為非規律排列的線。在此，虛擬線L7與虛擬線L8相互交錯而可以劃分出規律排列的多個預定面積區A5。也就是說，預定面積區A5的邊界即由虛擬線L7與虛擬線L8定義的。另外，虛擬線L7與L8相交於多個虛擬交點N，且各節點414位於相鄰兩個虛擬交點N之間。各節點414與相鄰兩個虛擬交點N之間分別相隔一第一距離d3與一第二距離d4。在此，第一距離d3不同於第二距離d4，因此多邊形圖案412為不等邊的四邊形。

由於導電網格構件410中多邊形圖案412的排列規律與畫素陣列結構120中畫素開口區122的尺寸有關，電子裝置400中畫素開口區122被導電網格構件410遮蔽的面積比例是大致相同的。特別是，這些畫素開口區122被遮蔽的比例的差異小於20%甚至是小於10%。因此，電子裝置400可以具有理想的顯示品質。

由前述實施例可知，導電網格構件110、210、310與410的圖案設計是依據畫素陣列結構120中畫素開口區122的尺寸與排列規律而設置的，因此導電網格構件110、210、310與410對同一個裝置中的畫素開口區122的遮蔽比例是大致均等的。特別是，在發生對位誤差的情形下，導電網格構件110、210、310與410對同一個裝置中的畫素開口區122的遮蔽比例仍是大致均等的，藉此讓電子裝置100、100A、200、300與400具有理想的顯示品質以及高製作良率。值得一提的是，前述實施例中，畫素開口區122的排列方式僅是一種範例，並非用以限定本發明。在其他的實施例中，畫素開口區122排列成陣列的方式可以為交錯型排列(delta arrangement)或是四畫素形排列，或是畫素開口區的尺寸大小可以不一致。此時，設計者可以根據畫素開口區的規律性決定出用來設計導電網格構件中各多邊形圖案的排列規則。另外，上述實施例中，導電網格構件的各節點都是設置於預定面積區的邊界上，但本發明不以此為限。

舉例而言，圖9A為本發明又一實施例的電子裝置，而圖9B為圖9A的電子裝置中導電網格構件的佈局示意圖。在圖9A中，電子裝置500包括一導電網格構件510以及一畫素陣列結構120，其中導電網格構件510配置於畫素陣列結構120上方。導電網格構件510包括多個多邊形圖案512，且多邊形圖案512是依據預定面積區A6排列的。畫素陣列結構120包括排列成一陣列的多個畫素開口區122而任相鄰兩個畫素開口區122之間設有一非開 口區124。以本實施例而言，預定面積區A6在第一方向D1上規律排列而具有第一間距P7，在第二方向D2上也是規律排列而具有第二間距P8。在此，第一方向D1與第二方向D2的定義相同於前述實施例的描述，並且，第一方向D1可以平行於畫素開口區122的列方向R，而第二方向D2可以平行於畫素開口區122的行方向C，但本發明不以此為限。在其他實施例中，第一方向D1與列方向R可以彼此相交而不相平行，不過，第一方向D1與第二方向D2之間的交角等於列方向R與行方向C的交角。

在本實施例中，上述預定面積區A6是根據畫素開口區122的尺寸與分布設定的。舉例而言，預定面積區A6在第一方向D1的間距P7為3個畫素開口區122以及2個非開口區124在列方向R上的總寬度W7。同時，預定面積區A6在第二方向D2上的間距P8為1個畫素開口區122以及0個非開口區124在行方向C上的總寬度W8。

由圖9B可知，多邊形圖案512彼此連接而構成多個節點514，其中這些節點514設置於預定面積區A6的邊界附近。具體而言，預定面積區A6各自包括一內縮預定面積區A7以及一節點設置面積區A8，其中節點設置面積區A8包圍內縮預定面積區A7，且節點514即設置於節點設置面積區A8中。也就是說，相較於前述實施例而言，本實施例中的節點514不限定要設置於預定面積區A6的邊界上。

具體來說，預定面積區A6在第一方向D1的間距P7與 在第二方向D2上的間距P8分別等於內縮預定面積區A7在第一方向D1的間距P9與在第二方向的間距P10。也就是說，預定面積區A6與內縮預定面積區A7具有相同的間距。同時，以本實施例而言，間距P7與P9為3個畫素開口區122以及2個非開口區124在列方向R上的總寬度W7，而間距P8與P10為1個畫素開口區122以及0個非開口區124在行方向C上的總寬度W8。另外，各內縮預定面積區A7在第一方向D1上的寬度W9不小於間距P7或P9的80%，而各內縮預定面積區A7在第二方向D2上的寬度W10不小於間距P8或P10的80%。

將節點514設置於節點設置區A8中，則這些節點514有至少部分不在預定面積區A6的邊界上而是在邊界附近，且不在邊界上的這些節點514至邊界的最短距離d5不大於對應的間距P7或P9的10%，或是不大於對應的間距P8或P10的10%。如此一來，多邊形圖案512的分布規律與畫素開口區122的分布相關，而使畫素開口區122被遮蔽比例是大致均等的，藉以讓電子裝置500具有理想的顯示品質。

以上的實施例中，導電網格構件110、210、310、410與510並不限定是具有單層的結構。在其他實施例中，以圖10A為例，導電網格構件610可包括多個子層610A與610B，子層610A與610B彼此疊置設置。子層610A由導電細線612A交錯而成，而子層610B由導電細線612B交錯而成。當導電網格構件610應用於前述電子裝置100~500任一者時，導電細線612A與612B垂 直投影至畫素陣列結構上的投影輪廓將會構成前述的多邊形圖案112、212、312、412或512。也就是說，單一子層610A的導電細線612A構成的圖案單元614A或是單一子層610B的導電細線612B構成的圖案單元614B不一定要依據畫素陣列結構中畫素開口區的尺寸與排列規律而設計，但是子層610A與子層610B疊置在一起而構成的整體輪廓可以相同於前述實施例中導電網格構件110、210、310、410與510任何一者。

一般來說，子層610A與610B可以配置於同一基板的相對兩側，或是分別配置於不同基板上，再將兩基板貼合在一起以做為需要的構件。另外，子層610A與610B可以配置於同一基板的相同一側，並以絕緣層分隔開來。舉例而言，請參考第10B圖，第10B圖為圖10A的導電網格結構配置於同一基板同一側的剖面示意圖。在圖10B中，導電網格結構610包括子層610A與610B，子層610A與610B依序設於基板602上表面，基板602具有中央區602A與周圍區602B且基板602上另設有位於周圍區602B內的裝飾層604。此外，第一絕緣層606整面覆蓋子層600A與裝飾層604。第二絕緣層608覆蓋子層600B與第一絕緣層606，其中第一絕緣層606與第二絕緣層608的材料舉例為有機絕緣材料或無機絕緣材料(例如SiO₂或SiN_x)，可以分別為單層或複合材料層。在本實施例中，第一與第二絕緣層606、608可以分別具有接觸洞606A、608A，其中接觸洞606A、608A位於周圍區602B且可以分別曝露出子層610A的一部分與子層610B的一部分以實現 兩者之間或是兩者與其他構件的電性傳導關係。

上述實施例中的導電網格構件110、210、310、410、510與610可以根據設計者的需求而做為不同功能的構件。舉例來說，導電網格構件110、210、310、410、510與610可以整面完整地配置於畫素陣列結構上方而提供電磁波屏蔽的功能。或是，導電網格構件110、210、310、410、510與610可以經由將部分的導電細線斷開而定義出訊號獨立的多個觸控電極以提供觸控感測功能。也就是說，導電網格構件110、210、310、410、510與610可以是觸控電極層。另外，畫素陣列結構可以藉由多種方式來實現顯示功能。舉例而言，畫素陣列結構可以是有機發光畫素陣列、液晶畫素陣列、電泳畫素陣列、電濕潤畫素陣列中任何一種或多種的組合。

更進一步而言，上述電子裝置100、100A、200、300、400與500的具體架構還可以包括基板等其他可提供支撐、承載作用的構件。舉例而言，圖11A至圖11E為本發明多個實施例的電子裝置的剖面示意圖。

請先參照圖11A，電子裝置10A包括導電網格構件20、畫素陣列結構30、第一基板40與第二基板50，其中導電網格構件20可以為前述多個實施例中導電網格構件110、210、310、410、510與610其中一者，而畫素陣列結構30為前述實施例的畫素陣列結構120。在本實施例中，畫素陣列結構30位於第一基板40與第二基板50之間，而第一基板40位於導電網格構件20與畫素 陣列結構30之間。第一基板40可為一硬式透光基板或一可撓式透光基板，其材質例如為玻璃或塑料，但不以此為限。第二基板50則可以提供支撐與保護畫素陣列結構30的功能。此時，導電網格構件20可以直接製作於第一基板40上，而畫素陣列結構30也可以有一部分構件(例如彩色濾光層與共用電極至少其中一者)製作於第一基板40上，也就是說第一基板40與配置其上的構件可以構成彩色濾光基板，但本發明不以此為限。另外，為了保護導電網格構件20，電子裝置10A可以進一步設置有保護層60，以覆蓋住導電網格構件20。

在圖11B中，電子裝置10B包括導電網格構件20、畫素陣列結構30、第一基板40、第二基板50、第三基板70與黏著層80，其中導電網格構件20可以為前述多個實施例中導電網格構件110、210、310、410、510與610其中一者，而畫素陣列結構30為前述實施例的畫素陣列結構120。電子裝置10B不同於電子裝置10A之處在於，電子裝置10B藉由黏著層80將第三基板70貼附於第一基板40，因此導電網格構件20位於第三基板70與第一基板40之間。具體來說，導電網格構件20位於黏著層80與第一基板40之間。此時，第三基板70可以是硬質透光基板以覆蓋保護下部元件，且第三基板70也可稱為覆蓋板。值得一提的是，當導電網格構件20以前述實施例的導電網格構件610來實現時，兩個子層也可以分別製作於第一基板40與第三基板70上，而不需限定以圖10B的方式製作。

在圖11C中，電子裝置10C具有的構件相同於電子裝置10B，不過電子裝置10C中黏著層80位於導電網格構件20與第一基板40之間。也就是說，圖11C的實施例是將導電網格構件20先製作於第三基板70上，再藉由黏著層80將第一基板40與第三基板70貼合在一起。值得一提的是，當導電網格構件20以前述實施例的導電網格構件610來實現時，兩個子層可以分別製作於第一基板40與第三基板70上，而不需限定以圖10B的方式製作。

在圖11D中，電子裝置10D相似於電子裝置10C，不過電子裝置10D的設計是讓第三基板70與黏著層80位於導電網格構件20與第一基板40之間。此時，為了保護導電網格構件20，電子裝置10B可以進一步設置有保護層60以覆蓋導電網格構件20。在此實施例中，第三基板70可以是薄膜式基板而非前述的覆蓋板。值得一提的是，當導電網格構件20以前述實施例的導電網格構件610來實現時，兩個子層可以分別製作於第三基板70的相對兩側，而不需限定以圖10B的方式製作。

在圖11E中，電子裝置10E除了具有電子裝置10D的所具有導電網格構件20、畫素陣列結構30、第一基板40、第二基板50、第三基板70與黏著層80外，更包括第四基板90與黏著層82，其中第四基板90藉由黏著層82貼附於第三基板70上。此時，第四基板90可以視為覆蓋板以保護下部元件，因此第四基板90為硬質基板。值得一提的是，當導電網格構件20以前述實施例的導電網格構件610來實現時，兩個子層可以分別製作於第四基板90 與第三基板70上，而不需限定以圖10B的方式製作。

綜上所述，本發明在畫素陣列結構上方設置導電網格構件時，依據畫素陣列結構的排列規律規劃導電網格構件的圖案排列，使導電網格構件中多邊形圖案的排列規律與畫素陣列結構中畫素開口區的排列規律呈現一定的關係。如此一來，電子裝置的顯示效果不因畫素陣列結構上方的導電網格構件而變得不均勻。換言之，電子裝置具有理想的顯示效果。

100‧‧‧電子裝置

110‧‧‧導電網格構件

112‧‧‧多邊形圖案

114‧‧‧節點

116‧‧‧細線

118‧‧‧開口

120‧‧‧畫素陣列結構

122、122A、122B‧‧‧畫素開口區

124‧‧‧非開口區

A1‧‧‧預定面積區

C‧‧‧行方向

D1、D2‧‧‧方向

d1、d2‧‧‧距離

L1、L2‧‧‧虛擬線

N‧‧‧虛擬交點

P1、P2‧‧‧間距

R‧‧‧列方向

W‧‧‧線寬

W1、W2‧‧‧寬度

Claims (28)

1. 一種電子裝置，包括：一導電網格構件，包括依據多個預定面積區而排列的多個多邊形圖案，其中該些預定面積區在一第一方向上規律排列而具有一第一間距，在一第二方向上規律排列而具有一第二間距，且該第一方向與該第二方向相交一交角；以及一畫素陣列結構，該導電網格構件配置於該畫素陣列結構上方，該畫素陣列結構包括排列成一陣列的多個畫素開口區而任相鄰兩個畫素開口區之間有一非開口區，且該第一間距為n個畫素開口區以及(n-1)個非開口區在一列方向上的總寬度，而該第二間距為m個畫素開口區以及(m-1)個非開口區在一行方向上的總寬度，其中n與m為正整數。
2. 如申請專利範圍第1項所述的電子裝置，其中該些多邊形圖案彼此藉由多條導電細線連接而構成多個節點，該些節點有至少部分位於該些預定面積區之間的邊界上。
3. 如申請專利範圍第1項所述的電子裝置，其中該些多邊形圖案彼此藉由多條導電細線連接而構成多個節點，該些節點有至少部分位於該些預定面積區的邊界附近，且該些節點的該至少部分至該邊界的最短距離不大於該第一間距的10%或是不大於該第二間距的10%。
4. 如申請專利範圍第1項所述的電子裝置，其中該些預定面積區各自包括一內縮預定面積區以及一節點設置面積區，該節點 設置面積區包圍該內縮預定面積區，該些多邊形圖案藉由多條導電細線彼此連接而構成多個節點，且該些節點設置於該節點設置面積區中。
5. 如申請專利範圍第4項所述的電子裝置，其中該內縮預定面積區在該第一方向的寬度不小於該第一間距的80%，而該內縮預定面積區在該第二方向的寬度不小於該第二間距的80%。
6. 如申請專利範圍第1項所述的電子裝置，其中該列方向與該行方向的交角相同於該第一方向與該第二方向的交角。
7. 如申請專利範圍第6項所述的電子裝置，其中該第一方向與該第二方向分別平行於該列方向與該行方向。
8. 如申請專利範圍第6項所述的電子裝置，其中該第一方向與該第二方向分別相交於該列方向與該行方向。
9. 如申請專利範圍第1項所述的電子裝置，其中該些預定面積區的邊界相交於多個虛擬交點，該些多邊形圖案彼此連接而構成多個節點，且各該節點位於相鄰兩個虛擬交點之間。
10. 如申請專利範圍第9項所述的電子裝置，其中各該節點與該相鄰兩個虛擬交點之間相隔一第一距離與一第二距離，該第一距離與該第二距離都大於0。
11. 如申請專利範圍第10項所述的電子裝置，其中該第一距離與該第二距離相同。
12. 如申請專利範圍第1項所述的電子裝置，其中該導電網格構件包括多個疊置設置的子層，各該子層由多條導電細線構 成，該些子層的該些導電細線垂直投影至畫素陣列結構上的投影輪廓構成該些多邊形圖案。
13. 如申請專利範圍第1項所述的電子裝置，更包括一第一基板以及一第二基板，該畫素陣列結構位於該第一基板與該第二基板之間而該第一基板位於該導電網格構件與該畫素陣列結構之間。
14. 如申請專利範圍第13項所述的電子裝置，更包括一第三基板，覆蓋該導電網格構件使該導電網格構件位於該第一基板與該第三基板之間。
15. 如申請專利範圍第14項所述的電子裝置，更包括一黏著層，該黏著層配置於該導電網格構件與該第三基板之間，且該導電網格構件配置於該第一基板上。
16. 如申請專利範圍第14項所述的電子裝置，更包括一黏著層，該黏著層配置於該導電網格構件與該第一基板之間，且該導電網格構件配置於該第三基板上。
17. 如申請專利範圍第13項所述的電子裝置，更包括一第三基板與一第一黏著層，該第三基板位於該第一基板與該導電網格構件之間，且該第一黏著層將該第一基板與該第三基板貼合。
18. 如申請專利範圍第17項所述的電子裝置，更包括一第四基板，覆蓋該導電網格構件使該導電網格構件位於該第三基板與該第四基板之間。
19. 如申請專利範圍第18項所述的電子裝置，更包括一第二 黏著層，該第二黏著層配置於該導電網格構件與該第四基板之間，且該導電網格構件配置於該第三基板上。
20. 如申請專利範圍第1項所述的電子裝置，其中該導電網格構件的該些多邊形圖案構成訊號獨立的多個觸控電極。
21. 如申請專利範圍第1項所述的電子裝置，其中各該多邊形圖案由多條導電細線構成且各導電細線為直線、弧線、波浪線、折線或上述之組合。
22. 如申請專利範圍第21項所述的電子裝置，其中各該導電細線的線寬為0.1μm至0.1mm。
23. 如申請專利範圍第21項所述的電子裝置，其中各該導電細線的線寬為0.1μm至10μm。
24. 如申請專利範圍第1項所述的電子裝置，其中該些畫素開口區受該導電網格構件遮蔽的面積比的差異小於20%。
25. 如申請專利範圍第24項所述的電子裝置，其中該些畫素開口區受該導電網格構件遮蔽的面積比的差異小於10%。
26. 一種電子裝置，包括：一導電網格構件；以及一畫素陣列結構，該導電網格構件配置於該畫素陣列結構上方，其中該畫素陣列結構包括排列成一陣列的多個畫素開口區，而該些畫素開口區受該導電網格構件遮蔽的面積比的差異小於20%。
27. 如申請專利範圍第26項所述的電子裝置，其中該些畫素 開口區受該導電網格構件遮蔽的面積比的差異小於10%。
28. 一種電子裝置，包括：一導電網格構件，包括多個多邊形圖案，該些多邊形圖案彼此連接以構成多個節點，該些節點設置於一節點配置區中，且該節點配置區圍出多個內縮預定面積區，且各該內縮預定面積區在一第一方向上具有一第一寬度與一第一間距，該第一寬度不小於該第一間距的80%，而各該內縮預定面積區在一第二方向上具有一第二寬度與一第二間距，該第二寬度不小於該第二間距的80%；以及一畫素陣列結構，該導電網格構件配置於該畫素陣列結構上方，該畫素陣列結構包括排列成一陣列的多個畫素開口區而任相鄰兩個畫素開口區之間設有一非開口區，且該第一間距為n個畫素開口區以及(n-1)個非開口區在一列方向上的總寬度，而該第二間距為m個畫素開口區以及(m-1)個非開口區在一行方向上的總寬度，其中n與m為正整數。