TW201511265A - 半導體製程 - Google Patents
半導體製程 Download PDFInfo
- Publication number
- TW201511265A TW201511265A TW102131717A TW102131717A TW201511265A TW 201511265 A TW201511265 A TW 201511265A TW 102131717 A TW102131717 A TW 102131717A TW 102131717 A TW102131717 A TW 102131717A TW 201511265 A TW201511265 A TW 201511265A
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- layer
- nitride
- substrate
- semiconductor process
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一種半導體製程,包含有下述步驟。首先,提供一基底。接著,形成一氮化層於基底上,但暴露出基底的一含矽區域。接續,進行一氧化製程,以氧化含矽區域的一表面,而形成一氧化表面。續之,移除氮化層。
Description
本發明係關於一種半導體製程,且特別係關於一種移除氮化層的半導體製程。
在積體電路的製造過程中,金氧半場效電晶體(metal-oxide-semiconductor field effect transistor)是一種極重要的電子元件,而隨著半導體元件的尺寸越來越小,電晶體的製程步驟也有許多的改進,以製造出體積小而高品質的電晶體。
其中,氮化層係為習知的電晶體製程中之常用材料層,其可作為間隙壁、應力層、遮罩層或蝕刻停止層等,而在達成其階段性功能後,則需移除。例如,常見之電晶體製程在基底上形成閘極結構之後,會陸續於閘極結構相對兩側的基底中形成輕摻雜源/汲極結構(lightly doped drain,LDD)、形成磊晶層或形成源/汲極結構等,而欲形成輕摻雜源/汲極結構(lightly doped drain,LDD)、形成磊晶層或形成源/汲極結構等皆須先形成間隙壁於閘極結構兩側的基底上,以定義此些結構的位置並自動對準而形成之,形成後隨即移除間隙壁。或者,覆蓋應力層以局部加強閘極下方之閘極通道之載子遷移率,當進行退火製程俾使應力記憶於閘極通道後隨即移除應力層。
然而,在上述頻繁形成並移除氮化層的過程中,亦會損壞
氮化層以外之其他區域,特別是其他之矽質區域,而劣化所形成之半導體結構。
本發明提出一種半導體製程,其藉由在移除氮化層之前先進行氧化製程的方法,而解決上述矽質區域遭破壞之問題。
本發明提供一種半導體製程,包含有下述步驟。首先,提供一基底。接著,形成一氮化層於基底上,但暴露出基底的一含矽區域。接續,進行一氧化製程,以氧化含矽區域的一表面,而形成一氧化表面。續之,移除氮化層。
基於上述,本發明提出一種半導體製程,其藉由在移除氮化層之前,先進行一氧化製程,以氧化氮化層以外之含矽區域,而在含矽區域上形成氧化表面作為保護層,如此一來在移除氮化層時即可防止含矽區域受損。之後,可再移除氧化表面而進行後續之半導體製程。
10‧‧‧絕緣結構
20、30‧‧‧氧化表面
100‧‧‧CMOS電晶體
110、210‧‧‧基底
122、222‧‧‧緩衝層
124、224‧‧‧閘極介電層
126、226‧‧‧犧牲電極層
128、228‧‧‧蓋層
130、230‧‧‧間隙壁
140、240‧‧‧輕摻雜源/汲極區
150、150b‧‧‧氮化間隙壁材料
150a、250‧‧‧氮化間隙壁
160、260‧‧‧磊晶層
270‧‧‧主間隙壁
280‧‧‧源/汲極區
282‧‧‧金屬矽化物
A‧‧‧第一區
B‧‧‧第二區
D、D1‧‧‧含矽區域
G‧‧‧閘極
G1‧‧‧第一閘極
G2‧‧‧第二閘極
P1‧‧‧清洗製程
P2‧‧‧氧化製程
P3‧‧‧蝕刻製程
S1、S2‧‧‧表面
第1-7圖係繪示本發明第一實施例之半導體製程之剖面示意圖。
第8-10圖係繪示本發明第二實施例之半導體製程之剖面示意圖。
以下之第一實施例係以一CMOS電晶體為例,而第二實施例係以一MOS電晶體為例,且二實施例皆為平面電晶體,但本發明不以此為限。在其他實施例中,本發明亦可應用於其他多閘極
場效電晶體(multi-gate MOSFET)等非平面之電晶體,或者其他之平面電晶體,視需求而定。
第1-7圖係繪示本發明第一實施例之半導體製程之剖面示意圖。如第1圖所示,提供一基底110。基底110例如是一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣(silicon-on-insulator,SOI)基底等半導體基底。接續,形成一絕緣結構10於基底110中,其中絕緣結構10可為一淺溝渠絕緣(shallow trench isolation,STI)結構,而由例如一淺溝渠絕緣製程形成,但本發明不以此為限。如此,絕緣結構10可將基底110區分為彼此電性絕緣的一第一區A以及一第二區B。
接著,分別形成一第一閘極G1以及一第二閘極G2於第一區A以及第二區B的基底110上。在本實施例中,第一閘極G1係為一PMOS電晶體的一閘極,而第二閘極G2係一NMOS電晶體的一閘極,因而形成一CMOS電晶體100,但本發明不以此為限。在其他實施例中,第一閘極G1可為一NMOS電晶體的一閘極,而第二閘極G2可為一PMOS電晶體的一閘極。
詳細而言,形成第一閘極G1以及第二閘極G2的方法可如下步驟,但不以此為限。例如,先由下而上依序形成一緩衝層(未繪示)、一閘極介電層(未繪示)、一阻障層(未繪示)、一犧牲電極層(未繪示)以及一蓋層(未繪示)同時覆蓋第一區A以及第二區B的基底110;隨之,將蓋層(未繪示)、犧牲電極層(未繪示)、阻障層(未繪示)、閘極介電層(未繪示)以及緩衝層(未繪示)圖
案化,以形成一緩衝層122、一閘極介電層124、一阻障層(未繪示)、一犧牲電極層126以及一蓋層128於基底110上。如此,則可由緩衝層122、閘極介電層124、阻障層、犧牲電極層126以及蓋層128,於第一區A中形成第一閘極G1,以及於第二區B中形成第二閘極G2。在本實施例中,第1-7圖係分別繪示一第一閘極G1以及一第二閘極G2於第一區A以及第二區B中,但於第一區A以及第二區B中之閘極個數可為任意個,視實際需求而定。
緩衝層122可為一氧化層,其例如以熱氧化製程或化學氧化製程形成,但本發明不以此為限。緩衝層122位於閘極介電層124與基底110之間,以作為閘極介電層124與基底110緩衝之用。本實施例係為一前置高介電常數後閘極(Gate-Last for High-K First)製程,因此本實施例之閘極介電層124為一高介電常數閘極介電層,其可選自氧化鉿(hafnium oxide,HfO2)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2O3)、氧化鑭(lanthanum oxide,La2O3)、氧化鉭(tantalum oxide,Ta2O5)、氧化釔(yttrium oxide,Y2O3)、氧化鋯(zirconium oxide,ZrO2)、鈦酸鍶(strontium titanate oxide,SrTiO3)、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO4)、鋯酸鉿(hafnium zirconium oxide,HfZrO4)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTi1-xO3,PZT)與鈦酸鋇鍶(barium strontium titanate,BaxSr1-xTiO3,BST)所組成之群組,但本發明不以此為限。在另一實施例中,當應用於一後置高介電常數後閘極(Gate-Last for High-K Last)製程時,則閘極介電層124將於後續製程中先被移除,再另外填入高介電常數閘極介電層,故此實施態
樣下之閘極介電層124可僅為一般方便於後續製程中移除之犧牲材料。阻障層位於閘極介電層124上,用以於移除犧牲電極層126時當作蝕刻停止層來保護閘極介電層124,並可防止後續位於其上之金屬成分向下擴散污染閘極介電層124。阻障層例如為氮化鉭(tantalum nitride,TaN)、氮化鈦(titanium nitride,TiN)等之單層結構或複合層結構。犧牲電極層126可例如由多晶矽所形成,但本發明不以此為限。蓋層128則可為一氮化層或一氧化層等所組成之單層或雙層結構,作為一圖案化的硬遮罩,但本發明不以此為限。在本實施例中,蓋層128為一氮化層,其於後續移除氮化層的製程中一併移除。
然後,分別形成一間隙壁130於第一閘極G1及第二閘極G2側邊的基底110上。形成間隙壁130的方法可例如為先全面覆蓋一間隙壁材料(未繪示)於第一閘極G1、第二閘極G2以及基底110上,再蝕刻間隙壁材料以分別形成間隙壁130於第一閘極G1及第二閘極G2側邊的基底110上。間隙壁130例如是以氮化矽或氧化矽等材質所組成之單層或多層複合結構。在本實施例中,可進行一輕摻雜離子佈植製程,以自動對準地於各間隙壁130側邊的基底110中形成一輕摻雜源/汲極區140,但本發明不以此為限。
如第2圖所示,形成一氮化間隙壁材料150,全面覆蓋第一閘極G1、第二閘極G2以及基底110。如第3圖所示,蝕刻覆蓋第一區A的氮化間隙壁材料150,意即覆蓋第一閘極G1側邊的基底110的氮化間隙壁材料150,以形成一氮化間隙壁150a,但保留覆蓋第二區B的一氮化間隙壁材料150b,意即第二閘極G2側邊的基底110的氮化間隙壁材料150b。詳細而言,可先覆蓋一光阻(未
繪示)於第二區B上;然後,進行蝕刻製程,蝕刻第一區A的氮化間隙壁材料150,以於第一閘極G1側邊的基底110上形成氮化間隙壁150a;隨即,移除光阻。如此即可於第一區A中形成氮化間隙壁150a,但又同時保留第二區B之氮化間隙壁材料150b。氮化間隙壁材料150可為已摻雜或未摻雜的氮化物,且可進一步具有施加應力於第一閘極G1以及第二閘極G2下方之閘極通道C的功能,視實際需要而定。因此,如第2-3圖所示,即可形成一氮化層於基底110上,其中氮化層即包含氮化間隙壁150a以及氮化間隙壁材料150b;但暴露出基底的一含矽區域D,此含矽區域D即包含第一區A中之氮化間隙壁150a側邊的基底110。
續之,可在氮化間隙壁150a側邊的基底110中/上,進一步形成磊晶層、源/汲極區或金屬矽化物等。例如,如第4圖所示,形成一磊晶層160於含矽區域D中。在本實施例中,由於第一閘極G1為形成一PMOS電晶體的一閘極,故磊晶層160較佳為矽鍺磊晶層等,適於形成PMOS電晶體的磊晶層,但本發明不以此為限。
如第5圖所示,可選擇性進行一清洗製程P1,以移除位於基底110、磊晶層160、氮化間隙壁150a以及氮化間隙壁材料150b上的原生氧化物。在本實施例中,清洗製程P1為一含稀釋氫氟酸(dilute hydrofluoric acid,DHF)的清洗製程,但本發明不以此為限。在其他實施例中,清洗製程P1可例如為其他之含酸性蝕刻液之清洗製程或含鹼性蝕刻液之清洗製程等。
接續,進行一氧化製程P2,以氧化含矽區域D或者磊晶層160的一表面S1,而形成一氧化表面20。氧化製程P2可例如為
一化學氧化製程或者一熱氧化製程等。再者,氧化製程P2可例如為一含過氧化氫的氧化製程、一含臭氧的氧化製程、或一電漿氧的氧化製程。可藉由選擇氧化製程P2,俾使氧化含矽區域D的表面S1形成氧化表面20,但氮化間隙壁150a以及氮化間隙壁材料150b等非矽質區域不會被氧化。在本實施例中,係為直接氧化含矽區域D,以於其表面S1形成氧化表面20。但在其他實施例中,亦可另外形成氧化表面20於含矽區域D,而不直接氧化含矽區域D。
之後,同時移除位於第一區A之氮化間隙壁150a,以及位於第二區B之氮化間隙壁材料150b,如第6圖所示。移除氮化間隙壁150a以及氮化間隙壁材料150b的方法可例如為進行一蝕刻製程P3。
蝕刻製程P3較佳為一濕蝕刻製程。在一更佳的實施例中,濕蝕刻製程可例如為一含磷酸以及硫酸的濕蝕刻製程,其中磷酸與硫酸的體積比例可例如為300:32~150:300。然而,以含磷酸以及硫酸的濕蝕刻製程移除氮化間隙壁150a以及氮化間隙壁材料150b,則會因蝕刻過快,導致磊晶層160等含矽區域D亦被過度蝕刻而移除。因此,本發明在移除氮化間隙壁150a以及氮化間隙壁材料150b之前,先於含矽區域D上形成氧化表面20作為保護層,即可在以含磷酸以及硫酸的濕蝕刻製程有效移除氮化間隙壁150a以及氮化間隙壁材料150b的同時,避免含矽區域D遭到蝕刻而移除。再者,由於本實施例之蓋層128亦為一氮化層,故當移除氮化間隙壁150a以及氮化間隙壁材料150b時,已暴露出的第一閘極G1的蓋層128亦一併移除之,但本發明不以此為限,視實際情形而定,可藉由選擇蓋層128之材質,俾使蓋層128與氮化間隙壁150a以及氮化間隙壁材料150b對於蝕刻製程P3具有蝕刻選擇比,意即蓋層
128對於蝕刻製程P3的蝕刻率小於氮化間隙壁150a以及氮化間隙壁材料150b對於蝕刻製程P3之蝕刻率,而保留全部或部分之蓋層128。
而後,移除氧化表面20,如第7圖所示。如此,本發明即可達到在移除例如氮化間隙壁150a以及氮化間隙壁材料150b等氫化層時,完整保留例如含矽區域D或磊晶層160等矽質基底110,避免磊晶層160受損的功能,進而可提升所形成之半導體元件之品質。在本實施例中,移除氧化表面20的方法,可例如為直接還原氧化表面20。但在其他實施例中,可以蝕刻製程等,移除氧化表面20。
之後,即可再進行後續之半導體製程。例如,形成源/汲極區於含矽區域D、形成金屬矽化物於源/汲極上、形成接觸洞蝕刻停止層全面覆蓋第一區A以及第二區B、形成層間介電層全面覆蓋第一區A以及第二區B、進行一金屬閘極置換(metal gate replacement)製程將第一閘極G1以及第二閘極G2置換為金屬閘極、形成接觸插塞於源/汲極區上之層間介電層中等。在進行此些半導體製程時,如需移除氮化層,例如移除為形成源/汲極區所形成之主間隙壁,移除至少部分之接觸洞蝕刻停止層時,皆可以本發明之先形成氧化層作為保護層再移除氮化層之方法,達到完全移除氮化層又可完整保留氮化層以外之結構之功能。
以上,為應用本發明於一CMOS電晶體之實施例,以下再提出本發明應用於一MOS電晶體之實施例,以進一步說明本發明可應用之步驟。
第8-10圖係繪示本發明第二實施例之半導體製程之剖面示意圖。如第8圖所示,形成一閘極G於一基底210上。閘極G由下而上包含堆疊的一緩衝層222、一閘極介電層224、一阻障層(未繪示)、一犧牲電極層226以及一蓋層228。形成一間隙壁230於閘極G側邊的基底210上。可選擇性形成一輕摻雜源/汲極區240於間隙壁230側邊的基底210中。形成閘極G、間隙壁230以及輕摻雜源/汲極區240的方法、以及閘極G、間隙壁230以及輕摻雜源/汲極區240的材質可比照第一實施例之第一閘極G1、間隙壁130以及輕摻雜源/汲極區140,故不再贅述。
接著,形成一氮化間隙壁250於間隙壁230側邊的基底210上。然後,形成一磊晶層260於氮化間隙壁250側邊的基底210中。磊晶層260為一矽鍺磊晶層、一矽碳磊晶層或一矽磷磊晶層等,視所欲形成之MOS電晶體之電性而定。之後,可選擇性形成一主間隙壁270於氮化間隙壁250側邊的基底210上。在本實施例中,主間隙壁270亦為一氮化間隙壁,以於後續製程中與氮化間隙壁250一併移除。續之,形成一源/汲極區280於主間隙壁270側邊的基底210中。而後,可再選擇性形成一金屬矽化物282於源/汲極區280上。如此一來,未被主間隙壁270覆蓋之形成為源/汲極區280的基底210,即為本實施例之一含矽區域D1。
如第9圖所示,先選擇性進行一清洗製程P1,以移除位於基底210上的原生氧化物。在本實施例中,清洗製程P1為一含稀釋氫氟酸(dilute hydrofluoric acid,DHF)的清洗製程,但本發明不以此為限。在其他實施例中,清洗製程P1可例如為其他之含酸性蝕刻液之清洗製程或含鹼性蝕刻液之清洗製程等。繼之,進行一氧化製程P2,以氧化含矽區域D1的一表面S2,而形成一氧化表面30。
氧化製程P2可例如為一化學氧化製程或者一熱氧化製程等。再者,氧化製程P2可例如為一含過氧化氫的氧化製程、一含臭氧的氧化製程、或一電漿氧的氧化製程。可藉由選擇氧化製程P2,俾氧化含矽區域D1的表面S2而形成氧化表面30,但氮化間隙壁250以及主間隙壁270等非矽質區域不會被氧化。在本實施例中,係為直接氧化含矽區域D1,以於其表面S2形成氧化表面30。但在其他實施例中,亦可另外形成氧化表面30於含矽區域D1,而不直接氧化含矽區域D1。
續之,移除氮化間隙壁250以及主間隙壁270,如第10圖所示。移除氮化間隙壁250以及主間隙壁270的方法可例如為進行一蝕刻製程P3。蝕刻製程P3較佳為一濕蝕刻製程。在一更佳的實施例中,濕蝕刻製程可例如為一含磷酸以及硫酸的濕蝕刻製程。因為,以僅含磷酸的濕蝕刻製程移除氮化間隙壁250以及主間隙壁270,則蝕刻效果不佳,導致氮化間隙壁250以及主間隙壁270殘留。然而,以含磷酸以及硫酸的濕蝕刻製程移除氮化間隙壁250以及主間隙壁270,則會因蝕刻過快,導致含矽區域D1被過度蝕刻而移除。
因此,本發明在氮化間隙壁250以及主間隙壁270之前,先於含矽區域D1上形成氧化表面30作為保護層,即可在以含磷酸以及硫酸的濕蝕刻製程有效移除氮化間隙壁250以及主間隙壁270的同時,避免含矽區域D1遭到蝕刻而移除。另外,可藉由選擇蓋層228與氮化間隙壁250以及主間隙壁270對於蝕刻製程P3的蝕刻選擇比,而達到移除或保留全部或部分之蓋層228的目的。接著,可移除氧化表面30。移除氧化表面30的方法,可例如為直接還原氧化表面30或者以蝕刻製程等,移除氧化表面30。
承上,本發明可應用於各種欲移除氮化層之製程步驟,例如以氮化間隙壁形成輕摻雜源/汲極區、形成磊晶層以及形成源/汲極區後,欲移除間隙壁時;移除全面或覆蓋於基底上之含氮接觸洞蝕刻停止層或應力層時;圖案化材料層之後移除遮罩層或蝕刻停止層等。因而,含矽區域可例如為各種氮化層以外之矽質區域,例如一輕摻雜源/汲極區、一磊晶層、一源/汲極區以及一金屬矽化物等。
另外,本發明亦可應用於其他多閘極場效電晶體(multi-gate MOSFET)等非平面之電晶體,或者其他之平面電晶體。例如,本發明可應用於一三閘極場效電晶體(tri-gate MOSFET)製程。此時,基底則具有一鰭狀結構位於其上,一閘極則跨設於鰭狀結構以及基底上,一間隙壁跨設於閘極側邊的鰭狀結構以及基底上。一輕摻雜源/汲極區、一磊晶層、一源/汲極區則可根據需求以各種製程順序形成於間隙壁側邊的鰭狀結構中。雖然非平面之電晶體的結構與平面電晶體不相同,但其製程方法類似於平面電晶體,故本發明亦可應用第一實施例與第二實施例的方法,移除間隙壁等鰭狀結構上之氮化層,故在此不再贅述。
綜上所述,本發明提出一種半導體製程,其藉由在移除氮化層之前,先進行一氧化製程,以氧化氮化層以外之含矽區域,而在含矽區域上形成氧化表面作為保護層,如此一來在移除氮化層時即可防止含矽區域受損。之後,可再移除氧化表面而進行後續之半導體製程。
更進一步而言,氧化製程可例如為一化學氧化製程。再者,氧化製程可例如為一含過氧化氫的氧化製程、一含臭氧的氧化
製程、或一電漿氧的氧化製程。移除氮化層的方法可例如為進行一濕蝕刻製程。濕蝕刻製程可例如為一含磷酸以及硫酸的蝕刻製程。
另外,本發明可應用於一MOS電晶體或一CMOS電晶體等平面或非平面之半導體結構中。
10‧‧‧絕緣結構
20‧‧‧氧化表面
100‧‧‧CMOS電晶體
110‧‧‧基底
122‧‧‧緩衝層
124‧‧‧閘極介電層
126‧‧‧犧牲電極層
128‧‧‧蓋層
130‧‧‧間隙壁
140‧‧‧輕摻雜源/汲極區
150b‧‧‧氮化間隙壁材料
150a‧‧‧氮化間隙壁
160‧‧‧磊晶層
A‧‧‧第一區
B‧‧‧第二區
D‧‧‧含矽區域
G1‧‧‧第一閘極
G2‧‧‧第二閘極
P1‧‧‧清洗製程
P2‧‧‧氧化製程
S1‧‧‧表面
Claims (20)
- 一種半導體製程,包含有:提供一基底;形成一氮化層於該基底上,但暴露出該基底的一含矽區域;進行一氧化製程,以氧化該含矽區域的一表面,而形成一氧化表面;以及移除該氮化層。
- 如申請專利範圍第1項所述之半導體製程,其中該氧化製程包含一化學氧化製程。
- 如申請專利範圍第1項所述之半導體製程,其中該氧化製程包含一含過氧化氫的氧化製程、一含臭氧的氧化製程、或一電漿氧的氧化製程。
- 如申請專利範圍第1項所述之半導體製程,其中該氮化層包含一氮化間隙壁。
- 如申請專利範圍第4項所述之半導體製程,其中形成該氮化層的步驟,包含:形成一閘極於該基底上;以及形成該氮化間隙壁於該閘極側邊的該基底上。
- 如申請專利範圍第5項所述之半導體製程,其中該閘極的頂部包含一蓋層,而移除該氮化層的步驟更包含移除該蓋層。
- 如申請專利範圍第4項所述之半導體製程,其中形成該氮化層的步驟,包含:形成一第一閘極以及一第二閘極於該基底上;形成一氮化間隙壁材料,全面覆蓋該第一閘極、該第二閘極以及該基底;以及蝕刻覆蓋該第一閘極以及該第一閘極側邊的該基底的該氮化間隙壁材料,以形成該氮化間隙壁,但保留覆蓋該第二閘極以及該第二閘極側邊的該基底的該氮化間隙壁材料。
- 如申請專利範圍第7項所述之半導體製程,其中移除該氮化層的步驟,包含:移除該氮化間隙壁材料以及該氮化間隙壁。
- 如申請專利範圍第8項所述之半導體製程,其中該第一閘極的頂部包含一蓋層,而移除該氮化層的步驟更包含移除該蓋層。
- 如申請專利範圍第1項所述之半導體製程,其中該第一閘極包含一PMOS電晶體的一閘極以及該第二閘極包含一NMOS電晶體的一閘極。
- 如申請專利範圍第1項所述之半導體製程,其中該氮化層係以進行一濕蝕刻製程移除。
- 如申請專利範圍第11項所述之半導體製程,其中該濕蝕刻製程包含一含磷酸以及硫酸的蝕刻製程。
- 如申請專利範圍第1項所述之半導體製程,其中該含矽區域包 含一磊晶層。
- 如申請專利範圍第13項所述之半導體製程,其中該磊晶層包含一矽鍺磊晶層。
- 如申請專利範圍第1項所述之半導體製程,其中該含矽區域包含一源/汲極區。
- 如申請專利範圍第15項所述之半導體製程,其中該源/汲極區具有一金屬矽化物位於其上。
- 如申請專利範圍第1項所述之半導體製程,在進行該氧化製程之前,更包含:進行一清洗製程,移除位於該基底以及該氮化層上的原生氧化物。
- 如申請專利範圍第17項所述之半導體製程,其中該清洗製程包含一含稀釋氫氟酸(dilute hydrofluoric acid,DHF)的清洗製程。
- 如申請專利範圍第1項所述之半導體製程,在移除該氮化層之後,更包含:移除該氧化表面。
- 如申請專利範圍第19項所述之半導體製程,其中移除該氧化表面的方法包含還原該氧化表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102131717A TW201511265A (zh) | 2013-09-03 | 2013-09-03 | 半導體製程 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102131717A TW201511265A (zh) | 2013-09-03 | 2013-09-03 | 半導體製程 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201511265A true TW201511265A (zh) | 2015-03-16 |
Family
ID=53186836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102131717A TW201511265A (zh) | 2013-09-03 | 2013-09-03 | 半導體製程 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201511265A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI804505B (zh) * | 2017-08-31 | 2023-06-11 | 台灣積體電路製造股份有限公司 | 鰭式場效電晶體裝置及其形成方法 |
-
2013
- 2013-09-03 TW TW102131717A patent/TW201511265A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI804505B (zh) * | 2017-08-31 | 2023-06-11 | 台灣積體電路製造股份有限公司 | 鰭式場效電晶體裝置及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9824931B2 (en) | Semiconductor device and method for fabricating the same | |
US9685383B2 (en) | Method of forming semiconductor device | |
US20160190019A1 (en) | Method of forming integrated circuit having plural transistors with work function metal gate structures | |
CN106684041B (zh) | 半导体元件及其制作方法 | |
US8642457B2 (en) | Method of fabricating semiconductor device | |
TWI633669B (zh) | 半導體元件及其製程 | |
US20130175621A1 (en) | Finfet structure and method for making the same | |
US9230864B1 (en) | Method of forming a semiconductor device having a metal gate | |
US9613826B2 (en) | Semiconductor process for treating metal gate | |
US10505041B2 (en) | Semiconductor device having epitaxial layer with planar surface and protrusions | |
US9530851B1 (en) | Semiconductor device and manufacturing methods thereof | |
TWI728174B (zh) | 半導體元件及其製作方法 | |
US8211775B1 (en) | Method of making transistor having metal gate | |
US20170222026A1 (en) | Method of fabricating fin field effect transistor | |
US11037833B2 (en) | Fabrication method of semiconductor device with spacer trimming process | |
US9589846B1 (en) | Method of forming semiconductor device | |
US20130137256A1 (en) | Semiconductor process | |
US9018087B2 (en) | Method of fabricating semiconductor device | |
TW201349304A (zh) | 半導體製程 | |
US8883621B2 (en) | Semiconductor structure and method of fabricating MOS device | |
US9685541B2 (en) | Method for forming semiconductor structure | |
TW201624712A (zh) | 磊晶結構及其製程用以形成鰭狀場效電晶體 | |
US20150064905A1 (en) | Semiconductor process | |
CN104916590A (zh) | 一种半导体器件及其制造方法 | |
TW201511265A (zh) | 半導體製程 |