TW201508493A - 用於節能行動平台之適應性中斷合倂技術 - Google Patents

用於節能行動平台之適應性中斷合倂技術 Download PDF

Info

Publication number
TW201508493A
TW201508493A TW103119567A TW103119567A TW201508493A TW 201508493 A TW201508493 A TW 201508493A TW 103119567 A TW103119567 A TW 103119567A TW 103119567 A TW103119567 A TW 103119567A TW 201508493 A TW201508493 A TW 201508493A
Authority
TW
Taiwan
Prior art keywords
logic
interrupts
interrupt
flux
information
Prior art date
Application number
TW103119567A
Other languages
English (en)
Other versions
TWI526843B (zh
Inventor
Alexander W Min
Ren Wang
Jr-Shian Tsai
Mesut A Ergin
Tsung-Yuan C Tai
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201508493A publication Critical patent/TW201508493A/zh
Application granted granted Critical
Publication of TWI526843B publication Critical patent/TWI526843B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Abstract

本案描述與用於節能行動平台之適應性中斷合併技術相關的方法及設備。在一個實施例中，基於通訊通量來緩衝一或多個中斷。響應於一中斷合併時間週期之到期以釋放該一或多個中斷其中至少一者。亦請求並揭示其他實施例。

Description

用於節能行動平台之適應性中斷合併技術 發明領域
本揭示案一般而言係關於電子學領域。更具體而言，一實施例係關於用於節能行動平台之適應性中斷合併技術。
發明背景
一般而言，計算系統中功率消耗最高的組件中之一者為處理器。為減少功率消耗，一些實行方案可嘗試使處理器盡可能頻繁地進入休眠模式或待命模式。然而，此等嘗試可能因各種事件之發生(例如，由系統中之其他組件觸發)而失敗，該等事件可能迫使處理器退出其低功率消耗狀態。
較高之功率消耗又可能亦增加熱產生。過熱可能會損壞電腦系統之組件。另外，較高之功率利用可能增加例如行動計算裝置中之電池消耗，此又減少行動裝置在充電之前可操作的時間量。額外功率消耗可能另外需要使用可能較重的較大電池。較重的電池降低行動計算裝置之可攜性或可用性。
因此，整體系統功率消耗及效用可與處理器可在較低功率消耗狀態下維持多長時間直接相關。
依據本發明之一實施例，係特地提出一種設備，其包含：至少部分在硬體中實行之邏輯，該邏輯係用來至少部分基於通訊通量引起一或多個中斷之緩衝，其中該邏輯係用來響應於一中斷合併時間週期之到期引起該一或多個經緩衝之中斷中之至少一者的釋放。
100、600、700‧‧‧系統/計算系統
102-1~102-N、602、702、704‧‧‧處理器
104‧‧‧互連網路或匯流排
106-1~106-M‧‧‧處理器核心
108‧‧‧快取記憶體
110‧‧‧路由器
112‧‧‧匯流排或互連網路
114、612、710、712、860‧‧‧記憶體
116-1‧‧‧1階(L1)快取記憶體
160‧‧‧合併邏輯
402‧‧‧OS
404‧‧‧通量估計器邏輯
406‧‧‧Wi-Fi NIC
408‧‧‧決策裝置
410‧‧‧合併引擎
412‧‧‧傳入之中斷
414‧‧‧經合併之中斷
416‧‧‧LAPIC
418‧‧‧處理器核心
500‧‧‧方法
502~508‧‧‧操作
603‧‧‧電腦網路
608‧‧‧圖形及記憶體控制集線器
610、842‧‧‧記憶體控制器
614‧‧‧圖形介面
616‧‧‧顯示器
620‧‧‧輸入/輸出控制集線器
624‧‧‧周邊橋接器/控制器
626‧‧‧音訊裝置
628‧‧‧磁碟機
630‧‧‧網路介面裝置
706、708‧‧‧本端記憶體控制器集線器
714、722、724‧‧‧點對點介面
716、718、726、728、730、732、737‧‧‧點對點介面電路
720‧‧‧晶片組
734‧‧‧圖形電路
736‧‧‧圖形介面
740、744‧‧‧匯流排
742‧‧‧匯流排橋接器
743、870‧‧‧I/O裝置
745‧‧‧鍵盤/滑鼠
746‧‧‧通訊裝置
747‧‧‧音訊I/O裝置
748‧‧‧資料儲存裝置
749‧‧‧程式碼
802‧‧‧SOC封裝
820‧‧‧中央處理單元核心
830‧‧‧圖形處理器單元核心
840‧‧‧輸入/輸出介面
參照附圖來提供詳細描述。在該等圖中，參考編號之一或多個最左數位識別該參考編號首次出現在哪一個圖中。在不同圖中使用相同參考編號指示相似或相同之項目。
圖1、圖6、圖7及圖8例示出計算系統之實施例的方塊圖，該等系統可用來實行本文所論述之各種實施例。
圖2A至圖2D包括例示出根據一些實施例的各種中斷合併情境之比較的圖。
圖3例示出根據一些實施例的針對各種參數之可達成通量的曲線圖。
圖4例示出根據一實施例的用來提供中斷合併窗口大小及逾時週期調適之組件之方塊圖。
圖5例示出根據一實施例的方法之流程圖。
詳細說明
以下描述中闡述眾多具體細節，以便提供對各種實施例之透徹理解。然而，可在無該等具體細節的情況下實踐各種實施例。在其他情況下，未詳細描述熟知的方法、程序、組件及電路，以免混淆特定實施例。另外，可使用各種構件來進行實施例之各種態樣，該等構件諸如：積體半導體電路(「硬體」)、組織成一或多個程式(「軟體」)的電腦可讀指令，或硬體與軟體之某種組合。出於本揭示案之目的，對「邏輯」之提及應意味硬體、軟體、韌體或以上各者之某種組合。
能量效率對於諸如智慧電話、平板電腦、膝上型電腦、UMPC(超級行動個人電腦)、UltrabookTM裝置等當今的小外觀尺寸行動平台而言很重要。對於作用中的行動工作負載(例如，檔案下載、網頁瀏覽、視訊串流傳輸等等)，可藉由以下操作顯著減少平台功率消耗：合併/延緩系統中斷，以及產生相對較長之系統閒置持續時間，以使得平台中之CPU(中央處理單元)及各種子系統可進入低功率休眠狀態，歷時較長之時間週期。然而，一些量測研究已展示出，在高通量狀況下，對中斷進行合併(或緩衝)太長之時間週期可能會不利地影響通量效能。例如，過度合併可能因通訊裝置(諸如Wi-Fi(無線保真度)NIC(網路介面卡))中的緩衝器溢位而引起封包遺失。因此，中斷合併之設計中的主要挑戰在於，如何在不損害通量效能的情況下使其省電益處最大化。
為此，一些實施例動態地調適中斷合併策略，以 便在保持通量效能的同時達成改良的(例如，最大)省電。一個實施例藉由動態地調整中斷行為(例如，對中斷進行排隊/緩衝之頻率，及/或每一排隊/緩衝情況之合併持續時間的長度)來保持通量效能。
此外，中斷合併可用於平台省電。例如，可使用兩種用於中斷合併之方法：靜態方法及動態方法。在靜態策略中，合併窗口大小可固定為基於使用者/系統偏好的預定義值。在動態策略中，平台可基於喚醒事件之數目來改變合併窗口大小。動態策略可用於具有穩定通量之工作負載。然而，對於大多數真實世界工作負載(例如，網頁瀏覽及視訊串流傳輸)而言，通量可隨時間變化，且因此其可能會不利地影響通量效能，此係因為其對喚醒事件「作出反應」且對通量變化的響應度並不高。為此，一個實施例藉由動態地調整中斷行為(例如，排隊之頻率，及/或每一排隊情況之合併持續時間的長度)來保持通量效能。
本文所論述之技術可用於具有功率消耗設置的任何類型之計算系統中，諸如參照圖1及圖6至圖8所論述之系統(其可包括智慧電話、平板電腦、膝上型電腦、UMPC(超級行動個人電腦)、UltrabookTM裝置等等)。更特定而言，圖1例示出根據一實施例的計算系統100之方塊圖。系統100可包括一或多個處理器102-1至102-N(本文中一般稱為「數個處理器102」或「處理器102」)。處理器102可經由互連網路或匯流排104通訊。每一處理器可包括各種組件，為清楚起見，僅參照處理器102-1來論述該等組件中之一些。因此， 其餘處理器102-2至102-N中之每一者可包括參照處理器102-1所論述的相同組件或類似組件。
在一實施例中，處理器102-1可包括一或多個處理器核心106-1至106-M(本文中稱為「數個核心106」或更一般地稱為「核心106」)、共用快取記憶體108及/或路由器110。處理器核心106可在單個積體電路(IC)晶片上實行。此外，該晶片可包括一或多個共用及/或私用快取記憶體(諸如快取記憶體108)、匯流排或互連件(諸如匯流排或互連網路112)、記憶體控制器(諸如參照圖6至圖8所論述的控制器)或其他組件。
在一個實施例中，路由器110可用來在處理器102-1及/或系統100之各種組件之間通訊。此外，處理器102-1可包括一個以上的路由器110。另外，多個路由器110可進行通訊，以允許在處理器102-1內部或外部之各種組件之間的資料選路傳遞。
共用快取記憶體108可儲存由處理器102-1之一或多個組件(諸如核心106)利用的資料(例如，包括指令)。例如，共用快取記憶體108可在本端快取儲存於記憶體114中之資料，以供處理器102之組件更快存取。在一實施例中，快取記憶體108可包括中階快取記憶體(諸如2階(L2)、3階(L3)、4階(L4)或其他階快取記憶體)、末階快取記憶體(LLC)及/或以上各者之組合。此外，處理器102-1之各種組件可經由匯流排(例如，匯流排112)及/或記憶體控制器或集線器直接與共用快取記憶體108通訊。如圖1中所示，在一些實施 例中，核心106中之一或多者可包括1階(L1)快取記憶體116-1(本文中一般稱為「L1快取記憶體116」)。
在一個實施例中，合併邏輯160控制及/或減少一或多個組件(諸如一或多個核心106或系統100之其他組件)在一或多個閒置狀態期間的功率消耗。例如，邏輯160可動態地調適中斷合併策略，以便在保持通量效能的同時達成改良的(例如，最大)省電。在一些實施例中，可亦至少部分基於來自OS(作業系統)軟體及/或一或多個軟體應用程式(例如，可儲存於記憶體114中之軟體應用程式)之輸入來達成功率消耗控制(例如，藉由邏輯160)。此外，控制功率消耗等級之能力可用來響應於各種判定來最佳化平台功率消耗，該等判定諸如係基於工作負載、情境、用途、一或多個感測溫度值(例如，藉由一或多個溫度感測器(未圖示)偵測到的值，該等溫度感測器定位於本文中例如參照圖1至圖8所論述之系統的組件中之一或多者附近)等等。另外，本文所論述的至少一些OS操作可藉由軟體應用程式、韌體等等可互換地進行。另外，邏輯160可提供於除圖1中所示位置以外的其他位置中(例如，核心106內，直接耦合至互連件104等等)。
圖2A及圖2B例示出根據一些實施例的分別在無中斷合併及有合併之情況下的樣本中斷抵達之計時圖。可藉由將處理器喚醒之數目減至最低(此允許處理器/平台進入低功率休眠狀態並在此等狀態中停留更長時間)來顯著減少整體平台功率消耗。例如，在合併模式中，處理器可 能不那麼頻繁地被喚醒，並且服務於作為一叢發的多個中斷請求，而不是針對每一中斷頻繁地喚醒處理器。
在如此產生的中斷合併(或緩衝)窗口(本文中亦稱為中斷合併時間週期)期間，平台可進入低功率休眠狀態(例如，Cx及S0ix)而不喚醒處理器；一般而言，合併窗口愈長，平台省電愈多。例如，在典型的網際網路檔案下載情境中，合併來自通訊裝置(例如，Wi-Fi)之中斷可將平台功率消耗減少10+%。
一般而言，「S0ix」指代由事件驅動(例如，基於OS或軟體應用程式輸入)的藉由平台級功率管理達成的一或多個改良的閒置功率狀態，而不是由使用者驅動的或基於對平台已閒置太長時間之判定(基於預先規劃之時間)的傳統閒置功率狀態。在一些實施例中，本文所論述的功率消耗狀態中之至少一些可能係根據或類似於2011年12月先進組態與電力介面(ACPI)規範修訂版5中所定義之狀態。
如圖2B中所示，當系統在預定義之逾時週期內未偵測到任何中斷時，其開始緩衝系統中斷，歷時一合併時間週期之持續時間。在一實施例中，將此等兩個參數「即時」聯合最佳化，以便在保持系統(例如，通量)效能的同時使平台省電最大化。
此外，使用具有固定參數之合併策略難以使省電最大化。若參數過於積極(亦即，小逾時及大合併持續時間)，則中斷合併可能因多個原因(例如Wi-Fi NIC中之有限的排隊能力，其可引起封包遺失及封包重傳)而損害高通量狀況 下之通量效能。例如，通量可取決於合併參數在各種通量範圍中開始降級，如圖3中所示。更具體而言，圖3例示出根據一些實施例的針對各種參數可達成的通量之曲線圖，該等參數諸如逾時及合併窗口大小。圖3清楚地展示出積極合併(亦即，較小逾時及較大合併窗口)在較低通量範圍處開始影響通量效能。
另一方面，若參數過於保守(亦即，大逾時及小合併持續時間)，則其可能無法在低通量狀況下開拓合併機會。因此，基於系統動態(例如，流量負載、通量目標、功率分佈、剩餘電池壽命、使用者偏好、一或多個正在運行之應用程式的類型(例如，3D遊戲、網際網路電話等等))來動態地調整合併參數。
圖2C及圖2D例示出根據一些實施例之分別用於固定方法與適應性方法的中斷合併之通量圖。為了在無通量降級的情況下使省電最大化，一個實施例動態地調整兩個關鍵參數；即：逾時及中斷合併時間週期(該等參數又管控中斷合併行為)。此不同於如圖2C中所示之具有固定閒置窗口大小的習知中斷合併(其具有針對給定閒置窗口(例如，5ms)之作用中的中斷合併，本文中亦稱為BEC(中斷事件合併)開啟；以及BEC關閉(其中不進行中斷合併))。藉由調適合併窗口大小(諸如圖2D中所示)，中斷合併可發生在較高通量範圍中，而無需擔心會不利地影響通量效能。因此，此等方法允許中斷合併受益於更為寬廣的應用範圍(例如，高品質視訊串流傳輸)。
圖4例示出根據一實施例的用來提供中斷合併窗口大小(本文中亦稱為中斷合併時間週期)及逾時週期調適的組件之方塊圖。在一實施例中，圖4例示出邏輯160之一些組件(例如，項目404、408及410)。通量資訊可直接自OS 402(例如，自應用程式等等)獲得，或基於平台中可利用的其他資訊(諸如在韌體中觀察到的中斷行為或來自Wi-Fi NIC 406的流量統計資料等等)加以估計(例如，藉由通量估計器邏輯404)，如圖4中所示。
基於通量資訊(及/或各種其他特性，諸如流量負載、通量目標、功率分佈、剩餘電池壽命、使用者偏好、一或多個正在運行之應用程式的類型(例如，3D遊戲、網際網路電話等等))，決策裝置408判定可在保持通量等級的同時使平台省電最大化之最佳窗口大小。在一些實施例中，可自功率及效能之離線剖析獲得針對不同通量值的合併參數(例如，逾時週期及中斷合併時間週期)之最佳集合，可將其儲存於表中以用於線上查找。例如，在一實施例中，系統設計師可首先計算針對不同通量範圍的最佳合併窗口值，且接著建構查找表以用於運行期調適。因此，合併參數決策裝置408可基於所估計之通量在運行期自該表快速找到最佳參數。接著，合併引擎410開始使用如決策裝置408所判定之最佳合併窗口來緩衝傳入之中斷412。
中斷合併時間週期到期之後，將經合併之中斷414發送至預定之處理器核心418之LAPIC(本端先進可規劃中斷控制器)416，以便例如在叢發中進行中斷處理。因 此，在合併窗口期間，處理器/平台可進入深度休眠狀態(例如，C6/S0ix)，因而顯著減少平台消耗。
圖5例示出根據一個實施例的合併窗口調適方法500之流程圖。在一實施例中，圖5展示出用於合併參數最佳化之示範性方法。在一些實施例中，可利用參照圖1至圖4及圖6至圖8所論述的各種組件來進行參照圖5所論述之操作中之一或多者。例如，可使用邏輯160來動態地控制用於一或多個裝置的中斷合併且/或進行參照方法500所論述之操作中之一或多者。
參照圖1至圖5，一旦在操作502處估計了通量，則決策裝置(例如，邏輯408)將(例如，基於來自離線剖析器之查找表)在操作504處調整合併參數並且在操作506處開始監測通量效能。此外，可使用上文(例如，參看圖1至圖4)所描述之技術完成通量估計。在操作508處，若通量變化的程度超過預定義之臨界值(例如，1Mbps)，則其可指示合併參數需要重新調整。為此，在一實施例中，通量監測邏輯將連續地監測通量來偵測任何有意義的通量變化。一旦已在操作508處偵測到通量變化(例如，超過某一臨界值)，則重新調整合併參數且方法500重複此循環。
如關於通量估計所論述，可以不同方式來監測通量。例如，OS可定期提供通量資訊。Wi-Fi NIC亦可提供針對通量變化的提示(例如，NIC中的RX/TX(接收/發送)佇列佔用)。另外，可基於中斷行為，例如每秒的中斷數(此可與通量相關)的變化來監測通量。例如，合併引擎可定期關閉 合併並且監測中斷行為來偵測通量中的任何變化。
中斷合併在低通量範圍及中高通量範圍(例如，小於21Mbps)中可保持所提供的通量。然而，所達成的(量測)通量可在高通量範圍(例如，30Mbps及40Mbps)處開始降級，此係因為在使用過度中斷合併(或封包排隊)的情況下可能無法保持所提供的通量(亦即，自發送器側的封包傳輸率)。例如，在30Mbps下，具有8ms合併窗口之中斷合併之通量效能受損(與「無BEC」相比)，而具有5ms合併窗口之中斷合併仍遞送所提供之通量。因此，用於調適合併窗口之一些實施例可在不損害通量效能的情況下使平台省電最大化。另外，儘管本文中的一些論述可專注於通訊子系統(例如，Wi-Fi)，但是此等具體論述不限制實施例之適用性，且各種實施例可應用於任何類型之一或多個計算系統、組件及裝置。此外，中斷合併機制可在邏輯中實行，例如，取決於其可行性及效率而在軟體(例如，OS及/或一或多個軟體應用程式)中或硬體/韌體中實行。
圖6例示出根據一實施例之計算系統600的方塊圖。計算系統600可包括經由互連網路(或匯流排)604通訊之一或多個中央處理單元(CPU)602或處理器。處理器602可包括通用處理器、網路處理器(其處理經由電腦網路603傳達之資料)或其他類型之處理器(包括精簡指令集電腦(RISC)處理器或複雜指令集電腦(CISC))。
此外，處理器602可具有單核心設計或多核心設計。具有多核心設計之處理器602可在同一積體電路(IC)晶 粒上整合不同類型的處理器核心。此外，具有多核心設計之處理器602可實施為對稱或不對稱的多個處理器。在一實施例中，處理器602中之一或多者可與圖1之處理器102相同或類似。例如，系統600之一或多個組件可包括邏輯160(例如，如圖6中所示出)或參照圖1至圖5所論述之其他組件。此外，參照圖1至圖5所論述之操作可由系統600之一或多個組件來進行。
晶片組606亦可與互連網路604通訊。晶片組606可包括圖形及記憶體控制集線器(GMCH)608。GMCH 608可包括與記憶體612(其可與圖1之記憶體114相同或類似)通訊的記憶體控制器610。記憶體612可儲存資料，包括可由CPU 602或計算系統600中所包括的任何其他裝置來執行之指令序列。在一個實施例中，記憶體612可包括一或多個依電性儲存(或記憶)裝置，諸如隨機存取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)或其他類型之儲存裝置。亦可利用諸如硬碟之非依電性記憶體。諸如多個CPU及/或多個系統記憶體之額外裝置可經由互連網路604通訊。
GMCH 608可亦包括與顯示裝置616通訊之圖形介面614。在一個實施例中，圖形介面614可經由加速圖形埠(AGP)與顯示裝置616通訊。在一實施例中，顯示器616(諸如平面顯示器)可經由例如信號轉換器與圖形介面614通訊，該信號轉換器將儲存於儲存裝置(諸如視訊記憶體或系統記憶體)中的影像之數位表示變換成由顯示器616來解譯並 顯示之顯示信號。由顯示裝置產生之顯示信號在由顯示器616解譯並隨後在該顯示器上顯示之前可通過各種控制裝置。
集線器介面618可允許GMCH 608及輸入/輸出控制集線器(ICH)620通訊。ICH 620可提供通往一或多個I/O裝置的介面，該或該等裝置與計算系統600通訊。ICH 620可經由周邊橋接器(或控制器)624與匯流排622通訊，該周邊橋接器(或控制器)諸如周邊組件互連(PCI)橋接器、通用串列匯流排(USB)控制器或其他類型之周邊橋接器或控制器。橋接器624可在CPU 602與周邊裝置之間提供資料路徑。可利用其他類型之拓撲。此外，多個匯流排可例如經由多個橋接器或控制器與ICH 620通訊。此外，在各種實施例中，與ICH 620通訊之其他周邊裝置可包括一或多個整合式電子驅動介面(IDE)或小型電腦系統介面(SCSI)硬碟機、一或多個USB埠、鍵盤、滑鼠、一或多個並列埠、一或多個串列埠、一或多個軟碟機、數位輸出支援(例如，數位視訊介面(DVI))或其他裝置。
匯流排622可與音訊裝置626、一或多個磁碟機628以及網路介面裝置630(其與電腦網路603通訊)通訊。其他裝置可經由匯流排622通訊。此外，在一些實施例中，各種組件(諸如網路介面裝置630)可與GMCH 608通訊。另外，處理器602及GMCH 608可經組合來形成單晶片，及/或GMCH 608之一部分或整體可包括於處理器602中(而不是GMCH 608包括於例如晶片組606中)。另外，在其他實施例 中，圖形加速器616可包括於GMCH 608中。
另外，計算系統600可包括依電性及/或非依電性記憶體(或儲存器)。例如，非依電性記憶體可包括以下中之一或多者：唯讀記憶體(ROM)、可規劃ROM(PROM)、可抹除PROM(EPROM)、電氣EPROM(EEPROM)、磁碟機(例如，628)、軟碟、光碟ROM(CD-ROM)、數位多功能光碟(DVD)、快閃記憶體、磁光碟，或能夠儲存電子資料(例如，包括指令)的其他類型之非依電性機器可讀媒體。
圖7例示出根據一實施例之以點對點(PtP)組態來配置的計算系統700。特定而言，圖7展示出處理器、記憶體及輸入/輸出裝置係藉由若干點對點介面來互連的系統。參照圖1至圖6所論述之操作可由系統700之一或多個組件來進行。
如圖7中所例示，系統700可包括若干個處理器，為清楚起見，僅展示出其中兩個處理器702及處理器704。處理器702及處理器704可各自包括本端記憶體控制器集線器(MCH)706及708來允許與記憶體710及712通訊。記憶體710及/或記憶體712可儲存各種資料，諸如參照圖6之記憶體612所論述的資料。
在一實施例中，處理器702及處理器704可為參照圖6所論述之處理器602中之一者。處理器702及處理器704可分別使用PtP介面電路716及718來經由點對點(PtP)介面714交換資料。此外，處理器702及處理器704可各自使用點對點介面電路726、728、730及732來經由個別PtP介面722 及724與晶片組720交換資料。晶片組720可例如使用PtP介面電路737來經由圖形介面736進一步與圖形電路734交換資料。
至少一個實施例可提供於處理器702及處理器704內。例如，系統700之一或多個組件可包括圖1至圖6之邏輯160，包括位於處理器702及704中。然而，其他實施例可存在於圖7之系統700的其他電路、邏輯單元或裝置中。另外，其他實施例可貫穿圖7中所例示之若干個電路、邏輯單元或裝置來分佈。
晶片組720可使用PtP介面電路741來與匯流排740通訊。匯流排740可與諸如匯流排橋接器742及I/O裝置743的一或多個裝置通訊。經由匯流排744，匯流排橋接器742可與諸如鍵盤/滑鼠745、通訊裝置746(諸如數據機、網路介面裝置或可與電腦網路603通訊之其他通訊裝置)、音訊I/O裝置747及/或資料儲存裝置748之其他裝置通訊。資料儲存裝置748可儲存可藉由處理器702及/或704執行的程式碼749。
在一些實施例中，本文所論述之組件中之一或多者可體現為系統單晶片(SOC)裝置。圖8例示出根據一實施例之SOC封裝的方塊圖。如圖8中所例示，SOC 802包括一或多個中央處理單元(CPU)核心820、一或多個圖形處理器單元(GPU)核心830、輸入/輸出(I/O)介面840及記憶體控制器842。SOC封裝802之各種組件可耦合至諸如本文中參照其他圖式所論述之互連件或匯流排。此外，SOC封裝802可 包括更多或更少的組件，諸如本文中參照其他圖式所論述之組件。另外，SOC封裝820之每一組件可包括例如本文中參照其他圖式所論述之一或多個其他組件。在一個實施例中，SOC封裝802(及其組件)係提供於一或多個積體電路(IC)晶粒中，該或該等晶粒例如係封裝於單個半導體裝置中。
如圖8中所例示，SOC封裝802經由記憶體控制器842耦合至記憶體860(其可與本文中參照其他圖式所論述之記憶體類似或相同)。在一實施例中，記憶體860(或其部分)可整合於SOC封裝802上。
I/O介面840可例如經由諸如本文中參照其他圖式所論述之互連件及/或匯流排耦合至一或多個I/O裝置870。一或多個I/O裝置870可包括鍵盤、滑鼠、觸控板、顯示器、影像/視訊擷取裝置(諸如攝影機或攝錄影機/視訊記錄器)、觸控式螢幕、揚聲器或類似物中之一或多者。另外，在一實施例中，SOC封裝802可包括/整合邏輯160。或者，邏輯160可提供於SOC封裝802外部(亦即，作為離散邏輯)。
以下實例涉及其他實施例。實例1包括一設備，該設備包含：至少部分在硬體中實行之邏輯，該邏輯係用來至少部分基於通訊通量引起一或多個中斷之緩衝，其中該邏輯係用來響應於一中斷合併時間週期之到期引起該一或多個經緩衝之中斷中之至少一者的釋放。實例2包括實例1之設備，其中該邏輯係用來至少部分基於一或多個參數引起該一或多個中斷之緩衝，其中該一或多個參數將包含以下中之一或多者：一逾時週期及該中斷合併時間週期。實 例3包括實例2之設備，其中該邏輯係用來在偵測到在該一或多個中斷之前的一中斷後，在該逾時週期到期之後引起該一或多個中斷之緩衝。實例4包括實例2之設備，其中該邏輯係用來在該中斷合併時間週期之持續時間內且在該逾時週期到期之後引起該一或多個中斷之緩衝。實例5包括實例2之設備，該設備包含用來基於系統動態資訊調整該一或多個參數的邏輯。實例6包括實例5之設備，其中該系統動態資訊係包含以下中之一或多者：流量負載、通量目標、功率分佈、剩餘電池壽命、使用者偏好及正在運行之應用程式的類型。實例7包括實例1之設備，該設備包含用來基於來自作業系統之資訊提供通訊通量的邏輯。實例8包括實例1之設備，該設備包含用來基於一平台中可利用的資訊估計通訊通量的邏輯，該平台包含該設備。實例9包括實例8之設備，其中該資訊將包含以下中之一或多者：韌體中觀察到的中斷行為資訊，以及來自一網路裝置的流量統計資料。實例10包括實例1之設備，該設備包含用來基於來自一無線網路裝置之資訊估計通訊通量的邏輯。實例11包括實例1之設備，該設備進一步包含用來儲存一表的記憶體，該表含有針對多個通量值之多個中斷合併時間值。實例12包括實例1之設備，其中該邏輯係用來基於通量監測資訊調整該一或多個中斷之緩衝的頻率。實例13包括實例1之設備，其中該邏輯係用來基於通量監測資訊調整該一或多個中斷之緩衝的持續時間。實例14包括實例1之設備，其中該邏輯係用來響應於中斷合併時間週期之到期釋放該一或多個經 緩衝之中斷中之至少一者來作為一叢發。實例15包括實例1之設備，其中該邏輯係用來引起要傳遞至一處理器核心之一或多個中斷的緩衝。實例16包括實例1之設備，其中該邏輯、一或多個處理器核心及記憶體係位於單個積體電路晶粒上。
實例17包括一種方法，該方法包含：至少部分基於通訊通量引起一或多個中斷之緩衝；以及響應於一中斷合併時間週期之到期釋放一或多個經緩衝之中斷中之至少一者。實例18包括實例17之方法，其中引起該一或多個中斷之緩衝係至少部分基於一或多個參數來進行，該方法進一步包含基於系統動態資訊調整該一或多個參數。實例19包括實例17之方法，該方法進一步包含基於來自以下中之一或多者的資訊提供通訊通量：一作業系統、韌體中觀察到的中斷行為資訊以及來自網路裝置的流量統計資料。實例20包括實例17之方法，該方法進一步包含基於來自一無線網路裝置之資訊判定通訊通量。實例21包括實例17之方法，該方法進一步包含將一表儲存於記憶體中，該表含有針對多個通量值之多個中斷合併時間值。
實例22包括一電腦可讀媒體，該電腦可讀媒體包含一或多個指令，該一或多個指令在一處理器上執行時將該處理器組配來進行實例17至實例21中任一者之一或多個操作。
實例23包括一系統，該系統包含：一無線網路裝置及一電池；一包含邏輯之處理器，該邏輯至少部分在硬 體中實行，其中該邏輯係用來至少部分基於通訊通量引起一或多個中斷之緩衝，其中該邏輯係用來響應於一中斷合併時間週期之到期引起一或多個經緩衝之中斷中之至少一者的釋放。實例24包括實例23之系統，其中該邏輯係用來至少部分基於一或多個參數引起該一或多個中斷之緩衝，其中該一或多個參數將包含以下中之一或多者：一逾時週期及該中斷合併時間週期。實例25包括實例24之系統，其中該邏輯係用來在該中斷合併時間週期之持續時間內且在該逾時週期到期之後引起該一或多個中斷之緩衝。實例26包括實例23之系統，該系統包含用來基於來自一無線網路裝置之資訊判定通訊通量的邏輯。
實例27包括一用來為節能行動平台提供適應性中斷合併之設備，其中該設備包含：用於至少部分基於通訊通量引起一或多個中斷之緩衝之構件；以及用於響應於一中斷合併時間週期之到期釋放一或多個經緩衝之中斷中之至少一者的構件。實例28包括實例27之設備，其中用於引起該一或多個中斷之緩衝之構件係用來至少部分基於一或多個參數來操作，該方法進一步包含基於系統動態資訊調整該一或多個參數。實例29包括實例27之設備，該設備進一步包含用於基於來自以下中之一或多者的資訊提供通訊通量之構件：一作業系統、韌體中觀察到的中斷行為資訊以及來自網路裝置的流量統計資料。實例30包括實例27之設備，該設備進一步包含用於基於來自一無線網路裝置之資訊判定通訊通量的構件。實例27之設備進一步包含用 於將一表儲存於記憶體中之構件，其中該表含有針對多個通量值之多個中斷合併時間值。
在各種實施例中，本文中例如參照圖1至圖8所論述之操作可實行為硬體(例如，邏輯電路)、軟體、韌體或上述各者之組合，其可提供為電腦程式產品，例如包括上面儲存有指令(或軟體程序)之(例如非暫時性)機器可讀媒體或電腦可讀媒體，該等指令用來規劃一電腦來進行本文所論述之過程。該機器可讀媒體可包括一儲存裝置，諸如關於圖1至圖8所論述之裝置。
另外，此電腦可讀媒體可作為電腦程式產品加以下載，其中該程式可藉由體現於載波或其他傳播媒體中的資料信號經由通訊鏈路(例如，匯流排、數據機或網路連接)自遠端電腦(例如，伺服器)傳遞至請求電腦(例如，用戶端)。
本說明書中對「一個實施例」、「一實施例」或「一些實施例」之提及意味結合該或該等實施例所描述之特定特徵、結構或特性可包括於至少一實行方案中。本說明書中多處出現之片語「在一個實施例中」可能或可能並非全部指同一實施例。
此外，在描述及申請專利範圍中，可使用「耦合」及「連接」等詞以及其衍生詞。在一些實施例中，「連接」可用來指示兩個或兩個以上的元件彼此形成直接實體接觸或電氣接觸。「耦合」可意味兩個或兩個以上的元件形成直接實體接觸或電氣接觸。然而，「耦合」亦可意味兩個或兩 個以上元件可能並不彼此形成直接接觸，但可能仍彼此協作或互相作用。
因而，儘管已用特定針對結構特徵及/或方法作用之語言來描述實施例，但是應理解的是，所請求標的可能不限於所描述之具體特徵或作用。相反，揭示該等具體特徵及作用來作為實行所請求標的之範例形式。
100‧‧‧系統/計算系統
102-1~102-N‧‧‧處理器
104‧‧‧互連網路或匯流排
106-1~106-M‧‧‧處理器核心
108‧‧‧快取記憶體
110‧‧‧路由器
112‧‧‧匯流排或互連網路
114‧‧‧記憶體
116-1‧‧‧1階(L1)快取記憶體
160‧‧‧合併邏輯

Claims (26)

  1. 一種設備，其包含：至少部分在硬體中實行之邏輯，該邏輯係用來至少部分基於通訊通量以引起一或多個中斷之緩衝，其中該邏輯係用來響應於一中斷合併(coalescing)時間週期之到期以引起該一或多個經緩衝之中斷中之至少一者的釋放。
  2. 如請求項1之設備，其中該邏輯係用來至少部分基於一或多個參數以引起該一或多個中斷之緩衝，其中該一或多個參數將包含以下中之一或多者：一逾時週期及該中斷合併時間週期。
  3. 如請求項2之設備，其中該邏輯係用來在偵測到在該一或多個中斷之前的一中斷後，在該逾時週期到期之後引起該一或多個中斷之緩衝。
  4. 如請求項2之設備，其中該邏輯係用來在該中斷合併時間週期之持續時間內，且在該逾時週期到期之後，引起該一或多個中斷之緩衝。
  5. 如請求項2之設備，該設備包含用來基於系統動態資訊以調整該一或多個參數的邏輯。
  6. 如請求項5之設備，其中該系統動態資訊將包含以下中之一或多者：流量負載、通量目標、功率分佈(power profile)、剩餘電池壽命、使用者偏好及一正在運行之應用程式的類型。
  7. 如請求項1之設備，該設備包含用來基於來自一作業系統之資訊以提供該通訊通量的邏輯。
  8. 如請求項1之設備，該設備包含用來基於一平台中可利用的資訊以估計該通訊通量的邏輯，該平台包含該設備。
  9. 如請求項8之設備，其中該資訊將包含以下中之一或多者：韌體中觀察到的中斷行為資訊以及來自一網路裝置的流量統計資料。
  10. 如請求項1之設備，該設備包含用來基於來自一無線網路裝置之資訊以估計該通訊通量的邏輯。
  11. 如請求項1之設備，該設備進一步包含用來儲存一表的記憶體，該表含有針對多個通量值之多個中斷合併時間值。
  12. 如請求項1之設備，其中該邏輯係用來基於通量監測資訊以調整該一或多個中斷之緩衝的一頻率。
  13. 如請求項1之設備，其中該邏輯係用來基於通量監測資訊以調整該一或多個中斷之緩衝的一持續時間。
  14. 如請求項1之設備，其中該邏輯係用來響應於該中斷合併時間週期之到期，以釋放該一或多個經緩衝之中斷中之至少一者來作為一叢發。
  15. 如請求項1之設備，其中該邏輯係用來引起要傳遞(destined)至一處理器核心之該一或多個中斷的緩衝。
  16. 如請求項1之設備，其中該邏輯、一或多個處理器核心及記憶體係位於一單個積體電路晶粒上。
  17. 一種方法，其包含以下步驟：至少部分基於通訊通量引起一或多個中斷之緩衝；以及響應於一中斷合併(coalescing)時間週期之到期以釋放該一或多個經緩衝之中斷中之至少一者。
  18. 如請求項17之方法，其中引起該一或多個中斷之緩衝係至少部分基於一或多個參數來進行，該方法進一步包含基於系統動態資訊調整該一或多個參數。
  19. 如請求項17之方法，該方法進一步包含基於來自以下中之一或多者的資訊提供該通訊通量：一作業系統、韌體中觀察到的中斷行為資訊以及來自一網路裝置的流量統計資料。
  20. 如請求項17之方法，該方法進一步包含基於來自一無線網路裝置之資訊判定該通訊通量。
  21. 如請求項17之方法，該方法進一步包含將一表儲存於記憶體中，其中該表含有針對多個通量值之多個中斷合併時間值。
  22. 一種電腦可讀媒體，其包含一或多個指令，該一或多個指令在一處理器上執行時將該處理器組配來進行如請求項17至21中任一項之一或多個操作。
  23. 一種系統，其包含：一無線網路裝置及一電池；一處理器包含邏輯，該邏輯至少部分在硬體中實行，其中該邏輯係用來至少部分基於通訊通量以引起一或 多個中斷之緩衝，其中該邏輯係用來響應於一中斷合併(coalescing)時間週期之到期以引起該一或多個經緩衝之中斷中之至少一者的釋放。
  24. 如請求項23之系統，其中該邏輯係用來至少部分基於一或多個參數以引起該一或多個中斷之緩衝，其中該一或多個參數將包含以下中之一或多者：一逾時週期及該中斷合併時間週期。
  25. 如請求項24之系統，其中該邏輯係用來在該中斷合併時間週期之持續時間內且在該逾時週期到期之後引起該一或多個中斷之緩衝。
  26. 如請求項23之系統，該系統包含用來基於來自一無線網路裝置之資訊判定該通訊通量的邏輯。
TW103119567A 2013-06-28 2014-06-05 用於節能行動平台之適應性中斷合倂技術 TWI526843B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048765 WO2014209395A1 (en) 2013-06-28 2013-06-28 Adaptive interrupt coalescing for energy efficient mobile platforms

Publications (2)

Publication Number Publication Date
TW201508493A true TW201508493A (zh) 2015-03-01
TWI526843B TWI526843B (zh) 2016-03-21

Family

ID=52142516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119567A TWI526843B (zh) 2013-06-28 2014-06-05 用於節能行動平台之適應性中斷合倂技術

Country Status (5)

Country Link
US (1) US9829949B2 (zh)
EP (1) EP3014460A4 (zh)
JP (1) JP2016523399A (zh)
TW (1) TWI526843B (zh)
WO (1) WO2014209395A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106201937A (zh) * 2015-05-27 2016-12-07 三星电子株式会社 处理自适应中断的方法和装置、主机、i/o设备和系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420904B1 (en) * 2001-01-25 2002-07-16 Koninklijke Philips Electronics N.V. Domino logic with self-timed precharge
EP3014460A4 (en) 2013-06-28 2016-11-30 Intel Corp ADAPTIVE INTERRUPTION COALESCENCE FOR MOBILE PLATFORMS WITH LOW POWER CONSUMPTION
US20160170474A1 (en) * 2013-08-02 2016-06-16 Nec Corporation Power-saving control system, control device, control method, and control program for server equipped with non-volatile memory
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
US9843518B2 (en) * 2014-03-14 2017-12-12 International Business Machines Corporation Remotely controlled message queue
US9542243B2 (en) * 2014-03-14 2017-01-10 International Business Machines Corporation Coalescing stages in a multiple stage completion sequence
US20170177068A1 (en) * 2015-12-17 2017-06-22 Intel Corporation Systems, methods and devices for standby power savings
US10055006B2 (en) 2016-03-29 2018-08-21 Microsoft Technology Licensing, Llc Reducing system energy consumption through event trigger coalescing
KR102649324B1 (ko) 2016-05-19 2024-03-20 삼성전자주식회사 적응 인터럽트 제어를 수행하는 컴퓨터 시스템 및 그것의 인터럽트 제어 방법
US10747298B2 (en) * 2017-11-29 2020-08-18 Advanced Micro Devices, Inc. Dynamic interrupt rate control in computing system
WO2019224727A2 (en) * 2018-05-22 2019-11-28 Fing Limited Systems and methods for determining characteristics of devices on a network
TWI777277B (zh) * 2020-10-20 2022-09-11 鴻海精密工業股份有限公司 用於人工智慧學習之處理方法及裝置、設備及存儲介質
US11397699B2 (en) * 2020-11-18 2022-07-26 Western Digital Technologies, Inc. Interrupt coalescing protection logic
US20220206972A1 (en) * 2020-12-24 2022-06-30 Intel Corporation Interrupt and exception clustering in a processor using external event groups
US20230244621A1 (en) * 2022-01-16 2023-08-03 Microsoft Technology Licensing, Llc Reducing interrupts using buffering for data processing

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832286A (en) * 1991-12-04 1998-11-03 Sharp Kabushiki Kaisha Power control apparatus for digital electronic device
US6711644B1 (en) * 2000-07-27 2004-03-23 International Business Machines Corporation Apparatus and method for communicating the completion of asynchronous input/output
US7093141B2 (en) 2002-12-18 2006-08-15 International Business Machines Corporation Power aware adaptive polling
US7237131B2 (en) 2003-12-30 2007-06-26 Intel Corporation Transaction-based power management in a computer system
US7313708B2 (en) 2004-04-28 2007-12-25 Microsoft Corporation Interlocked plug and play with power management for operating systems
US7103693B2 (en) * 2004-09-30 2006-09-05 International Business Machines Corporation Method for applying interrupt coalescing to incoming messages based on message length
US7454632B2 (en) 2005-06-16 2008-11-18 Intel Corporation Reducing computing system power through idle synchronization
US7430673B2 (en) * 2005-06-30 2008-09-30 Intel Corporation Power management system for computing platform
US8799687B2 (en) * 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
US7640412B2 (en) * 2007-01-04 2009-12-29 Hitachi Global Storage Technologies Netherlands, B.V. Techniques for improving the reliability of file systems
US8892780B2 (en) * 2007-03-08 2014-11-18 Oracle International Corporation Management of shared storage I/O resources
US8479028B2 (en) 2007-09-17 2013-07-02 Intel Corporation Techniques for communications based power management
US8661167B2 (en) * 2007-09-17 2014-02-25 Intel Corporation DMA (direct memory access) coalescing
US8024590B2 (en) * 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US10521265B2 (en) * 2008-09-19 2019-12-31 Microsoft Technology Licensing, Llc Coalescing periodic timer expiration in guest operating systems in a virtualized environment
US8825678B2 (en) 2008-09-19 2014-09-02 Oracle International Corporation Hash join using collaborative parallel filtering in intelligent storage with offloaded bloom filters
US8612998B2 (en) 2010-09-23 2013-12-17 Intel Corporation Coordinating device and application break events for platform power saving
US8495403B2 (en) * 2008-12-31 2013-07-23 Intel Corporation Platform and processor power management
US8599729B2 (en) 2009-09-22 2013-12-03 Intel Corporation Adaptive power control in a wireless device
US8635469B2 (en) * 2009-12-22 2014-01-21 Intel Corporation Method and apparatus for I/O devices assisted platform power management
US8279790B2 (en) 2010-03-11 2012-10-02 Intel Corporation Packet buffering based at least in part upon packet receipt time interval weighted moving average
US20120166731A1 (en) * 2010-12-22 2012-06-28 Christian Maciocco Computing platform power management with adaptive cache flush
JP5340335B2 (ja) 2011-03-24 2013-11-13 株式会社東芝 情報処理装置
US9372526B2 (en) * 2012-12-21 2016-06-21 Intel Corporation Managing a power state of a processor
EP3014460A4 (en) 2013-06-28 2016-11-30 Intel Corp ADAPTIVE INTERRUPTION COALESCENCE FOR MOBILE PLATFORMS WITH LOW POWER CONSUMPTION

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106201937A (zh) * 2015-05-27 2016-12-07 三星电子株式会社 处理自适应中断的方法和装置、主机、i/o设备和系统

Also Published As

Publication number Publication date
EP3014460A1 (en) 2016-05-04
JP2016523399A (ja) 2016-08-08
US20150212564A1 (en) 2015-07-30
EP3014460A4 (en) 2016-11-30
TWI526843B (zh) 2016-03-21
US9829949B2 (en) 2017-11-28
WO2014209395A1 (en) 2014-12-31

Similar Documents

Publication Publication Date Title
TWI526843B (zh) 用於節能行動平台之適應性中斷合倂技術
EP2939079B1 (en) Communication link and network connectivity management in low power mode
JP5047360B2 (ja) 電力管理用バッファリング技術
US9176572B2 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
US10409353B2 (en) Dynamic clock voltage scaling (DCVS) based on application performance in a system-on-a-chip (SOC), and related methods and processor-based systems
WO2016101099A1 (en) Techniques for power management associated with processing received packets at a network device
TW201444392A (zh) 訊務無通信計時器之動態調適
WO2014123587A1 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
WO2014032254A1 (zh) 一种控制中央处理器的方法和装置
KR20150145241A (ko) 일반 호스트 기반 제어기 레이턴시 방법 및 장치
US9612652B2 (en) Controlling power consumption by power management link
EP2972660A1 (en) Controlling power supply unit power consumption during idle state
US20130332764A1 (en) Intelligent inter-processor communication with power optimization
CN107132903B (zh) 一种节能管理实现方法、装置及网络设备
US11256321B2 (en) Network-driven, packet context-aware power management for client-server architecture
JP2017502325A (ja) 動的バックライト制御能力を利用した適応性部分画面更新
WO2014070338A1 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
US8539132B2 (en) Method and system for dynamically managing a bus of a portable computing device
US9639137B2 (en) Control method and electronic device