TW201503309A - 在功率四邊扁平無引線（ｐｑｆｎ）之引線框上的控制及驅動器電路 - Google Patents

在功率四邊扁平無引線（ｐｑｆｎ）之引線框上的控制及驅動器電路 Download PDF

Info

Publication number
TW201503309A
TW201503309A TW103106060A TW103106060A TW201503309A TW 201503309 A TW201503309 A TW 201503309A TW 103106060 A TW103106060 A TW 103106060A TW 103106060 A TW103106060 A TW 103106060A TW 201503309 A TW201503309 A TW 201503309A
Authority
TW
Taiwan
Prior art keywords
phase
pqfn
lead frame
phase output
terminal
Prior art date
Application number
TW103106060A
Other languages
English (en)
Other versions
TWI538138B (zh
Inventor
Dean Fernando
Roel Barbosa
Toshio Takahashi
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/150,469 external-priority patent/US9449957B2/en
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of TW201503309A publication Critical patent/TW201503309A/zh
Application granted granted Critical
Publication of TWI538138B publication Critical patent/TWI538138B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

根據範例實施例，功率四邊扁平無引線(PQFN)之引線框包括位於該PQFN引線框上並分別連接至該PQFN引線框的U-相位輸出帶及W-相位輸出焊墊的U-相位及W-相位電力開關。該PQFN引線框更包括共同積體電路(IC)，該共同積體電路包括驅動器電路及控制電路，其中該共同IC連接至該U-相位輸出帶並連接至該PQFN引線框的該W-相位輸出焊墊。該PQFN也可包括位於該PQFN引線框上的V-相位電力開關，其中該V-相位電力開關連接至該PQFN引線框的V-相位輸出帶。

Description

在功率四邊扁平無引線(PQFN)之引線框上的控制及驅動器電路
本發明係關於一種在功率四邊扁平無引線之引線框上的控制及驅動器電路。
本申請案要求於2013年3月12日提出申請之臨時申請案編號第61/777753號，且發明名稱為「具有控制及驅動器電路的功率四邊扁平無引線(PQFN)之封裝」的利益及優先權。本申請案也係於2012年10月26日提出申請之申請案編號第13/662244號，發明名稱為「緊密焊線接合的功率四邊扁平無引線(PQFN)封裝」的部分連續申請案，其依次要求於2011年2月24日提出申請之申請案編號第13/034519號，發明名稱為「使用用於電互連之引線框的多晶片模組(MCM)功率四邊扁平無引線(PQFN)半導體封裝」的優先權，其依次要求於2010年12月13日提出申請之臨時申請案編號第61/459527號， 發明名稱為「基於高功率密度全橋接功率裝置的低成本引線框」的優先權。本申請案要求所有於上文確認之申請案的利益及優先權。再者，所有於上文確認之申請案的揭示及內容以提及之方式完全併入本申請案中。
I.定義
如本文所使用的，片語「III-V族」係指包括至少一III族元素及至少一V族元素的化合物半導體。例如，III-V族半導體可能採用III族-氮化物半導體的形式。「III族-氮化物」或「III-N」係指包括氮及至少一III族元素，諸如，鋁(Al)、鎵(Ga)、銦(In)、及硼(B)，並包括但未受限於任何其合金，諸如，氮化鋁鎵(AlxGa(1-x)N)、氮化銦鎵(InyGa(1-y)N)、氮化鋁銦鎵(AlxInyGa(1-x-y)N)、砷磷氮化鎵(GaAsaPbN(1-a-b))、砷磷氮化鋁銦鎵(AlxInyGa(1-x-y)AsaPbN(1-a-b))的化合物半導體。III-氮化物通常也指包括但未受限於Ga-極性、N-極性、半極性、或非極性晶體定向的任何極性。III族-氮化物材料也可能包括纖鋅礦(Wurtzitic)、閃鋅礦、或混合多型的任一者，並可能包括單晶體、單晶、多晶、或非晶結構。如本文所使用的，氮化鎵或GaN係指III族-氮化物化合物半導體，其中該III族元素(等)包括部分或大量的鎵，但也可能包括除了鎵以外的其他III族元素。III-V族或GaN電晶體也可能指藉由將該III-V族或該GaN電晶體與 低電壓IV族電晶體級聯而形成的複合高電壓強化模式電晶體。
此外，如本文所使用的，片語「IV族」係指包括至少一IV族元素，諸如，矽(Si)、鍺(Ge)、及碳(C)，並也可能包括化合物半導體，諸如，鍺化矽(SiGe)及碳化矽(SiC)的半導體。IV族也指包括多於一層IV族元素，或摻雜IV族元素以產生應變IV族材料的半導體材料，並也可能包括以IV族為底質的複合基板，諸如，絕緣層覆矽(SOI)、氧離子植入隔離(SIMOX)處理基板、及矽藍寶石(SOS)。
II.先前技術
結合數個半導體裝置的封裝可藉由將相關及相依的電路組件保持在鄰近範圍中而簡化電路設計、降低成本、並提供更大效率及經改善效能。此外，相較於使用組件的分離封裝，此等封裝可促進應用整合及更大的電及熱效能。
四邊扁平無引線(QFN)封裝係用於電組件，諸如，功率半導體裝置的無引線封裝。QFN封裝可使用用於連接至收容於其中的電組件的引線框及焊線。QFN封裝常具有有限複雜度，且電佈線可係有挑戰性的，對更複雜的組態特別有挑戰性。因此，QFN封裝常具有簡單組態並收容少量的電組件。
在功率四邊扁平無引線(PQFN)之引線框上的控制及驅動器電路，實質上如該等圖式之至少一者所示及/或結合該等圖式之至少一者所述，並更完整地陳述在申請專利範圍中。
100、200‧‧‧功率四邊扁平無引線(PQFN)之封裝
102、202‧‧‧共同IC
104a、104b、204a、204b‧‧‧U-相位電力開關
106a、106b、206a、206b‧‧‧V-相位電力開關
108a、108b、208a、208b‧‧‧W-相位電力開關
110‧‧‧多相位電力反向器
111a‧‧‧U-相位輸出
111b‧‧‧V-相位輸出
111c‧‧‧W-相位輸出
112‧‧‧控制電路
114‧‧‧驅動器電路
116‧‧‧電壓調節器
120‧‧‧演算法及控制電路
122‧‧‧脈衝寬度調變(PWM)電路
124‧‧‧動態過電流限制器
126‧‧‧類比介面
128‧‧‧類比-至-數位轉換器(ADC)
130‧‧‧暫存器
132‧‧‧數位介面
134‧‧‧晶體驅動電路
136‧‧‧時脈合成電路
138‧‧‧數位控制振盪器(DCO)
140‧‧‧時脈預定標器
142‧‧‧前級驅動器
144a、144b‧‧‧U-相位驅動器
146a、146b‧‧‧V-相位驅動器
148a、148b‧‧‧W-相位驅動器
150‧‧‧開機重設電路
152a、252a‧‧‧VBUS終端
152b、252b‧‧‧VSP終端
152c、252c‧‧‧AADV終端
152d、252d‧‧‧PG終端
152e、252e‧‧‧DIR終端
152f、252f‧‧‧PGSEL終端
152g、252g‧‧‧PAR1終端
152h、252h‧‧‧PAR2終端
152i、252i‧‧‧RX終端
152j、252j‧‧‧TX終端
152k、252k‧‧‧XTAL終端
152l、252l‧‧‧CLKIN終端
152m、252m‧‧‧VSS終端
152n、252n‧‧‧VCOM終端
152o、252o‧‧‧SW1終端
152p、252p‧‧‧SW2終端
152q、252q‧‧‧SW3終端
152r、252r‧‧‧VB1終端
152s、252s‧‧‧VB2終端
152t、252t‧‧‧VB3終端
152u、252u‧‧‧VCC終端
154‧‧‧欠壓及備用電路
156‧‧‧過電流感測電路
158‧‧‧多相位電力變換器電路
160‧‧‧主機
162‧‧‧負載
164‧‧‧反相器前端
182a‧‧‧U-相位接腳
182b‧‧‧V-相位接腳
182c‧‧‧W-相位接腳
265‧‧‧模壓化合物
270‧‧‧PQFN引線框
272‧‧‧共同IC晶粒焊墊
274a‧‧‧W-相位輸出焊墊
274b‧‧‧V-相位輸出焊墊
274c‧‧‧U-相位輸出焊墊
276‧‧‧共同汲極/集極焊墊
278a‧‧‧U-相位輸出帶
278b‧‧‧V-相位輸出帶
278c‧‧‧W-相位輸出帶
280a、280b、280c‧‧‧引線框島
283a、283b、283c‧‧‧邊緣
286a‧‧‧頂側
286b‧‧‧底側
288a、288b、2880、288d、288e、288f、288g、288h、290a、290b、290c、290d、290e、290f‧‧‧焊線
292a、292b、292c、292d、292e、292f‧‧‧汲極
294‧‧‧接地
294a、294b、294c、294d、294e、294f‧‧‧源極
C1‧‧‧電容器
CB1、CB2、CB3‧‧‧自舉電容器
CLKSYS‧‧‧系統時脈
CTRL‧‧‧控制訊號
DT‧‧‧熱阻器
GVSS、VSS‧‧‧邏輯接地
GCOM、VCOM‧‧‧功率級接地
H1、H2、H3‧‧‧高側閘極訊號
IL‧‧‧負載電流
L1、L2、L3‧‧‧低側閘極訊號
R1‧‧‧電阻器
RS‧‧‧分流
V1‧‧‧驅動器電壓
V2‧‧‧數位電路電壓
V3‧‧‧類比電路電壓
VB1、VB2、VB3‧‧‧自舉供應電壓
VBUS‧‧‧匯流排電壓
VCC‧‧‧供應電壓
圖1A描繪功率四邊扁平無引線(PQFN)封裝之範例電路的概要圖。
圖1B描繪PQFN封裝之範例共同IC的概要圖。
圖1C描繪在範例多相位電力變換器電路中的PQFN封裝的概要圖。
圖2A描繪範例PQFN封裝之PQFN引線框的頂平面圖。
圖2B描繪具有焊線之範例PQFN封裝的頂平面圖。
圖2C描繪範例PQFN封裝的底平面圖。
以下描述包含屬於本揭示發明中之實作的具體資訊。本申請案中的圖式及彼等的隨附詳細描述僅有關於範例實作。除非另外註明，該等圖式之間的相似或對應元件可能以相似或對應參考數字指示。再者，本申請案中的圖式及說明通常未按比例，且未企圖對應於實際相關尺寸。
圖1A描繪功率四邊扁平無引線(PQFN)封裝100之範例電路的概要圖。圖1B描繪PQFN封裝100之共同IC 102的概要圖。
參考圖1A，PQFN封裝100包括共同積體電路(IC)102及多相位電力變換器110。多相位電力變換器110包括U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b。
如圖1B所示，共同IC 102包括控制電路112、驅動器電路114、及電壓調節器116。控制電路112包括演算法及控制電路120、脈衝寬度調變(PWM)電路122、動態過電流限制器124、類比介面126、類比-至-數位轉換器(ADC)128、暫存器130、數位介面132、晶體驅動電路134、時脈合成電路136、數位控制振盪器(DCO)138、及時脈預定標器140。驅動器電路114包括預驅動器142、U-相位驅動器144a及144b、V-相位驅動器146a及146b、及W-相位驅動器148a及148b、開機重設電路150、過電流感測電路156、及欠壓及備用電路154。
圖1A也將PQFN封裝100顯示為具有共同稱為I/O終端152的VBUS終端152a、VSP終端152b、AADV終端152c、PG終端152d、DIR終端152e、PGSEL終端152f、PAR1終端152g、PAR2終端152h、RX終端152i、TX終端152j、XTAL終端152k、CLKIN終端152l、VSS終端152m、VCOM終端152n、SW1終端152o、SW2終端152p、SW3終端152q、VB1終端152r、VB2終端152s、VB3終端152t、及VCC終端152u。
圖1C描繪在多相位電力變換器電路158中的PQFN 封裝100的概要圖。更明確地說，圖1C顯示可將PQFN封裝100的I/O終端152連接在多相位電力變換器電路158中的範例方式。圖1C顯示耦接至PQFN封裝100的主機160、負載162、反相器前端164、分流RS、電阻器R1、電容器C1、及自舉電容器CB1、CB2、及CB3。
在PQFN封裝100中，將圖1B的驅動器電路114組態成回應於來自控制電路112的控制訊號(例如，控制訊號CTRL)驅動多相位電力變換器110。將控制電路112組態成產生該控制訊號(例如，控制訊號CTRL)並將該控制訊號提供至驅動器電路114。藉由將驅動器電路114及控制電路112包括在PQFN封裝100中，除其他優點外，PQFN封裝100可簡化電路設計、降低成本、並提供更大效率及經改善效能。如圖1B所示，將控制電路112及驅動器電路114包括在共同IC 102上可能強化此等優點。
因此，將共同IC 102組態成產生控制訊號CTRL並回應於控制訊號CTRL驅動多相位電力變換器110。在多相位電力變換器110中，U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b係垂直導通電力裝置，例如，IV族半導體功率金屬氧化物半導體場效電晶體(功率MOSFET)，諸如，快速逆向磊晶二極體場效電晶體(FREDFET)，或IV族半導體絕緣閘極雙極電晶體(IGBT)。在其他實作中，可將III-V族半導體FET、HEMT(高電子遷移率電晶 體)、及特別係GaN FET及/或HEMT使用為U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b中的電力裝置。如上文所界定的，氮化鎵或GaN係指III族-氮化物化合物半導體，其中該III族元素(等)包括部分或大量的鎵，但也可能包括除了鎵以外的其他III族元素。如先前陳述的，III-V族或GaN電晶體也可能指藉由將該III-V族或該GaN電晶體與低電壓IV族電晶體級聯而形成的複合高電壓強化模式電晶體。PQFN封裝100提供全橋接功率裝置，然而，其他實作可依特定應用的需要提供其他封裝組態。在多相位電力變換器110係三相位電力變換器的同時，在部分實作中，多相位電力變換器110也可能係二相位電力變換器。
如上文所述，將驅動器電路114組態成回應於來自控制電路112的控制訊號CTRL驅動多相位電力變換器110。控制電路112係三相位控制電路，且因此，控制訊號CTRL包括用於係高側電力開關之U-相位電力開關104a、V-相位電力開關106a、及W-相位電力開關108a的控制訊號。可包括高電壓位準移位器的前級驅動器142接收控制訊號CTRL。高電壓位準移位器可具有可承受，例如，約600伏特的終端。
控制訊號CTRL的位準移位版本由U-相位驅動器144a、V-相位驅動器146a、及W-相位驅動器148a所接收。U-相位驅動器144a、V-相位驅動器146a、及W-相位 驅動器148a更分別從U-相位輸出111a、V-相位輸出111b、及W-相位輸出111c(顯示在圖1A中)接收SW1、SW2、及SW3。U-相位驅動器144a、V-相位驅動器146a、及W-相位驅動器148a從控制訊號CTRL產生高側閘極訊號H1、H2、及H3，並將高側閘極訊號H1、H2、及H3供應至U-相位電力開關104a、V-相位電力開關106a、及W-相位電力開關108a，如圖1A所示。因此，U-相位驅動器144a、V-相位驅動器146a、及W-相位驅動器148a係高側驅動器，並耦接至多相位電力變換器110的高側電力開關。
相似地，控制訊號CTRL包括用於係低側電力開關之U-相位電力開關104b、V-相位電力開關106b、及W-相位電力開關108b的控制訊號。可包括低電壓位準移位器的前級驅動器142接收控制訊號CTRL。低電壓位準移位器可補償邏輯接地GVSS及功率級接地GCOM之間的差。然而，該低電壓位準移位器可能未使用在部分實作中。例如，該低電壓位準移位器可能未使用在邏輯接地GVSS及功率級接地GCOM係共同接地的一部分的情形中。
在本實作中，控制訊號CTRL的位準移位版本由U-相位驅動器144b、V-相位驅動器146b、及W-相位驅動器148b所接收。U-相位驅動器144b、V-相位驅動器146b、及W-相位驅動器148b從控制訊號CTRL產生低側閘極訊號L1、L2、及L3，並將低側閘極訊號L1、L2、及L3供應至U-相位電力開關104b、V-相位電力開關106b、及 W-相位電力開關108b，如圖1A所示。因此，U-相位驅動器144b、V-相位驅動器146b、及W-相位驅動器148b係低側驅動器，並耦接至多相位電力變換器110的低側電力開關。
在本實作中，U-相位驅動器144a及144b、V-相位驅動器146a及146b、及W-相位驅動器148a及148b係與U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b之個別一者匹配的阻抗。U-相位驅動器144a及144b、V-相位驅動器146a及146b、及W-相位驅動器148a及148b因此可不使用閘極電阻器驅動U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b，其容許PQFN封裝100更小且較不複雜。
共同IC 102，且更明確地說，驅動器電路114可因此使用U-相位驅動器144a及144b、V-相位驅動器146a及146b、及W-相位驅動器148a及148b驅動U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b的交換，以，例如，對負載162(例如，其係馬達)供電。
如圖1C所示，將負載162耦接至PQFN封裝100，並組態成分別從SW1終端252o、SW2終端252p、及SW3終端252q接收U-相位輸出111a、V-相位輸出111b、及W-相位輸出111c。如此一來，負載162產生負載電流IL，其顯示在圖1A中。
參考圖1C，將反相器前端164組態成將匯流排電壓VBUS提供至PQFN封裝100的VBUS終端152a，並將供應電壓VCC提供至PQFN封裝100的VCC終端152u。在本實作中，反相器前端164係AC/DC前端，並可包括耦接至AC至DC整流器的輸入濾波器(例如，EMI濾波器)。該AC電壓可係，例如，230伏特的插座電壓。該DC電壓可係，例如，用於匯流排電壓VBUS及供應電壓VCC之約300伏特至約400伏特的電壓。
如可在圖1A中看見的，PQFN封裝100的VBUS終端152a接收匯流排電壓VBUS，其耦接至U-相位電力開關104a、V-相位電力開關106a、及W-相位電力開關108a的個別汲極(在部分實作中，及/或集極)。因此將匯流排電壓VBUS組態成對多相位電力變換器110供電。
在圖1A中，也將PQFN封裝100之耦接至共同IC 102的VCC終端152u組態成接收供應電壓VCC。將供應電壓VCC組態成對共同IC 102供電。如圖1B所示，PQFN封裝100可能包括組態成接收供應電壓VCC的電壓調節器116。電壓調節器116用於PQFN封裝100的控制電路112及驅動器電路114。因此，在部分實作中，VCC終端152u可係用於控制電路112及驅動器電路114的共同供應電壓終端。如圖所示，共同IC 102包括組態成對共同IC 102之控制電路112及驅動器電路114供電的電壓調節器116。將電壓調節器116組態成從供應電壓VCC產生驅動器電壓V1、數位電路電壓V2、及類比電路電壓 V3。
在本實作中，將驅動器電壓V1組態成對驅動器電路114的驅動器，諸如，U-相位驅動器144a及144b、V-相位驅動器146a及146b、及W-相位驅動器148a及148b，供電。驅動器電壓V1可，例如，約係15伏特。將U-相位、V-相位、及W-相位驅動器144b、146b、及148b耦接至驅動器電壓V1，然而將U-相位、V-相位、及W-相位驅動器144a、146a、及148a耦接至個別自舉供應電壓VB1、VB2、及VB3。
將PQFN封裝100之耦接至共同IC 102的VB1終端152r、VB2終端152s、及VB3終端152t(顯示於圖1C中)組態成接收個別的自舉供應電壓VB1、VB2、及VB3。自舉供應電壓VB1、VB2、及VB3係使用自舉電容器CB1、CB2、及CB3、U-相位、V-相位、及W-相位驅動器144a、146a、及148a中的自舉二極體、及驅動器電壓V1產生。如圖1C所示，將自舉電容器CB1、CB2、及CB3分別耦接至SW1終端152o、SW2終端152p、及SW3終端152q及VB1終端152r、VB2終端152s、及VB3終端152t。將電壓調節器116，且更明確地說，驅動器電壓V1組態成經由U-相位驅動器144a、V-相位驅動器146a、及W-相位驅動器148a中的自舉二極體充電自舉供應電壓VB1、VB2、及VB3。
在本實作中，也將數位電路電壓V2組態成對共同IC 102的數位電路供電，其包括，例如，演算法及控制電路 120、PWM電路122、動態過電流限制器124、ADC 128、暫存器130、數位介面132、及時脈預定標器140。數位電路電壓V2可，例如，約係3.3伏特。藉由包括組態成產生控制訊號CTRL的數位電路，控制電路112提供穩健的控制功能。
將類比電路電壓V3組態成對共同IC 102的類比電路供電，其包括，例如，前級驅動器142、開機重設電路150、過電流感測電路156、欠壓及備用電路154、類比介面126、晶體驅動電路134、時脈合成電路136、DCO 138、及時脈預定標器140。類比電路電壓V3可，例如，約係3.3伏特。
因此，共同IC 102包括組態成對共同IC 102之控制電路112及驅動器電路114供電的電壓調節器116。典型的多相位電力變換器將電壓調節器包括為離散組件。然而，藉由將電壓調節器116包括在PQFN封裝100中，在共同IC 102的內部或外部中，除了其他優點外，PQFN封裝100可提供經簡化電路設計、經降低成本、更大的效率及經改善效能。
在圖1C中，將PQFN封裝100的VSS終端152m耦接至邏輯接地GVSS以接收邏輯接地VSS，並將PQFN封裝100的VCOM終端152n耦接至功率級接地GCOM以接收功率級接地VCOM。圖1A及1B更顯示將共同IC 102組態成接收邏輯接地VSS，並將共同IC 102及多相位電力變換器110組態成接收功率級接地VCOM。
邏輯接地VSS係共同IC 102之支援邏輯電路的接地。該支援邏輯電路包括前級驅動器142、欠壓及備用電路154、開機重設電路150、過電流感測電路156、及控制電路112。
功率級接地VCOM係U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a的(亦即，多相位電力變換器110的)接地。圖1A顯示耦接至PQFN封裝100內的U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b之源極(在部分實作中，及/或射極)的功率級接地VCOM。功率級接地VCOM也可用於共同IC 102。例如，功率級接地VCOM在本實作中也耦接至驅動器電路114的U-相位、V-相位、及W-相位驅動器144b、146b、及148b。
如圖1C所示，使用分流RS將與功率級接地VCOM分離的邏輯接地VSS提供在多相位電力變換器電路158中。將分流RS跨接在PQFN封裝100的VSS終端152m及VCOM終端152n。因此，圖1A所示之來自，例如，負載162的負載電流IL係來自多相位電力變換器110之U-相位接腳182a、V-相位接腳182b、及W-相位接腳182c的結合相位電流。U-相位接腳182a、V-相位接腳182b、及W-相位接腳182c分別對應於U-相位電力開關104b、V-相位電力開關106b、及W-相位電力開關108b的源極/射極。因此，在部分實作中，將控制電路112組 態成接收來自U-相位電力開關104b、V-相位電力開關106b、及W-相位電力開關108b(亦即，低側電力開關)各者之源極/射極的結合相位電路。在多相位電力變換器電路158的閉迴路實作中，諸如，在本實作中，控制電路112使用負載電流IL產生控制訊號CTRL。在開迴路實作中，控制電路112可能不使用負載電流IL產生控制訊號CTRL。
因此，在本實作中，PQFN封裝100具有與功率級接地VCOM分離的邏輯接地VSS。在U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b的交換期間，電壓可擴展橫跨分流RS。藉由具有與功率級接地VCOM分離的邏輯接地VSS，用於支援邏輯電路的供應電壓VCC可對照該邏輯接地而非橫跨分流RS的該電壓產生。因此，藉由使用分離接地，PQFN封裝100免於鎖定及雜訊故障，彼等可另外由來自U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b的過量交換電壓所導致。
在其他實作中，邏輯接地VSS不與功率級接地VCOM分離，且PQFN封裝100替代地具有單一接地。例如，可將VSS終端152m及VCOM終端152n結合為單一終端或可彼此短路。在一此種實作，PQFN封裝100係開源極/射極PQFN封裝，與負載電流IL不同，其中來自多相位電力變換器110的U-相位接腳182a、V-相位接腳 182b、及W-相位接腳182c之至少二者的負載電流係分離提供的。因此，例如，共同IC 102使用此等個別負載電流產生控制訊號CTRL。
如上文所述，控制電路112可使用負載電流IL產生控制訊號CTRL。例如，將控制電路112組態成從過電流感測電路156接收負載電流IL。將動態過電流限制器124組態成從過電流感測電路156接收負載電流IL，並組態成將負載電流IL提供至演算法及控制電路120。
在控制電路112中，將演算法及控制電路120組態成控制多相位電力變換器110的交換。在本實作中，演算法及控制電路120使用基於負載電流IL的場導向控制(FOC)。將控制電路112的演算法及控制電路120組態成從係結合相位電流的負載電流IL重構多相位電力變換器110的至少二相位電流。重構的該至少二相位電流可對應於U-相位接腳182a、V-相位接腳182b、及W-相位接腳182c之任一者中的相位電流。該FOC可基於該相位電流的直軸(d軸)及橫軸(q軸)座標。
將演算法及控制電路120耦接至PWM電路122，並使用PWM電流122產生係脈衝寬度調變控制訊號的控制訊號CTRL。在本實作中，PWM電路122係組態成(藉由使用空間向量調變)將控制訊號CTRL產生為空間向量調變控制訊號的空間向量調變電路。將PWM電路122組態成從來自演算法及控制電路120的伏秒命令產生控制訊號CTRL。PWM電路122可實施二及/或三相位PWM。PWM 電路122可能以比三相位PWM低約20%的損耗實施二相位PWM。
因此，將共同IC 102組態成產生控制訊號CTRL並回應於控制訊號CTRL驅動多相位電力變換器110。更明確地說，將控制電路112組態成產生控制訊號CTRL，並將驅動器電路114組態成回應於控制訊號CTRL驅動多相位電力變換器110。
控制電路112及驅動器電路114可包括額外電路以將強化功能提供給PQFN封裝100。如圖1B所示，驅動器電路114包括欠壓及備用電路154。將欠壓及備用電路154耦接至電壓調節器116，且當供應電壓VCC落在臨限電壓之下時，可偵測欠壓情形。將欠壓及備用電路154組態成通知動態過電流限制器124該欠壓情形，且作為回應，將動態過電流限制器124組態成通知演算法及控制電路120，以除能多相位電力變換器110的交換。
將共同IC 102中的數位電路的時序組態成藉由使用系統時脈CLKSYS及時脈預定標器140而受控制。系統時脈CLKSYS可具有約，例如，10MHz的頻率。在本實作中，系統時脈CLKSYS係使用晶體驅動電路134、時脈合成電路136、及DCO 138產生。如圖1C所示，將電阻器R1跨接於XTAL終端152k及CLKIN終端152l，並將電容器C1耦接至CLKIN終端152l及邏輯接地GVSS，以設定系統時脈CLKSYS的時序。將晶體驅動電路134組態成從XTAL終端152k及CLKIN終端152l接收XTAL訊號 及CLKIN訊號。
將PQFN封裝100組態成回應於開機重設電路150將多相位電力變換器110的交換除能。將開機重設電路150組態成在開機期間強制重設控制電路112中的數位電路，直到共同IC 102中的各種電路已針對穩定操作備妥。例如，開機重設電路150可提供重設訊號至動態過電流限制器124，且動態過電流限制器124可通知演算法及控制電路120以將多相位電力變換器110的交換除能。
將動態過電流限制器124耦接至過電流感測電路156，並組態成使用接收自過電流感測電路156的過電流資訊(例如，電壓)對多相位電力變換器110提供過電流保護。例如，若該過電流資訊超過臨限值，動態過電流限制器124可通知演算法及控制電路120以將多相位電力變換器110的交換除能。當該過電流資訊不再超過該臨限值時，多相位電力變換器110的交換可恢復。
也將動態過電流限制器124耦接至類比介面126及ADC 128，並組態成對多相位電力變換器110提供過溫保護。因此，也可將動態過電流限制器124稱為過溫保護電路124。將動態過電流限制器124組態成從熱阻器DT接收溫度資訊。例如，熱阻器DT係負溫度係數二極體型熱阻器。將動態過電流限制器124組態成若來自熱阻器DT的溫度資訊超過參考值，通知演算法及控制電路120以除能或另外改變多相位電力變換器110的交換。
典型的多相位電力變換器電路使用離散溫度感測器以 量測多相位電力變換器之電力開關的溫度。將該離散溫度感測器載置在封裝外的印刷電路板(PCB)上。然而，此組態在該離散溫度感測器及功率開關之間需要大距離。因此，使用該離散溫度感測器的溫度感測係不精確且緩慢的，其可導致電力開關暴露於高溫。
依據本揭示發明的部分實作，諸如圖1B所示，PQFN封裝100，且更明確地說，共同IC 102包括熱阻器DT。因此，熱阻器DT可接近多相位電力變換器110。例如，在本實作中，熱阻器DT與U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b相距約2至約3毫米。使用熱阻器DT的溫度感測可因此係高精確及快速的，其致能由動態過電流限制器124提供的精準過溫保護。
再者，PQFN封裝100實現約12mm乘約12mm的覆蓋區。在其他實作中，PQFN封裝100可具有大於12mm乘12mm的覆蓋區。在其他實作中，PQFN封裝100可具有少於12mm乘12mm的覆蓋區。由於PQFN封裝100係高緊密且在熱度上一致的，熱阻器DT可在共同IC 102中，而仍提供多相位電力變換器110的精確溫度量測。此可更增加該溫度感測的精確性及速度。將熱阻器DT包括在共同IC 102中也簡化電路設計、降低成本、並容許將PQFN封裝100製造得更小。
由於緩慢及不精確的溫度感測，典型多相位電力變換器電路需要用於過溫保護的單一臨限值。然而，在部分實 作中，將動態過電流限制器124組態成使用多臨限值(例如，至少二個)以對多相位電力變換器110提供過溫保護。類比介面126可將溫度資訊從熱阻器DT提供至ADC 128。ADC 128可從該溫度資訊產生數位化溫度資訊，並可將該數位化溫度資訊提供至動態過電流限制器124。將動態過電流限制器124組態成將該數位化溫度資訊與任何該等多個臨限值進行比較。須注意在部分實作中，該溫度資訊可維持類比。
在所示實作中，將動態過電流限制器124組態成使用三個臨限值(例如，溫度值)以對多相位電力變換器110提供過溫保護。該等三個臨限值界定不同的過溫保護模式。
在第一臨限值，例如，從約攝氏100度至約攝氏120度，將演算法及控制電路120組態成將U-相位電力開關104a、V-相位電力開關106a、及W-相位電力開關108a的交換除能(例如，以除能高側交換)。回應於來自動態過電流限制器124的通知而將交換除能。然而，仍維持U-相位電力開關104b、V-相位電力開關106b、及W-相位電力開關108b的交換。因此，負載電流IL可對應於經由U-相位電力開關104b、V-相位電力開關106b、及W-相位電力開關108b之來自負載162的殘餘電流。
在第二臨限值，例如，從約攝氏120度至約攝氏140度，將演算法及控制電路120組態成針對可能使用零向量的至少一PWM週期將多相位電力變換器110的交換週期 地除能。例如，針對10KHz載波頻率，交換可週期地除能100ms期間。該週期除能係回應於來自動態過電流限制器124的通知。
在第三臨限值，例如，在約攝氏140度或更大，將演算法及控制電路120組態成將多相位電力變換器110的交換完全除能。該完全除能係回應於來自動態過電流限制器124的通知。
因此，該等多個臨限值為多相位電力變換器110界定多個過溫保護模式。該多個過溫保護模式隨著該多個臨限值(例如，溫度值)增加，漸增地限制多相位電力變換器110中的電流。因此將動態過電流限制器124組態成隨著多相位電力變換器110的溫度增加，漸增地限制多相位電力變換器110中的電流。
現在參考圖1B及圖1C，將主機160組態成將VSP提供至VSP終端152b。將共同IC 102(控制電路112)組態成從VSP終端152b接收VSP。將控制電路112組態成使用VSP設定可係馬達之負載162的速度。例如，VSP係類比電壓命令並可來自類比電位計。
更將主機160組態成將AADV提供至AADV終端152c。將共同IC 102(控制電路112)組態成從AADV終端152c接收AADV。將控制電路112組態成使用AADV改變負載162及該相位電流對電壓命令之間的角度關係。此可增加負載162的效率。
也將主機160組態成從PG終端152d接收PG並將 PGSEL提供至PGSEL終端152f。將共同IC 102(控制電路112)組態成將PG提供至PG終端152d，並從PGSEL終端152f接收PGSEL。PG可包括與負載162之速度成比例的脈衝，以將負載162的速度指示給主機160及/或其他電路。將共同IC 102(控制電路112)組態成選擇每旋轉有多少脈衝在PG中。例如，共同IC 102可使用PGSEL以在每旋轉八至十二個脈衝之間選擇。
將主機160另外組態成將DIR提供至DIR終端152e。將共同IC 102(例如，控制電路112)組態成從DIR終端152e接收DIR。將控制電路112組態成使用DIR以為負載162(例如，馬達)選擇方向。
更將主機160組態成將PAR1提供至PAR1終端152g並將PAR2提供至PAR2終端152h。將共同IC 102(例如，控制電路112)組態成從PAR1終端152g接收PAR1並從PAR2終端152h接收PAR2。將控制電路112組態成使用PAR1及PAR2調整演算法及控制電路120，以為負載162容納不同種類的負載(例如，不同種類的馬達)。此可處理具有不同Ke、Kt、輪數、及/或其他特徵的負載。
也將主機160組態成從TX終端152j接收TX並將RX提供至RX終端152i。將共同IC 102(例如，控制電路112)組態成將TX提供至TX終端152j，並從RX終端152i接收RX。使用RX、TX、數位介面132、及暫存器130，控制電路112可與，例如，主機160數位通訊。在 本實作中，數位介面132包括通用非同步接收器/發射器(UART)。
將理解在各種實作中，I/O終端152的編號、數量、及位置與所示不同。例如，在各種實作中，可使用與共同IC 102不同的共同IC，其可具有與共同IC 102不同的能力及/或I/O需求。此可能反映在PQFN封裝100的I/O終端152以及其他連接上。例如，在本實作顯示單一分流實作的同時，如上文討論的，在其他實作中，PQFN封裝100係開源極/射極封裝。此外，在部分實作中，控制電路112及驅動器電路114可能在分離的IC上，其可影響I/O終端152。作為另一範例，在部分實作中，XTAL及CLKIN係在PQFN封裝100(及/或控制電路112)內產生，且PQFN封裝100不包括XTAL終端152k及CLKIN終端152l。
因此，PQFN封裝100包括多相位電力變換器110、控制電路112、及驅動器電路114，彼等各者位於PQFN封裝100的PQFN引線框上。藉由將驅動器電路114及控制電路112包括在PQFN封裝100中，除其他優點外，PQFN封裝100可簡化電路設計、降低成本、並提供更大效率及經改善效能。此外，如圖1B所示，將控制電路112及驅動器電路114包括在共同IC 102上可能強化此等優點。
轉向圖2A、2B、及2C，圖2A描繪圖2B及2C之PQFN封裝200的PQFN引線框270的頂平面圖。圖2B 描繪PQFN封裝200的頂平面圖。圖2C描繪PQFN封裝200的底平面圖。在本實作中，PQFN封裝200係多晶片模組(MCM)PQFN封裝，其可具有約12mm乘約12mm的覆蓋區。在其他實作中，PQFN封裝200可具有大於12mm乘12mm的覆蓋區。在其他實作中，PQFN封裝200可具有少於12mm乘12mm的覆蓋區。
PQFN封裝200對應於圖1A、1B、及1C中的PQFN封裝100。例如，PQFN封裝200包括分別對應於圖1A中的共同IC 102、U-相位電力開關104a及104b、V-相位電力開關106a及106b、及W-相位電力開關108a及108b的共同IC 202、U-相位電力開關204a及204b、V-相位電力開關206a及206b、及W-相位電力開關208a及208b。
此外，PQFN封裝200包括分別對應於PQFN封裝100之VBUS終端152a、VSP終端152b、AADV終端152c、PG終端152d、DIR終端152e、PGSEL終端152f、PAR1終端152g、PAR2終端152h、RX終端152i、TX終端152j、XTAL終端152k、CLKIN終端152l、VSS終端152m、VCOM終端152n、SW1終端152o、SW2終端152p、SW3終端152q、VB1終端152r、VB2終端152s、VB3終端152t、及VCC終端152u的VBUS終端252a、VSP終端252b、AADV終端252c、PG終端252d、DIR終端252e、PGSEL終端252f、PAR1終端252g、PAR2終端252h、RX終端252i、TX終端252j、XTAL終端252k、CLKIN終端252l、VSS終端252m、VCOM終端252n、 SW1終端252o、SW2終端252p、SW3終端252q、VB1終端252r、VB2終端252s、VB3終端252t、及VCC終端252u(也稱為「I/O終端252」)。
圖2A顯示包括共同IC晶粒焊墊272、W-相位輸出焊墊274a、V-相位輸出焊墊274b、U-相位輸出焊墊274c、及共同汲極/集極焊墊276的PQFN引線框270。PQFN引線框270更包括U-相位、V-相位、及W-相位輸出帶278a、278b、及278c。引線框島280a位於PQFN引線框270的U-相位輸出帶278a上、引線框島280b位於PQFN引線框270的V-相位輸出帶278b上、且引線框島280c位於PQFN引線框270的W-相位輸出帶278c上。
將U-相位輸出帶278a電及機器地連接(例如，積體地連接)至PQFN引線框270的U-相位輸出焊墊274c及至SW1終端252o。將V-相位輸出帶278b電及機器地連接(例如，積體地連接)至PQFN引線框270的V-相位輸出焊墊274b及至SW2終端252p。也將W-相位輸出帶278c電及機器地連接(例如，積體地連接)至PQFN引線框270的W-相位輸出焊墊274a及至SW3終端252q。
如圖2B所示，U-相位輸出帶278a、V-相位輸出帶278b、及W-相位輸出帶278c可選擇性地實質橫跨PQFN引線框270。例如，U-相位輸出帶278a、V-相位輸出帶278b、及W-相位輸出帶278c分別從U-相位輸出焊墊274c、V-相位輸出焊墊274b、及W-相位輸出焊墊274a延伸至PQFN封裝200的邊緣283c。如此一來，任何U-相 位輸出帶278a、V-相位輸出帶278b、及W-相位輸出帶278c可為PQFN封裝200提供，例如，額外的I/O終端252。例如，將U-相位輸出帶278a顯示為在PQFN封裝200的邊緣283c提供額外的SW1終端252o。
PQFN引線框270可包含具有高熱及電導性的材料，諸如，由Olin Brass®供應的銅(Cu)合金C194。PQFN引線框270的頂側286a可選擇性地鍍有對裝置晶粒及引線強化黏合性的材料。該電鍍可包含選擇性地施用至PQFN引線框270的銀(Ag)電鍍，其從諸如QPL Limited的公司提供。
圖2A及2B顯示PQFN引線框270係蝕刻引線框，諸如，半蝕刻引線框。在圖2A及2B中，使用虛線指示PQFN引線框270之未受蝕刻(例如，未受半蝕刻)的部分。引線框島280a、280b、及280c係此種未蝕刻部分的範例。例如，圖2C顯示PQFN引線框270的底側286b(其也對應於PQFN封裝200的底側)。圖2C更顯示覆蓋PQFN引線框270之蝕刻部分的PQFN封裝200的模壓化合物265。模壓化合物265可係具有低抗彎模數的塑膠，諸如，由Hitachi® Chemical供應的CEL9220ZHF10(v79)。為提供對抗封裝破裂的彈性，可能將如由模壓化合物265所界定之PQFN封裝200的高度(或厚度)保持甚薄，諸如，0.9mm或更少。
I/O終端252、引線框島280a、280b、及280c係未受蝕刻的，並經由模壓化合物265暴露在PQFN引線框270 的底側286b上(其也對應於PQFN封裝200的底側)。因此，針對高導電性及/或熱消耗，將I/O終端252及引線框島280a、280b、及280c暴露在PQFN引線框270的底側286b上。針對高導電性及/或熱消耗，也將部分的共同IC晶粒焊墊272、共同汲極/集極焊墊276、W-相位輸出焊墊274a、V-相位輸出焊墊274b、及U-相位輸出焊墊274c暴露在PQFN封裝200的底側286b上。藉由提供，例如，具有匹配焊墊的PCB，可選擇性地利用此等經暴露特性。PQFN引線框270的暴露區域可鍍有，例如，錫(Sn)或其他金屬或金屬合金。
在本實作中，圖1B的控制電路112及驅動器電路114在共同IC 202中。因此，將共同IC 202組態成驅動及控制U-相位電力開關204a及204b、V-相位電力開關206a及206b、及W-相位電力開關208a及208b的交換，彼等對應於圖1A中的多相位電力變換器110。共同IC 202位於PQFN引線框270上，且更明確地說，共同IC 202位於PQFN引線框270的共同IC晶粒焊墊272上。因此，在本實作中，驅動器電路114及控制電路112位於PQFN引線框270的相同晶粒焊墊上。共同IC 202、U-相位電力開關204a及204b、V-相位電力開關206a及206b、及W-相位電力開關208a及208b使用焊線及PQFN引線框270互連。須注意所示的任何特定連接可使用一或多條焊線。
圖2B顯示焊線，諸如，焊線288a，將共同IC 202電 及機器地連接至VSP終端252b、AADV終端252c、PG終端252d、DIR終端252e、PGSEL終端252f、PAR1終端252g、PAR2終端252h、RX終端252i、TX終端252j、XTAL終端252k、CLKIN終端252l、VSS終端252m、及VCC終端252u，及至U-相位電力開關204a及204b、V-相位電力開關206a及206b、及W-相位電力開關208a及208b的個別閘極。
焊線288a及相似地描繪於圖2B中的焊線可包括，例如，直徑1.3mil的G1型金(Au)線。可將較厚線用於電力連接，諸如，焊線290a、290b、290c、290d、290e、及290f(也稱為「焊線290」)。焊線290可係，例如，直徑2.0mil的銅(Cu)線，諸如，由Kulicke & Soffa®供應的Maxsoft® LD線。焊線290可使用焊球上點焊(BSOB)焊接法焊接。如圖2B所示，多條焊線，諸如，二條焊線，可與焊線290並聯以用於額外電流管理。
圖2B顯示將U-相位電力開關204a及204b、V-相位電力開關206a及206b、W-相位電力開關208a及208b、及共同IC 202電及機器地連接至PQFN引線框270。此可使用焊料或導電黏合劑完成，諸如，由Henkel Corporation提供的填銀QMI 529HT。
如圖2B所示，U-相位電力開關204b、V-相位電力開關206b、及W-相位電力開關208b沿著PQFN封裝200的邊緣283a位於PQFN引線框270上。W-相位電力開關208b位於W-相位輸出焊墊274a上。更明確地說，W-相 位電力開關208b的汲極292a位於W-相位輸出焊墊274a上。相似地，V-相位電力開關206b位於V-相位輸出焊墊274b上。更明確地說，V-相位電力開關206b的汲極292b位於V-相位輸出焊墊274b上。U-相位電力開關204b也位於U-相位輸出焊墊274c上。更明確地說，U-相位電力開關204b的汲極292c也位於U-相位輸出焊墊274c上。因此，將U-相位電力開關204b、V-相位電力開關206b、及W-相位電力開關208b獨立地耦接至PQFN引線框270的個別晶粒焊墊。因此，W-相位輸出焊墊274a可對應於PQFN封裝200的SW3終端252q、V-相位輸出焊墊274b可對應於PQFN封裝200的SW2終端252p、且U-相位輸出焊墊274c可對應於PQFN封裝200的SW1終端252o，如圖2B所示。
也如圖2B所示，U-相位電力開關204a、V-相位電力開關206a、及W-相位電力開關208a沿著PQFN封裝200之與邊緣283a相交的邊緣283b位於PQFN引線框270上。U-相位電力開關204a、V-相位電力開關206a、及W-相位電力開關208a位於PQFN引線框270的共同汲極/集極焊墊276上。更明確地說，U-相位電力開關204a的汲極292d、V-相位電力開關206a的汲極292e、及W-相位電力開關208a的汲極292f位於PQFN引線框270的共同汲極/集極焊墊276上。因此，共同汲極/集極焊墊276可對應於PQFN封裝200的VBUS終端252a，如圖2B所示。
可經由PQFN引線框270的導電黏合劑及/或電鍍將U-相位電力開關204a的汲極292d、V-相位電力開關206a的汲極292e、及W-相位電力開關208a的汲極292f連接至共同汲極/集極焊墊276。該導電黏合劑可包括填銀黏合劑，諸如，QMI 529HT。PQFN封裝200中的其他晶粒可相似地連接至PQFN引線框270。
經由PQFN引線框270將U-相位電力開關204b、V-相位電力開關206b、及W-相位電力開關208b分別耦接至U-相位電力開關204a、V-相位電力開關206a、及W-相位電力開關208a。
如圖2B所示，U-相位、V-相位、及W-相位電力開關204b、206b、及208b各者位於PQFN引線框270上，並也分別耦接至U-相位、V-相位、及W-相位輸出焊墊274c、274b、及274a。U-相位、V-相位、及W-相位電力開關204b、206b、及208b也分別經由U-相位、V-相位、及W-相位輸出焊墊274c、274b、及274a耦接至U-相位、V-相位、及W-相位輸出帶278a、278b、及278c。
在圖2B中，焊線290a電及機器地將U-相位電力開關204a的源極294d連接至PQFN引線框270。源極294d透過，例如，PQFN引線框270的電鍍經由焊線290a連接至U-相位輸出帶278a的引線框島280a。然後U-相位輸出帶278a經由U-相位輸出焊墊274c連接至U-相位電力開關204b的汲極292c。因此，源極294d經由焊線290a連接至U-相位輸出帶278a的引線框島280a。因此，將圖 1A的U-相位輸出111a連接至PQFN引線框270的U-相位輸出帶278a，其中將U-相位輸出帶278a連接至PQFN引線框270的U-相位輸出焊墊274c。藉由如此，PQFN封裝200在配置焊線290a及其他焊線，諸如，焊線288b上具有顯著彈性，而避免由於焊線橫跨所造成的焊線短路，並實現高電及熱效能。
相似地，焊線290b將V-相位電力開關206a的源極294e電及機器地連接至PQFN引線框270。源極294e透過，例如，PQFN引線框270的電鍍經由焊線290b連接至V-相位輸出帶278b的引線框島280b。然後V-相位輸出帶278b經由V-相位輸出焊墊274b連接至V-相位電力開關206b的汲極292b。因此，將圖1A的V-相位輸出111b連接至PQFN引線框270的V-相位輸出帶278b，其中將V-相位輸出帶278b連接至PQFN引線框270的V-相位輸出焊墊274b。因此，PQFN封裝200在配置焊線290b及其他焊線，諸如，焊線288c上具有顯著彈性，而避免由於焊線橫跨所造成的焊線短路，並實現高電及熱效能。
在圖2B中，焊線290c也將W-相位電力開關208a的源極294f電及機器地連接至PQFN引線框270。更明確地說，焊線290c將W-相位電力開關208a的源極294f電及機器地連接至PQFN引線框270的W-相位輸出焊墊274a。因此，使用W-相位電力開關208b將圖1A的W-相位輸出111c連接至PQFN引線框270的W-相位輸出焊墊274a。當W-相位電力開關208b相鄰於W-相位電力開關 208a時，可將W-相位電力開關208a的源極294f耦接至W-相位電力開關208b的汲極292a，而輕易地避免由於焊線橫跨所造成的焊線短路，並實現高電及熱效能。
因此，可將圖1A的多相位電力變換器110包括在共同IC 202中。多相位電力變換器110包括使用至少焊線288b連接至U-相位輸出帶278a及U-相位輸出焊墊274c的U-相位輸出111a。此外，多相位電力變換器110包括使用至少焊線288c連接至V-相位輸出帶278b及V-相位輸出焊墊274b的V-相位輸出111b。多相位電力變換器110也包括使用至少焊線288d連接至W-相位輸出帶278c及W-相位輸出焊墊274a的W-相位輸出111c。
以上所述可無需使用W-相位輸出帶278c及/或引線框島280c完成。然而，藉由使用W-相位輸出帶278c，可將額外的SW3終端252q設置在PQFN封裝200的邊緣283c。此外，可針對高導電性及/或熱消耗，將引線框島280c暴露在PQFN封裝200的底側286b上。此組態未顯著地影響在PQFN封裝200中配置焊線上的彈性。
在PQFN封裝200中，也將共同IC 202連接至PQFN引線框270的U-相位輸出帶278a、V-相位輸出帶278b、及W-相位輸出帶278c。經由個別焊線288b及288c將共同IC 202連接至U-相位輸出帶278a及V-相位輸出帶278b。此外，經由焊線288d、290c、及W-相位輸出焊墊274a將共同IC 202連接至W-相位輸出帶278c。
也將共同IC 202連接至PQFN引線框270的U-相位 輸出焊墊274c、V-相位輸出焊墊274b、及W-相位輸出焊墊274a。經由焊線288b及U-相位輸出帶278a將共同IC 202連接至U-相位輸出焊墊274c。此外，經由焊線288c及V-相位輸出帶278b將共同IC 202連接至V-相位輸出焊墊274b。經由焊線288d及290c將共同IC 202連接至W-相位輸出焊墊274a。
在PQFN封裝200中，焊線288b在引線框島280a耦接驅動器電路114(例如，U-相位驅動器144a)及PQFN引線框270的U-相位輸出帶278a。圖1A的U-相位輸出111a位於PQFN引線框270的引線框島280a上。因此，將圖1A的U-相位驅動器144a耦接至多相位電力變換器110的U-相位輸出111a，其中U-相位輸出111a位於PQFN引線框270的引線框島280a(及/或U-相位輸出帶278a)上。
相似地，焊線288c在引線框島280b耦接驅動器電路114(例如，V-相位驅動器146a)及PQFN引線框270的V-相位輸出帶278b。圖1A的V-相位輸出111b位於PQFN引線框270的引線框島280b上。因此，將圖1A的V-相位驅動器146a耦接至多相位電力變換器110的V-相位輸出111b，其中V-相位輸出111b位於PQFN引線框270的引線框島280b(及/或V-相位輸出帶278b)上。
須注意PQFN封裝200可包括不使用U-相位、V-相位、及W-相位輸出帶278a、278b、及/或278c的引線框島280a、280b、及/或280c。例如，可經由PCB上的軌線 將引線框島280b耦接至V-相位輸出焊墊274b。更注意PQFN封裝200可包括不使用引線框島280a、280b、及/或280c的U-相位、V-相位、及W-相位輸出帶278a、278b、及/或278c。然而，具有使用引線框島280a、280b、及280c的U-相位、V-相位、及W-相位輸出帶278a、278b、及278c可在PQFN封裝200中配置焊線時提供顯著彈性，同時實現高電及熱效能。
在本實作中，焊線288d也耦接驅動器電路114(例如，W-相位驅動器148a)及W-相位電力開關208a的源極294f。焊線288d係共同IC 202及源極294f之間的直接電連接。因此將圖1A的W-相位驅動器148a耦接至多相位電力變換器110的W-相位輸出111c。須注意在部分實作中，焊線288b可在引線框島280c耦接驅動器電路114(例如，W-相位驅動器148a)及PQFN引線框270的W-相位輸出帶278c。然而，此可能增加PQFN封裝200的覆蓋區。
PQFN封裝200更包括將共同IC(例如，驅動器電路114)分別耦接至PQFN封裝200之VB1、VB2、及VB3終端252r、252s、及252t的焊線288f、288g、及288h。可將自舉電容器分別從VB1、VB2、及VB3終端252r、252s、及252t耦接至SW1終端252o、SW2終端252p、及SW3終端252q，以對U-相位、V-相位、及W-相位驅動器144a、146a、及148a供電。
PQFN封裝200包括耦接至共同IC 202之支援邏輯電 路的PQFN引線框270的邏輯接地。PQFN引線框270的邏輯接地包括VSS終端252m。至少一焊線將PQFN引線框270的VSS終端252m電及機器連接至共同IC 202，且更明確地說，將PQFN引線框270的VSS終端252m電及機器連接至共同IC 202的支援邏輯。
PQFN封裝200更包括耦接至U-相位電力開關204b、V-相位電力開關206b、及W-相位電力開關208b之源極294c、294b、及294a的PQFN引線框270的功率級接地。PQFN引線框270的功率級接地包括VCOM終端252n。在圖2B中，至少一焊線290f將PQFN引線框270之功率級接地的VCOM終端252n連接至U-相位電力開關204b的源極294c。至少一焊線290e將U-相位電力開關204b的源極294c電及機器地連接至V-相位電力開關206b的源極294b。至少一焊線290d也將V-相位電力開關206b的源極294b電及機器地連接至W-相位電力開關208b的源極294a。因此，將U-相位電力開關204b、V-相位電力開關206b、及W-相位電力開關208b(亦即，低側電力開關)的源極294a、294b、及294c共同地耦接在PQFN封裝200內。
在其他實作中，PQFN封裝200係開源極/射極PQFN封裝，其中源極294a、294b、及294c在PQFN封裝200內未彼此電連接。例如，焊線，諸如，焊線290可將源極294a、294b、及294c電及機器地連接至PQFN封裝200的個別電流源終端。
在本實作中，將PQFN引線框270的功率級接地(VCOM)耦接至共同IC 202的驅動器電路114(例如，圖1B中的U-相位、V-相位、及W-相位驅動器144b、146b、及148b)。焊線288e將U-相位電力開關204b的源極294c連接至共同IC 202的U-相位、V-相位、及W-相位驅動器144b、146b、及148b。因此在PQFN封裝200內，將共同IC 202連接至U-相位、V-相位、及W-相位電力開關204b、206b、及208b的源極294c、294b、及294a。在部分實作中，共同IC 202選擇性地具有位於PQFN引線框270之共同IC晶粒焊墊272上的接地294。接地294可係功率級接地及/或邏輯接地。在所示實作中，當接地294係邏輯接地時，可能將用為VSS終端252m的焊線排除。
因此，如對照圖1A至1C及2A至2C於上文所描述的，依據各種實作，PQFN封裝可包括多相位電力變換器、控制電路、及驅動器電路，彼等各者位於PQFN封裝的PQFN引線框上。藉由將驅動器電路及控制電路包括在PQFN封裝中，除其他優點外，PQFN封裝可簡化電路設計、降低成本、並提供更大效率及經改善效能。此外，將控制電路及驅動器電路包括在共同IC上可能強化此等優點。
從以上描述，顯然可將各種技術用於實作描述於本申請案中的觀念而不脫離此等觀念的範圍。再者，在已具體參考特定實作描述此等觀念的同時，熟悉本技術的人士將 承認可在形式及細節上產生改變而不脫離此等觀念的範圍。因此，上述實施例在各方面均被視為係說明性及非限制性的。也應理解本申請案並未受限於上述的特定實作，但許多重配置、修改、及取代係可能的而不脫離本揭示發明的範圍。
200‧‧‧功率四邊扁平無引線(PQFN)之封裝
202‧‧‧共同IC
204a、204b‧‧‧U-相位電力開關
206a、206b‧‧‧V-相位電力開關
208a、208b‧‧‧W-相位電力開關
252a‧‧‧VBUS終端
252b‧‧‧VSP終端
252c‧‧‧AADV終端
252d‧‧‧PG終端
252e‧‧‧DIR終端
252f‧‧‧PGSEL終端
252g‧‧‧PAR1終端
252h‧‧‧PAR2終端
252i‧‧‧RX終端
252j‧‧‧TX終端
252k‧‧‧XTAL終端
252l‧‧‧CLKIN終端
252m‧‧‧VSS終端
252n‧‧‧VCOM終端
252o‧‧‧SW1終端
252p‧‧‧SW2終端
252q‧‧‧SW3終端
252r‧‧‧VB1終端
252s‧‧‧VB2終端
252t‧‧‧VB3終端
252u‧‧‧VCC終端
283a、283b、283c‧‧‧邊緣
288a、288b、288c、288d、288e、288f、288g、288h、290a、290b、290c、290d、290e、290f‧‧‧焊線
292a、292b、292c、292d、292e、292f‧‧‧汲極
294a、294b、294c、294d、294e、294f‧‧‧源極

Claims (23)

  1. 一種功率四邊扁平無引線(PQFN)之引線框，包含：U-相位及W-相位電力開關，位於該PQFN引線框上並分別連接至該PQFN引線框的U-相位輸出帶及W-相位輸出焊墊；共同積體電路(IC)，包含驅動器電路及控制電路，該共同IC連接至該PQFN引線框的該U-相位輸出帶及該W-相位輸出焊墊。
  2. 如申請專利範圍第1項的PQFN引線框，包含位於該PQFN引線框上的V-相位電力開關，該V-相位電力開關連接至該PQFN引線框的V-相位輸出帶。
  3. 如申請專利範圍第1項的PQFN引線框，包含將該共同IC連接至該U-相位輸出帶的至少一焊線。
  4. 如申請專利範圍第1項的PQFN引線框，其中該W-相位電力開關係位於該W-相位輸出焊墊上。
  5. 如申請專利範圍第1項的PQFN引線框，其中該W-相位輸出焊墊連接至該PQFN引線框的W-相位輸出帶。
  6. 如申請專利範圍第1項的PQFN引線框，包含用於該驅動器電路及該控制電路的共同供應電壓終端。
  7. 如申請專利範圍第1項的PQFN引線框，其中該W-相位輸出焊墊連接至該PQFN引線框的W-相位輸出帶，位於該W-相位輸出帶上的引線框島。
  8. 如申請專利範圍第1項的PQFN引線框，其中該共同IC連接至該等U-相位及W-相位電力開關的電源。
  9. 如申請專利範圍第1項的PQFN引線框，包含連接在該共同IC及該U-相位電力開關的電源之間的至少一焊線。
  10. 如申請專利範圍第1項的PQFN引線框，其中該等U-相位、V-相位、及W-相位電力開關包含III-V族電晶體。
  11. 如申請專利範圍第1項的PQFN引線框，其中該PQFN封裝具有大於12mm乘12mm的覆蓋區。
  12. 如申請專利範圍第1項的PQFN引線框，其中該PQFN封裝具有少於12mm乘12mm的覆蓋區。
  13. 一種功率四邊扁平無引線(PQFN)之引線框，包含：多相位電力變換器，位於該PQFN引線框上，該多相位電力變換器包括連接至該PQFN引線框之U-相位輸出帶的U-相位輸出及連接至該PQFN引線框之W-相位輸出焊墊的W-相位輸出；共同積體電路(IC)，包含驅動器電路及控制電路，該共同IC連接至該PQFN引線框的該U-相位輸出帶及該W-相位輸出焊墊。
  14. 如申請專利範圍第13項的PQFN引線框，其中該多相位電力變換器更包括連接至該PQFN引線框之V-相位輸出帶的V-相位輸出。
  15. 如申請專利範圍第13項的PQFN引線框，包含將該共同IC連接至該U-相位輸出帶的至少一焊線。
  16. 如申請專利範圍第13項的PQFN引線框，其中該W-相位輸出焊墊連接至該PQFN引線框的W-相位輸出帶。
  17. 如申請專利範圍第13項的PQFN引線框，包含用於該驅動器電路及該控制電路的共同供應電壓終端。
  18. 如申請專利範圍第13項的PQFN引線框，包含連接在該共同IC及該多相位電力變換器的電源之間的至少一焊線。
  19. 一種功率四邊扁平無引線(PQFN)之引線框，包含：U-相位及V-相位電力開關，位於該PQFN引線框上並分別連接至該PQFN引線框的U-相位輸出帶及V-相位輸出帶；共同積體電路(IC)，包含驅動器電路及控制電路，該共同IC連接至該PQFN引線框的該U-相位輸出帶及該V-相位輸出帶。
  20. 如申請專利範圍第19項的PQFN引線框，包含將該共同IC連接至該U-相位輸出帶的至少一焊線。
  21. 如申請專利範圍第19項的PQFN引線框，包含將該共同IC連接至該V-相位輸出帶的至少一焊線。
  22. 如申請專利範圍第19項的PQFN引線框，包含位於該PQFN引線框之W-相位輸出焊墊上的W-相位電力 開關。
  23. 如申請專利範圍第19項的PQFN引線框，包含位於該PQFN引線框上的W-相位電力開關，該W-相位電力開關連接至該PQFN引線框的W-相位輸出帶。
TW103106060A 2013-03-12 2014-02-24 在功率四邊扁平無引線（ｐｑｆｎ）之引線框上的控制及驅動器電路 TWI538138B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361777753P 2013-03-12 2013-03-12
US14/150,469 US9449957B2 (en) 2010-12-13 2014-01-08 Control and driver circuits on a power quad flat no-lead (PQFN) leadframe

Publications (2)

Publication Number Publication Date
TW201503309A true TW201503309A (zh) 2015-01-16
TWI538138B TWI538138B (zh) 2016-06-11

Family

ID=50156638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106060A TWI538138B (zh) 2013-03-12 2014-02-24 在功率四邊扁平無引線（ｐｑｆｎ）之引線框上的控制及驅動器電路

Country Status (3)

Country Link
EP (1) EP2779233B1 (zh)
JP (1) JP5887370B2 (zh)
TW (1) TWI538138B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6437499B2 (ja) * 2016-09-15 2018-12-12 三菱電機株式会社 電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465875B2 (en) * 2000-03-27 2002-10-15 International Rectifier Corporation Semiconductor device package with plural pad lead frame
JP4875380B2 (ja) * 2006-02-24 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011029262A (ja) * 2009-07-22 2011-02-10 Daikin Industries Ltd 電力変換装置
US8587101B2 (en) * 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
JP2012175070A (ja) * 2011-02-24 2012-09-10 Panasonic Corp 半導体パッケージ

Also Published As

Publication number Publication date
EP2779233B1 (en) 2020-04-08
EP2779233A2 (en) 2014-09-17
TWI538138B (zh) 2016-06-11
JP2014175656A (ja) 2014-09-22
EP2779233A3 (en) 2017-11-29
JP5887370B2 (ja) 2016-03-16

Similar Documents

Publication Publication Date Title
US9899302B2 (en) Semiconductor package having multi-phase power inverter with internal temperature sensor
US9373571B2 (en) Integrating multi-output power converters having vertically stacked semiconductor chips
TWI324040B (en) Multichip module including substrate with an array of interconnect structures
US10438876B2 (en) Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9524928B2 (en) Power quad flat no-lead (PQFN) package having control and driver circuits
US9449957B2 (en) Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US8067979B2 (en) Semiconductor device and power supply device using the same
US9620954B2 (en) Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US10573631B2 (en) Multi-phase power converter with common connections
US9362215B2 (en) Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9443795B2 (en) Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9324646B2 (en) Open source power quad flat no-lead (PQFN) package
TWI538138B (zh) 在功率四邊扁平無引線（ｐｑｆｎ）之引線框上的控制及驅動器電路
TWI557863B (zh) 具有控制及驅動器電路的功率四邊扁平無引線（ｐｑｆｎ）之封裝
US11728251B2 (en) Semiconductor power module with temperature sensors and shaped top plate to equalize current paths
EP2779227A2 (en) Semiconductor package having multi-phase power inverter with internal temperature sensor
EP2779228B1 (en) Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
WO2024086851A2 (en) Current sharing mismatch and switching oscillation reduction in power semiconductor device modules