TW201447448A - 內嵌式觸控顯示面板 - Google Patents

Abstract

內嵌式觸控顯示面板包括主動元件陣列基板、對向基板及顯示介質層。主動元件陣列基板包括多個主動元件、多個畫素電極、第一絕緣層、導電層、多個第二絕緣層及多個共用電極。導電層包括多個接墊以及多條第一連接線。第一連接線分別沿第一方向延伸且位於顯示區內，第一連接線分別連接相應的接墊。第二絕緣層配置於導電層上並且具有多個接觸窗。共用電極配置於第二絕緣層上且排列成沿第二方向延伸的多個共用電極串列。每兩個以上的共用電極串列相連以形成沿第二方向依序排列的N條第一電極線，第J條第一連接線經由相應的接觸窗連接至第K條第一電極線。

Description

內嵌式觸控顯示面板

本發明是有關於一種觸控顯示面板，且特別是有關於一種內嵌式觸控顯示面板。

隨著資訊技術、無線行動通訊和資訊家電的快速發展與應用，為了達到攜帶便利、體積輕巧化以及操作人性化的目的，許多資訊產品已由傳統之鍵盤或滑鼠等輸入裝置，轉變為使用觸控面板作為輸入裝置。

目前，觸控面板大致可區分為電阻式、電容式、紅外線式及超音波式等觸控面板，其中以電阻式觸控面板與電容式觸控面板為最常見的產品。就電容式觸控面板而言，多點觸控的特性提供更人性化的操作模式而使得電容式觸控面板受到市場青睞。

一般而言，觸控顯示面板具有顯示區以及周邊區，其中顯示區會設置有感測陣列以感測觸控事件的發生。在此，周邊區中會設置有與感測陣列連接的多條訊號傳遞線，訊號傳遞線可將 感測陣列感測到的訊號傳遞至後端處理單元。然而，為了設置數量眾多的訊號傳遞線，觸控顯示面板的周邊區將佔據一定的面積。如此一來，將很難滿足觸控顯示面板的窄邊框設計需求。

本發明提供一種內嵌式觸控顯示面板，其符合窄邊框設計需求。

本發明的內嵌式觸控顯示面板包括主動元件陣列基板、對向基板以及顯示介質層。主動元件陣列基板具有顯示區，主動元件陣列基板包括多個主動元件、多個畫素電極、第一絕緣層、第二絕緣層以及多個共用電極。主動元件陣列排列於顯示區內。畫素電極位於顯示區內，並且分別耦接到相應的主動元件。第一絕緣層覆蓋主動元件以及畫素電極。導電層配置於第一絕緣層上。導電層包括多個接墊以及多條第一連接線。接墊鄰近主動元件陣列基板的一側。第一連接線分別沿第一方向延伸，並且位於顯示區內。第一連接線分別連接相應的接墊。第二絕緣層配置於導電層上並且具有多個接觸窗。共用電極配置於第二絕緣層上，並且分別對應於畫素電極設置。共用電極排列成沿第二方向延伸的多個共用電極串列，其中每兩個以上的共用電極串列相連以形成第一電極線，使主動元件陣列基板的所有共用電極形成沿第一方向依序排列的N條第一電極線。第J條第一連接線與第K~N條第一電極線相交，並且經由相應的接觸窗連接至第K條第一電極 線，J、K、N為正整數。對向基板對應於主動元件陣列基板。對向基板的表面上具有多條第二電極線。第二電極線分別沿第一方向延伸，且第一電極線與第二電極線共同構成一感測陣列。顯示介質層夾置於主動元件陣列基板與對向基板之間。

本發明的內嵌式觸控顯示面板包括主動元件陣列基板、對向基板以及顯示介質層。主動元件陣列基板具有顯示區。主動元件陣列基板包括多個主動元件、多個共用電極、第一絕緣層、導電層、第二絕緣層以及多個畫素電極。主動元件陣列排列於示區內。共用電極位於顯示區內，並且分別對應於主動元件設置，共用電極排列成沿第二方向延伸的多個共用電極串列，其中每兩個以上的共用電極串列相互連接，以形成第一電極線，使主動元件陣列基板的所有共用電極形成沿第一方向依序排列的N條第一電極線，N為正整數。第一絕緣層覆蓋主動元件以及共用電極，並且具有多個接觸窗。導電層配置於第一絕緣層上。導電層包括多個接墊以及多條第一連接線。接墊鄰近主動元件陣列基板的一側。第一連接線分別沿第二方向延伸，並且位於顯示區內。第一連接線分別連接的該些接墊，其中第J條第一連接線與第K~N條第一電極線相交，並且經由相應的接觸窗連接至第K條第一電極線，J、K為正整數。第二絕緣層配置於導電層上。畫素電極配置於第二絕緣層上，並且位於顯示區內，畫素電極分別耦接到相應的主動元件。對向基板對應於主動元件陣列基板。對向基板的表面上具有多條第二電極線，第二電極線分別沿第二方向延伸，且 第一電極線與第二電極線共同構成感測陣列。顯示介質層夾置於主動元件陣列基板與對向基板之間。

基於上述，本發明於主動元件陣列基板的顯示區中設置第一連接線，且第一連接線可傳遞第一電極線之訊號至接墊，因此可以減少周邊區的面積，進而滿足觸控顯示面板的窄邊框設計需求。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧內嵌式觸控顯示面板

100、100a、100b‧‧‧主動元件陣列基板

102d‧‧‧顯示區

102p‧‧‧周邊區

103、105‧‧‧導體層

104、106‧‧‧絕緣層

110‧‧‧主動元件

120‧‧‧畫素電極

120a‧‧‧主部

120b‧‧‧支部

120c‧‧‧導電圖案

130‧‧‧第一絕緣層

140‧‧‧導電層

142‧‧‧接墊

144a、144a(1)‧‧‧第一連接線

144b‧‧‧第二連接線

144c‧‧‧第三連接線

146‧‧‧導電配線

150‧‧‧第二絕緣層

160‧‧‧共用電極

160a‧‧‧共用電極圖案

160s‧‧‧共用電極串列

170‧‧‧輔助連接線

200‧‧‧對向基板

202‧‧‧基板

202a‧‧‧外表面

202b‧‧‧內表面

300‧‧‧顯示介質層

A-A’、B-B’、C-C’、D-D’‧‧‧剖線

C1、C3、C4、C5‧‧‧連接部

C2‧‧‧導電圖案

COM‧‧‧共用配線

D1‧‧‧第一方向

D2‧‧‧第二方向

E‧‧‧感測陣列

E1、E1(1)、E1(2)、E1(3)、E1(4)‧‧‧第一電極線

E2‧‧‧第二電極線

d1‧‧‧第一間距

d2‧‧‧第二間距

d3‧‧‧第三間距

L‧‧‧斷差

G‧‧‧閘極

S‧‧‧源極

SL‧‧‧掃描線

DL‧‧‧資料線

CH‧‧‧通道層

D‧‧‧汲極

P‧‧‧子畫素單元

R1‧‧‧第一區

R2‧‧‧第二區

R3‧‧‧第三區

H、H1、H2‧‧‧接觸窗

圖1A為本發明一實施例的內嵌式觸控顯示面板的剖面示意圖。

圖1B為本發明另一實施例的內嵌式觸控顯示面板的剖面示意圖。

圖2為一實施例的主動元件陣列基板的上視示意圖。

圖3為畫素結構的上視示意圖。

圖4A為圖2之主動元件陣列基板的局部放大示意圖。

圖4B為圖4A之共用電極與共用電極圖案的上視示意圖。

圖5A為一實施例的主動元件陣列基板的局部剖面示意圖。

圖5B為一實施例的主動元件陣列基板的局部剖面示意圖。

圖6繪示第三區的局部放大示意圖。

圖7A為另一實施例的主動元件陣列基板的局部剖面示意圖。

圖7B為另一實施例的主動元件陣列基板的局部剖面示意圖。

圖7C為另一實施例的主動元件陣列基板的局部剖面示意圖。

圖8A至圖8C分別為本發明另一實施例的主動元件陣列基板的第一區、第二區以及第三區的上視示意圖。

圖8D為圖8A至圖8C之共用電極、共用電極圖案、掃描線以及共用配線的上視示意圖。

圖9A至圖9B分別為沿圖8A之剖線C-C’以及剖線D-D’的剖面示意圖。

圖10為本發明另一實施例的主動元件陣列基板的上視示意圖。

圖11為本發明另一實施例的主動元件陣列基板的上視示意圖。

圖1A為本發明一實施例之內嵌式觸控顯示面板(In-cell touch display panel)的剖面示意圖。請參照圖1A，內嵌式觸控顯示面板10包括主動元件陣列基板100、對向基板200以及顯示介質層300。對向基板200對應主動陣列基板100設置，其中顯示介質層300夾置於主動元件陣列基板100與對向基板200之間。

圖2為主動元件陣列基板100的上視示意圖。請參照圖2，主動元件陣列基板100具有顯示區102d以及周邊區102p，其 中周邊區102p環繞顯示區102d設置。主動元件陣列基板100上具有多個子畫素單元P，圖3繪示了其中一個子畫素單元P的放大示意圖。請參照圖2以及圖3，主動元件陣列基板100包括多個主動元件110、多個畫素電極120、第一絕緣層130、導電層140、第二絕緣層150以及多個共用電極160。須說明的是，為了清楚繪示各構件的配置關係，圖2以及圖3省略繪示第一絕緣層130以及第二絕緣層150。關於第一絕緣層130以及第二絕緣層150的膜層位置，可參照後續圖5A至圖5B的剖面示意圖。

請參照圖2以及圖3，主動元件110陣列地排列於顯示區102d內。如圖3所示，主動元件110包括閘極G、通道層CH、源極S以及汲極D，其中主動元件110的閘極G以及源極S分別連接至不同的訊號線。舉例而言，閘極G連接至對應的掃描線SL以及源極S連接至對應的資料線DL。本實施例的主動元件110以底部閘極型薄膜電晶體為例說明。然而，在其他實施例中，主動元件110也可以是頂部閘極型薄膜電晶體或其它合適類型的薄膜電晶體，本發明不限於此。此外，通道層CH可為單層或多層結構，且其材料包含非晶矽、多晶矽、單晶矽、微晶矽、奈米矽、有機半導體材料、氧化物半導體材料、或其它合適的材料、或上述至少二種材料之組合。

畫素電極120位於顯示區102d內，且各個畫素電極120分別耦接至對應的主動元件110之汲極D。畫素電極120例如是具有分枝狀圖案。具體而言，畫素電極120包括主部120a與多個 支部120b，支部120b一端與主部120a連接，而支部120b就不連接其它的電極，其中支部120b由主部120a沿第一方向D1延伸至子畫素單元P的邊緣。支部120b之間彼此平行且具有間距以形成至少一個狹縫(未標示)。畫素電極120可為單層或多層結構，且其材質包括透明導電材料，例如：銦錫氧化物(ITO)、銦鋅氧化物(IZO)、透明有機導電材料、或其他適合的透明導電材料、或其他適合的導電材料、或上述至少二種導電材料的組合。

第一絕緣層130(繪示於圖5A以及圖5B中)覆蓋上述主動元件110與畫素電極120。第一絕緣層130可為單層或多層結構，且其材質包括無機介電材料(例如是氧化矽、氮化矽、氮氧化矽或其它合適的無機介電材料)或有機介電材料(例如：苯並環丁烯(benzocyclobutene,BCB)、聚亞醯氨(polyimide,PI)、聚苯并唑(polybenzoxazole,PBO)、聚苯酚喹啉(polyphenylquinoxaline,PPQ)、聚苯乙烯(polystyrene,PS)或其它合適的有機介電材料)。

圖4A為圖2之主動元件陣列基板的局部放大示意圖。圖4B為圖4A之共用電極與共用電極圖案的上視示意圖。須說明的是，為了清楚繪示各構件的配置關係，圖4A省略繪示部分構件(例如掃描線SL、資料線DL、主動元件110與畫素電極120)，其中主動元件陣列基板100上的不同子畫素單元P中的主動元件110與畫素電極120的結構設計大致相同，本領域具有通常知識者在參考圖3的子畫素單元後應可了解其他子畫素單元P中的主動元件110與畫素電極120的設計方式。

請參照圖2、圖4A以及圖4B，導電層140配置於第一絕緣層130(繪示於圖5A以及圖5B中)上。導電層140包括多個接墊142以及多條第一連接線144a。接墊142位於周邊區102p中。第一連接線144a位於顯示區102d中，且每一條第一連接線144a沿第一方向D1延伸。第一連接線144a連接至對應的接墊142。須說明的是，前述訊號線(如掃描線SL以及資料線DL)亦分別連接至對應的訊號線接墊(未繪示)。在此，訊號線接墊(未繪示)與前述的接墊142為不同的接墊。導電層140為單層或多層結構，且其材質包括金屬材料、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、合金的氮化物、合金的氧化物、合金的氮氧化物、有機導電材料、或是其它合適的材料。

第二絕緣層150(繪示於圖5A以及圖5B中)覆蓋於上述導電層140與第一絕緣層130上。第二絕緣層150可為單層或多層結構，且其材質包括無機介電材料(例如是氧化矽、氮化矽、氮氧化矽或其它合適的無機介電材料)或有機介電材料(例如：苯並環丁烯(benzocyclobutene,BCB)、聚亞醯氨(polyimide,PI)、聚苯并唑(polybenzoxazole,PBO)、聚苯酚喹啉(polyphenylquinoxaline,PPQ)、聚苯乙烯(polystyrene,PS)或其它合適的有機介電材料)。

共用電極160配置於第二絕緣層150上。請參考圖3來說明共用電極160與畫素電極120的設置關係，在圖3的子畫素單元P中，每一個共用電極160對應一個畫素電極120設置，共用電極160部分覆蓋畫素電極120。共用電極160例如是具有多個 狹縫(未標示)，由上視圖來看，畫素電極120設置於共用電極160的狹縫間，且共用電極160設置於畫素電極120的狹縫間。如此一來，當畫素電極120與共用電極160被施加不同電壓時，畫素電極120與共用電極160之間會產生電場以驅動顯示介質。換言之，本實施例之顯示介質的驅動模式實質上為一種橫向電場驅動模式。

請再參考圖2、圖4A以及圖4B，共用電極160排列成多個共用電極串列160s，其中每一個共用電極串列160s沿第二方向D2延伸，且這些共用電極串列160s沿第一方向D1排列，其中，第二方向D2與第一方向D1交錯，本發明以上述二方向實質上垂直為較佳實施例，但不限於此。每兩個以上的共用電極串列160s相連以形成一條第一電極線E1(1)~E1(4)。本實施例是以四個共用電極串列160s相連以形成其中一條第一電極線E1(1)~E1(4)。當然，本發明不限於此。在其他實施例中，每一條第一電極線E1(1)~E1(4)包括互相連接的三個、四個或更多個的共用電極串列160s。

此外，所有的共用電極串列160s相連後可形成沿第一方向D1依序排列的N條第一電極線E1(1)~E1(4)，相鄰的第一電極線E1(1)~E1(4)之間具有斷差L(請參閱圖4A與圖4B)，例如：二相鄰的第一電極線E1(1)、E(2)係彼此分離並不互相連接。本實施例之主動元件陣列基板100是以繪示四條第一電極線E1(1)~E1(4)為例說明，當然，本發明不限於此。在其他實施例中，主動元件 陣列基板100可以包括更多數量的第一電極線。

在本實施例中，第J條第一連接線144a與第K~N條第一電極線相交，並且經由相應的接觸窗H連接至第K條第一電極線E1，J、K、N為正整數。舉例而言，第1條第一連接線144a(1)與第1~4條第一電極線E1(1)~E1(4)相交，其中第1條第一連接線144a(1)經由相應的接觸窗H連接至第1條第一電極線E1(1)，第1條第一連接線144a(1)跨越第2條第一電極線E1(2)至第4條第一電極線E1(4)，且不與第2條第一電極線E1(2)至第4條第一電極線E1(4)連接，如圖2所示。

在本實施例中，4條第一連接線144a僅有連接至第1條第一電極線E1(1)，3條第一連接線144a僅有連接至第2條第一電極線E1(2)，2條第一連接線144a僅有連接至第3條第一電極線E1(3)，1條第一連接線144a僅有連接至第4條第一電極線E1(4)。具體而言，第1條第一電極線E1(1)與接墊142的距離較遠，因此用以連接第1條第一電極線E1(1)以及對應的接墊142(最左邊的接墊)的第一連接線144a具有較長的長度因而具有較高的傳導阻抗。相對地，用以連接第4條第一電極線E1(4)以及對應的接墊142(於圖2中從左邊數過來的第四個)的第一連接線144a的長度較短因而具有較低的傳導阻抗。據此，可設置較多條的連接第1條第一電極線E1(1)的第一連接線144a以減少其整體傳導阻抗，並且依序遞減連接至第2~4條第一電極線E1(2)~E1(4)的第一連接線144a的數量，如此一來，可以降低第1~4條第一電極線E1(1)~E1(4) 之間的阻抗差異(較佳是維持在約10%以內)，進而提高觸控感測的精確性。

須說明的是，本發明不限定第一電極線以及連接至各條第一電極線的第一連接線的數量。舉例而言，主動元件陣列基板100可具有26條第一電極線，其中第1條第一電極線可連接26條第一連接線144a，第2條第一電極線可連接25條第一連接線144a，以此類推，第26條第一電極線可連接1條第一連接線144a。本領域具有通常知識者可依設計需求調整不同的第一電極線連接的第一連接線144a的數量。

以另一方面來看，主動元件陣列基板100的顯示區102d可畫分成第一區R1以及第二區R2。位於第一區R1中的第一連接線144a透過接觸窗H與第一電極線E1(1)~E1(4)連接。位於第二區R2中的第一連接線144a不與第一電極線E1(1)~E1(4)連接。圖5A繪示沿圖4A的剖線A-A’的剖面示意圖，圖5B繪示沿圖4A的剖線B-B’的剖面示意圖。請同時請參照圖2、圖4A、圖5A以及圖5B以詳細說明第一區R1與第二區R2的結構。在第一區R1中，第一連接線144a例如是具有連接部C1，且與同一條第一電極線E1(1)~E1(4)相連的第一連接線144a透過連接部C1與相鄰的第一連接線144a連接在一起。此外，與同一條第一電極線E1(1)~E1(4)相連的第一連接線144a延伸至周邊區102p且連接至同一個接墊142。

此外，在本實施例中，每一條第一連接線144a由第1條 第一電極線E1(1)延伸至第4條第一電極線E1(4)而與所有的第一電極線E1(1)~E1(4)相交。然而，本發明不限於此。在其他實施例中，與第2條第一電極線E1(2)連接的第一連接線144a可以僅由第2條第一電極線E1(2)延伸至第4條第一電極線E1(4)，因此與第2條第一電極線E1(2)連接的第一連接線144a不與第1條第一電極線E1(1)相交。

在第一區R1中，連接部C1透過接觸窗H與共用電極160連接。此外，主動元件陣列基板100的第一區R1更設置有共用電極圖案160a，且第一連接線144a透過接觸窗H與共用電極圖案160a連接。共用電極160在時序控制上分為顯示週期(display cycle)以及觸控週期(touch cycle)。在顯示週期時，第一連接線144a提供共用電壓訊號至共用電極160(所有的第一電極線E1(1)~E1(4))。在觸控週期時，第一連接線144a依序提供觸控掃描訊號至第一電極線E1(1)~E1(4)，此時，第一電極線E1(1)~E1(4)可為觸控感測電極。詳言之，共用電極160以及共用電極圖案160a可作為投射式電容感測的觸控感測電極。

第二區R2中的第一連接線144a不與共用電極160連接，因此第二區R2中不設置共用電極圖案160a。在第二區R2中，相鄰的第一連接線144a之間可設置導電圖案C2。導電圖案C2與第一連接線144a彼此分離。導電圖案C2透過接觸窗H與共用電極160連接。換言之，由於導電圖案C2為導電材質，因此透過導電圖案C2與共用電極160相連可以進一步減少共用電極160的傳導 阻抗。

在其他實施例中，與同一條第一電極線E1(1)~E1(4)相連的第一連接線144a之間也可以不具有連接部C1，其中與同一條第一電極線E1(1)~E1(4)相連的第一連接線144a在顯示區102d中彼此分離，且於周邊區102p中連接至同一個接墊142。第一連接線144a與第一電極線E1(1)~E1(4)重疊之處設置有接觸窗，且第一連接線144a與第一電極線E1(1)~E1(4)透過接觸窗連接。

請參照圖5A以及圖5B，主動元件陣列基板100可包括導體層103、絕緣層104、導體層105以及絕緣層106，其中導體層103例如是形成圖3的主動元件110中的閘極G與掃描線SL。絕緣層104覆蓋導體層103。導體層105例如是形成圖3的主動元件110中的源極S、汲極D以及資料線DL。其中，絕緣層104與絕緣層106可為單層或多層結構，且上述絕緣層的材質可選自第一絕緣層130或第二絕緣層150所述的材料，導體層103與導體層105可為單層或多層結構，且上述導體層的材質可選自導電層140所述的材料。

具體而言，對向基板200的基板表面上設置有多條第二電極線E2，第二電極線E2沿第一方向D1延伸。由共用電極160所形成的第一電極線E1(1)~E1(4)例如是第一感測電極，而位於對向基板200上的第二電極線E2例如是第二感測電極，其中第一電極線E1(1)~E1(4)與第二電極線E2可構成感測陣列E。第一電極線E1(1)~E1(4)例如是作為投射式電容感測的發送電極(transmitter)， 第二電極線E2例如是作為投射式電容感測的接收電極(receiver)。當觸碰事件發生時，感測陣列E可以將訊號傳遞至後端處理器，以計算出觸碰發生的位置，藉此達成觸控感測的功用。參照圖1A，本實施例之第二電極線E2例如是設置於基板202的外表面202a上，然而，本發明不限於此。在其他實施例中，第二電極線E2也可以設置於基板202的內表面202b上，如圖1B所示。其中，第二電極線E2與第一電極線E1皆不會連接在一起。

具體而言，由於用來傳遞第一電極線E1(1)~E1(4)的訊號的第一連接線144a設置於顯示區102d中，因此可以減少周邊區102所需面積，進而滿足觸控顯示面板的窄邊框設計需求。如圖3所示，由於第一連接線144a例如是與掃描線SL重疊設置，因此第一連接線144a的設置對於子畫素單元P的開口率不會有太大影響。此外，第一連接線144a不接觸掃描線SL且其也與掃描線SL電性絕緣。再者，連接線144a亦不接觸資料線DL且其也與資料線DL電性絕緣

請再參考圖2，導電層140更包括多條第二連接線144b。第二連接線144b分別沿第一方向D1延伸，並且位於顯示區102D內。第一連接線144a與第二連接線144b相互對稱設置，其中第J條第二連接線144b與第K~N條第一電極線E1(1)~E1(4)相交，並且經由相應的接觸窗H連接至第K條第一電極線E1(1)~E1(4)。換言之，第二連接線144b與第一連接線144a有相似的連接關係，因此第二連接線144b與第一電極線E1(1)~E1(4)的連接關係可參 考第一連接線144a。在本實施例中，第一電極線E1(1)~E1(4)可以透過連接至同一條第一電極線E1(1)~E1(4)的第一連接線144a與第二連接線144b來驅動。具體而言，顯示週期與觸控週期輪流替換，其中觸控週期的時間較短。此時，第二連接線144b的設置可以減少第一連接線144a的傳導阻抗，因而減少第一電極線E1(1)~E1(4)的充放電時間。其中，第二連接線144b分別與掃描線SL以及資料線DL的設置關係，請參閱上述第一連接線144a分別與掃描線SL以及資料線DL的設置關係，在此不再贅述。

此外，主動元件陣列基板100更具有第三區R3。圖6繪示第三區R3的局部放大示意圖。請參照圖2以及圖6，具體而言，導電層140更可包括多條第三連接線144c。每一條第三連接線144c沿第一方向D1延伸。在第三區R3中，第三連接線144c具有連接部C3以連接相鄰的第三連接線144c，且第三連接線144c的連接部C3透過接觸窗H與共用電極160連接。如圖2及圖6所示，每一第三連接線144c經由相應的接觸窗H連接至同一共用電極串列160S中的數個共用電極160。值得一提的是，與同一條第一電極線E1(1)~E1(4)連接的第三連接線144c可全部相連在一起。由於，第三連接線144c是由導電材質製成，因此以第三連接線144c與共用電極160可進一步減少共用電極160的傳導阻抗。此外，第三連接線144c與第一連接線144a以及第二連接線144b彼此分離並不互相連接，且連接至不同第一電極線E1(1)~E1(4)的第三連接線144c之間彼此分離並不互相連接。此外，在第三區 R3中也設置有共用電極圖案160a，且共用電極圖案160a與第三連接線144c透過接觸窗H連接。其中，第三連接線144c分別與掃描線SL以及資料線DL的設置關係，請參閱上述第一連接線144a分別與掃描線SL以及資料線DL的設置關係，在此不再贅述。

由圖5A以及圖5B可知，本實施例是先製作畫素電極120後再製作共用電極160，因此共用電極160覆蓋畫素電極120上方而形成頂部為共用電極(common electrode top)的結構。然而，本發明不限於此。在圖7A與圖7B所繪示的實施例中，也可以先製作共用電極160再製作畫素電極120，以形成畫素電極120覆蓋共用電極160上方的結構，即頂部為畫素電極(pixel electrode top)的結構。其中，共用電極160可為單層或多層結構，且其材質較佳地的可選自畫素電極120所述的材料，或其它合適的導電材料。

圖7A與圖7B所示的主動元件陣列基板100的上視示意圖與圖2以及圖4A相似，而可一起參照圖2以及圖4A。請參照圖7A與圖7B，在本實施例的主動元件陣列基板100a中，是先於絕緣層106上形成共用電極160之後，再於第二絕緣層150上形成畫素電極120，其中共用電極160以及畫素電極120的圖案與第一實施例的共用電極160以及畫素電極120的圖案相同。詳細而言，第一絕緣層130覆蓋共用電極160上且第一絕緣層130中具有多個接觸窗H。導電層140的第一連接線144a以及連接部C1透過接觸窗H連接至共用電極160。第二絕緣層150覆蓋導電層140與第一絕緣層130上。畫素電極120位於第二絕緣層150上。 此外，在圖7C的實施例中，也可以先形成一層未經圖案化的第一絕緣材料層(未標示)以覆蓋共用電極160。接著，再形成導電層140於未經圖案化的第一絕緣材料層(未標示)上以及未經圖案化的第二絕緣材料層(未標示)覆蓋導電層140與未經圖案化的第一絕緣材料層(未標示)上。然後，透過同一道圖案化製程形成深度不同的接觸窗H1與接觸窗H2，而可將第一絕緣材料層(未標示)製作出第一絕緣層130以及可將第二絕緣材料層(未標示)製作出第二絕緣層150。接觸窗H1位於第二絕緣層150中，接觸窗H2位於第一絕緣層130與第二絕緣層150中。之後，再形成導電圖案120c。導電圖案120c填入接觸窗H1與接觸窗H2以使共用電極160與導電層140連接。導電圖案120c可與畫素電極120以同一道製程製作，但是，導電圖案120c與畫素電極120彼此分離且不互相連接。

此外，在頂部為畫素電極(pixel electrode top)的架構下，上述導電層140、共用電極160以及畫素電極120也可以有其他不同的佈局，以下另舉其他實施例來說明。

圖8A至圖8C分別為本發明另一實施例的主動元件陣列基板的第一區、第二區以及第三區的上視示意圖。圖9A至圖9B分別為沿圖8A之剖線C-C’以及剖線D-D’的剖面示意圖。此外，圖8D更繪示圖8A至圖8C的共用電極160、共用電極圖案160a、掃描線SL以及共用配線COM以清楚說明共用電極160的佈局。而且，為了清楚繪示各構件的配置關係，圖8A至圖8C省略繪示部分構件。

在圖4B的實施例中，每一個共用電極160例如是具有多個狹縫。請參照圖8A、圖8D、圖9A以及圖9B，共用電極160例如是不具有狹縫的連續圖案。主動元件陣列基板100b包括多個共用配線COM。每一個共用配線COM沿第二方向D2延伸，且共用配線COM連接數個共用電極160以形成其中一個共用電極串列160s。

更詳細而言，在第二方向D2上的數個子畫素單元P中的共用電極160連接在一起以形成一共用電極組。在此，以三個子畫素單元P中的共用電極160連接在一起以形成共用電極組為例說明。當然，本發明不限於此。在其他實施例中，可以是兩個或四個以上的子畫素單元P中的共用電極160連接在一起以形成共用電極組。在本實施例中，任兩組共用電極組之間彼此分離，且沿第二方向D2排列的多組共用電極組之間透過一條共用配線COM電性連接在一起，如圖8D所示。

詳細而言，共用配線COM例如是與掃描線SL於同一道製程中形成，且共用配線COM沿第二方向D2延伸。其中，共用配線COM與掃描線SL彼此相分離且電性絕緣。共用電極組的其中一個共用電極160經由接觸窗H2與共用配線COM連接，如此一來，每一條共用配線COM可電性連接多組共用電極組以形成其中一個沿第二方向D2延伸的共用電極串列160s。再者，每兩個以上的共用電極串列160s相互連接可形成其中一條第一電極線E1。此外，任兩組共用電極組160之間更設置有與共用電極160 彼此分離的共用電極圖案160a。

請參照圖9A與9B，在本實施例中，主動元件陣列基板100b上沒有設置如圖7A至圖7C所示的第一絕緣層130，因此導電層140直接設置於共用電極160上。詳細而言，導電層140包括多個接墊142(如圖2所繪示)、多條第一連接線144a以及多條導電配線146。第一連接線144a主要設置於共用電極圖案160a上，當第一連接線144a與預定之第一電極線E1電性連接時，第一連接線144a可經由連接部C4與共用電極160電性連接。導電配線146直接設置於共用電極160上，由於導電配線146為導電材質，因此可以增加共用電極160的導電性並降低共用電極160的傳導阻抗。進一步而言，第一連接線144a沿第一方向D1延伸以電性連接於第一電極線E1與接墊142之間，因此第一連接線144跨越多條第一電極線E1以形成一條連續導線。相對地，設置在不同第一電極線E1上的導電配線146之間不相互連接。

畫素電極120設置於第二絕緣層150上，畫素電極120透過接觸窗H1與位於下方的汲極D(繪示於圖2中)電性連接。在本實施例中，畫素電極120具有多個狹縫，當畫素電極120與共用電極160被驅動之時，畫素電極120與共用電極160之間可形成電場來驅動位於主動元件陣列基板100b上方的顯示介質。

請參照圖8B以及圖8D，在第二區R2中，第一連接線144a不與第一電極線E1電性連接。詳細而言，第二區R2中的第一連接線144a與共用電極160之間未設置如圖8A所示的連接部 C4，因此第一連接線144a僅是跨越多條第一電極線E1而不與第一電極線E1電性連接。

請參照圖8C以及圖8D，在第三區R3中，導電層140包括多條第三連接線144c。每一條第三連接線144c沿第一方向D1延伸。第三連接線144c經過連接部C5與共用電極160電性連接。此外，由於第三連接線144c是由導電材質製成，因此第三連接線144c可進一步減少共用電極160的傳導阻抗。第三連接線144c與第一連接線144a彼此分離並不互相連接，且連接至不同第一電極線E1的第三連接線144c之間彼此分離並不互相連接。此外，在第三區R3中也設置有共用電極圖案160a，且共用電極圖案160a與第三連接線144c直接連接。

請再參照圖2，位於顯示區102d最內側的第一連接線144a與位於顯示區102d最內側的第二連接線144b之間具有第一間距d1，任兩相鄰第一連接線144a之間具有第二間距d2，任兩相鄰第二連接線144b之間具有第三間距d3，其中第一間距d1實質上大於第二間距d2與第三間距d3。較佳地，第一連接線144a鄰近顯示區102d的邊緣設置，且第二連接線144b鄰近顯示區102d的另一邊緣設置。換言之，第一連接線144a與第二連接線144b集中設置在顯示區102d內的兩側。再者，於此實施例中，較佳地，第三連接線144c就位於第一連接線144a與第二連接線144b之間。

然而，本發明不限於此。在圖10的實施例中，位於主動元件陣列基板100a的顯示區102d最內側的第一連接線144a與位 於顯示區102d最內側的第二連接線144b之間具有第一間距d1，任兩相鄰第一連接線144a之間具有第二間距d2，任兩相鄰第二連接線144b之間具有第三間距d3，且第一間距d1、第二間距d2與第三間距d3實質上相等，如圖10所示。換言之，第一連接線144a與第二連接線144b均勻分散地設置在顯示區102d內。而且，兩相鄰的第一連接線144a之間、兩相鄰的第二連接線144b之間以及相鄰的第一連接線144a與第二連接線144b之間可設置第三連接線144c。此外，第三連接線144c與第一連接線144a以及第二連接線144b彼此分離並不互相連接。再者，連接至不同第一電極線E1(1)~E1(4)的第三連接線144c之間彼此分離並不互相連接。而第一連接線144a以及第二連接線144b的連接關係，請參閱圖2的相關描述，在此不再贅言。須說明的是，圖10之實施例所示的佈局中並不限定畫素電極120與共用電極160的製作順序。換言之，在圖10所示的實施例中，可以依序製作畫素電極120以及共用電極160，或者是依序製作共用電極160與畫素電極120。

此外，在圖11所示的實施例中，主動元件陣列基板100b更包括多條輔助連接線170。各輔助連接線170分別沿第一方向D1延伸。輔助連接線170位於周邊區102p中。各輔助連接線170與相應的第一連接線144a並聯而連接於對應的第一電極線E1(1)~E1(4)與接墊142之間，輔助連接線170的設置可以進一步降低對應的第一電極線E1(1)~E1(4)的傳導阻抗。其中，各輔助連接線170彼此分離並不互相連接。此外，本實施例的第一連接線 144a以及第二連接線144b的連接關係係以圖2為範本，但不限於此。於其它實施例中，多條輔助連接線170亦可運用於圖10中。須說明的是，圖11之實施例所示的佈局中並不限定畫素電極120與共用電極160的製作順序。換言之，在圖11所示的實施例中，可以依序製作畫素電極120以及共用電極160，或者是依序製作共用電極160與畫素電極120。

綜上所述，本發明於主動元件陣列基板的顯示區中設置可傳遞第一電極線之訊號至接墊的第一連接線，因此可以減少周邊區需要的面積，進而滿足觸控顯示面板的窄邊框設計需求。

100‧‧‧主動元件陣列基板

102d‧‧‧顯示區

102p‧‧‧周邊區

140‧‧‧導電層

142‧‧‧接墊

144a、144a(1)‧‧‧第一連接線

144b‧‧‧第二連接線

144c‧‧‧第三連接線

160s‧‧‧共用電極串列

D1‧‧‧第一方向

D2‧‧‧第二方向

d1‧‧‧第一間距

d2‧‧‧第二間距

d3‧‧‧第三間距

E1(1)、E1(2)、E1(3)、E1(4)‧‧‧第一電極線

H‧‧‧接觸窗

P‧‧‧子畫素單元

R1‧‧‧第一區

R2‧‧‧第二區

R3‧‧‧第三區

Claims (18)

1. 一種內嵌式觸控顯示面板，包括：一主動元件陣列基板，具有一顯示區，該主動元件陣列基板包括：多個主動元件，陣列排列於該顯示區內；多個畫素電極，位於該顯示區內，並且分別耦接到相應的該些主動元件；一第一絕緣層，覆蓋該些主動元件以及該些畫素電極；一導電層，配置於該第一絕緣層上，該導電層包括：多個接墊，鄰近該主動元件陣列基板的一側；以及多條第一連接線，分別沿一第一方向延伸，並且位於該顯示區內，該些第一連接線分別連接相應的該些接墊；一第二絕緣層，配置於該導電層上，並且具有多個接觸窗；以及多個共用電極，配置於該第二絕緣層上，並且分別對應於該些畫素電極設置，該些共用電極排列成沿一第二方向延伸的多個共用電極串列，其中每兩個以上的該些共用電極串列相連，以形成一第一電極線，使該主動元件陣列基板的所有共用電極形成沿該第一方向依序排列的N條第一電極線，第J條第一連接線與第K~N條第一電極線相交，並且經由相應的該接觸窗連接至第K條第一電極線，J、K、N為正整數；一對向基板，對應於該主動元件陣列基板，該對向基板的一 表面上具有多條第二電極線，該些第二電極線分別沿該第一方向延伸，且該些第一電極線與該些第二電極線共同構成一感測陣列；以及一顯示介質層，夾置於該主動元件陣列基板與該對向基板之間。
2. 如申請專利範圍第1項所述的內嵌式觸控顯示面板，其中每一第一連接線由第1條第一電極線延伸至第N條第一電極線，而與所有的第一電極線相交。
3. 如申請專利範圍第1項所述的內嵌式觸控顯示面板，其中該些第一連接線鄰近該顯示區的邊緣。
4. 如申請專利範圍第1項所述的內嵌式觸控顯示面板，其中該導電層更包括多條第二連接線，分別沿該第一方向延伸，並且位於該顯示區內，該些第一連接線與該些第二連接線相互對稱設置，其中第J條第二連接線與第K~N條第一電極線相交，並且經由相應的該接觸窗連接至第K條第一電極線。
5. 如申請專利範圍第4項所述的內嵌式觸控顯示面板，其中位於該顯示區最內側的該第一連接線與該第二連接線之間具有一第一間距，任兩相鄰第一連接線之間具有一第二間距，任兩相鄰第二連接線之間具有一第三間距，且該第一間距大於該第二間距與該第三間距。
6. 如申請專利範圍第4項所述的內嵌式觸控顯示面板，其中位於該顯示區最內側的該第一連接線與該第二連接線之間具有一 第一間距，任兩相鄰第一連接線之間具有一第二間距，任兩相鄰第二連接線之間具有一第三間距，且該第一間距、該第二間距與該第三間距相等。
7. 如申請專利範圍第1項所述的內嵌式觸控顯示面板，更包括多條第三連接線，分別沿該第一方向延伸，其中每一第三連接線經由相應的該些接觸窗連接至同一共用電極串列中的數個共用電極。
8. 如申請專利範圍第1項所述的內嵌式觸控顯示面板，更包括多條輔助連接線，分別沿該第一方向延伸，並且位於該顯示區外，各該輔助連接線與相應的該第一連接線並聯，而連接於相應的該第一電極線與該接墊之間。
9. 一種內嵌式觸控顯示面板，包括：一主動元件陣列基板，具有一顯示區，該主動元件陣列基板包括：多個主動元件，陣列排列於該顯示區內；多個共用電極，位於該顯示區內，並且分別對應於該些主動元件設置，該些共用電極排列成沿一第二方向延伸的多個共用電極串列，其中每兩個以上的該些共用電極串列相互連接，以形成一第一電極線，使該主動元件陣列基板的所有共用電極形成沿一第一方向依序排列的N條第一電極線，N為正整數；一導電層，至少配置於該些共用電極上，該導電層包括：多個接墊，鄰近該主動元件陣列基板的一側；以及 多條第一連接線，分別沿該第一方向延伸，並且位於該顯示區內，該些第一連接線分別連接相應的該些接墊，其中第J條第一連接線與第K~N條第一電極線相交，並且連接至第K條第一電極線，J、K為正整數；一第一絕緣層，配置於該導電層上；以及多個畫素電極，配置於該第一絕緣層上，並且位於該顯示區內，該些畫素電極分別耦接到相應的該些主動元件；一對向基板，對應於該主動元件陣列基板，該對向基板的一表面上具有多條第二電極線，該些第二電極線分別沿該第二方向延伸，且該些第一電極線與該些第二電極線共同構成一感測陣列；以及一顯示介質層，夾置於該主動元件陣列基板與該對向基板之間。
10. 如申請專利範圍第9項所述的內嵌式觸控顯示面板，其中每一第一連接線由第1條第一電極線延伸至第N條第一電極線，而與所有的第一電極線相交。
11. 如申請專利範圍第9項所述的內嵌式觸控顯示面板，其中該些第一連接線鄰近該顯示區的邊緣。
12. 如申請專利範圍第9項所述的內嵌式觸控顯示面板，其中該導電層更包括多條第二連接線，分別沿該第二方向延伸，並且位於該顯示區內，該些第一連接線與該些第二連接線相互對稱設置，其中第J條第二連接線與第K~N條第一電極線相交，並且 連接至第K條第一電極線。
13. 如申請專利範圍第12項所述的內嵌式觸控顯示面板，其中位於該顯示區最內側的該第一連接線與該第二連接線之間具有一第一間距，任兩相鄰第一連接線之間具有一第二間距，任兩相鄰第二連接線之間具有一第三間距，且該第一間距大於該第二間距與該第三間距。
14. 如申請專利範圍第12項所述的內嵌式觸控顯示面板，其中位於該顯示區最內側的該第一連接線與該第二連接線之間具有一第一間距，任兩相鄰第一連接線之間具有一第二間距，任兩相鄰第二連接線之間具有一第三間距，且該第一間距、該第二間距與該第三間距相等。
15. 如申請專利範圍第9項所述的內嵌式觸控顯示面板，更包括多條第三連接線，分別沿該第一方向延伸，其中每一第三連接線連接至同一共用電極串列中的數個共用電極。
16. 如申請專利範圍第9項所述的內嵌式觸控顯示面板，更包括多條輔助連接線，分別沿該第二方向延伸，並且位於該顯示區外，各該輔助連接線與相應的該第一連接線並聯，而連接於相應的該第一電極線與該接墊之間。
17. 如申請專利範圍第9項所述的內嵌式觸控顯示面板，更更包括一第二絕緣層，覆蓋該些主動元件以及該些共用電極層，且該導電層設置於該第二絕緣層上，其中該第二絕緣層具有多個接觸窗，且第J條第一連接線經由相應的該接觸窗連接至第K條 第一電極線。
18. 如申請專利範圍第9項所述的內嵌式觸控顯示面板，更包括多個共用配線，位於該顯示區內，各該共用配線沿該第二方向延伸且各該共用配線連接數個共用電極以形成其中一個共用電極串列。