TW201432964A - 重複的自旋電流互連 - Google Patents

重複的自旋電流互連 Download PDF

Info

Publication number
TW201432964A
TW201432964A TW102133684A TW102133684A TW201432964A TW 201432964 A TW201432964 A TW 201432964A TW 102133684 A TW102133684 A TW 102133684A TW 102133684 A TW102133684 A TW 102133684A TW 201432964 A TW201432964 A TW 201432964A
Authority
TW
Taiwan
Prior art keywords
metal
ferromagnetic
interconnect
ferromagnetic portion
spin
Prior art date
Application number
TW102133684A
Other languages
English (en)
Other versions
TWI540774B (zh
Inventor
沙西坎斯 曼尼佩楚尼
狄米崔 尼可諾夫
艾恩 楊
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201432964A publication Critical patent/TW201432964A/zh
Application granted granted Critical
Publication of TWI540774B publication Critical patent/TWI540774B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10W20/40

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一個實施例包括:金屬層,其包括第一和第二金屬部;鐵磁層,其包括直接接觸該第一金屬部之第一鐵磁部和直接接觸該第二金屬部之第二鐵磁部;及第一金屬非磁性互連,其將該第一鐵磁部耦合至該第二鐵磁部。自旋互連輸送適用於自旋邏輯電路之自旋極化電流。互連可被包括於諸如反相器或緩衝器之電流中繼器中。互連可執行自旋信號之再生。某些實施例使用垂直的非磁性金屬互連而將自旋互連延伸成為三維(例如,垂直地跨越裝置之層)。自旋互連(其可傳遞自旋電流信號而沒有自旋與電信號間之電流的重複轉換)藉由減少功率需求、縮減電路尺寸、及增加電路速度而致能自旋邏輯電路。

Description

重複的自旋電流互連
本發明係有關重複的自旋電流互連。
自旋極化係有關基本粒子之自旋或固有角動量與給定方向之對齊的程度。此自旋影響鐵磁金屬(諸如,鐵)中之電子的傳導,其產生自旋極化電流。自旋極化電流影響自旋波,其為磁性材料之排序中的傳播擾動。自旋極化亦有關自旋電子學,其為有關電子之固有自旋、其相關磁矩、及電子之基本電荷的電子學之一分支。自旋電子學裝置係有關穿隧磁阻(TMR),其使用通過薄絕緣體至分離鐵磁層之電子的量子力學穿隧、及自旋力矩轉移(STT),其中,自旋極化電子之電流可被用來控制鐵磁電極之磁化方向。
100‧‧‧互連系統
105‧‧‧供應電壓平面
110‧‧‧金屬部
111‧‧‧金屬部
120‧‧‧鐵磁部
121‧‧‧鐵磁部
130‧‧‧互連
131‧‧‧互連
132‧‧‧互連
140‧‧‧通孔/互連
150‧‧‧接地層
160‧‧‧氧化物
170、171、172‧‧‧箭號
180‧‧‧重疊區
181‧‧‧距離
182‧‧‧距離
183‧‧‧長度
184、185‧‧‧厚度
186‧‧‧互連厚度
187、188、189‧‧‧距離
190‧‧‧寬度
191、192‧‧‧隔離部
200‧‧‧互連系統
210、211、220、221‧‧‧元件
240‧‧‧互連
241‧‧‧第二互連/通孔
291‧‧‧距離
292‧‧‧距離
300‧‧‧系統
310、311、312‧‧‧金屬部
320、321、322‧‧‧磁性部
331、332、333‧‧‧互連
340、341、342‧‧‧通孔
350、351、352、353‧‧‧中繼器
400‧‧‧多階互連系統
405、406‧‧‧供應電壓平面
410、411、412、413、414‧‧‧金屬構件
420、421、422、423、424‧‧‧磁性構件
430、431、432、433、434、435、436‧‧‧非磁性「水平自旋互連」
440、441‧‧‧互連/通孔
451、450‧‧‧金屬接地平面
460‧‧‧氧化物
490、491‧‧‧非磁性「垂直自旋互連」或通孔
500‧‧‧多階互連系統/裝置
505、506‧‧‧供應電壓平面
511、514‧‧‧金屬部
521、524‧‧‧鐵磁部
530、531、535、536‧‧‧水平自旋互連
560‧‧‧氧化物層
590、591‧‧‧互連
595、596‧‧‧通孔
700‧‧‧多處理器系統
714‧‧‧輸入/輸出(I/O)裝置
716‧‧‧第一匯流排
718‧‧‧匯流排橋
720‧‧‧第二匯流排
722‧‧‧鍵盤/滑鼠
724‧‧‧音頻I/O
726‧‧‧通訊裝置
728‧‧‧資料儲存單元
730‧‧‧碼
732、734‧‧‧記憶體
750‧‧‧點對點互連
770‧‧‧第一處理器
780‧‧‧第二處理器
790‧‧‧晶片組
本發明之實施例的特徵及優點將從後附之申請專利範圍、一或更多個範例實施例之下列詳細描述、及 相應圖形中變得清楚明白,其中:
圖1a為本發明之一個實施例中的互連系統之剖面視圖。圖1b為圖1a之實施例的平面圖。
圖2為本發明之一個實施例中的互連系統之剖面視圖。
圖3a為本發明之一個實施例中的電流中繼器之剖面視圖。圖3b為針對圖3a之實施例的自旋電流相對於時間圖。
圖4為本發明之一個實施例中的多階互連系統之剖面視圖。
圖5為本發明之一個實施例中的多階互連系統之剖面視圖。
圖6為本發明之一個實施例中的方法流程圖。
圖7為用於本發明之一個實施例的操作之系統。
【發明內容與實施方式】
現在將參考圖形,其中,類似的結構可被提供以類似的尾置參考指定。為了更清楚地顯示各個實施例之結構,文中所包括之圖形為積體電路結構之圖形表示法。因此,所製造之積體電路結構的實際呈現(例如,於顯微照片)可呈現為不同而仍結合所闡明之實施例的請求結構。此外,圖形可以僅顯示可用於理解所闡明之實施例 的結構。本技術中已知的其他結構可能尚未被加入以維持圖形的清晰度。「一個實施例」、「各種實施例」等等係指示此處所描述之實施例可包括特定特徵、結構、或特性,但並不是每一個實施例必須包括特定特徵、結構、或特性。某些實施例可具有針對其他實施例而描述之特徵的一些、所有或全無。「第一」、「第二」、「第三」等等係描述一共同物件並指示其類似物件之不同例子而被參照。此類形容詞並非暗示此處所描述之物件必須以一給定序列(時間上、空間上)、以排名、或者以任何其他方式。「已連接」可指示元件係彼此直接地物理或電接觸,而「已耦合」可指示元件係彼此共同操作或互作用,但其可為或可不為直接地物理或電接觸。同時,雖然類似或相同數字可被用以指定不同圖形中之相同或類似部分,如此做並不表示包括類似或相同數字之所有圖形均構成單一或相同實施例。
實施例包括用於電路(諸如,自旋邏輯電路、自旋電子邏輯、自旋電子記憶體等等)之一或更多個「自旋互連」。實施例包括用於自旋邏輯電路之電流中繼器(例如,反相器及/或緩衝器)。各個實施例使用非磁性互連及磁性中繼器而致能自旋邏輯電路。例如,實施例使用非磁性金屬線互連而供自旋電流傳播,以磁性元件沿著該線置於規律的距離(或非規律的距離)上來執行自旋信號之再生。一個實施例包括全自旋互連系統,其包含經由非磁性金屬互連而彼此通連之奈米磁性電流中繼器(於 中繼器之鏈中)。某些實施例使用非磁性金屬互連(諸如,通孔)而將互連延伸成為三維(例如,垂直地跨越裝置之層)。
如以上所示,文中描述有各種實施例(更詳細地描述於下)。許多實施例傳遞自旋電流信號而沒有重複的轉換於自旋與電信號之間(取而代之僅使用以下所描述之互連系統來再生自旋電流)。這有助於藉由減少電力需求(亦即,藉由完全地或實質上完全地避免轉換損失)、減少電路尺寸、及增加電路速度來致能自旋邏輯電路。當作文中所述之實施例的優點的一個特定範例,此類實施例提供優於諸如自旋波互連等技術之優點。自旋波具有自旋至電和電至自旋轉換之低效率。同時,利用自旋波互連,在信號衰減(~1um)之前僅有短距離的自旋波傳播。某些實施例之優點的其他範例包括產生自旋邏輯電路之能力,該自旋邏輯電路之輸出自旋信號透過較長距離來通訊而無需轉換為電荷。換言之,信號由於位在自旋邏輯電路之間的局部及半總體自旋互連而傳遞較長的距離(其中,「局部互連」將晶片之小區域互連,涵蓋諸如10-20微米之距離,而「總體互連」將其以較長距離分離之區域互連)。某些實施例提供用以定標互連之長度的信號再生(例如,容許較長的互連或互連之鏈)。各種實施例包括或提供三維可堆疊全自旋邏輯。例如,實施例容許利用非磁性金屬互連(例如,通孔)之自旋互連的三維整合。非磁性互連容許利用非磁性金屬通孔且避免使用磁性通孔之 互連的三維整合。因此,文中所述之實施例有許多優點。
圖1a為本發明之一個實施例中的互連系統100之剖面視圖。圖1b為實施例的平面圖。系統或裝置100包括基板(未顯示於此圖中)、金屬層(於基板上),包括彼此未直接接觸之金屬部110及金屬部111。
於一個實施例中,半導體基板為當作晶圓之部分的大塊半導體材料。於一個實施例中,半導體基板為當作其已從晶圓切下的晶片之部分的大塊半導體材料。於一個實施例中,半導體基板為一種形成在絕緣體之上的半導體材料,諸如絕緣體上半導體(SOI)基板。於一個實施例中,半導體基板為重要結構,諸如延伸在大塊半導體材料之上的鰭片。
基板上之鐵磁層包括:直接接觸金屬部110之鐵磁部120及直接接觸金屬部111而並未直接接觸鐵磁部120之鐵磁部121。金屬互連131將鐵磁部120耦合至鐵磁部121。沒有其他的鐵磁部(超過部120、121以外)直接接觸金屬部110、111之任一者。於此實施例中,金屬自旋互連131直接接觸鐵磁部120、121,而其他實施例並非如此限制且接觸可為間接的。
鐵磁部120與金屬互連131重疊一段距離181,而鐵磁部121與金屬互連131重疊一段距離182,距離182比距離181更短,於此特定實施例中(但於其他實施例中並非如此)。於一個實施例中,距離181是介於10與300nm之間,而距離182是介於10與300nm之 間,且針對從左至右之信號流動而言距離182比距離181更短。於一個實施例中,距離181為100nm而距離182為80nm。於一個實施例中,距離181為150nm而距離182為100nm。於一個實施例中,距離181為200nm而距離182為175nm。於一個實施例中,距離181為275nm而距離182為250nm。於一個實施例中,距離182為100nm而距離181為80nm。於一個實施例中,距離182為150nm而距離181為100nm。於一個實施例中,距離182為200nm而距離181為175nm。於一個實施例中,距離182為275nm而距離181為250nm。系統100將自旋極化電流172(經由供應電壓平面105)從鐵磁部120傳遞至鐵磁部121,根據其距離182係短於距離181。換言之,於此實施例中,電流方向至少部分地根據部120、121及互連131之不同的重疊距離而被指定(其中,電流係從較大的重疊區流至小的重疊區)。
於一個實施例中,金屬互連131係經由金屬互連131上之「第一位置」(亦即,通孔/互連140與互連131之接面)而耦合至接地層150。於圖1a之實施例中,第一位置與鐵磁部120之距離係短於其與鐵磁部121之距離。(請注意:本申請案中之圖形並未依比例而繪製。)明確地說,於一個實施例中,距離188短於或小於距離189。於一個實施例中,距離188為50nm而距離189為500nm。於一個實施例中,距離188為100nm而距離189為400nm。於一個實施例中,距離188為250 nm而距離189為250nm。於一個實施例中,距離188為400nm而距離189為100nm。於一個實施例中,距離188為500nm而距離189為50nm。系統100將自旋極化電流172(來自供應電壓平面105)經由鐵磁部120而傳遞至鐵磁部121,根據通孔140/互連131接面與鐵磁部120之距離短於其與鐵磁部121之距離。將通孔140/互連131接面滑動靠近部121可反轉電流方向(取決於諸如,例如,區域181及182中之重疊量等的其他因素)因此,電流方向172可由距離181/182、距離188/189、或距離181/182與距離188/189兩者來予以指定。再者,除了用以判定自旋電流方向之上述方法以外或取代上述方法,方向可進一步藉由改變注入效率(非對稱自旋電流注入)來予以控制。
箭號170顯示比箭號171更大的自旋極化(指向相同方向之較多數目的箭號)。這有助於顯示顯著或主要磁鐵(部120)如何將淨自旋注入系統100而朝向從屬磁鐵(部121)。因此,隨著自旋電流減弱(箭號171),電流接著經由元件111、121而被再生以再次增加至較高位準(類似於箭號170)(假設電流係由左至右移動,如同圖1a之情況)。
於一個實施例中,金屬互連131為非磁性的。金屬互連可包括銅、鋁、石墨烯、錫,等等。於一個實施例中,鐵磁部120及/或121包括鎳、鈷、鐵、釓、及何士勒(Huesler)合金與其組合之至少其中一者。於一 個實施例中,用於部120、121之任何元件可被摻入以(例如)硼或類似材料(例如,用以協助奈米製造)。另一實施例包括類似適用於120/121之鎳、鈷、鐵、Huesler合金及釓等材料,因為,舉例來說,其具有室溫下之良好磁化及/或強的磁性各向異性。
金屬部110及/或111可包含至少一貴金屬及至少一5d過渡金屬。金屬部110及/或111可包括材料,其包含鉑、鉭、銅、及金(及其組合)之至少其中一者,但其他實施例不限於此。其他實施例可包括與雜質結合之銅。雜質可包括一或更多個5d過渡金屬,諸如鎦、鉿、鉭、鎢、錸、鋨、銥、鉑、金及汞。於一個實施例中,鉭可包括beta相(beta phase)鉭。其他實施例可包括與金、銀、及/或鉑結合之一或更多個這些雜質。又於其他實施例可包括與一或更多個4d過渡金屬雜質(諸如,釔、鋯、鈮、鉬、鎝、釕、銠、鈀、銀、及/或鎘)結合之金、銀及/或鉑。另一實施例可包括汞及碲。又其他實施例可包括人工製作的金屬結構,諸如磁性超晶格及其他金屬材料。其他實施例包括與任何4d或5d過渡金屬雜質結合之任何貴金屬。例如,此類貴金屬包括金、銀、鉑、釕、銠、鈀、鋨、錸、及銥。其他實施例包括材料,類似適用於層110及/或111之與任何4d或5d過渡金屬雜質結合的貴金屬,因為,舉例來說,其展現自旋相依的散射及/或自旋軌道互動。
系統100之各個層係藉由氧化物160所分 離。文中所述之材料的範例為非詳盡的。
於一個實施例中,金屬部110具有長度183及寬度190(參見圖1b)。金屬部111亦具有與長度183共線之長度。於一個實施例中,長度183比寬度190更長。於一個實施例中,鐵磁部120具有長度183及寬度190(亦即,與部110相同之尺寸)。因此,金屬部110具有由長度183及寬度190所指定之第一表面區域,其係不小於由鐵磁部長度183及寬度190所定義之第二表面區域。然而,於其他實施例中,金屬部110之表面區域係大於鐵磁部120。於某些實施例中,部110及111具有類似的尺寸(長度、寬度、高度)但於其他實施例中則不同。
於一個實施例中,磁鐵層120之長度可約為金屬層110之長度的一半或四分之一。磁鐵層120(於圖1a及1b中為水平且延伸於左右方向)之長度可約為50nm而寬度190可約為100nm。於另一實施例中,金屬部110之長度約為104nm,磁鐵部120之長度約為26nm,而金屬部110及磁鐵部120之寬度190約為52nm。然而,於其他實施例中,磁鐵部120長度可約為10、20、40、60、80、100、120、140、160、180nm或更大,金屬部110長度可為50、60、70、80、120、140、160、180nm或以上,而金屬部110及磁鐵部120之寬度190可約為30、40、75、150nm或更大。其他實施例不限於此。
於一個實施例中,鐵磁部厚度185不大於5 nm而金屬部厚度184不小於5nm。於一個實施例中,厚度185可約為3nm,而金屬層110之厚度184可約為10nm。然而,其他實施例包括約為1、2、4、5、6nm或更大之磁鐵層120的厚度185及約為5、6、7、8、9、11、12、13、14、15、16、17、18、19、20nm或更大之金屬層110的厚度184。
於一個實施例中,互連厚度186係介於10nm與1微米之間,但其他實施例不限於此。於一個實施例中,鐵磁部120與鐵磁部121分開一段距離187,該距離187係介於25奈米與15微米之間,但其他實施例不限於此。於一個實施例中,距離187為100nm。於另一實施例中,距離187為10微米。於一個實施例中,互連130、131及/或132各自具有介於100nm與10微米之間的長度,磁鐵120、121各自具有如下尺寸之範圍:厚度0.1nm至10nm、長度10nm至500nm、及寬度10nm至500nm。然而,其他實施例不限於此。
於一個實施例中,互連之「鏈」係形成有將互連130耦合至互連131之部110、120以及將互連131耦合至互連132之部111、121。重疊區180可等於距離182,但於其他實施例中可不同。隔離部191、192係介於互連130、131、132之間並直接且個別地接觸鐵磁部121、121。於一個實施例中,隔離部191及/或隔離部192係介於1與100nm之間(但其他實施例不限於此)。
雖然於圖1b中之部110、120呈現為矩形, 但於其他實施例中一個部或二個部可為正方形、長圓形(ovular)或者為具有圓形部之其他形狀,等等。同時,於圖1b中,磁鐵層120呈現為沿著金屬110而集中,但於其他實施例中,磁鐵120可針對金屬110而在中點的側面(左或右)。同時,雖然於一個實施例中,寬度190針對每一個部110、120均為相同的,但於其他實施例中,磁鐵部可較金屬部更寬或更不寬。
於一個實施例中,供應電壓105為1mV至100mV(但其他實施例不限於此)。
圖2為本發明之一個實施例中的互連系統200之剖面視圖。系統200係類似於圖1a之系統100但顯示互連240係移至較接近元件210、220且較遠離元件211、221。因此,互連/通孔240與部220之最右端分開一段距離291並且與部221之最左端分開一段距離292,以協助驅動電流從部220至部221。於一個實施例中,距離292為介於10nm至100微米。亦顯示出第二互連/通孔241。於其他實施例中,互連240可被置於與部220及221等距離的。
雖未明確地顯示於圖1a、1b及2任一者中,諸如系統100之實施例可包括第三金屬部,其係包括於與部110、111相同之金屬層中(且其並未直接接觸部110、111之任一者)。再者,第三鐵磁部(包括於與部120、121相同之鐵磁層中)直接接觸第三金屬部(但並未直接接觸鐵磁部120、121)。例如,另一金屬互連132 將鐵磁部121耦合至第三鐵磁部(且由於間隙192而並未直接接觸金屬互連131)。這產生全自旋(或實質上「全」自旋)互連之較長的「鏈」(「全自旋」是指沒有或者幾乎沒有電至自旋及自旋至電轉換)。
圖3a為本發明之一個實施例中的電流中繼器之剖面視圖。圖3b為針對圖3a之實施例的自旋電流相對於時間圖。系統300包括電流中繼器350、351、352、353,其均有助於維持跨距離的自旋極化電流以產生「全自旋」互連(或實質上「全自旋」互連)。
為了解釋之目的而聚焦於中繼器351,中繼器351包括個別地直接接觸磁性區段或部320、321之金屬部310、311。金屬互連331耦合至區段321之一端而金屬互連332耦合至區段321之第二端(與第一端相反)。沒有直接地接觸金屬區段310、311之其他磁性區段。於一個實施例(但非所有實施例)中,互連331、332各自直接地且個別地接觸磁性區段320、321。如同較早所描述之實施例,互連331、332可以不相等的量重疊磁性區段321(以協助於圖中由左至右地驅動電流)。通孔340、341、342耦合至接地(未顯示出)且沿著互連331、332、333之左側而設置(以協助於圖中由左至右地驅動電流)。互連333經由金屬部312及磁性部322而耦合至互連332。於一個實施例中,互連331、332為非磁性的,區段320、321為磁性的且包括鎳、鈷、鐵、釓、和Huesler合金之至少其中一者,而金屬區段310、311、 312包括至少一貴金屬及至少一5d過渡金屬。系統300可耦合至切換裝置,其係包括於以處理器為基礎的計算系統(諸如,圖7之系統700)中。
於一個實施例中,圖3a中的中繼器之鏈包括二個以上的中繼器,且於某些實施例中可包括10、50、100或更多個中繼器。
圖3b包括用於來自磁性元件320之電流的實圖線及用於來自磁性元件321之電流的虛圖線。此圖顯示當中繼器351為反相器時之電流的反轉本質。然而,中繼器351亦可為緩衝器,其中,並無反轉但電流仍被「中繼」至進一步自旋極化的電流。於一個實施例中,電源供應之本質決定給定裝置為反相器或者是緩衝器。
圖4為本發明之一個實施例中的多階互連系統400之剖面視圖。系統400包括一金屬層中之金屬構件410、411、412及另一金屬層中之金屬構件413、414。系統400亦包括一磁性層中之磁性構件420、421、422及另一磁性層中之磁性構件423、424。系統400包括供應電壓平面405、406(於某些實施例中,其可被耦合在一起以共用電壓);金屬接地平面451、450;非磁性「水平自旋互連」430、431、432、433、434、435、436;及非磁性「垂直自旋互連」或通孔490、491。互連490,例如,可為金屬並可直接接觸金屬互連431、435(但其他實施例不限於此)。各個互連經由互連/通孔440、441(位於其個別互連上之中心以外)而耦合至接地。氧化物 460可隔離系統400之各個組件。於一個實施例中,一或更多個金屬互連直接接觸其個別的磁性構件。
如同從其他實施例所見,於系統400中,金屬互連以不同的程度而重疊磁性部。例如,互連435可重疊部423比重疊部424更多或更少。
於一個實施例中,鐵磁部(例如,部424及/或部422)的其中之一被包括於非揮發性記憶體中並且以非揮發性方式儲存資料。因此,實施例可包括具有非揮發性儲存能力之互連。自旋互連可將裝置耦合在一起,諸如將電晶體耦合至記憶體陣列中之字元線、資料線、或閘極線。
於一個實施例中,供應電壓406為10mV而供應電壓411為10mV。
於一個實施例中,由於沿著其個別互連之接地通孔(例如,沿著互連431之左側而設置之通孔440)的偏移而避免電短路至接地(例如,經由接地通孔440)。此外,通孔440之尺寸及用於通孔440之材料(例如,鋁或高電阻合金)可被配置以增加電阻及減少流至接地之電流。此等尺寸可相同於或類似於文中所述之水平互連(例如,131)的尺寸,但於其他實施例中則不限於此。例如,一個實施例包括全金屬電路,其中,電路元件之電阻很小。因此,接地路由/通孔之位置在電路之操作時非常重要。
圖5為本發明之一個實施例中的多階互連系 統/裝置500之剖面視圖。系統500包括基板500,於其上設置金屬接地平面550、551;氧化物層560、供應電壓電源平面505、506;及直接接觸水平自旋互連530、531、535、536和金屬部511、514之鐵磁部521、524。非磁性金屬垂直(或幾乎垂直)自旋互連590、591係耦合至非磁性金屬水平自旋互連530、531、535、536。互連590、591可與圖5「共平面」或者與圖5「非共平面」(於其前面或後面)。互連530及535使用通孔595、596而耦合至接地。以類似於圖4之方式,圖5提供使用全自旋互連之堆疊邏輯層。於各種實施例中,平面(諸如,電源和接地平面)及氧化物層可被共用以減少系統500中之層的數目。圖5(以及其他處)之斷線或不連續線指示其他的層可被包括。而且,於圖5中,互連535與互連530係位於相同的垂直平面,但其在其他實施例中並不需要。
圖6為本發明之一個實施例中的方法流程圖。方法600包括區塊605,其中,接地層被形成於基板上。區塊610包括形成互連,其係彼此隔離並透過位於氧化物中之通孔而被耦合至接地。區塊615包括非對稱地重疊橫跨互連之鐵磁部。區塊620包括直接使金屬部接觸至鐵磁部。區塊625包括將金屬部耦合至電源平面。於某些實施例中包括區塊630且區塊630包括重複區塊605-625以形成另一邏輯位準並經由金屬垂直自旋互連(其為非磁性的)而將由區塊605-625所產生之邏輯位準耦合至由區塊630所產生之位準。
實施例包含:基板;位於該基板上之金屬層,其包括不直接互相接觸之第一和第二金屬部;位於該基板上之鐵磁層,其包括直接接觸該第一金屬部之第一鐵磁部和直接接觸該第二金屬部但並不直接接觸該第一鐵磁部之第二鐵磁部;及第一金屬互連,其將該第一鐵磁部耦合至該第二鐵磁部。
此一個實施例可包括,例如,共用金屬部110之全自旋互連線(例如,彼此平行)的陣列。換言之,圖1將是平行於該陣列之任何互連線所取的剖面圖。因此,其他互連線將平行於線131但將不被看見於兩個維度輸出(其為圖1)中。例如,金屬部110可為垂直於全自旋互連線之陣列而延伸的金屬線(亦即,線110延伸「離開頁面」並朝向觀看者,而非跨越諸如線131之頁面)。金屬線110耦合經由部120之區段130、131以及其他區段(平行於線130、131而延伸之130'、131'(未顯示))。換言之,單一線110碰到數個全自旋互連線(130/131,其係平行於互連之陣列中的130'/131')。各全自旋互連線可具有其本身的鐵磁區段(例如,互連線130、131之部120及互連線130'、131'之部120')。因此,線110會碰到數個鐵磁區段(諸如,120、120'),每一個全自旋互連線會碰到一個。於此一個實施例中,並沒有其他的鐵磁部,其係(a)直接接觸金屬部110;及(b)直接在部120之上。例如,鐵磁部120'可位於如120之相同層中但將不是直接地位於部120之上或之下 (亦即,垂直於一包括部120之平面的垂直軸將不與線110及部120兩者相交)。
於另一實施例中,鐵磁部(諸如,部120)可耦合或連接至兩個互連線。例如,部120可直接地連接至線131以及線131'(其係平行於線130但未顯示於圖1中)。換言之,區段120直接連接至線130及131。然而,部120亦直接連接至線130'及131'(其係位於如線130、131之相同層中且平行於線130、131)。於一個實施例中,部120可間接耦合至線130和131以及至線130'和131'。
另一實施例包括第一和第二金屬構件,其並未直接互相接觸;直接接觸該第一金屬構件之第一磁性構件和直接接觸該第二金屬構件之第二磁性構件;及第一金屬互連,其係將該第一磁性構件耦合至該第二磁性構件。此一個實施例可被包括於諸如上述之互連的陣列中。於此一個實施例中,單一構件/線(例如,110)碰到數個全自旋互連線(130/131,其係平行於互連之陣列中的130'/131')。第一及第二磁性構件無需於相同層中。第一及第二金屬構件無需於相同層中。
實施例可被使用於許多不同類型的系統中。例如,於一個實施例中,通訊裝置(例如,行動電話、智慧型手機、小筆電、筆記型電腦、個人電腦、手錶、相機)可被配置以包括文中所描述之各個實施例。現在參考圖7,其顯示依據本發明之實施例的系統之方塊圖。多處 理器系統700為點對點互連系統,並包括經由點對點互連750而耦合之第一處理器770及第二處理器780。處理器770及780之每一者可為多核心處理器。第一處理器770可包括記憶體控制器集線器(MCH)及點對點(P-P)介面。類似地,第二處理器780可包括MCH及P-P介面。MCH可將處理器耦合至個別記憶體,亦即記憶體732及記憶體734,其可為局部地安裝至個別處理器之主記憶體(例如,動態隨機存取記憶體(DRAM))的部分。第一處理器770及第二處理器780可經由P-P互連而分別被耦合至晶片組790。晶片組790可包括P-P介面。此外,晶片組790可經由介面而被耦合至第一匯流排716。各種輸入/輸出(I/O)裝置714可被耦合至第一匯流排716,沿著匯流排橋718,其係將第一匯流排716耦合至第二匯流排720。各個裝置可被耦合至第二匯流排720,其包括,例如,鍵盤/滑鼠722、通訊裝置726、及資料儲存單元728,諸如磁碟機或其他大量儲存裝置(其可包括碼730)於一個實施例中。碼可被包括於一或更多個記憶體中,包括記憶體728、732、734、經由網路而耦合至系統700之記憶體,等等。此外,音頻I/O 724可被耦合至第二匯流排720。
一個實施例包括一設備,其包含:基板;位於該基板上之金屬層,其包括不直接互相接觸之第一和第二金屬部;位於該基板上之鐵磁層,其包括直接接觸該第一金屬部之第一鐵磁部和直接接觸該第二金屬部但並不直 接接觸該第一鐵磁部之第二鐵磁部;及第一金屬互連,其將該第一鐵磁部耦合至該第二鐵磁部;其中,沒有另一鐵磁層直接接觸該第一和第二金屬部之任一者。於一個實施例中,第一金屬互連直接接觸該第一和第二鐵磁部。於一個實施例中,該第一鐵磁部與該第一金屬互連重疊一段第一距離,及該第二鐵磁部與該第一金屬互連重疊一段比該第一距離更短之第二距離。於一個實施例中,該設備將根據該第二距離比該第一距離更短而把自旋極化電流從該第一鐵磁部傳遞至該第二鐵磁部。於一個實施例中,第一金屬互連將經由該第一金屬互連上之第一位置而耦合至接地,且該第一位置距離該第一鐵磁部比距離該第二鐵磁部更近。於一個實施例中,該設備將根據該第一位置距離該第一鐵磁部比距離該第二鐵磁部更近而把自旋極化電流從該第一鐵磁部傳遞至該第二鐵磁部。於一個實施例中,(a)第一金屬互連將經由該第一金屬互連上之第一位置而耦合至接地,且該第一位置距離該第一鐵磁部比距離該第二鐵磁部更近;及(b)該設備將根據該第一位置距離該第一鐵磁部比距離該第二鐵磁部更近而把自旋極化電流從該第一鐵磁部傳遞至該第二鐵磁部。於一個實施例中,第一金屬互連為非磁性的。於一個實施例中,第一鐵磁部包括鎳、鈷、鐵、釓、及Huesler合金之至少其中一者。於一個實施例中,第一和第二金屬部各包含至少一貴金屬及至少一5d過渡金屬。於一個實施例中,第一金屬部具有第一金屬部長度及第一金屬部寬度,第二金屬部具有第 二金屬部長度及第二金屬部寬度,該第一和第二金屬部長度是共線的,以及該第一金屬部長度比該第一金屬部寬度更長。於一個實施例中,該第一鐵磁部具有第一鐵磁部長度及第一鐵磁部寬度,且該第一金屬部具有由該第一金屬部長度和寬度所界定之第一表面區域,其不小於由該第一鐵磁部長度和寬度所界定之第二表面區域。於一個實施例中,第一鐵磁部厚度不大於5nm,第一金屬部厚度不小於5nm。於一個實施例中,第一鐵磁部與第二鐵磁部分離大於25奈米且小於15微米。一個實施例包含:包括於金屬層中之第三金屬部,其並未直接接觸該第一和第二金屬層部之任一者;包括於該鐵磁層中之第三鐵磁部,其直接接觸該第三金屬部但並未直接接觸該第一和第二鐵磁部;及第二金屬互連,其將該第二鐵磁部耦合至該第三鐵磁部且其並未直接接觸該第一金屬互連。實施例包含:位於該基板上之額外金屬層,其包括不直接互相接觸之第三和第四金屬部;位於該基板上之另一鐵磁層,其包括直接接觸該第三金屬部之第三鐵磁部和直接接觸該第四金屬部但並不直接接觸該第三鐵磁部之第四鐵磁部;及第二金屬互連,其將該第三鐵磁部耦合至該第四鐵磁部;非磁性垂直互連,其係耦合該第一和第二金屬互連。於一個實施例中,非磁性垂直互連為金屬且直接接觸該第一和第二金屬互連。於一個實施例中,第一和第二鐵磁部的其中之一被包括於非揮發性記憶體中且係以非揮發性方式儲存資料。於一個實施例中,第一和第二鐵磁部的其中之一被包括於 緩衝器與反相器的其中之一者中。一個實施例包含一隔離部,其係(a)介於該第一互連與第二互連之間,及(b)直接接觸該第二鐵磁部。一個實施例包含一隔離部,其係(a)介於該第一互連與第二互連之間,該第二互連係與該第一互連共面,及(b)直接接觸該第二鐵磁部。
於一個實施例中,一設備包含第一和第二金屬構件,其並未直接互相接觸;直接接觸該第一金屬構件之第一磁性構件和直接地接觸該第二金屬構件之第二磁性構件;及第一金屬互連,其係將該第一磁性構件耦合至該第二磁性構件;其中,沒有直接接觸該第一和第二金屬構件之任一者的另一磁性構件。於一個實施例中,該第一金屬構件係包括於第一金屬層中,而該第二金屬構件係包括於第二金屬層中,該第二金屬層與該第一金屬層係非共面的。於一個實施例中,第一金屬互連直接接觸該第一和第二磁性構件。於一個實施例中,該第一磁性構件與該第一金屬互連重疊一段第一距離,及該第二磁性構件與該第一金屬互連重疊一段比該第一距離更短之第二距離,且該第一金屬互連經由該第一金屬互連上之第一位置而耦合至接地,且該第一位置距離該第一鐵磁構件比距離該第二鐵磁構件更近。一個實施例包含:第三金屬構件,其並未直接接觸該第一和第二金屬層構件之任一者;第三磁性構件,其直接接觸該第三金屬構件但並未直接接觸該第一和第二磁性構件;及第二金屬互連,其係將該第三磁性構件耦合至該第一互連及該第一與第二磁性構件的其中之一。
一個實施例包含電流中繼器,該電流中繼器包括直接接觸磁性區段之金屬區段;及耦合至該磁性區段之一端的第一金屬互連和耦合至該磁性區段之第二端(與第一端相反)的第二金屬互連;其中,沒有直接接觸該金屬區段的另一磁性區段。於一個實施例中,第一和第二互連各自直接接觸該磁性區段。於一個實施例中,該第一和第二互連與該磁性區段重疊一段不相等的量。於一個實施例中,第一互連為非磁性的,磁性區段包括鎳、鈷、鐵、釓、和Huesler合金之至少其中一者,而金屬區段包括至少一貴金屬及至少一5d過渡金屬。於一個實施例中,第二互連係耦合至包括於以處理器為基礎的計算系統中之切換裝置。
於一個實施例中,一設備包含:基板;位於該基板上之金屬層,其包括不直接互相接觸之第一和第二金屬部;位於該基板上之鐵磁層,其包括直接接觸該第一金屬部之第一鐵磁部和直接接觸該第二金屬部但並未直接接觸該第一鐵磁部之第二鐵磁部;及第一金屬互連,其將該第一鐵磁部耦合至該第二鐵磁部。於一個實施例中,第一金屬互連直接接觸該第一和第二鐵磁部。於一個實施例中,沒有直接接觸該第一和第二金屬部之任一者的另一鐵磁層。於一個實施例中,沒有另一鐵磁層,其(a)直接接觸該第一和第二金屬部之任一者,及(b)係直接位於該第一和第二鐵磁部之任一者上。
雖然已針對有限數目的實施例來描述本發 明,但那些熟悉此技藝人士將理解從這些實施例而來的各種修改及變異。後附之申請專利範圍應涵蓋所有此等修改及變異而落入本發明之真實精神和範圍內。
100‧‧‧互連系統
105‧‧‧供應電壓平面
110‧‧‧金屬部
111‧‧‧金屬部
120‧‧‧鐵磁部
121‧‧‧鐵磁部
130‧‧‧互連
131‧‧‧互連
132‧‧‧互連
140‧‧‧通孔/互連
150‧‧‧接地層
160‧‧‧氧化物
170、171、172‧‧‧箭號
180‧‧‧重疊區
181‧‧‧距離
182‧‧‧距離
183‧‧‧長度
184、185‧‧‧厚度
186‧‧‧互連厚度
187、188、189‧‧‧距離
191、192‧‧‧隔離部

Claims (25)

  1. 一種設備,包含:基板;位於該基板上之金屬層,其包括不直接互相接觸之第一和第二金屬部;位於該基板上之鐵磁層,其包括直接接觸該第一金屬部之第一鐵磁部和直接接觸該第二金屬部但並未直接接觸該第一鐵磁部之第二鐵磁部;及第一金屬互連,其將該第一鐵磁部耦合至該第二鐵磁部;其中,沒有直接接觸該第一和第二金屬部之任一者的另一鐵磁層。
  2. 如申請專利範圍第1項之設備,其中,該第一金屬互連直接接觸該第一和第二鐵磁部。
  3. 如申請專利範圍第1項之設備,其中,該第一鐵磁部與該第一金屬互連重疊一段第一距離,及該第二鐵磁部與該第一金屬互連重疊一段比該第一距離更短之第二距離。
  4. 如申請專利範圍第3項之設備,其中,該設備根據該第二距離比該第一距離更短而把自旋極化電流從該第一鐵磁部傳遞至該第二鐵磁部。
  5. 如申請專利範圍第3項之設備,其中,該第一金屬互連經由該第一金屬互連上之第一位置而耦合至接地,且該第一位置距離該第一鐵磁部比距離該第二鐵磁部更 近。
  6. 如申請專利範圍第5項之設備,其中,該設備根據該第一位置距離該第一鐵磁部比距離該第二鐵磁部更近而把自旋極化電流從該第一鐵磁部傳遞至該第二鐵磁部。
  7. 如申請專利範圍第1項之設備,其中,(a)該第一金屬互連經由該第一金屬互連上之第一位置而耦合至接地,且該第一位置距離該第一鐵磁部比距離該第二鐵磁部更近;及(b)該設備根據該第一位置距離該第一鐵磁部比距離該第二鐵磁部更近而把自旋極化電流從該第一鐵磁部傳遞至該第二鐵磁部。
  8. 如申請專利範圍第1項之設備,其中,該第一金屬互連為非磁性。
  9. 如申請專利範圍第1項之設備,其中,該第一鐵磁部包括鎳、鈷、鐵、釓、和何士勒(Huesler)合金的至少其中一者,而該第一和第二金屬部各自包含至少一貴金屬及至少一5d過渡金屬。
  10. 如申請專利範圍第1項之設備,其中,該第一金屬部具有第一金屬部長度及第一金屬部寬度,該第二金屬部具有第二金屬部長度及第二金屬部寬度,該第一和第二金屬部長度係共線的,並且該第一金屬部長度比該第一金屬部寬度更長。
  11. 如申請專利範圍第10項之設備,其中,該第一鐵磁部具有第一鐵磁部長度及第一鐵磁部寬度,且該第一金屬部具有由該第一金屬部長度和寬度所界定之第一表面 區域,其係不小於由該第一鐵磁部長度和寬度所界定之第二表面區域。
  12. 如申請專利範圍第1項之設備,包含:係包括於該金屬層中之第三金屬部,其並未直接接觸該第一和第二金屬層部之任一者;係包括於該鐵磁層中之第三鐵磁部,其係直接接觸該第三金屬部但並未接觸該第一和第二鐵磁部;及第二金屬互連,其將該第二鐵磁部耦合至該第三鐵磁部且其並未直接接觸該第一金屬互連。
  13. 如申請專利範圍第1項之設備,包含:位於該基板上之另一金屬層,其包括不直接互相接觸之第三和第四金屬部;位於該基板上之另一鐵磁層,其包括直接接觸該第三金屬部之第三鐵磁部和直接接觸該第四金屬部但並未直接接觸該第三鐵磁部之第四鐵磁部;及第二金屬互連,其將該第三鐵磁部耦合至該第四鐵磁部;非磁性垂直互連,其耦合該第一和第二金屬互連。
  14. 如申請專利範圍第13項之設備,其中,該非磁性垂直互連為金屬並且直接接觸該第一和第二金屬互連。
  15. 如申請專利範圍第1項之設備,其中,該第一和第二鐵磁部的其中之一係包括於非揮發性記憶體中且係以非揮發性方式來儲存資料。
  16. 如申請專利範圍第1項之設備,其中,該第一和 第二鐵磁部的其中之一係包括於緩衝器與反相器的其中之一者中。
  17. 如申請專利範圍第1項之設備,包含隔離部,其係(a)介於該第一互連與第二互連之間,該第二互連與該第一互連係共面的,及(b)直接接觸該第二鐵磁部。
  18. 一種設備,包含:第一和第二金屬構件,其並未直接互相接觸;直接接觸該第一金屬構件之第一磁性構件和直接接觸該第二金屬構件之第二磁性構件;及第一金屬互連,其將該第一磁性構件耦合至該第二磁性構件;其中,沒有直接接觸該第一和第二金屬構件之任一者的另一磁性構件。
  19. 如申請專利範圍第18項之設備,其中,該第一金屬構件係包括於第一金屬層中,而該第二金屬構件係包括於第二金屬層中,該第二金屬層與該第一金屬層係非共面的。
  20. 如申請專利範圍第19項之設備,其中,該第一金屬互連直接接觸該第一和第二磁性構件。
  21. 一種設備,包含:電流中繼器,其包括直接接觸磁性區段之金屬區段;及耦合至該磁性區段之一端的第一金屬互連和耦合至該磁性區段之與第一端相反的第二端的第二金屬互連; 其中,沒有直接接觸該金屬區段的另一磁性區段。
  22. 如申請專利範圍第21項之設備,其中,該第一和第二互連各自直接接觸該磁性區段。
  23. 一種設備,包含:基板;位於該基板上之金屬層,其包括不直接互相接觸之第一和第二金屬部;位於該基板上之鐵磁層,其包括直接接觸該第一金屬部之第一鐵磁部和直接接觸該第二金屬部但並未直接接觸該第一鐵磁部之第二鐵磁部;及第一金屬互連,其將該第一鐵磁部耦合至該第二鐵磁部。
  24. 如申請專利範圍第23項之設備,其中,該第一金屬互連直接接觸該第一和第二鐵磁部。
  25. 如申請專利範圍第23項之設備,其中,沒有其他的鐵磁層,其(a)直接接觸該第一和第二金屬部的任一者,及(b)直接位於該第一和第二鐵磁部的任一者之上。
TW102133684A 2012-09-28 2013-09-17 重複的自旋電流互連 TWI540774B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/630,499 US8933522B2 (en) 2012-09-28 2012-09-28 Repeated spin current interconnects

Publications (2)

Publication Number Publication Date
TW201432964A true TW201432964A (zh) 2014-08-16
TWI540774B TWI540774B (zh) 2016-07-01

Family

ID=50384377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133684A TWI540774B (zh) 2012-09-28 2013-09-17 重複的自旋電流互連

Country Status (6)

Country Link
US (1) US8933522B2 (zh)
EP (1) EP2901505A4 (zh)
KR (1) KR101708788B1 (zh)
CN (1) CN104584246B (zh)
TW (1) TWI540774B (zh)
WO (1) WO2014051792A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113126010A (zh) * 2021-03-19 2021-07-16 复旦大学 一种用于测量磁性材料自旋极化率的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105493292B (zh) 2013-09-30 2019-09-06 英特尔公司 自旋电子逻辑元件
CN106030840B (zh) * 2014-03-25 2019-03-01 英特尔公司 磁畴壁逻辑器件及互连
KR102470094B1 (ko) * 2015-06-24 2022-11-24 인텔 코포레이션 매칭된 스핀 전달 층으로부터의 높은 스핀 주입 효율을 갖는 스핀 로직 디바이스
US10483026B2 (en) 2015-06-24 2019-11-19 Intel Corporation Metallic spin super lattice for logic and memory devices
WO2017044095A1 (en) * 2015-09-09 2017-03-16 Intel Corporation Spin logic with spin hall electrodes and charge interconnects
WO2017155510A1 (en) * 2016-03-07 2017-09-14 Intel Corporation Spin and charge interconnects with rashba effects

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4714918B2 (ja) * 2002-11-29 2011-07-06 独立行政法人科学技術振興機構 スピン注入素子及びスピン注入素子を用いた磁気装置
KR100499136B1 (ko) * 2002-12-14 2005-07-04 삼성전자주식회사 전자 스핀의존 산란을 이용한 자성매체 및 자성매체정보재생장치 및 재생방법
JP4469570B2 (ja) * 2003-07-24 2010-05-26 株式会社東芝 磁気抵抗効果素子、磁気ヘッドおよび磁気記録再生装置
US6956269B1 (en) * 2003-12-22 2005-10-18 National Semiconductor Corporation Spin-polarization of carriers in semiconductor materials for spin-based microelectronic devices
US6963091B1 (en) * 2003-12-22 2005-11-08 National Semiconductor Corporation Spin-injection devices on silicon material for conventional BiCMOS technology
US7528456B1 (en) * 2005-03-01 2009-05-05 The Regents Of The University Of California Nano-scale computational architectures with spin wave bus
JP4758812B2 (ja) 2006-04-26 2011-08-31 株式会社日立製作所 スピン流狭窄層を備えたスピン蓄積素子及びその作製方法
US7678475B2 (en) * 2006-05-05 2010-03-16 Slavin Andrei N Spin-torque devices
US7688616B2 (en) 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US8644058B2 (en) 2009-09-16 2014-02-04 Hitachi, Ltd. Spin-injection element, and magnetic field sensor and magnetic recording memory employing the same
US8064246B2 (en) * 2009-12-10 2011-11-22 John Casimir Slonczewski Creating spin-transfer torque in oscillators and memories
JP5688526B2 (ja) 2010-12-20 2015-03-25 秋田県 強磁性積層構造の製造方法
WO2013062617A1 (en) * 2011-10-25 2013-05-02 Massachusetts Institute Of Technology High density molecular memory storage with read and write capabilites
JP5759882B2 (ja) * 2011-12-09 2015-08-05 株式会社日立製作所 スピン波導波路、及びスピン波演算回路
US8698517B2 (en) * 2012-08-13 2014-04-15 Globalfoundries Inc. Computing multi-magnet based devices and methods for solution of optimization problems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113126010A (zh) * 2021-03-19 2021-07-16 复旦大学 一种用于测量磁性材料自旋极化率的方法

Also Published As

Publication number Publication date
KR20150038062A (ko) 2015-04-08
CN104584246A (zh) 2015-04-29
EP2901505A4 (en) 2016-06-22
CN104584246B (zh) 2017-10-31
US20140091411A1 (en) 2014-04-03
US8933522B2 (en) 2015-01-13
TWI540774B (zh) 2016-07-01
EP2901505A1 (en) 2015-08-05
WO2014051792A1 (en) 2014-04-03
KR101708788B1 (ko) 2017-02-21

Similar Documents

Publication Publication Date Title
TWI540774B (zh) 重複的自旋電流互連
CN105308683B (zh) 高稳定性电子自旋存储器
US9379712B2 (en) High speed precessionally switched magnetic logic
CN108055872B (zh) 具有自旋霍尔电极和电荷互连的自旋逻辑
TWI506832B (zh) 自旋霍爾效應記憶體
TWI521540B (zh) 電子元件以及佈局元件
US8933521B2 (en) Three-dimensional magnetic circuits including magnetic connectors
EP3053197B1 (en) Spintronic logic element
CN106876582B (zh) 磁性隧道结及包括其的磁器件和电子设备
CN105514260B (zh) 自旋逻辑器件和包括其的电子设备
US10403811B2 (en) Magnetic diffusion barriers and filter in PSTTM MTJ construction
CN110890458B (zh) 一种提高磁性随机存储器写入效率的方法
US11990899B2 (en) Multi-level spin logic
WO2023005319A1 (zh) 磁性存储单元及磁性存储器
JP2018014504A (ja) 装置、方法およびメモリ