TW201432884A - 在電阻式隨機存取記憶體單元中形成接觸以降低單元編程所需電壓的方法和裝置 - Google Patents

在電阻式隨機存取記憶體單元中形成接觸以降低單元編程所需電壓的方法和裝置 Download PDF

Info

Publication number
TW201432884A
TW201432884A TW102137135A TW102137135A TW201432884A TW 201432884 A TW201432884 A TW 201432884A TW 102137135 A TW102137135 A TW 102137135A TW 102137135 A TW102137135 A TW 102137135A TW 201432884 A TW201432884 A TW 201432884A
Authority
TW
Taiwan
Prior art keywords
contact
electrode
access device
resistive element
unit
Prior art date
Application number
TW102137135A
Other languages
English (en)
Other versions
TWI603459B (zh
Inventor
Pantas Sutardja
Albert Wu
Winston Lee
Peter Lee
Runzi Chang
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW201432884A publication Critical patent/TW201432884A/zh
Application granted granted Critical
Publication of TWI603459B publication Critical patent/TWI603459B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Abstract

電阻式隨機存取記憶體的單元包括電阻式元件和存取器件。電阻式元件包括(i)第一電極和(ii)第二電極。存取器件被配置為選擇和取消選擇單元。存取器件包括(i)連接至第一接觸的第一端子和(ii)連接至第二接觸的第二端子。第二接觸經由第三接觸連接至電阻式元件的第二電極。第三接觸包括(i)與第二接觸相接觸的第一表面和(ii)與第二電極相接觸的第二表面。第一表面限定第一表面面積，並且第二表面限定第二表面面積。第一表面面積大於第二表面面積。

Description

在電阻式隨機存取記憶體單元中形成接觸以降低單元編程所需電壓的方法 和裝置 【相關申請的交叉引用】
本申請要求於2012年10月15日提交的第61/713894號美國臨時申請的優先權。通過引用將上述被引用的申請的全部公開內容併入此處。
本公開總體涉及電阻式隨機存取記憶體(RRAM)單元，並且更具體地，涉及用於在RRAM單元中形成接觸以降低對RRAM單元編程所需電壓的技術。
電阻式隨機存取記憶體(RRAM)陣列包括佈置於字線和位線相交處的RRAM單元。RRAM單元包括作為電阻式元件的絕緣材料(例如，電介質)。絕緣材料的電阻在電流在一個方向上流經絕緣材料時增加，並且在電流在相反的方向上流經絕緣材料時降低。因此，RRAM單元可以(i)通過讓電流在一個方向上流經RRAM單元被編程為高電阻狀態，並且(ii)通 過讓電流在相反的方向上流經RRAM單元被編程為低電阻狀態。高電阻狀態可以用來表示邏輯高(二進位1)，並且低電阻狀態可以用來表示邏輯低(二進位0)，反之亦然。
使用相反極性的電流被編程為高和低電阻狀態的RRAM單元被稱為雙極型RRAM單元。備選地，RRAM單元可以通過讓兩種不同幅度的電流在相同方向上流經RRAM單元的絕緣材料被編程為高和低電阻狀態。使用在相同方向上的兩種不同幅度的電流被編程為高和低電阻狀態的RRAM單元被稱為單極型RRAM單元。
每個RRAM單元包括存取器件(諸如二極體或電晶體)。此存取器件與電阻式元件串聯連接。使用存取元件可以在讀和寫操作期間選擇和取消選擇RRAM陣列中的RRAM單元。
電阻式隨機存取記憶體的單元包括電阻式元件和存取器件。電阻式元件包括(i)第一電極和(ii)第二電極。存取器件被配置為選擇和取消選擇單元。存取器件包括(i)連接至第一接觸的第一端子和(ii)和連接至第二接觸的第二端子。第二接觸經由第三接觸連接至電阻式元件的第二電極。第三接觸包括(i)與第二接觸相接觸的第一表面和(ii)與第二電極相接觸的第二表面。第一表面限定第一表面面積，並且第二表面限定第二表面面積。第一表面面積大於第二表面面積。
在另一特徵中，第三接觸具有棱錐或圓錐的形狀。
在另一特徵中，單元還包括在第二接觸與第三接觸的第一表面之間的介面金屬層。
在另一特徵中，第三接觸被部分地蝕刻以減小第三接觸的體 積。
在其他特徵中，電阻式元件包括與第二電極相鄰佈置的第一過渡金屬氧化物層，以及與(i)第一過渡金屬氧化物層和(ii)第一電極相鄰佈置的第二反應金屬層。
在另一特徵中，第一過渡金屬氧化物層靠近第一層的中心相對於第一層的其餘部分更薄。
在其他特徵中，電阻式元件的第一電極連接至第四接觸，並且連接至存取器件的第一端子的第一接觸經由第五接觸連接至位線。
在其他特徵中，第六接觸被佈置於(i)連接至存取器件的第一端子的第一接觸與(ii)第五接觸之間，並且第六接觸具有第三接觸的結構。
在另一特徵中，電阻式元件被配置為(i)回應於跨第一電極和第二電極施加第一電壓而具有第一電阻，並且(ii)回應於跨第一電極和第二電極施加第二電壓而具有第二電阻。
在另一特徵中，存取器件還包括連接至字線的控制端子。
又在其他特徵中，涉及用於連接電阻式隨機存取記憶體的單元的元件的方法，其中單元的元件包括(i)存取器件和(ii)電阻式元件，存取器件包括(i)第一端子和(ii)第二端子，電阻式元件包括(i)第一電極和(ii)第二電極，存取器件用來選擇和取消選擇單元。此方法包括將存取器件的(i)第一端子和(ii)第二端子分別連接至(i)第一接觸和(ii)第二接觸，並且將存取器件的第二接觸經由第三接觸連接至電阻式元件的第二電極。第三接觸包括(i)與第二接觸相接觸的第一表面和(ii)與第二電極相接觸的第二表面。第一表面限定第一表面面積，並且第二表面限定第二表面面積。第一表面面積大於第二表面面積。
在另一特徵中，第三接觸具有棱錐或圓錐的形狀。
在另一特徵中，此方法還包括在第二接觸與第三接觸的第一表面之間佈置介面金屬層。
在另一特徵中，此方法還包括部分地蝕刻第三接觸以減小第三接觸的體積。
在其他些特徵中，此方法還包括通過與第二電極相鄰佈置第一過渡金屬氧化物層，並且通過與(i)第一過渡金屬氧化物層和(ii)第一電極相鄰佈置第二反應金屬層來形成電阻式元件。
在另一特徵中，第一過渡金屬氧化物層靠近第一層的中心相對於第一層的其餘部分更薄。
在其他特徵中，此方法還包括將電阻式元件的第一電極連接至第四接觸，並且將連接至存取器件的第一端子的第一接觸經由第五接觸連接至位線。
在另一特徵中，此方法還包括在(i)連接至存取器件的第一端子的第一接觸與(ii)第五接觸之間佈置第六接觸，其中第六接觸具有第三接觸的結構。
在其他特徵中，此方法還包括跨第一電極和第二電極施加第一電壓以將單元編程為第一電阻狀態，並且跨第一電極和第二電極施加第二電壓以將單元編程為第二電阻狀態。
在其他特徵中，此方法還包括將存取器件的控制端子連接至字線，並且使用字線選擇和取消選擇單元。
本公開的其他適用範圍將從詳細說明、權利要求和附圖變得明顯。詳細說明和具體示例旨在僅為了說明目的，而並非旨在限制本公開的範圍。
100‧‧‧電阻式隨機存取記憶體單元
102‧‧‧存取器件
104‧‧‧電阻式元件
106‧‧‧頂部電極
108‧‧‧底部電極
110‧‧‧電介質層
112‧‧‧反應金屬層
113‧‧‧氧離子
114‧‧‧導電路徑
200,210,220‧‧‧電阻式隨機存取記憶體單元
202,202-1‧‧‧尖形接觸
204‧‧‧漏極接觸
212‧‧‧介面金屬材料
300,350‧‧‧電阻式隨機存取記憶體單元
302‧‧‧電阻式元件
304‧‧‧底部電極
306‧‧‧電介質層
308‧‧‧反應金屬層
310‧‧‧頂部電極
312,316‧‧‧接觸
314‧‧‧源極接觸
352‧‧‧尖形接觸
d1,d2‧‧‧距離
圖1A示出電阻式隨機存取記憶體單元的示例的示意圖；圖1B示出圖1A所示的RRAM單元的電阻式元件的示意圖；圖1C示出由於氧離子從圖1B中所示的電阻式元件的過渡金屬氧化物層向反應金屬層運動而引起在過渡金屬氧化物層中創建多個導電路徑；圖1D示出由於氧離子從圖1B中所示的電阻式元件的反應金屬層返回至過渡金屬氧化物層而引起在過渡金屬氧化物層中重置多個導電路徑；圖2示出RRAM單元的示例，其中電阻式元件的所有層都是平坦的；圖3示出在RRAM單元的存取器件的漏極接觸的表面上生長的尖形接觸的示例；圖4示出在RRAM單元的存取器件的漏極接觸的表面上預先生長的介面金屬層上生長的尖形接觸的示例；圖5示出經回蝕的尖形接觸的示例；圖6A示出具有尖形接觸以及通過在尖形接觸周圍生長電阻式元件的層創建的電阻式元件的RRAM單元的示例；圖6B-6D圖示在反應金屬層形成期間通過轟擊圖6A中所示的電阻式元件的過渡金屬氧化物層的尖端來在尖端處減薄過度金屬氧化物層的厚度的工藝；圖7示出包括圖6A中所示的RRAM單元的全部特徵，並且附加地包括在存取器件的源極接觸的表面上生長的尖形接觸的RRAM單元的示例；以及圖8是用於創建圖3至圖7中所示的尖形接觸和電阻式元件的方法的流程圖。
在附圖中，可以重複使用參考標號來標識相似和/或相同元件。
圖1A示出電阻式隨機存取記憶體(RRAM)單元100的示例。RRAM單元100包括存取器件102和電阻式元件104。在所示示例中，存取器件102包括電晶體。備選地，可以使用二極體或其他適當的開關元件作為存取器件102。
圖1B示出電阻式元件104。電阻式元件104包括頂部電極106、底部電極108、電介質層110和反應金屬層112。舉例來說，電介質層110包括過渡金屬氧化物(例如，HfO2)層。電介質層110用作氧離子的施主。舉例來說，反應金屬層112包括由鈦(Ti)層。
圖1C示出當相對於底部電極108向頂部電極106施加正電壓時氧離子113從電介質層110向反應金屬層112的流動。氧離子113從電介質層110向反應金屬層112的流動創建了多個導電路徑114。因此，電阻式元件104具有低電阻，並且RRAM單元100具有低電阻狀態。
圖1D示出當相對底部電極108向頂部電極106施加負電壓(或比圖1C所施加的正電壓的更小的正電壓)時氧離子113從反應金屬層112向電介質層110的流動。氧離子113經過多個導電路徑114返回至電介質層110。因此，電阻式元件104具有高電阻，RRAM單元110具有高電阻狀態。
圖2示出RRAM單元100的示例。舉例來說，存取器件102被示出為具有源極端子、漏極端子和柵極端子的金屬氧化物半導體場效應電晶體(MOSFET)。貫穿本公開，雖然具體參考源極和漏極端子描述某些方面，但是源極和漏極端子是可互換的。源極端子經由接觸連接至位線。柵極端子經由接觸連接至字線。漏極端子經由接觸連接至電阻式元件104 的底部電極108。
底部電極108、電介質層110、反應金屬層112和頂部電極106中的每個是相應材料的平坦層。這些層的平坦性導致圖1C中所示的多個導電路徑的形成。多個導電路徑使得RRAM單元100編程困難。具體而言，當從低電阻狀態向高電阻狀態編程RRAM單元100時，必須施加相當高的電壓以保證多個導電路徑中的每個路徑被重置。
本公開涉及在存取器件漏極接觸和電阻式元件的底部電極之間創建新穎接觸。新穎接觸是尖形、尖角結構。本公開還涉及一種新穎電阻式元件結構。具體來說，電阻式元件通過在尖形接觸周圍佈置電阻式元件的底部電極、電介質層、反應金屬層和頂部電極的層來創建。此外，在尖形接觸的尖端處的電介質層的厚度小於電介質層的其餘部分的厚度。這種結構允許在電介質層中形成單個導電路徑，這種結構易於用比通常用來編程RRAM單元的電壓更低的電壓進行編程。
與傳統的平坦接觸相比較，這一新穎結構增強了在電阻式元件的中心處的場密度和電流密度。局域化的編程使得新RRAM單元與傳統RRAM單元相比具有更好的可寫性和器件匹配。這種新方法無需在製造工藝中增加掩膜層。
圖3示出根據本公開的RRAM單元200的示例。RRAM單元200包括存取器件102。尖形接觸202創建於存取器件102的漏極接觸204和電阻式元件的底部電極(未示出)之間。尖形接觸202可以通過在存取器件102的漏極接觸204表面上採用納米技術(諸如量子點生長)來實現。使用這些方法，在漏極接觸(例如，鎢)204表面上精確生長避雷針形結構以形成尖形接觸202。
圖4示出根據本公開的RRAM單元210的備選實施例的示 例。替代直接在存取器件102的漏極接觸(例如，鎢)204的表面上生長尖形接觸202，最初，可以在漏極接觸204的表面上選擇性地生長合適的介面金屬材料212。然後，在介面金屬材料212上生長尖形接觸202。
圖5示出根據本公開的RRAM單元220的另一備選實施例的示例。可選地，為了更好的接觸電阻，可以回蝕尖形接觸202以暴露存取器件102的漏極接觸(例如，鎢)204的最初表面的一部分。結果是在存取器件102的漏極接觸204的表面的中間部分中生成更小的尖形接觸202-1。
圖6A示出根據本公開的RRAM單元300的例的截面。RRAM單元300包括存取器件102和根據本公開的新的電阻式元件302。如前所述，尖形接觸202(或圖5所示的202-1)生長在存取器件102的漏極接觸(例如，鎢)204的表面上(或在圖4所示的介面金屬材料212上)。
如圖所示，電阻式元件302包括在尖形接觸202周圍生長的底部電極304、電介質層306、反應金屬層308和頂部電極310。舉例來說，電介質層306包括過渡金屬氧化物(例如，HfO2)層。電介質層306用作氧離子的施主。舉例來說，反應金屬層308包括鈦(Ti)層。
如圖6B和圖6D所示，在形成反應金屬層308期間，可以將工藝(諸如物理氣相沉積(PVD))調整為更多地轟擊頂部位置。舉例來說，過渡金屬氧化物層(即，電介質層306)的尖端可以採用惰性氣體(例如氬)來轟擊。由於轟擊，過渡金屬氧化物層(即，電介質層306)可以變得在尖端處比在斜面處略薄。在圖6C中，電介質層306的尖端與底部電極304的尖端之間的距離d1比電介質層306與底部電極304別處之間的距離d2小。電介質層306的在尖端處的厚度將確保對RRAM單元300的編程更容易經由單個導電路徑發生(即，被局限)在尖端處。可選地，在底部電極、過渡金屬氧化物、反應金屬和頂部電極沉積之後，可以利用平坦化來 創建更光滑的表面，以用於後面的圖案化步驟。
電阻式元件302的頂部電極310連接至接觸312。接觸312提供去往其他電路裝置(例如，用來編程RRAM單元300的電壓發生器)的連接。存取器件102的源極端子連接至源極接觸314。源極接觸314經由接觸316連接至位線。
圖7示出根據本公開的RRAM 350的另一實施例。當在漏極接觸204表面上生長尖形接觸202時，也在源極接觸314上生長尖形接觸352。尖形接觸352可以與尖形接觸202為相同尺度或者可以小於尖形接觸202。如果尖形接觸352的電阻率高，則尖形接觸352可以被蝕刻掉，或者如果尖形接觸352的電阻率低，則尖形接觸352可以被保留在源極接觸314的頂部上。
總體而言，尖形接觸202、202-1和352可以具有棱錐或圓錐的形狀，其中棱錐或圓錐的基部連接至漏極接觸204(以及源極接觸314)，並且棱錐的頂點或圓錐的頂點連接至電阻式元件的底部電極。棱錐是通過將多邊形基部連接至被稱作棱錐頂點的點而形成的多面體。舉例來說，取決於漏極接觸204(以及源極接觸314)的形狀，棱錐可以是四角棱錐、五角棱錐、六角棱錐或四面體。備選地，舉例來說，如果漏極接觸204(以及源極接觸314)的形狀為圓形或橢圓形，則尖形接觸202、202-1和352的形狀可以為圓錐形的。在一些實施方式中，無論漏極接觸204(以及源極接觸314)是何形狀，尖形接觸202、202-1和352可以有如下形狀，其在與漏極接觸204(以及源極接觸314)的接觸點處具有比在與電阻式元件的底部電極的接觸點處更大的表面面積。通常，尖形接觸202、202-1和352的形狀在與電阻式元件的接觸點處聚集為具有極小尺度的一點。
圖8示出用於在存取器件的漏極接觸和電阻式元件的底部 電極之間創建尖形接觸以及用於創建根據本公開的電阻式元件的方法400。在步驟402，在漏極接觸的表面上或者在預先生長在漏極接觸的表面上的介面金屬層的表面上生長尖形接觸。在步驟404，可選地回蝕尖形接觸。在步驟406，通過在尖形接觸周圍生長底部電極、過渡金屬氧化物、反應金屬和頂部電極的層來在尖形接觸的頂部上創建電阻式元件。在步驟408，在反應金屬層形成期間，將工藝調整為更多地轟擊頂部位置，使得過渡金屬氧化物層在尖端處比在斜面處更薄。在步驟410，如果也在源極接觸的表面上形成的尖形接觸的電阻率高則尖形接觸可以被蝕刻掉，或者如果尖形接觸的電阻率低則其可被保留。在步驟412，將電阻式元件的頂部電極連接至用於連接至其他電路裝置的另一接觸，並且經由另一接觸將源極接觸(有或無相關聯的尖形接觸)連接至位線。
前述描述本質上僅為示例性的，而絕非旨在限制本公開、其應用或使用。可以以各種形式實現本公開的廣泛教導。因此，儘管本公開包括具體示例，但是本公開的的真實的範圍不應如此受限，這是因為在研究附圖、說明書和所附權利要求後，其他修改將變得明顯。本文使用的短語A、B和C中的至少一個應當被解釋為使用非排它的邏輯或的邏輯(A或B或C)。應當理解，在未改變本發明的原理的前提下，可以以不同順序(或者同時)執行方法中的一個或多個步驟)。
102‧‧‧存取器件
202‧‧‧尖形接觸
204‧‧‧漏極接觸
300‧‧‧電阻式隨機存取記憶體單元
302‧‧‧電阻式元件
304‧‧‧底部電極
306‧‧‧電介質層
308‧‧‧反應金屬層
310‧‧‧頂部電極
312,316‧‧‧接觸
314‧‧‧源極接觸

Claims (20)

  1. 一種電阻式隨機存取記憶體的單元，所述單元包括：電阻式元件，其中所述電阻式元件包括(i)第一電極和(ii)第二電極；以及存取器件，被配置為選擇和取消選擇所述單元，其中所述存取器件包括(i)連接至第一接觸的第一端子和(ii)連接至第二接觸的第二端子，並且其中所述第二接觸經由第三接觸連接至所述電阻式元件的所述第二電極，其中所述第三接觸包括(i)與所述第二接觸相接觸的第一表面和(ii)與所述第二電極相接觸的第二表面，其中(i)所述第一表面限定第一表面面積，並且(ii)所述第二表面限定第二表面面積，並且其中所述第一表面面積大於所述第二表面面積。
  2. 如申請專利範圍第1項所述的單元，其中所述第三接觸具有棱錐或圓錐的形狀。
  3. 如申請專利範圍第1項所述的單元，還包括在所述第二接觸與所述第三接觸的所述第一表面之間的介面金屬層。
  4. 如申請專利範圍第1項所述的單元，其中所述第三接觸被部分地蝕刻以減小所述第三接觸的體積。
  5. 如申請專利範圍第1項所述的單元，其中所述電阻式元件包括：與所述第二電極相鄰佈置的第一過渡金屬氧化物層，以及與(i)所述第一過渡金屬氧化物層和(ii)所述第一電極相鄰佈置的第二 反應金屬層。
  6. 如申請專利範圍第5項所述的單元，其中所述第一過渡金屬氧化物層靠近所述第一層的中心相對於所述第一層的其餘部分更薄。
  7. 如申請專利範圍第5項所述的單元，其中所述電阻式元件的所述第一電極連接至第四接觸，並且其中連接至所述存取器件的所述第一端子的所述第一接觸經由第五接觸連接至位線。
  8. 如申請專利範圍第7項所述的單元，其中第六接觸被佈置於(i)連接至所述存取器件的所述第一端子的所述第一接觸與(ii)所述第五接觸之間，並且其中所述第六接觸具有所述第三接觸的結構。
  9. 如申請專利範圍第1項所述的單元，其中所述電阻式元件被配置為(i)回應於跨所述第一電極和所述第二電極施加第一電壓而具有第一電阻，並且(ii)回應於跨所述第一電極和所述第二電極施加第二電壓而具有第二電阻。
  10. 如申請專利範圍第1項所述的單元，其中所述存取器件還包括連接至字線的控制端子。
  11. 一種用於連接電阻式隨機存取記憶體的單元的元件的方法，其中所述單元的所述元件包括(i)存取器件和(ii)電阻式元件，其中所述存取器件包括(i)第一端子和(ii)第二端子，其中所述電阻式元件包括(i)第一電極和(ii)第二電極，並且其中所述存取器件用來選擇和取消選擇所述單元，所述方法包括：將所述存取器件的(i)所述第一端子和(ii)所述第二端子分別連接至(i)第一接觸和(ii)第二接觸；並且 將所述存取器件的所述第二接觸經由第三接觸連接至所述電阻式元件的所述第二電極，其中所述第三接觸包括(i)與所述第二接觸相接觸的第一表面和(ii)與所述第二電極相接觸的第二表面，其中(i)所述第一表面限定第一表面面積，並且(ii)所述第二表面限定第二表面面積，並且其中所述第一表面面積大於所述第二表面面積。
  12. 如申請專利範圍第11項所述的方法，其中所述第三接觸具有棱錐或圓錐的形狀。
  13. 如申請專利範圍第11項所述的方法，還包括在所述第二接觸與所述第三接觸的所述第一表面之間佈置介面金屬層。
  14. 如申請專利範圍第11項所述的方法，還包括部分地蝕刻所述第三接觸以減小所述第三接觸的體積。
  15. 如申請專利範圍第11項所述的方法，還包括通過以下步驟形成所述電阻式元件：與所述第二電極相鄰佈置第一過渡金屬氧化物層；並且與(i)所述第一過渡金屬氧化物層和(ii)所述第一電極相鄰佈置第二反應金屬層。
  16. 如申請專利範圍第15項所述的方法，其中所述第一過渡金屬氧化物層靠近所述第一層的中心相對於所述第一層的其餘部分更薄。
  17. 如申請專利範圍第15項所述的方法，還包括：將所述電阻式元件的所述第一電極連接至第四接觸；並且 將連接至所述存取器件的所述第一端子的所述第一接觸經由第五接觸連接至位線。
  18. 如申請專利範圍第17項所述的方法，還包括在(i)連接至所述存取器件的所述第一端子的所述第一接觸與(ii)所述第五接觸之間佈置第六接觸，其中所述第六接觸具有所述第三接觸的結構。
  19. 如申請專利範圍第11項所述的方法，還包括：跨所述第一電極和所述第二電極施加第一電壓以將所述單元編程為第一電阻狀態；並且跨所述第一電極和所述第二電極施加第二電壓以將所述單元編程為第二電阻狀態。
  20. 如申請專利範圍第11項所述的方法，還包括：將所述存取器件的控制端子連接至字線；並且使用所述字線選擇和取消選擇所述單元。
TW102137135A 2012-10-15 2013-10-15 在電阻式隨機存取記憶體單元中形成接觸以降低單元編程所需電壓的方法和裝置 TWI603459B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261713894P 2012-10-15 2012-10-15
US14/050,720 US8934285B2 (en) 2012-10-15 2013-10-10 Method and apparatus for forming a contact in a cell of a resistive random access memory to reduce a voltage required to program the cell

Publications (2)

Publication Number Publication Date
TW201432884A true TW201432884A (zh) 2014-08-16
TWI603459B TWI603459B (zh) 2017-10-21

Family

ID=50475197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137135A TWI603459B (zh) 2012-10-15 2013-10-15 在電阻式隨機存取記憶體單元中形成接觸以降低單元編程所需電壓的方法和裝置

Country Status (2)

Country Link
US (3) US8934285B2 (zh)
TW (1) TWI603459B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8934285B2 (en) * 2012-10-15 2015-01-13 Marvell World Trade Ltd. Method and apparatus for forming a contact in a cell of a resistive random access memory to reduce a voltage required to program the cell
TWI544670B (zh) * 2014-03-26 2016-08-01 華邦電子股份有限公司 非揮發性記憶體元件及其製造方法
US10374039B1 (en) * 2018-04-25 2019-08-06 International Business Machines Corporation Enhanced field bipolar resistive RAM integrated with FDSOI technology
US11737379B2 (en) 2021-01-27 2023-08-22 International Business Machines Corporation Antenna assisted ReRAM formation
CN116096217A (zh) * 2021-11-02 2023-05-09 联华电子股份有限公司 可变电阻式存储器结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US7919826B2 (en) * 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
US9129845B2 (en) * 2007-09-19 2015-09-08 Micron Technology, Inc. Buried low-resistance metal word lines for cross-point variable-resistance material memories
US7791057B2 (en) * 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8063394B2 (en) * 2008-10-08 2011-11-22 Qimonda Ag Integrated circuit
DE102009011223A1 (de) * 2009-03-02 2010-09-23 Merck Patent Gmbh Metallkomplexe
US8624218B2 (en) * 2012-01-02 2014-01-07 Industrial Technology Research Institute Non-volatile memory structure and method for fabricating the same
US8934285B2 (en) * 2012-10-15 2015-01-13 Marvell World Trade Ltd. Method and apparatus for forming a contact in a cell of a resistive random access memory to reduce a voltage required to program the cell

Also Published As

Publication number Publication date
US9214230B2 (en) 2015-12-15
US20160087201A1 (en) 2016-03-24
US8934285B2 (en) 2015-01-13
TWI603459B (zh) 2017-10-21
US20150124520A1 (en) 2015-05-07
US20140104928A1 (en) 2014-04-17
US9490427B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
US8487291B2 (en) Programmable metallization memory cell with layered solid electrolyte structure
US8124952B2 (en) Programmable resistive memory cell with filament placement structure
US8203865B2 (en) Non-volatile memory cell with non-ohmic selection layer
US8710484B2 (en) Method for manufacturing non-volatile memory device, non-volatile memory element, and non-volatile memory device
TWI603459B (zh) 在電阻式隨機存取記憶體單元中形成接觸以降低單元編程所需電壓的方法和裝置
US6949435B2 (en) Asymmetric-area memory cell
JP5687978B2 (ja) 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
CN105940516A (zh) 具有减少的传导路径区域的电阻式存储器单元
CN106415870A (zh) 具有减少的传导路径区域的电阻式存储器单元
US20140264247A1 (en) Resistive Memory Cell with Reduced Bottom Electrode
KR20090026580A (ko) 저항 메모리 소자 및 그 형성방법
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
CN107004766A (zh) 具有用于经减少的导电路径区域/经增强的电场的间隔物区域的电阻式存储器单元
CN103730571B (zh) 在电阻式随机存取存储器单元中形成接触以降低单元编程所需电压的方法和装置
Lee et al. Fabrication and characterization of nanoscale NiO resistance change memory (RRAM) cells with confined conduction paths
JP2012216725A (ja) 抵抗記憶装置およびその製造方法
US11856879B2 (en) MIEC and tunnel-based selectors with improved rectification characteristics and tunability
WO2023115357A1 (zh) 阻变存储器及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees