TW201424277A - 資料偵錯系統及其方法 - Google Patents
資料偵錯系統及其方法 Download PDFInfo
- Publication number
- TW201424277A TW201424277A TW101145243A TW101145243A TW201424277A TW 201424277 A TW201424277 A TW 201424277A TW 101145243 A TW101145243 A TW 101145243A TW 101145243 A TW101145243 A TW 101145243A TW 201424277 A TW201424277 A TW 201424277A
- Authority
- TW
- Taiwan
- Prior art keywords
- value
- data
- information
- decoding module
- decoded
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000001514 detection method Methods 0.000 title claims abstract description 19
- 238000012795 verification Methods 0.000 claims description 54
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 5
- 238000012937 correction Methods 0.000 abstract description 5
- 239000011159 matrix material Substances 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 10
- 238000003491 array Methods 0.000 description 5
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2918—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes with error correction codes in three or more dimensions, e.g. 3-dimensional product code where the bits are arranged in a cube
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Debugging And Monitoring (AREA)
Abstract
本發明係揭露一種資料偵錯系統及其方法。資料偵錯系統包含初始模組、編碼模組、解碼模組及還原模組。初始模組對傳送位元資料進行三維陣列化,以產生資訊資料。編碼模組對資訊資料進行編碼,以產生校驗資料,並輸出編碼資料,其包含資訊資料及校驗資料。解碼模組接收編碼資料,並根據校驗資料對資訊資料進行偵測,以根據偵測結果選擇性地更正資訊資料並產生三維陣列接收資料。還原模組對三維陣列接收資料進行去陣列化,以產生接收位元資料。藉此,以達成資料偵錯並更正之功效。
Description
本發明是有關於一種資料偵錯系統及其方法,特別是有關於一種藉由將傳送資料陣列化為三維陣列,以於接收端可即時偵錯並更正之資料偵錯系統及其方法。
隨著科技的演進,電子裝置需要傳送之資料量也越來越大,而隨著所需傳送之資料量增加,錯誤的發生機會也越來越大。因此,如何使用適當的資料偵錯方法,以提高資料傳送的可靠度,亦成為現今重要之議題。
現有之資料偵錯方法,大多藉由使用錯誤更正碼之方式以提高傳送資料之可靠性,其中,二維乘積碼係為一常用之錯誤更正碼,其係將位元資料陣列化為二維陣列,並於該二維陣列之平面上對傳送之資料作偵錯及更正。然,二維乘積碼僅能於該二維陣列之平面上更正一個錯誤位元,當有大量資料需傳送,而該資料發生兩個位元之錯誤時,二維乘積碼將無法進行更正。因此,電子裝置於資料傳送之可靠度上受到極大的限制,此為現行極需克服之一大問題。
綜觀前所述,本發明之發明人思索並設計一種資料偵錯系統及其方法,經多年潛心研究,以針對現有方法之缺失加以改善,進而增進產業上之實施利用。
有鑑於上述習知技術之問題,本發明之目的就是在提供一種資料偵錯系統及其方法,以解決習知技術僅能藉由一平面更正一個錯誤位元之問題。
根據本發明之目的,提出一種資料偵錯系統,其包含初始模組、編碼模組、解碼模組及還原模組。初始模組對傳送位元資料進行三維陣列化,以產生資訊資料。編碼模組對資訊資料進行編碼,以產生校驗資料,並輸出編碼資料,編碼資料包含資訊資料及校驗資料。解碼模組接收編碼資料,並根據校驗資料對資訊資料進行偵測,以根據偵測結果選擇性地更正資訊資料並產生三維陣列接收資料。還原模組對三維陣列接收資料進行去陣列化,以產生接收位元資料。
較佳地,解碼模組可根據資訊資料中每一個位元所對應編碼資料之第一平面資料、第二平面資料及第三平面資料,分別產生對應各位元之第一解碼值、第二解碼值及第三解碼值,並根據第一解碼值、第二解碼值及第三解碼值對資訊資料進行偵側,以根據偵測結果選擇性地更正資訊資料並產生三維陣列接收資料。
較佳地,校驗資料可包含第一校驗資料、第二校驗資料及第三校驗資料。解碼模組可對應資訊資料之每一位元,根據資訊資料、第一校驗資料及第二校驗資料產生第一列同位值及第一行同位值,並根據資訊資料、第一列同位值及第一行同位值產生第一解碼值。解碼模組可根據資訊資料、第一校驗資料及第三校驗資料產生第二列同位值及第二行同位值,並根據資訊資料、第二列同位值及第二行同位值產生第二解碼值。解碼模組可根據資訊資料、自二校驗資料及第三校驗資料產生第三列同位值及第三行同位值,並根據資訊資料、第三列同位值及第三行同位值產生第三解碼值。
較佳地,解碼模組可根據編碼資料產生第一旗標值、第二旗標值及第三旗標值。解碼模組可根據資訊資料、第一列同位值及第一行同位值產生第一相異值。解碼模組可根據資訊資料、第二列同位值及第二行同位值產生第二相異值。解碼模組可根據資訊資料、第三列同位值及第三行同位值產生第三相異值。且解碼模組可根據第一旗標值、第二旗標值、第三旗標值、第一相異值、第二相異值、第三相異值、第一解碼值、第二解碼值及第三解碼值對資訊資料進行偵側,以根據偵測結果選擇性地更正資訊資料並產生三維陣列接收資料。
較佳地,當解碼模組無法根據第一旗標值、第二旗標值、第三旗標值、第一相異值、第二相異值、第三相異值、第一解碼值、第二解碼值及第三解碼值對資訊資料進行更正時,解碼模組可產生錯誤訊號。
根據本發明之目的,另提出一種資料偵錯方法,其適用於資料偵錯系統,資料偵錯系統包含初始模組、編碼模組、解碼模組及還原模組,資料偵錯方法包含下列步驟:透過初始模組對傳送位元資料進行三維陣列化,以產生資訊資料。藉由編碼模組對資訊資料進行編碼,以產生校驗資料,並輸出編碼資料,編碼資料包含資訊資料及校驗資料。通過解碼模組接收編碼資料,並根據校驗資料對資訊資料進行偵測,以根據偵測結果選擇性地更正資訊資料並產生三維陣列接收資料。以及經由還原模組對三維陣列接收資料進行去陣列化,以產生接收位元資料。
承上所述,依本發明之資料偵錯系統及其方法,其可具有一或多個下述優點:
(1) 本發明之資料偵錯系統及其方法可克服習知技術於所傳送之資料中僅能於二維陣列中更正一個錯誤位元之限制,藉由三維陣列中對應每一位元之三個不同之平面(xy平面、xz平面及yz平面),可更正兩個錯誤位元。
(2) 本發明之資料偵錯系統及其方法於無法更正所接收之資料時可透過錯誤訊息回報發送端,以確保資料之正確性。
(1) 本發明之資料偵錯系統及其方法可克服習知技術於所傳送之資料中僅能於二維陣列中更正一個錯誤位元之限制,藉由三維陣列中對應每一位元之三個不同之平面(xy平面、xz平面及yz平面),可更正兩個錯誤位元。
(2) 本發明之資料偵錯系統及其方法於無法更正所接收之資料時可透過錯誤訊息回報發送端,以確保資料之正確性。
為利貴審查員瞭解本發明之技術特徵、內容與優點及其所能達成之功效,茲將本發明配合附圖,並以實施例之表達形式詳細說明如下,而其中所使用之圖式,其主旨僅為示意及輔助說明書之用,未必為本創作實施後之真實比例與精準配置,故不應就所附之圖式的比例與配置關係解讀、侷限本創作於實際實施上的權利範圍,合先敘明。
本發明之資料偵錯系統主要的精神,有別於傳統之二維乘積碼將資料陣列化為二維陣列,本資料偵錯系統係將所需傳送之資料陣列化為三維陣列。三維陣列中每一位元可有三個不同之橫切面(xy平面、xz平面及yz平面),每一橫切面可視為一二維陣列,因此,藉由三個不同之二維陣列之交互偵測比對,即使於資料傳送之過程中,三維陣列中之某一平面上發生兩個位元錯誤,該二錯誤之位元亦可由不同於該平面之另二個平面偵測並更正。
請參閱第1圖,其係為本發明之資料偵錯系統之實施例之方塊圖。如圖所示,本實施例之資料偵錯系統1包含初始模組11、編碼模組12、解碼模組13及還原模組14。初始模組11可將需傳送之傳送位元資料15進行陣列化,以將其化為三維陣列形式之資訊資料16。舉例而言,初始模組11可將原本為一維之資料折疊整理為三維陣列之形式。接著,編碼模組12對資訊資料16進行編碼,以產生校驗資料17,並輸出一編碼資料18,其包含資訊資料16及校驗資料17。編碼資料18將會被傳送至解碼模組13,解碼模組13根據編碼資料18,即可產生三維陣列接收資料19。還原模組14對三維陣列接收資料19進行去陣列化,以將三維陣列形式之三維陣列接收資料19化為接收端所需要之接收位元資料20。
請參閱第2圖,其係為本發明之資料偵錯系統之實施例之第一示意圖。為方便說明起見,假設資訊資料16之x軸、y軸及z軸之長度分別為q、l及m,因此資訊資料16具有q*l*m個位元,且編碼資料18具有(q+1)*(l+1)*(m+1)個位元,其中校驗資料17包含第一校驗資料171、第二校驗資料172及第三校驗資料173,其各具有l*m、q*m及q*l個位元;且以b(i, j, k)表示編碼資料18所形成之三維陣列中之每一位元,其中b(i, j, k)為0或是1。在本實施例中,q、l及m皆為4,但不應以此為限。
如圖所示,無斜線部分為資訊資料16,斜線部分為校驗資料17,其包含第一校驗資料171、第二校驗資料172及第三校驗資料173。第一校驗資料171、第二校驗資料172及第三校驗資料173中之每一位元之值係透過編碼模組12根據與該位元位於同一軸上之資訊資料16之每一位元而決定,簡單地說,係根據該軸上之資訊資料16之總和而決定。當其總和為偶數時,則對應之第一校驗資料171、第二校驗資料172或第三校驗資料173中之該位元之值為0;反之,若其總和為奇數時,則對應之第一校驗資料171、第二校驗資料172或第三校驗資料173中之該位元之值為1。舉例而言,當編碼模組12欲決定b(1, 4, 0)之值時,係根據b(1, 0, 0)、b(1, 1, 0)、b(1, 2, 0)及b(1, 3, 0)之總和為偶數或奇數以決定。若b(1, 0, 0)、b(1, 1, 0)、b(1, 2, 0)及b(1, 3, 0)分別為1、0、1及1,則其總和為3,亦即其總和為奇數,則編碼模組12將計算出b(1, 4, 0)之值為1。當編碼模組12欲決定b(4, 2, 1)之值時,係根據b(0, 2, 1)、b(1, 2, 1)、b(2, 2, 1)及b(3, 2, 1)之總和為偶數或奇數以決定。若b(0, 2, 1)、b(1, 2, 1)、b(2, 2, 1)及b(3, 2, 1)分別為1、1、0及0,則其總和為2,亦即其總和為偶數,則編碼模組12將計算出b(4, 2, 1)之值為0。
此外,位於第一校驗資料171與第二校驗資料172之間之校驗資料17之每一位元,係根據與該位元同一平面之資訊資料16之總和決定。同理可決定第一校驗資料171與第三校驗資料173之間之編碼資料17之每一位元,以及第二校驗資料172與第三校驗資料173之間之編碼資料17之每一位元。
當編碼模組12將校驗資料17之所有位元計算出來後,資訊資料16及校驗資料17所組成之編碼資料18將會被傳送至解碼模組13。
請參閱第3圖,其係為本發明之資料偵錯系統之實施例之第二示意圖。在此為方便說明,將編碼資料18之三維陣列拆解為xy平面、xz平面及yz平面之剖視圖。xy平面顯示資訊資料16、第一校驗資料171及第二校驗資料172;xz平面顯示資訊資料16、第一校驗資料171及第三校驗資料173;yz平面顯示資訊資料16、第二校驗資料172及第三校驗資料173。對於資訊資料16於xy平面上之每一位元,解碼模組13可根據位於同一平面上之資訊資料16、第一校驗資料171及第二校驗資料172對應計算出第一列同位值及第一行同位值;對於資訊資料16於xz平面上之每一位元,解碼模組13可根據位於同一平面上之資訊資料16、第一校驗資料171及第三校驗資料173對應計算出第二列同位值及第二行同位值;而對於資訊資料16於yz平面上之每一位元,解碼模組13可根據位於同一平面上之資訊資料16、第二校驗資料172及第三校驗資料173對應計算出第三列同位值及第三行同位值。簡單地說,於每一平面上,根據該位元所處之該行之資訊資料16、校驗資料17以及該位元本身之總和為奇數或偶數,可決定對應該位元之第一、第二或第三行同位值為1或0;而於每一平面上,根據該位元所處之該列之資訊資料16、校驗資料17以及該位元本身之總和為奇數或偶數,可決定對應該位元之第一、第二或第三列同位值為1或0。舉例而言,若資訊資料16及校驗資料17之值如圖所示,當解碼模組13欲決定b(1, 1, 0)之第一行同位值時,解碼模組13先計算b(1, 0, 0) + b(1, 1, 0) + b(1, 2, 0) + b(1, 3, 0) + b(1, 4, 0) + b(1, 1, 0)之總和,其為0+1+0+0+1+1,可得到該總合為3,亦即奇數,因此對應b(1, 1, 0)之第一行同位值為1。當解碼模組13欲決定b(1, 1, 0)之第一列同位值時,解碼模組13先計算b(0, 1, 0) + b(1, 1, 0) + b(2, 1, 0) + b(3, 1, 0) + b(4, 1, 0) + b(1, 1, 0)之總和,其為0+1+0+0+1+1,可得到該總合為3,亦即奇數,因此對應解碼模組13之第一列同位值為1。解碼模組13可同理產生對應b(1, 1, 0)之第二行同位值、第二列同位值、第三行同位值及第三列同位值,在此為簡便說明,將不再贅述。
接著,解碼模組13可對應資訊資料16之每一位元,根據該位元所處之xy平面上之所有位元之總和產生第一旗標值,根據該位元所處之xz平面上之所有位元之總和產生第二旗標值,並根據該位元所處之yz平面上之所有位元之總和產生第三旗標值。舉例而言,由於b(1, 1, 0)所處之xy平面之所有位元之總和為4,亦即為偶數,解碼模組13可計算出b(1, 1, 0)之第一旗標值為0,同理可計算出b(1, 1, 0)之第二旗標值及第三旗標值皆為0。
此外,解碼模組13可對應資訊資料16之每一位元,根據該位元之第一行同位值及第一列同位值決定第一相異值,根據該位元之第二行同位值及第二列同位值決定第二相異值,且根據該位元之第三行同位值及第三列同位值決定第三相異值。簡單地說,當該位元本身、該位元之第一行同位值及該位元之第一列同位值皆相等時,對應該位元之第一相異值為0,否則為1。同理,當該位元本身、該位元之第二行同位值及該位元之第二列同位值皆相等時,對應該位元之第二相異值為0,否則為1。當該位元本身、該位元之第三行同位值及該位元之第三列同位值皆相等時,對應該位元之第三相異值為0,否則為1。
接著,解碼模組13可對應資訊資料16之每一位元,根據該位元之第一行同位值及第一列同位值決定第一相異值,根據該位元之第二行同位值及第二列同位值決定第二相異值,且根據該位元之第三行同位值及第三列同位值決定第三相異值。
此外,解碼模組13可對應資訊資料16之每一位元,根據對應該位元之第一行同位值及第一列同位值,產生第一解碼值,根據對應該位元之第二行同位值及第二列同位值,產生第二解碼值,且根據對應該位元之第三行同位值及第三列同位值,產生第三解碼值。簡單地說,解碼模組13根據該位元本身、對應該位元之第一行同位值及對應該位元之第一列同位值,以多數決的方式產生第一解碼值,舉例而言,若該位元本身為1,對應該位元之第一行同位值為1且對應該位元之第一列同位值為0,則可計算出對應該位元之第一解碼值為1。同理可產生第二解碼值及第三解碼值,於此不再贅述。
當解碼模組13計算出該位元之第一解碼值、第二解碼值及第三解碼值後,解碼模組13可根據第一旗標值及第一相異值決定第一解碼值為有效或是無效,根據第二旗標值及第二相異值決定第二解碼值為有效或是無效,且根據第三旗標值及第三相異值決定第三解碼值為有效或是無效。簡單地說,當第一相異值為1且第一旗標值為0時,解碼模組13將使第一解碼值無效,而當第一相異值及第一旗標值為此情況除外之其餘情況時,第一解碼值皆為有效。解碼模組13亦可以同理決定第二解碼值及第三解碼值為有效或是無效。接著,透過對應該位元之有效的第一解碼值、第二解碼值及第三解碼值以一致性的方式,解碼模組13即可計算出三維陣列接收資料19之該位元之值,舉例而言,若第一解碼值無效,第二解碼值及第三解碼值皆有效且皆為1,三維陣列接收資料19中之該位元為1。
當解碼模組13以上述方式將資訊資料16之每一位元計算出對應該位元之值,即可組合該些位元之值而獲得三維陣列接收資料19。接著透過還原模組14對三維陣列接收資料19進行去陣列化,例如將其化為一維形式之位元資料,即可獲得接收端所需要之接收位元資料20。
以下將說明當編碼資料18被傳送至解碼模組13並發生錯誤時,解碼模組13偵錯並更正編碼資料18之實施例。其中,當編碼資料18之傳送過程僅有一個位元發生錯誤,則對應該位元之三個不同平面(xy平面、xz平面及yz平面)之任一平面,皆可以二維乘積碼之方式更正該位元,二維乘積碼係為該領域之技術人員所熟知,在此便不贅述。以下將就編碼資料18之傳送過程有一個以上位元發生錯誤之情形加以說明。
請參閱第4圖,其係為本發明之資料偵錯系統之實施例之第三示意圖。如圖所示,編碼資料18被傳送至解碼模組13,且假設資訊資料16於傳送過程中,有兩個位元b(2, 1, 0)及b(0, 2, 0)發生錯誤,以b(2, 1, 0)為例:假設b(2, 1, 0)原本為0,發生錯誤後變為1。
對應位元b(2, 1, 0),解碼模組13可計算出第一行同位值為0,第一列同位值為0;且以b(2, 1, 0)、第一行同位值及第一列同位值以多數決之方式計算出第一解碼值為0。由於b(2, 1, 0)、第一行同位值及第一列同位值非為三者相等,可計算出第一相異值為1;接著,由於對應b(2, 1, 0)之xy平面之位元之總和為2,解碼模組13計算出第一旗標值為0;並且,因為第一相異值為1且第一旗標值為0,解碼模組13將使第一解碼值無效。解碼模組13可計算出第二行同位值為0,第二列同位值為0;且以b(2, 1, 0)、第二行同位值及第二列同位值以多數決之方式計算出第二解碼值為0。由於b(2, 1, 0)、第一行同位值及第一列同位值非為三者相等,可計算出第二相異值為1;接著,由於對應b(2, 1, 0)之xz平面之位元之總和為1,解碼模組13計算出第二旗標值為1;並且,因為第二相異值不為1及第二旗標值不為0之情況,解碼模組13將使第二解碼值為有效。解碼模組13可以同理算出第三解碼值有效,且為0。此時,由於第一解碼值無效,僅由第二解碼值及第三解碼值以一致性之方式計算b(2, 1, 0),而因為第二解碼值及第三解碼值均為0,可計算出b(2, 1, 0)應為0。b(2, 1, 0)原本為0,發生錯誤後變為1,此時已被更正回0。
請參閱第5圖,其係為本發明之資料偵錯系統之實施例之第四示意圖。承上所述,對於編碼資料18之每一位元,解碼模組13可藉由旗標值及相異值偵測對應該位元之平面上是否產生兩個錯誤位元,若是,則使得對應該平面之解碼值無效,以避免該無效解碼值影響到傳送資料之偵測及更正。
值得一提的是,當解碼值之一致性無法決定該位元之值時,解碼模組13將會產生一錯誤訊息以通知發送端。舉例而言,當對應一位元之第一解碼值為有效且值為1,第二解碼值為有效且值為0,且第三解碼值為無效時,將無法以一致性之方式計算出該位元之值,此時解碼模組13將會產生一錯誤訊息。或者,第一解碼值、第二解碼值及第三解碼值皆為無效,此時解碼模組13亦產生一錯誤訊息。
順帶一提的是,當編碼資料18之傳送過程所產生之錯誤位元不超過二個時,將不會發生解碼值無法以一致性之方式計算出一位元之值之情形。
儘管前述在說明本發明之資料偵錯系統的過程中,亦已同時說明本發明之資料偵錯方法的概念,但為求清楚起見,以下另繪示流程圖詳細說明。
請參閱第6圖,其係為本發明之資料偵錯方法之流程圖。如圖所示,本發明之資料偵錯方法適用於資料偵錯系統,資料偵錯系統包含初始模組、編碼模組、解碼模組及還原模組,資料偵錯方法包含下列步驟:
在步驟S11中,透過該初始模組對一傳送位元資料進行三維陣列化,以產生一資訊資料。
在步驟S12中,藉由該編碼模組對該資訊資料進行編碼,以產生一校驗資料,並輸出一編碼資料,該編碼資料包含該資訊資料及該校驗資料。
在步驟S13中,通過該解碼模組接收該編碼資料,並根據該校驗資料對該資訊資料進行偵測,以根據偵測結果選擇性地更正該資訊資料並產生一三維陣列接收資料。
在步驟S14中,經由該還原模組對該三維陣列接收資料進行去陣列化,以產生一接收位元資料。
在步驟S11中,透過該初始模組對一傳送位元資料進行三維陣列化,以產生一資訊資料。
在步驟S12中,藉由該編碼模組對該資訊資料進行編碼,以產生一校驗資料,並輸出一編碼資料,該編碼資料包含該資訊資料及該校驗資料。
在步驟S13中,通過該解碼模組接收該編碼資料,並根據該校驗資料對該資訊資料進行偵測,以根據偵測結果選擇性地更正該資訊資料並產生一三維陣列接收資料。
在步驟S14中,經由該還原模組對該三維陣列接收資料進行去陣列化,以產生一接收位元資料。
本發明之資料偵錯方法的詳細說明以及實施方式已於前面敘述本發明之資料偵錯系統時描述過,在此為了簡略說明便不再敘述。
上述之實施例,可於實際應用時,針對應用環境加以調整。因此,本文於此所揭示的實施例之所有觀點,應被視為用以說明本發明,而非用以限制本發明。本發明的範圍應由後附申請專利範圍所界定,並涵蓋其合法均等物,並不限於先前的描述。
1...資料偵錯系統
11...初始模組
12...編碼模組
13...解碼模組
14...還原模組
15...傳送位元資料
16...資訊資料
17...校驗資料
171...第一校驗資料
172...第二校驗資料
173...第三校驗資料
18...編碼資料
19...三維陣列接收資料
20...接收位元資料
S11~S14...步驟流程
第1圖係為本發明之資料偵錯系統之實施例之方塊圖。
第2圖係為本發明之資料偵錯系統之實施例之第一示意圖。
第3圖係為本發明之資料偵錯系統之實施例之第二示意圖。
第4圖係為本發明之資料偵錯系統之實施例之第三示意圖。
第5圖係為本發明之資料偵錯系統之實施例之第四示意圖。
第6圖係為本發明之資料偵錯方法之流程圖。
第2圖係為本發明之資料偵錯系統之實施例之第一示意圖。
第3圖係為本發明之資料偵錯系統之實施例之第二示意圖。
第4圖係為本發明之資料偵錯系統之實施例之第三示意圖。
第5圖係為本發明之資料偵錯系統之實施例之第四示意圖。
第6圖係為本發明之資料偵錯方法之流程圖。
1...資料偵錯系統
11...初始模組
12...編碼模組
13...解碼模組
14...還原模組
15...傳送位元資料
16...資訊資料
17...校驗資料
18...編碼資料
19...三維陣列接收資料
20...接收位元資料
Claims (10)
- 一種資料偵錯系統,其包含:
一初始模組,係對一傳送位元資料進行三維陣列化,以產生一資訊資料;
一編碼模組,係對該資訊資料進行編碼,以產生一校驗資料,並輸出一編碼資料,該編碼資料包含該資訊資料及該校驗資料;
一解碼模組,係接收該編碼資料,並根據該校驗資料對該資訊資料進行偵測,以根據偵測結果選擇性地更正該資訊資料並產生一三維陣列接收資料;以及
一還原模組,係對該三維陣列接收資料進行去陣列化,以產生一接收位元資料。 - 如申請專利範圍第1項所述之資料偵錯系統,其中該解碼模組係根據該資訊資料中每一個位元所對應該編碼資料之一第一平面資料、一第二平面資料及一第三平面資料,分別產生對應各位元之一第一解碼值、一第二解碼值及一第三解碼值,並根據該第一解碼值、該第二解碼值及該第三解碼值對該資訊資料進行偵側,以根據偵測結果選擇性地更正該資訊資料並產生該三維陣列接收資料。
- 如申請專利範圍第2項所述之資料偵錯系統,其中該校驗資料包含一第一校驗資料、一第二校驗資料及一第三校驗資料;該解碼模組對應該資訊資料之每一位元,根據該資訊資料、該第一校驗資料及該第二校驗資料產生一第一列同位值及一第一行同位值,並根據該資訊資料、該第一列同位值及該第一行同位值產生該第一解碼值;該解碼模組根據該資訊資料、該第一校驗資料及該第三校驗資料產生一第二列同位值及一第二行同位值,並根據該資訊資料、該第二列同位值及該第二行同位值產生該第二解碼值;該解碼模組根據該資訊資料、該第二校驗資料及該第三校驗資料產生一第三列同位值及一第三行同位值,並根據該資訊資料、該第三列同位值及該第三行同位值產生該第三解碼值。
- 如申請專利範圍第3項所述之資料偵錯系統,其中該解碼模組根據該編碼資料產生一第一旗標值、一第二旗標值及一第三旗標值;該解碼模組根據該資訊資料、該第一列同位值及該第一行同位值產生一第一相異值;該解碼模組根據該資訊資料、該第二列同位值及該第二行同位值產生一第二相異值;該解碼模組根據該資訊資料、該第三列同位值及該第三行同位值產生一第三相異值;且該解碼模組根據該第一旗標值、該第二旗標值、該第三旗標值、該第一相異值、該第二相異值、該第三相異值、該第一解碼值、該第二解碼值及該第三解碼值對該資訊資料進行偵側,以根據偵測結果選擇性地更正該資訊資料並產生該三維陣列接收資料。
- 如申請專利範圍第4項所述之資料偵錯系統,其中當該解碼模組無法根據該第一旗標值、該第二旗標值、該第三旗標值、該第一相異值、該第二相異值、該第三相異值、該第一解碼值、該第二解碼值及該第三解碼值對該資訊資料進行更正時,該解碼模組產生一錯誤訊號。
- 一種資料偵錯方法,係適用於一資料偵錯系統,該資料偵錯系統包含一初始模組、一編碼模組、一解碼模組及一還原模組,該方法包含下列步驟:
透過該初始模組對一傳送位元資料進行三維陣列化,以產生一資訊資料;
藉由該編碼模組對該資訊資料進行編碼,以產生一校驗資料,並輸出一編碼資料,該編碼資料包含該資訊資料及該校驗資料;
通過該解碼模組接收該編碼資料,並根據該校驗資料對該資訊資料進行偵測,以根據偵測結果選擇性地更正該資訊資料並產生一三維陣列接收資料;以及
經由該還原模組對該三維陣列接收資料進行去陣列化,以產生一接收位元資料。 - 如申請專利範圍第6項所述之資料偵錯方法,其更包含下列步驟:
藉由該解碼模組根據該資訊資料中每一個位元所對應該編碼資料之一第一平面資料、一第二平面資料及一第三平面資料,分別產生對應各位元之一第一解碼值、一第二解碼值及一第三解碼值,並根據該第一解碼值、該第二解碼值及該第三解碼值對該資訊資料進行偵側,以根據偵測結果選擇性地更正該資訊資料並產生該三維陣列接收資料。 - 如申請專利範圍第7項所述之資料偵錯方法,其中該校驗資料包含一第一校驗資料、一第二校驗資料及一第三校驗資料,該方法更包含下列步驟:
透過該解碼模組對應該資訊資料之每一位元,根據該資訊資料、該第一校驗資料及該第二校驗資料產生一第一列同位值及一第一行同位值,並根據該資訊資料、該第一列同位值及該第一行同位值產生該第一解碼值;
透過該解碼模組對應該資訊資料之每一位元,根據該資訊資料、該第一校驗資料及該第三校驗資料產生一第二列同位值及一第二行同位值,並根據該資訊資料、該第二列同位值及該第二行同位值產生該第二解碼值;以及
透過該解碼模組對應該資訊資料之每一位元,根據該資訊資料、該第二校驗資料及該第三校驗資料產生一第三列同位值及一第三行同位值,並根據該資訊資料、該第三列同位值及該第三行同位值產生該第三解碼值。 - 如申請專利範圍第8項所述之資料偵錯方法,其更包含下列步驟:
經由該解碼模組根據該編碼資料產生一第一旗標值、一第二旗標值及一第三旗標值;
藉由該解碼模組根據該資訊資料、該第一列同位值及該第一行同位值產生一第一相異值;
藉由該解碼模組根據該資訊資料、該第二列同位值及該第二行同位值產生一第二相異值;
藉由該解碼模組根據該資訊資料、該第三列同位值及該第三行同位值產生一第三相異值;以及
透過該解碼模組根據該第一旗標值、該第二旗標值、該第三旗標值、該第一相異值、該第二相異值、該第三相異值、該第一解碼值、該第二解碼值及該第三解碼值對該資訊資料進行偵側,以根據偵測結果選擇性地更正該資訊資料並產生該三維陣列接收資料。 - 如申請專利範圍第9項所述之資料偵錯方法,其更包含下列步驟:
當該解碼模組無法根據該第一旗標值、該第二旗標值、該第三旗標值、該第一相異值、該第二相異值、該第三相異值、該第一解碼值、該第二解碼值及該第三解碼值對該資訊資料進行更正時,該解碼模組產生一錯誤訊號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101145243A TWI500272B (zh) | 2012-12-03 | 2012-12-03 | 資料偵錯系統及其方法 |
US13/837,859 US8977942B2 (en) | 2012-12-03 | 2013-03-15 | Data error-detection system and data error-detection method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101145243A TWI500272B (zh) | 2012-12-03 | 2012-12-03 | 資料偵錯系統及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201424277A true TW201424277A (zh) | 2014-06-16 |
TWI500272B TWI500272B (zh) | 2015-09-11 |
Family
ID=50826751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101145243A TWI500272B (zh) | 2012-12-03 | 2012-12-03 | 資料偵錯系統及其方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8977942B2 (zh) |
TW (1) | TWI500272B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8327185B1 (en) * | 2012-03-23 | 2012-12-04 | DSSD, Inc. | Method and system for multi-dimensional raid |
US10466913B2 (en) | 2015-04-29 | 2019-11-05 | EMC IP Holding Company LLC | Method and system for replicating and using grid level metadata in a storage system |
US10339062B2 (en) | 2017-04-28 | 2019-07-02 | EMC IP Holding Company LLC | Method and system for writing data to and read data from persistent storage |
US10466930B2 (en) | 2017-04-28 | 2019-11-05 | EMC IP Holding Company LLC | Method and system for fast ordered writes with atomic multicast |
US10614019B2 (en) | 2017-04-28 | 2020-04-07 | EMC IP Holding Company LLC | Method and system for fast ordered writes with target collaboration |
US10289491B1 (en) | 2017-04-28 | 2019-05-14 | EMC IP Holding Company LLC | Method and system for implementing multi-dimensional raid in an extensible storage array to optimize performance |
US20230104143A1 (en) * | 2021-10-04 | 2023-04-06 | Samsung Electronics Co., Ltd. | Product autoencoder for error-correcting via sub-stage processing |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030093740A1 (en) * | 2001-10-19 | 2003-05-15 | Nebojsa Stojanovic | Iterative hard decoding method for multidimensional SPC |
KR20040066638A (ko) * | 2003-01-20 | 2004-07-27 | 삼성전자주식회사 | 외부 저장 서브 시스템에서의 패리티 저장 방법 및에러블록 복구 방법 |
US7206987B2 (en) * | 2003-04-30 | 2007-04-17 | Hewlett-Packard Development Company, L.P. | Error detection and correction in a layered, 3-dimensional storage architecture |
US7415651B2 (en) * | 2004-06-02 | 2008-08-19 | Seagate Technology | Data communication system with multi-dimensional error-correction product codes |
-
2012
- 2012-12-03 TW TW101145243A patent/TWI500272B/zh not_active IP Right Cessation
-
2013
- 2013-03-15 US US13/837,859 patent/US8977942B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI500272B (zh) | 2015-09-11 |
US20140157076A1 (en) | 2014-06-05 |
US8977942B2 (en) | 2015-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI500272B (zh) | 資料偵錯系統及其方法 | |
US6799287B1 (en) | Method and apparatus for verifying error correcting codes | |
US10187085B2 (en) | Decoding method, decoding apparatus and decoder | |
KR102399843B1 (ko) | 결함 탐지를 가진 오류 정정 하드웨어 | |
CN103533045A (zh) | 一种用于pcie数据链路层高性能容错的方法 | |
US3688265A (en) | Error-free decoding for failure-tolerant memories | |
JP2019533397A (ja) | 消失符号に関するデータの符号化及び復号のためのデバイス及び関連する方法 | |
TW201524136A (zh) | 編碼器、解碼器、通訊系統及用於編碼資料之方法 | |
US20210175906A1 (en) | Method and apparatus for providing a joint error correction code for a combined data frame comprising first data of a first data channel and second data of a second data channel and sensor system | |
CN102651229A (zh) | 半导体装置和数据处理方法 | |
KR101141437B1 (ko) | 에러 응답확인 커맨드 프로토콜의 순방향 에러 보정 | |
US10860415B2 (en) | Memory architecture including response manager for error correction circuit | |
US20160056842A1 (en) | In-band status encoding and decoding using error correction symbols | |
WO2015165202A1 (zh) | 一种基于汉明码存取数据的方法及集成随机存取存储器 | |
US9645883B2 (en) | Circuit arrangement and method for realizing check bit compacting for cross parity codes | |
US20180046539A1 (en) | Error detection code generating device and error detecting device | |
WO2023020114A1 (zh) | 一种数据处理方法及装置 | |
CN103873068A (zh) | 低密度奇偶检查的解码方法与电子装置 | |
CN111124418B (zh) | 一种基于vcp冗余代码的通信数据超时判断方法 | |
CN108964670B (zh) | 一种基本编解码单元以及编解码器 | |
JP2017175495A (ja) | 送信装置、受信装置、通信システム、方法およびプログラム | |
CN100418312C (zh) | 数字数据传输检错方法及系统 | |
Sokolovskyi et al. | DEVELOPMENT OF THE METHOD OF DETECTING AND CORRECTING DATA TRANSMISSION ERRORS IN IOT SYSTEMS FOR MONITORING THE STATE OF OBJECTS. | |
Singh et al. | Improving performance parameters of error detection and correction in hdlc protocol by using hamming method | |
RU2579954C2 (ru) | Отказоустойчивое оперативное запоминающее устройство |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |