TW201421356A - 具有亂數產生模式的儲存電路 - Google Patents
具有亂數產生模式的儲存電路 Download PDFInfo
- Publication number
- TW201421356A TW201421356A TW102135689A TW102135689A TW201421356A TW 201421356 A TW201421356 A TW 201421356A TW 102135689 A TW102135689 A TW 102135689A TW 102135689 A TW102135689 A TW 102135689A TW 201421356 A TW201421356 A TW 201421356A
- Authority
- TW
- Taiwan
- Prior art keywords
- bit value
- storage circuit
- output
- random number
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
Abstract
以主從鎖存器形式之儲存電路2包括用作位元儲存電路的從屬平臺6。從屬平臺6包括反相器鏈,當在正常模式下運行時,該反相器鏈包括偶數個反相器10、12,且當在亂數產生模式下運行時,該反相器鏈包括奇數個反相器10、12、14,且因此該反相器鏈用作空運轉環形振盪器。當從亂數產生模式切換回正常模式時,隨後振盪停止,且從位元值儲存電路6輸出穩定偽隨機位元值。
Description
本發明係關於資料處理系統之領域。更特定言之,本發明係關於用於接收及儲存資料值之儲存電路的領域。
提供包括接收及儲存資料值的儲存電路之資料處理系統係為人們熟知的。已知的接收及儲存資料值之儲存電路包括,例如,主從鎖存器、透明鎖存器及上述各者之類似物。此等儲存電路用作循序元件,該等循序元件從儲存電路外部接收資料值,儲存該資料值,且隨後將該資料值輸出至系統的另一部分。
在一些資料處理系統內部,需要具有可以產生偽隨機位元值之硬體,該隨機位元值可與其他偽隨機位元值或電路結合使用,以產生多位元偽亂數。偽亂數係用於達成多種目的,諸如用在與安全相關之應用中。在經授予的美國專利第8,285,767號申請案中描述了偽亂數產生器之一個實例,該申請案已讓渡於本申請案所讓渡之同一受讓人。此偽亂數產生器為致力於產生隨機位元值的獨立電路。
從一個態樣來看,本發明提供具有用於接收及儲存外部位元值的正常模式及亂數產生模式之儲存電路,該資料值儲存電路包含:位元值儲存電路,具有用於從該位元值儲存電路外部接收輸入位元值的輸入節點,和用於輸出輸出位元值的輸出節點;其中,該位元值儲存電路經配置以使得:(i)當該儲存電路在該正常模式下運行時,該位元值儲存電路在該輸出節點處產生對應於該外部位元值之穩定輸出位元值作為該輸出位元值;以及(ii)當該儲存電路在該亂數產生模式下運行時,該位元值儲存電路在該輸出節點處產生振盪輸出位元值,且從該亂數產生模式至該正常模式之變化使該輸出位元值作為穩定的偽隨機位元值。
本技術認識到,具有用於接收及儲存外部位元值之正常模式的儲存電路已含有許多電路元件,該等電路元件可經再使用以產生偽隨機位元值。詳言之,在正常模式下運行以產生對應於從儲存電路外部接收的外部位元值之穩定輸出位元值的位元值儲存電路可經調適亦具有亂數產生模式。穩定輸出位元值可與所接收之外部位元值一致,或該穩定輸出位元值可為外部位元值之補體。當儲存電路在正常模式下運行時,外部位元值與穩定輸出位元值之間具有直接的一對一關聯性。在正常模式下,儲存電路接收外部位元值,且例如,在時脈訊號的控制下,儲存電路在位元值儲存電路狀態內儲
存,該狀態導致表示外部位元值的穩定輸出位元值的輸出。
位元值儲存電路亦經配置以提供亂數產生模式,在該模式中位元值儲存電路振盪。當儲存電路從亂數產生模式切換至正常模式時,形成作為穩定偽隨機位元值的輸出位元值,例如,振盪位元值之最終位元值在有效隨機定位於儲存電路之振盪週期內的相位處俘獲。
位元值儲存電路可以各種不同之方式形成。在一些實施例中,位元值儲存電路包含由複數個串列連接之反相器組成之反相器鏈,該位元值儲存電路之輸入節點定位於沿此鏈之第一位置,且輸出節點位於沿此鏈之第二位置。該反相器鏈非常適合於提供可用於儲存穩定位元值之訊號回饋。
在一些實施例中,多工器經安置於反相器鏈中,且多工器經設置以將鏈周圍的回饋路徑自包含偶數個反相器(當儲存電路在正常模式下運行時)切換至包含奇數個反相器(當儲存器在亂數模式下運行時)。當從該鏈中選定奇數個反相器時,形成空運轉之振盪器且此振盪器於高頻下振盪。
應瞭解,鏈中之反相器的數目可有不同。當反相器之數目為較少之奇數時,隨後將形成高頻環形振盪器。若在一鏈中使用三個反相器,則該鏈將具有一高頻,當振盪在一任意相位停止時,該高頻將非常適合於產生偽隨機位元值。此形式在採用兩個反相器之反相器鏈上使用了相對少數目的附加資源,該等反相器鏈可用於在正常模式期間提供回饋路徑。
然而儲存電路可具有多種不同形式,一個實例形式
為主從鎖存器,其中位元值儲存電路包含從屬平臺,且該儲存電路進一步包含藉由傳輸閘耦接於從屬平臺之輸入節點的主平臺。該等主從鎖存器在積體電路內為共用的,且此等主從鎖存器中之一或更多者可經調適以用作使用本技術之亂數產生器。此等亂數產生器可經由電路分佈,以便致使彼等亂數產生器之運行的偵測更加困難,且因此增加與所產生之任何亂數相關的安全性。
在主從鎖存器環境內,傳輸閘係藉由時脈訊號控制,且當傳輸閘阻斷從主平臺至從屬平臺之訊號路徑時,在從屬平臺內可隨即支援亂數產生模式。
當傳輸閘阻斷從主平臺至從屬平臺之訊號路徑時,隨後用於切換反相器鏈中之反相器平臺數目之多工器可經控制以在正常模式與亂數產生模式之間切換從屬平臺。
本技術之訊號儲存電路非常適合在用於處理資料之設備中使用,該設備包括訊號白化電路,該訊號白化電路從儲存電路接收穩定的偽隨機位元值,及該訊號白化電路執行依該偽隨機位元率而定之處理以產生白化偽隨機訊號,該白化偽隨機訊號具有比原始偽隨機訊號值分佈更均勻之隨著時間變化的訊號值。可獲取具有一些程度之隨機性的訊號且可產生具有更均勻隨機性分佈之訊號的白化電路係用於增加由儲存電路產生的偽隨機位元值之可用性。
一些示例性實施嵌設在儲存電路之一或更多個白化電路內,該等儲存電路具有正常模式及亂數產生模式兩者。該等嵌入式儲存電路可有效地接入具有亂數之白化電路,該
白化電路隨後被白化。嵌入式儲存電路為白化電路提供熵源。
白化電路之一個有用之形式為線性回饋移位暫存器,該線性回饋移位暫存器中之暫存器平臺中之一或更多者可包含如本文所描述之具有正常模式及亂數產生模式之儲存電路。
從另一個態樣來看,本發明提供具有用於接收及儲存外部位元值的正常模式及亂數產生模式之儲存電路,該資料值儲存電路包含:位元值儲存手段,用於儲存位元值且該等手段具有用於從該位元值儲存電路之外部接收輸入位元值之輸入節點,及用於輸出輸出位元值之輸出節點;其中,該位元值儲存手段經配置以使得:(i)當該儲存電路在該正常模式下運行時,該位元值儲存手段在該輸出節點處產生對應於該外部位元值之穩定輸出位元值作為該輸出位元值;以及(ii)當該儲存電路在該亂數產生模式下運行時,該位元值儲存手段在該輸出節點處產生振盪輸出位元值,且從該亂數產生模式至該正常模式之變化使該輸出位元值作為穩定的偽隨機位元值。
從另一態樣來看,本發明提供一種運行具有用於接收及儲存外部位元值之正常模式及亂數產生模式的儲存電路之方法,該方法包括以下步驟:將位元值儲存於位元值儲存電路內,該位元值儲存電路具有用於從該位元值儲存電路外部接收輸入位元值之輸
入節點,及用於輸出輸出位元值之輸出節點;當該儲存電路在該正常模式下運行時,在該輸出節點處產生對應於該外部位元值之穩定輸出位元值作為該輸出位元值;以及當該儲存電路在該亂數產生模式下運行時,在該輸出節點處產生振盪輸出位元值,以使得從該亂數產生模式至該正常模式之變化使該輸出位元值作為穩定的偽隨機位元值。
自將與附圖相聯繫理解之說明性實施例的以下詳細描述將顯而易見本發明之上述及其他目標、特徵及優勢。
2‧‧‧儲存電路
4‧‧‧主平臺
6‧‧‧從屬平臺
8‧‧‧傳輸閘
10‧‧‧反相器
12‧‧‧反相器
14‧‧‧反相器
16‧‧‧傳輸閘
18‧‧‧傳輸閘
20‧‧‧輸入節點
22‧‧‧輸出節點
24‧‧‧輸入多工器
26‧‧‧積體電路
28‧‧‧線性回饋移位暫存器
30‧‧‧邏輯組合電路
32‧‧‧儲存電路
34‧‧‧傳輸閘
36‧‧‧位元值儲存電路
38‧‧‧反相器
40‧‧‧反相器
42‧‧‧反相器
44‧‧‧多工器
46‧‧‧輸入節點
48‧‧‧輸出節點
第1圖示意圖示具有正常模式及亂數產生模式之儲存電路;第2圖示意圖示在時脈訊號之時脈邊緣具有可用以幫助產生偽隨機位元值之抖動的時脈訊號;第3圖為圖示了用於第1圖之電路的多種控制訊號之真值表;第4圖示意圖示在正常模式下運行之儲存電路;第5圖示意圖示在亂數產生模式下運行之儲存電路;第6圖示意圖示用於處理資料之設備,該設備包括線性回饋移位暫存器形式之白化電路,該線性回饋移位暫存器具有多個儲存電路,該等儲存電路中嵌設有亂數產生模式;以及
第7圖示意圖示透明鎖存器形式之另一示例性儲存電路,該透明鎖存器具有亂數產生模式。
第1圖示意圖示主從鎖存器形式之儲存電路2。主從鎖存器包括主平臺4,該主平臺4藉由傳輸閘8與從屬平臺6分開。從屬平臺6為位元值儲存電路,該位元值儲存電路依模式選擇訊號RGEN而定,在正常模式及亂數產生模式兩者中運行。從屬平臺6包括由三個反相器10、12、14形成之反相器鏈。由傳輸閘16、18形成之多工器用於選擇來自反相器14的輸出或來自反相器12的輸出,所述輸出待應用於從屬平臺6之輸入節點20。
當多工器16、18選擇來自反相器14的輸出以供應至輸入節點20時,隨後在反相器鏈中有奇數個反相器(亦即三個反相器)10、12、14,且因此形成環形振盪器且在輸出節點22處之輸出位元值振盪。此振盪將不會極佳地穩定,因為諸如供應雜訊及散粒雜訊之因數將影響反相器10、12、14之運行。
當多工器16、18選擇反相器12之輸出以供應至輸入節點20時,隨後在反相器鏈中有偶數個反相器(亦即兩個反相器)10、12,且因此在輸出節點22處產生穩定輸出位元值,此值對應於來自輸入節點20之輸入位元值的反相版本。
當儲存電路2藉由模式信號RGEN從在亂數產生模式下運行切換至正常模式下運行時,隨後輸出節點22處之輸出訊號值在振盪週期內將有效地凍結在該輸出訊號值之現
值。應瞭解,若訊號值在該訊號值之高位準與低位準之間的中間位準,則在正常模式期間反相器10、12之回饋的作用下,該訊號值將停留在此等位準中之一者。雜訊亦將存在於模式訊號RGEN之切換中,且在儲存電路2從亂數產生模式切換至正常模式時,如此將有助於從輸出節點22輸出之偽隨機位元值的隨機性。
主平臺4同樣可由反相器鏈組成,但在此種情況下該反相器鏈將通常僅包括兩個反相器,該等反相器用以提供穩定的回饋以維持藉由輸入多工器24從外部訊號DIN俘獲至主平臺4的訊號值。此示例性實施例中之輸入多工器24亦包括受掃描賦能訊號SE控制之串列掃描路徑SI,但是應瞭解,該掃描功能為完全可選的。
第2圖為訊號圖,該圖圖示在振盪期間來自輸出模式22之輸出可如何依多種因數而變化,該等多種因數影響藉由反相器鏈10、12、14在亂數產生模式期間形成的空運轉環形振盪器。諸如基板雜訊、電源雜訊、漂移以及溫度變化之因數可導致輸出位元值中相位雜訊,該相位雜訊有效地導致隨機週期性抖動,當輸出位元值經取樣後,該隨機週期性抖動隨後產生穩定的偽隨機位元值。
第3圖為真值表,該表圖示受控於時脈訊號CLK及模式訊號RGEN的儲存電路2的運行情況。當時脈訊號低且模式訊號高時,儲存電路2隨後在環形振盪器10、12、14空運轉的情況下在亂數產生模式中運行。當時脈訊號CLK高或時脈訊號低且模式訊號亦低時,儲存電路2隨後在正常模式
中作為主從鎖存器運行,以接收外部訊號DIN,將該訊號儲存於位元儲存電路(從屬平臺6)中,且隨後輸出該訊號。在時脈訊號高的情況下,則將在正常模式下運行而與模式訊號之訊號位準無關。
第4圖示意圖示在正常模式中之儲存電路2之運行。在正常模式中傳輸閘18保持阻斷,以使得不具有回饋反相器鏈,該回饋反相器鏈包含將導致震盪之奇數個反相器。當傳輸閘8被阻斷時傳輸閘16打開,且在此種情況下,反相器10、12提供回饋以從輸出節點22產生穩定輸出位元值,此舉取決於經由多工器24及藉由主平臺4及傳輸閘8提供至輸入節點20的外部位元值DIN。當傳輸閘8打開時,傳輸閘16隨後將關閉,以便藉由反相器12阻斷來自輸出節點22之回饋路徑,且因此,主平臺4可在輸入節點20處的輸入位元值中施加變化。
第5圖示意圖示儲存電路2在亂數產生模式期間之運行。在亂數產生模式中,傳輸閘8經阻斷,傳輸閘18打開且傳輸閘16關閉。反相器10、12、14形成具有奇數個反相器之反相器鏈,且因此反相器10、12、14提供空運行之環形振盪器,使得在輸出節點22處之訊號振盪。當返回到正常模式時,隨後傳輸閘18將經阻斷,使得振盪在振盪週期之一點處停止,該點為有效隨機地在相對於振盪週期之階段中選定。因此,在輸出節點22處形成的表示凍結狀態的穩定偽隨機位元值將具有隨機值。
如在第1圖、第4圖及第5圖中所圖示,傳輸閘8
受時脈訊號DCLK、!DCLK控制。用作多工器以選擇串列鏈反相器長度之傳輸閘16、18受控於訊號G1、!G1、G2及!G2,該等訊號本身衍生自時脈訊號!DCLK、模式訊號RGEN及反向模式訊號!RGEN。
第1圖、第4圖及第5圖之主從鎖存器2根據一種方法操作,該方法包括以下步驟:將位元值儲存在從屬平臺6內,該從屬平臺具有用於從從屬平臺6外部接收輸入位元值的輸入節點20,及用於輸出輸出位元值之輸出節點22;當該主從鎖存器2在正常模式下運行時,在輸出節點22處產生對應於外部位元值DIN之穩定輸出位元值作為輸出位元值;以及當該主從鎖存器2在亂數產生模式下運行時,在輸出節點22處產生振盪輸出位元值,以使得從亂數產生模式至正常模式之變化使輸出位元值作為穩定偽隨機位元值。
第6圖示意圖示用於處理資料之設備,該設備諸如包括線性回饋移位暫存器28形式之白化電路的積體電路26。在此實例中,線性回饋移位暫存器本身係由第1圖所圖示之形式的八個主從鎖存器MSL組成。將來自此等主從鎖存器中所選定之一些的輸出提供至邏輯組合電路30,在邏輯組合電路30處,彼等輸出經受邏輯組合且產生回饋訊號至移位暫存器中,該移位暫存器藉由時脈訊號clk時控。線性回饋移位暫存器28可使用第1圖之主從鎖存器接入多位元偽亂數。詳言之,可應用模式訊號rgen以將主從鎖存器MSL中之每一
者切換至亂數產生模式,在該亂數產生模式下模式訊號振盪。當切換回正常模式時,偽隨機位元值隨後將被俘獲至主從鎖存器MSL中之每一者中。應用至個別主從鎖存器之形式及雜訊之差異將意謂彼等個別主從鎖存器俘獲之偽隨機位元值之間關聯很少,且因此接入線性回饋移位暫存器將具有良好之偽亂數。
若由主從鎖存器的偽隨機位元值之產生有任何偏斜,則亂數隨後將不會被「白化」,亦即該亂數在可能之位元值上具有均勻分佈。線性回饋移位暫存器28之作用將快速白化該偽隨機訊號,以致具有分佈更均勻之訊號值。嵌入線性回饋移位暫存器28內之主從鎖存器提供用於白化電路之熵源,該等主從鎖存器將具有偽亂數之白化電路接入熵源中。
第7圖為可使用本技術之儲存電路32的另一示例性實施例。此實例為透明鎖存器,該透明鎖存器由傳輸閘32及位元值儲存電路36組成。位元值儲存電路36包含組成作為反相器鏈之三個反相器38、40、42。受模式訊號rgen控制之多工器44選擇來自第二反相器40或第三反相器42之輸出,以供應至輸入節點46。反相器38依輸入節點46處之輸入位元值而定,將輸出位元值輸送到輸出節點48上。
在正常模式中,反相器44選擇反相器40之輸出用於供應至輸入節點46。通過傳輸閘34接收的外部位元值訊號可覆寫當前在輸入節點46處所保持的任何值,並將新值強加於輸出節點48上。可臨時中斷穿過第二反相器40之回饋路徑以促進該覆寫過程。在亂數產生模式中,多工器44選擇來
自反相器42之輸入用於供應至輸入節點46。在亂數產生模式中的反相器鏈38、40、42形成空運轉環形振盪器,使得輸出節點48處的輸出位元值振盪。當從亂數產生模式切換回正常模式時,隨後將俘獲穩定偽隨機位元值且從輸出節點48輸出。
儘管本文已引用附圖詳細描述本發明之說明性實施例,應瞭解,本發明不受限於彼等精確之實施例,且在不脫離如附加之申請專利範圍所界定之本發明的範疇及精神的情況下,可由熟習此項技術者在該等實施例中實現各種改變及修改。
2‧‧‧儲存電路
4‧‧‧主平臺
6‧‧‧從屬平臺
8‧‧‧傳輸閘
10‧‧‧反相器
12‧‧‧反相器
14‧‧‧反相器
16‧‧‧傳輸閘
18‧‧‧傳輸閘
20‧‧‧輸入節點
22‧‧‧輸出節點
24‧‧‧輸入多工器
Claims (14)
- 一種儲存電路,該儲存電路具有用於接收及儲存一外部位元值的一正常模式及一亂數產生模式,該資料值儲存電路包含:一位元值儲存電路,具有用於從該位元值儲存電路外部接收一輸入位元值的一輸入節點,及用於輸出一輸出位元值的一輸出節點;其中該位元值儲存電路經配置以使得:(i)當該儲存電路在該正常模式下運行時,該位元值儲存電路在該輸出節點處產生對應於該外部位元值之一穩定輸出位元值作為該輸出位元值;以及(ii)當該儲存電路在該亂數產生模式下運行時,該位元值儲存電路在該輸出節點處產生一振盪輸出位元值,且從該亂數產生模式至該正常模式之一變化使該輸出位元值作為一穩定偽隨機位元值。
- 如請求項1所述之儲存電路,其中該位元值儲存電路包含複數個串列連接的反相器組成的一反相器鏈,該反相器鏈具有定位於沿該鏈之一第一位置的該輸入節點及定位於沿該鏈之一第二位置的該輸出節點。
- 如請求項2所述的儲存電路,其中該位元值儲存電路包含一多工器,該多工器安置於該反相器鏈中且經配置以圍繞包含以下數目之反相器切換一回饋路徑: (i)偶數個反相器(當該儲存電路在該正常模式下運行時);以及(ii)奇數個反相器(當該儲存電路在該亂數產生模式中運行時)。
- 如請求項3所述之儲存電路,其中該奇數個反相器包含用作一環形振盪器的三個反相器。
- 如請求項3所述之儲存電路,其中該偶數個反相器包含兩個反相器,該兩個反相器中之一者用以提供從該第二位置至該第一位置之一回饋路徑。
- 如請求項1所述之儲存電路,其中該儲存電路為一主從鎖存器,該位元值儲存電路包含一從屬平臺,且該儲存電路進一步包含一主平臺,該主平臺藉由一傳輸閘耦接至該從屬平臺之該輸入節點。
- 如請求項6所述之儲存電路,其中訊號值從該主從至該從屬平臺之傳輸受控於應用至該傳輸閘的一時脈訊號,且在該亂數產生模式期間,該傳輸閘係藉由具有不從該主平臺傳輸訊號值至該從屬平臺之一阻塞訊號位準的該時脈訊號控制。
- 如請求項3所述之儲存電路,其中 該儲存電路為一主從鎖存器,該位元值儲存電路包含一從屬平臺,且該儲存電路進一步包含藉由一傳輸閘耦接至該從屬平臺之該輸入節點的一主平臺;訊號值從該主平臺到該從屬平臺的傳輸受控於應用至該傳輸閘的一時脈訊號,且該傳輸閘係藉由具有不從該主平臺傳輸訊號值至該從屬平臺之一阻塞訊號位準的該時脈訊號控制;以及當該時脈訊號具有該阻塞訊號位準以在一正常模式(在該模式中該反相器鏈包含偶數個反相器)與一亂數產生模式(在該模式中該反相器鏈包含奇數個反相器)之間切換該儲存電路時,該多工器由一模式控制訊號控制。
- 一種用於處理資料的設備,該設備包含如請求項1所述的一儲存電路且進一步包含:一訊號白化電路,該訊號白化電路經耦接以從該儲存電路接收該穩定的偽隨機位元值,且在依該偽隨機位元值而定執行處理以產生一白化偽隨機位元值,該白化偽隨機位元訊號具有比該偽隨機訊號值分佈更均勻之隨著時間變化的訊號值。
- 如請求項9所述的設備,其中該儲存電路嵌入在該白化電路內以為該白化電路提供一熵源。
- 如請求項10所述之設備,其中如請求項1所述之複數個 儲存電路嵌入在該白化電路內以為該白化電路提供複數個熵源。
- 如請求項9所述之設備,其中該白化電路為一線性回饋移位暫存器電路。
- 一種儲存電路,該儲存電路具有用於接收及儲存一外部位元值的一正常模式及一亂數產生模式,該資料值儲存電路包含:位元值儲存手段,用於儲存一位元值且具有用於從該位元值儲存電路外部接收一輸入位元值的一輸入節點,及用於輸出一輸出位元值的一輸出節點;其中該位元值儲存手段經配置以使得:(i)當該儲存電路在該正常模式下運行時,該位元值儲存手段在該輸出節點處產生對應於該外部位元值之一穩定輸出位元值作為該輸出位元值;以及(ii)當該儲存電路在該亂數產生模式下運行時,該位元值儲存手段在該輸出節點處產生一振盪輸出位元值,且從該亂數產生模式至該正常模式之一變化使該輸出位元值作為一穩定的偽隨機位元值。
- 一種運行一儲存電路之方法,該儲存電路具有用於接收和儲存一外部位元值的一正常模式及一亂數產生模式,該方法包含以下步驟: 將一位元值儲存在一位元值儲存電路內,該位元值儲存電路具有用於從該位元值儲存電路外部接收一輸入位元值的一輸入節點,及用於輸出一輸出位元值的一輸出節點;當該儲存電路在該正常模式下運行時,在該輸出節點處產生對應於該外部位元值之一穩定輸出位元值作為該輸出位元值;以及當該儲存電路在該亂數產生模式下運行時,在該輸出節點處產生一振盪輸出位元值,以使得從該亂數產生模式到該正常模式之一變化使該輸出位元值作為一穩定偽隨機位元值。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/678,621 US9141338B2 (en) | 2012-11-16 | 2012-11-16 | Storage circuit with random number generation mode |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201421356A true TW201421356A (zh) | 2014-06-01 |
TWI579763B TWI579763B (zh) | 2017-04-21 |
Family
ID=49552685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102135689A TWI579763B (zh) | 2012-11-16 | 2013-10-02 | 具有亂數產生模式的儲存電路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9141338B2 (zh) |
JP (1) | JP6220642B2 (zh) |
GB (1) | GB2510448B (zh) |
TW (1) | TWI579763B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9846569B1 (en) * | 2014-11-17 | 2017-12-19 | Seagate Technology Llc | Random values based on a random components of noise |
USD888733S1 (en) | 2015-08-03 | 2020-06-30 | Google Llc | Display screen with animated graphical user interface |
KR102077401B1 (ko) * | 2018-10-15 | 2020-02-13 | (주)라닉스 | 인버터 셀의 강도를 이용한 실난수 발생기 |
US11586418B2 (en) | 2020-01-17 | 2023-02-21 | Macronix International Co., Ltd. | Random number generator, random number generating circuit, and random number generating method |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19910729C1 (de) | 1999-03-11 | 2000-11-02 | Richard Vogts | Zufallszahlengenerator sowie Verfahren zur Erzeugung von Zufallszahlen |
US6369727B1 (en) * | 1999-12-17 | 2002-04-09 | Rng Research | Analog-to-digital conversion method of random number generation |
US6886023B2 (en) * | 2002-01-14 | 2005-04-26 | Ip-First, Llc | Apparatus for generating random numbers |
JP3696209B2 (ja) | 2003-01-29 | 2005-09-14 | 株式会社東芝 | シード生成回路、乱数生成回路、半導体集積回路、icカード及び情報端末機器 |
JP3732188B2 (ja) * | 2003-03-31 | 2006-01-05 | Necマイクロシステム株式会社 | 擬似乱数発生回路 |
FR2899352B1 (fr) | 2006-03-29 | 2008-06-20 | Eads Secure Networks Soc Par A | Generateur de nombres aleatoires |
US20090002044A1 (en) * | 2007-06-29 | 2009-01-01 | Seiko Epson Corporation | Master-slave type flip-flop circuit |
WO2009109959A1 (en) * | 2008-03-04 | 2009-09-11 | Sandisk Il Ltd. | Digital random number generator based on digitally-controlled oscillators |
US8131789B2 (en) * | 2008-03-28 | 2012-03-06 | Atmel Corporation | True random number generator |
US8583711B2 (en) | 2009-12-02 | 2013-11-12 | Seagate Technology Llc | Random number generation system with ring oscillators |
JP5356362B2 (ja) | 2010-12-15 | 2013-12-04 | 日本電信電話株式会社 | 乱数生成回路 |
US8285767B2 (en) * | 2011-03-07 | 2012-10-09 | Arm Limited | Apparatus and method for generating a random number |
-
2012
- 2012-11-16 US US13/678,621 patent/US9141338B2/en active Active
-
2013
- 2013-09-16 GB GB1316398.5A patent/GB2510448B/en active Active
- 2013-10-02 TW TW102135689A patent/TWI579763B/zh not_active IP Right Cessation
- 2013-11-15 JP JP2013236743A patent/JP6220642B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
GB201316398D0 (en) | 2013-10-30 |
US20140143291A1 (en) | 2014-05-22 |
GB2510448A (en) | 2014-08-06 |
GB2510448B (en) | 2020-04-08 |
TWI579763B (zh) | 2017-04-21 |
US9141338B2 (en) | 2015-09-22 |
JP2014102833A (ja) | 2014-06-05 |
JP6220642B2 (ja) | 2017-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11301216B2 (en) | Self-timed random number generator | |
US8150900B2 (en) | Random number generation based on logic circuits with feedback | |
US9606771B2 (en) | True random number generator with repeatedly activated oscillator | |
US6954770B1 (en) | Random number generator | |
US9047152B2 (en) | Delay device, method, and random number generator using the same | |
EP1782181B1 (en) | Method and apparatus for generating random data | |
KR101987141B1 (ko) | 난수 발생기 | |
JP2006139756A (ja) | 乱数発生器および乱数を発生する方法 | |
TWI579763B (zh) | 具有亂數產生模式的儲存電路 | |
US9465585B2 (en) | Method for detecting a correlation | |
JP2020522771A (ja) | 2入力xorゲートに基づく低消費電力乱数発生装置 | |
Mei et al. | A highly flexible lightweight and high speed true random number generator on FPGA | |
Fujieda | On the feasibility of TERO-based true random number generator on Xilinx FPGAs | |
US10187044B1 (en) | Bistable-element for random number generation | |
US20090327381A1 (en) | True random number generator | |
TWI801742B (zh) | 熵產生器及產生增強熵的方法 | |
Sreekumar et al. | Selection of an optimum entropy source design for a true random number generator | |
Simka et al. | Model of a true random number generator aimed at cryptographic applications | |
JP5356362B2 (ja) | 乱数生成回路 | |
Anchana et al. | Design of PUF Based Chaotic Random Number Generator | |
EP2933719B1 (en) | Digital methods and devices for generating true random numbers | |
Sekhar et al. | An Efficient Pseudo Random Number Generator for Cryptographic Applications | |
Likhithashree et al. | Design of Power-Efficient Ring Oscillator based Physically Unclonable Functions for FPGA | |
Mehra et al. | Design of Hexagonal Oscillator for True Random Number Generation | |
US20230179411A1 (en) | Entropy generation for use in cryptographic random number generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |