TW201407339A - 微處理器功率調節方法以及微處理器 - Google Patents

微處理器功率調節方法以及微處理器 Download PDF

Info

Publication number
TW201407339A
TW201407339A TW102138610A TW102138610A TW201407339A TW 201407339 A TW201407339 A TW 201407339A TW 102138610 A TW102138610 A TW 102138610A TW 102138610 A TW102138610 A TW 102138610A TW 201407339 A TW201407339 A TW 201407339A
Authority
TW
Taiwan
Prior art keywords
microprocessor
power consumption
predetermined
frequency
value
Prior art date
Application number
TW102138610A
Other languages
English (en)
Other versions
TWI606331B (zh
Inventor
Darius D Gaskins
Stephan Gaskins
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW201407339A publication Critical patent/TW201407339A/zh
Application granted granted Critical
Publication of TWI606331B publication Critical patent/TWI606331B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

一種適應性調節功率的微處理器，包括：計算單元，用以在既定取樣時間內計算微處理器所消耗之平均功耗，並確認平均功耗是否小於既定最大功耗值；以及電源管理單元，耦接至計算單元，電源管理單元用以在當平均功耗小於既定最大功耗值時控制微處理器操作在既定頻率，其中既定頻率為微處理器所消耗之功率，且大於既定最大功耗值之頻率。電源管理單元用以在微處理器最近被命令操作系統軟體所知之最高頻率時而控制微處理器操作於既定頻率，而系統軟體所知之最高頻率小於既定頻率。

Description

微處理器功率調節方法以及微處理器
本發明係有關於微處理器之功率消耗，特別是在限制功率消耗值(within power constraint)的情況下達到效能之最佳化。
系統製造商將處理器整合至具有各種關於功耗(功率消耗)和熱考量目的系統中。例如，系統製造商欲宣傳他們的系統能提供最長電池壽命，而處理器的功耗即是影響電池壽命的重要因素。再舉例一個例子說明，在系統製造商所實現的特殊熱解決方法(例如，散熱器、風扇、通風法)之下，處理器的功耗仍為該熱解決方法是否能將系統各元件(例如，鍵盤、處理器、晶片組)之溫度保持在所需容忍度之下的重要因素之一。
為了達到所需目的，系統設計者規範處理器設計者允許處理器消耗的一最大功耗，以符號「P」表示。例如，在手持式裝置、PDA或小筆電(sub-notebook)等相對較低功率的系統中，則P值可為8瓦。為符合系統製造商的規範，處理器設計者會把處理器設計為在操作時不高於一效能點(performance point)，一般來說效能點為一頻率/電壓之組合。 然而在執行複數軟體應用程式時致使處理器工作量(workload)在最大值的時候，當處理器操作在上述效能點時有可能會令功耗超過P值。
然而，依據系統的組態(configuration)，例如使用者選定之功率設定值，作業系統(operating system)將依據目前執行中軟體應用程式的工作量，而命令處理器在不同時間點轉換至運行狀態(running state)和休眠狀態(sleeping state)。例如，作業系統可能命令處理器在90%的時間裡皆進入休眠狀態，而運行狀態僅佔10%的時間。在這種情況，處理器之功耗遠低於系統製造商規範之P值。例如，處理器在休眠狀態時只有1.2瓦之消耗量而非系統製造商所規範之最高8瓦，但即使依據軟體所附加之工作負荷量，處理器在運行狀態時之消耗量可能也低於8瓦。
由以上內容可知，即使系統製造商對處理器之既定最大功耗有所規範或限制，但在一般情況下處理器之功耗並不會超過規範的既定最大功耗，亦即處理器未能充分利用此優勢以發揮最佳效能。
本發明提供一種適應性調節功率的微處理器。適應性調節功率的微處理器包括：一計算單元，用以在一既定取樣時間內計算上述微處理器所消耗之一平均功耗，並確認上述平均功耗是否小於一既定最大功耗值；以及一電源管理單元，耦接至上述計算單元，上述電源管理單元用以在當上述平均功耗小於上述既定最大功耗值時控制上述微處理器操作在一既 定頻率，其中上述既定頻率為上述微處理器所消耗之功率，且大於上述既定最大功耗值之一頻率；其中上述電源管理單元用以在上述微處理器最近被命令操作一系統軟體所知之一最高頻率時而控制上述微處理器操作於上述既定頻率，其中上述系統軟體所知之上述最高頻率小於上述既定頻率。
本發明一實施例提供適用於一微處理器之一種微處理器功率調節方法。微處理器功率調節方法包括：計算於一最近的既定取樣時間內上述微處理器所消耗之一平均功耗；確認上述平均功耗是否小於一既定最大功耗值；以及在上述平均功耗小於上述既定最大功耗值時，將上述微處理器有條件地操作於一既定頻率，其中上述既定頻率為上述微處理器所消耗之功率大於上述既定最大功耗值時之一頻率；其中將上述微處理器有條件地操作於上述既定頻率包括在上述微處理器最近被命令操作於一系統軟體所知之一最高頻率時，控制上述微處理器以操作於上述既定頻率，其中上述系統軟體所知之上述最高頻率小於上述既定頻率。
本發明一實施例提供與一計算裝置一起使用之一種電腦程式產品。電腦程式產品包括：一電腦使用之儲存媒體，具有電腦可讀程式碼內嵌於供一微處理特定使用之上述電腦使用之儲存媒體，上述電腦可讀程式碼包括：一第一程式碼，供一計算單元特定使用，用以計算上述微處理器於一最近的既定取樣時間所消耗之一平均功耗，且判斷是否上述平均功耗小於一既定最大功耗值；以及一第二程式碼，供一電源管理單元特定使用，耦接於上述計算單元，當上述平均功耗小於上 述既定最大功耗值時，用以控制上述微處理器有條件地操作於一既定頻率，其中上述既定頻率為上述微處理器消耗之功耗大於上述既定最大功耗值之一頻率；其中當上述微處理器被命令操作一系統軟體所知之一最高頻率時，控制上述微處理器操作於上述既定頻率，其中上述系統軟體所知之上述最高頻率小於上述既定頻率。
100‧‧‧微處理器
102‧‧‧指令快取
104‧‧‧指令轉譯器
106‧‧‧指令分派器
108‧‧‧執行單元
112‧‧‧特定模組暫存器
114‧‧‧微碼唯讀記憶體
116‧‧‧電流(I)值表
118‧‧‧電源管理微碼常式
122‧‧‧計數器
124‧‧‧目前電流值I
126‧‧‧環狀佇列
128‧‧‧平均功耗(A)
132‧‧‧既定最大功耗(P)
134‧‧‧取樣時間(T)
136‧‧‧臨界值(D)
138‧‧‧效能點(X)
144‧‧‧電源管理單元
146‧‧‧鎖相迴路
148‧‧‧電壓調整模組
152‧‧‧時脈控制信號
154‧‧‧電壓控制信號
156‧‧‧時脈信號
158‧‧‧電壓
204‧‧‧效能點
202‧‧‧電流值
第1圖係顯示根據本發明所述之微處理器之一方塊圖；第2圖係顯示根據本發明所述第1圖之電流(I)值表之一示意圖；第3圖係顯示根據本發明一實施例所述第1圖微處理器執行適應性功率調節之操作之一流程圖；以及第4圖係顯示根據本發明一實施例所述第1圖微處理器執行適應性功率調節操作例子之一時序圖。
由以上內容可知，即使系統製造商對處理器之功耗限制有所規範，但在某些情況下處理器並未充分使用，所以本案發明人設計一處理器和方法，以在一取樣時間追蹤處理器消耗之功率，並在處理器所消耗的功率低於P值，並在處理器判定有利(advantageous)時，允許處理器可以操作在比效能點「Xp」消耗P值還消耗更多功耗的效能點。系統製造商之規範除P值外，還有每一系統之一取樣時間T，於T期間處理器需確保所消耗之功率不大於P值，以使得系統製造商仍符合處理器 之功耗和/或溫度設計之目標(例如，T的值對某一系統可為一毫秒而對另一系統則為1秒，視設計目的而訂)。在許多情況下，對於某些T之子集合(subset)可令處理器操作於功耗大於P值之複數效能點，只要處理器確保於T期間之平均功耗不超過P值，使得在使用者需要的情況下提供更高的效能。
例如，假設於一取樣時間內，於執行複數軟體應用程式之狀態下，系統命令處理器進入休眠狀態(例如C4狀態)、以及進入運行狀態(例如P0狀態)，其中休眠狀態相對運行狀態而言消耗相對較低功率，且處理器處於休眠狀態的時間佔取樣時間之40%，而處理器處於運行狀態的時間則佔取樣時間之60%。在此將詳加描述具體實施例與其優點，使得處理器可在60%的運行狀態期間(或是少於60%的運行狀態期間)運作於一消耗高於P值之效能點(例如，16瓦)且執行比效能點Xp更高之效能。不論如何，處理器皆確保在取樣時間內之平均功耗仍不超過P值。
為達到效能增益，處理器保持一先前取樣時間T內之一平均功耗，表示為A。每當系統命令處理器從一休眠狀態轉換到一運行狀態時，處理器將比較A值與P值，如果A值小於P值，處理器將效能點設定比Xp高，否則，處理器維持效能點為Xp。也就是說，處理器依據A值小於P值之程度(例如A值與P值之差值)，建立(built up)「評價值(credit)」以使得處理器在一短暫時間內可操作於高於Xp的一效能點。
在一實施例中，處理器包括一電流計數器用於保持目前電流值I。處理器依據在目前效能點消耗之功耗而在每 一時脈週期將計數器增加一電流值I。特別是，因應改變處理器的效能點的一事件(event)，例如以某種方式改變處理器的功耗，處理器更新目前電流值I。在一實施例中，處理器包括指定(specify)每一效能點之一不同I值之一表格，(例如，每一C狀態和P狀態)。Xp的I值趨近P值除以取樣時間T中之時脈週期數的商數，在Xp之上的複數個效能點所對應的I值大於在Xp時的I值，而在Xp之下的複數個效能點所對應的I值小於在Xp時的I值。在一實施例中，微碼(microcode)可得知改變每一處理器效能點之事件，並更新I值。
處理器以各種方式執行A和P間差值的計算，或一等效的方式來執行這個計算。在一實施例中，微碼把取樣時間T均勻的分配為N分格(bin)(例如10分格)，使得每一分格時段(bin duration)為T/N。在一實施例中，微碼使用具有N分格之環狀佇列，每一分格用以儲存上述電流計數器於上述每一分格時段中增加之電流值。在次一分格時段開始時，微碼將電流計數器的值推入(push)環狀佇列之尾端(tail end)，並將計數器歸零。微碼計算環狀佇列所有對應N分格之值的總和以作為A值。然後微碼比較A值與P值(或是P值的比例值)，並當A值比P值小時則將效能點設為比Xp高。
在一實施例中，系統製造商依據其欲控制的溫度變化(例如，鍵盤、處理器、晶片組的溫度)、或是依據系統所收集的資訊，例如動態地量測溫度或電池消耗量所得之其他訊息，來動態地指定處理器之一取樣時間T。系統製造商可藉由例如使用作業系統中的裝置驅動程式、或透過系統中基本輸 出入系統、或是使用先進組態與電力介面(Advanced Configuration and Power Interface(ACPI))而達到上述目的。
參考第1圖，根據本發明實施例所述之微處理器100之方塊圖。微處理器100包括一指令快取102，用以快取從微處理器100運作中之系統(圖中未顯示)的系統記憶體(圖中未顯示)所接收之複數指令。由指令快取102所快取之指令包括用以編程(program)微處理器100具有一既定最大功耗(P)132、一取樣時間(T)134和一效能點(X)138之指令，接下來將有詳細討論。由指令快取102所快取之指令，亦包括用以配置微處理器100之特定模組暫存器(model-specific register，MSRs)之指令。在一實施例中，特定模組暫存器112可被系統軟體，例如作業系統(OS)或基本輸出入系統(BIOS)編程以儲存微處理器100之P值132、T值134和一效能點138。在一實施例中，微處理器100之巨架構(macroarchitecture)為一IA-32巨架構(也被稱為x86架構)。如果一微處理器能正確執行大多數專用於一IA-32微處理器執行之應用程式，則稱為具有IA-32微架構之微處理器。如果得到所預期之結果時，則視為正確的執行一應用程式。
微處理器100亦包括一微碼唯讀記憶體114，其用來儲存微碼常式(routines)之複數微碼指令。上述包括電源管理微碼常式118。在一實施例中，微處理器100執行電源管理微碼常式118以控制文中所述之適應性的功率調節(adaptive power throttling)。此外，微碼唯讀記憶體114包括儲存適用於微處理器100之運行或休眠之各種效能點之電流(I)值之一I值表 116。電源管理微碼常式118利用I值表116以執行文中所述之適應性的功率調節。配合第2圖，I值表116接下來將會有更詳細的描述。此外，微碼唯讀記憶體114包括執行微處理器100指令組中例如寫入或讀取特定模組暫存器112之微碼指令之微碼常式，舉例來說有x86 RDMSR和WRMSR微碼指令。微碼常式可執行這些微碼指令。系統軟體執行某些為馬指令以編程微處理器100至一特殊效能點138。
微處理器100亦包括一指令轉譯器104，其耦接指令快取102並用以從指令快取102接收複數指令。指令轉譯器104解碼複數指令。在一實施例中，複數指令為巨集指令，例如x86架構巨集指令，且指令轉譯器104將巨集指令轉換為位於微處理器100之微指令集之中且由執行單元108所執行之微指令。當指令轉譯器104解碼由微碼所組成之一指令時，指令轉譯器104暫停(suspend)指令快取102中複數指令之轉換並將控制轉換到位於微碼唯讀記憶體114中且存在適當微碼常式之一位址。
微處理器100亦包括一指令分派器106，其耦接指令轉譯器104和微碼唯讀記憶體114並接收由指令轉譯器104和微碼唯讀記憶體114而來之複數指令。指令分派器106分派複數指令到複數執行單元108中以作為執行單元108之來源運算元並令執行單元108為可用的(available)。
執行單元108包括各種功能單元以執行複數指令，例如，複數整數單元、浮點單元、MMX微處理器單元、SSE單元、分支單元、負載單元、儲存單元、和同類型的單元。 執行單元108執行來自指令分派器106之複數程式指令。執行單元108包括一計算單元，其用以計算一取樣時間(T)134間內由微處理器100所消耗之平均功耗(A)128，並比較平均功耗128和一既定最大功耗(P)132。在一實施例中，計算單元比較A值與P值之差值與一臨界值(D)136。特定模組暫存器112和儲存平均功耗128、既定最大功耗132、取樣時間134和臨界值136的暫存器皆耦接到執行單元108中的計算單元。一計數器122和儲存一目前電流值124的暫存器以及一具有複數分格之環狀佇列126也耦接到執行單元108中的計算單元。
計數器122之值於每一時脈週期皆增加一目前電流值124。下文所表示之目前電流值124，皆由I值表116而得。微處理器100無論在一運行狀態或一休眠狀態而於每一時脈週期皆增加計數器122之值。在一實施例中，微處理器100包括一自由振盪之振盪器使得微處理器100中其他複數時脈皆失能的休眠狀態中仍能增加計數器122之值。
在一實施例中，微處理器100依據環狀佇列126之分格數目將取樣時間(T)134分配為複數次週期(sub-periods)或複數次時間(sub-times)，統稱為分格時段。因此，例如取樣時間(T)134為1毫秒且具有10分格時，而每一分格時段則為百萬分之一秒(100microseconds)。在次一分格時段開始時，微處理器100推入電流計數器122之值至環狀佇列126之尾端(tail)之分格並清除計數器122，以下將更詳細的描述。
微處理器100也包括一或多個鎖相迴路電路146以供應複數時脈信號156到微處理器100中各部分。鎖相迴路146 輸出之複數時脈信號156之頻率為輸入時脈(圖未表示)頻率和一時脈控制信號152之一函數。在一實施例中，複數時脈信號156之頻率為輸入時脈頻率之倍數，且時脈控制信號152指定一倍數值(multiplier)或比例(ratio)。
微處理器100亦包括一電壓調整模組(VRM)148以提供電壓(Vcc)158到微處理器100中各部分。電壓調整模組148所輸出之電壓158由一電壓控制信號154控制。
微處理器100亦包括一電源管理單元144其耦接到複數執行單元108。電源管理單元144相應執行單元108之控制信號產生時脈控制信號152和電壓控制信號154。
參考第2圖，圖中顯示依據本發明所述第1圖之一I值表116。I值表116包括對應到複數效能點204之複數項目(entry)。微處理器100於一效能點204時所消耗之功率相當於P值，上述效能點表示為Xp。微處理器100消耗高於Xp時之複數效能點204則上述效能點表示為Xp+n，而微處理器100消耗低於Xp時之複數效能點204則上述效能點表示為Xp-n。
一效能點為一操作特性的一集合(set)，該效能點定義出當微處理器100操作在此集合時可消耗之一最大功耗。對於效能有最大影響之特性為操作頻率和電壓。然而，其他特性也會影響。另一特性為藉由使得微處理器100部分失能仍可決定一效能點。例如，微處理器100為減低功耗而可令一或更多如執行單元108、指令分派器106、指令轉譯器104、指令快取102、微碼唯讀記憶體114、資料快取記憶區(圖中未表示)、其他複數功能單元或子部分(sub-portions)失能。此外，微處理器 100令部分失能之方式可決定一效能點。在一實施例中，微處理器100藉由不提供複數時脈信號的方式而令一部份失能。在一實施例中，微處理器100藉由不提供電壓和複數時脈信號的方式而令一部份失能。此外，微處理器100所遭受之溫度、工作量和漏電流皆會影響功耗量。第2圖所表示的例子更考慮了頻率、電壓、時脈之失能和電壓之失能。然而在其他預期實施例中亦可考慮其他特性以定義複數效能點。
在一實施例中，複數效能點204包含熟知的P狀態和C狀態，C狀態普遍稱為電源狀態。C0狀態為微處理器處於運行狀態，而其他C狀態則微處理器被中止(halted)或是在休眠狀態，對應地，微處理器100中之時脈將不同程度地失能以減少功耗。當微處理器100在C0狀態時，系統軟體可將它編程的轉為任一P狀態。也就是說，P狀態除了C0狀態外與任何C狀態皆無相關。P0狀態為最高效能之P狀態，P1狀態為下一個最高效能狀態，依此類推。
舉例來說，第2圖中表116包括適用於8個不同複數效能點204之8個項目，標記為效能點Xp-5至Xp+2。Xp+2為微處理器100執行於1.6GHz和操作在2.8伏特之一效能點。Xp+1為微處理器100執行於1.2GHz和操作在2.2伏特之一效能點。Xp為微處理器100執行於1.0GHz和操作在1.9伏特之一效能點。Xp-1為微處理器100執行於900MHz和操作在1.8伏特之一效能點。Xp-2為微處理器100執行於900MHz和操作在1.8伏特且微處理器100之某些部分(some portions)之複數時脈信號失能時之一效能點。Xp-3為微處理器100執行於900MHz和操作在 1.8伏特且微處理器100之許多部分(many portions)之複數時脈信號失能時之一效能點。Xp-4為微處理器100執行於900MHz和操作在1.8伏特且微處理器100之大部分(most portions)之複數時脈信號失能時之一效能點。Xp-5為微處理器100執行於900MHz和操作在1.8伏特且微處理器100之大部分(most portions)之複數時脈信號和某些部分(some portions)之電壓(例如複數快取記憶體)失能時之一效能點。
效能點Xp-2至Xp-5皆為休眠狀態，其中效能點Xp-1至Xp+2為運行狀態。如第2圖所示之實施例，其中有兩個高於Xp之X值，使得在A和P之差異值相對較大時則選擇效能點Xp+2，而A值和P值之差異相對較小時則選擇效能點Xp+1。
I值表116中也包括分別對應到不同效能點204之電流值202的複數項目。在一實施例中，I值依據微處理器100在各效能點(例如，在一最大工作量和最差溫度狀態)所能消耗之最大功率而公式化。
在一實施例中，適用於休眠狀態之I值202依據在休眠狀態時於一租用(tenancy)期間所能消耗之功率的保守估計而公式化。例如，當系統軟體令微處理器100進入休眠狀態時，雖然頻率可能快速地變化，但電壓從目前的位準衰減到休眠狀態的位準相對上較慢。因此，電壓衰減的下降時間相對冗長並且有可能影響在休眠狀態租用期間功耗量，例如，系統軟體在電壓完全衰減以前將微處理器100從休眠狀態喚醒，在此情況之休眠狀態租用期間之平均功耗高於電壓完全衰減之一休眠狀態租用期間之平均功耗。
在一實施例中，因為時脈週期會隨著效能點(X)138而變動，表116中I值202則依據效能點(X)138之時脈週期而成比例。第2圖的數值只是舉例來說明下述之具體實施例與其優點，因此表116中所示之值僅是相對(relative)且無單位之數值。
第3圖為根據本發明一實施例所述第1圖中用以適應性調節功率之微處理器100之一操作流程圖。流程圖從方塊302開始。
在方塊302中，微處理器100被重置並作為啟動程序之一部份，電源管理微碼常式118依據微處理器100初始效能點而重置計數器122並初始化第1圖中之目前電流值124。流程進入方塊304。
在方塊304中，微處理器100於每一時脈週期增加計數器122目前電流值124。關於計數器122增加目前電流值124的方式則是利用硬體來實現。換言之，未涉及電源管理微碼常式118。如前所述，不管微處理器100是否在一運行狀態或一休眠狀態，微處理器100於每一時脈週期增加計數器122之值。雖然第3圖還顯示方塊304之後的其他流程以執行其他運作，當執行其他與文中所述適應性功率調節相關之運作時，則微處理器100仍會於每一時脈週期增加計數器122目前電流值124。流程進入決策方塊306。
在決策方塊306中，電源管理微碼常式118決定是否到達一分格時段的末端。在一實施例中，微處理器100於一分格時段末端具有一異常，而此異常則由電源管理微碼常式 118處理。在一實施例中，微處理器100在一休眠狀態時則並不會發生(taken)此異常，電源管理微碼常式118直到方塊318中A值計算期間才將上述休眠狀態時之分格時段列入考量。如果未到達一分格時段的末端，則程序進入決策方塊312；除此之外，流程進入方塊308。
在方塊308中，電源管理微碼常式118將計數器112之電流值推入第1圖中環狀佇列126之尾端並重置計數器122。流程進入方塊318中。
在決策方塊312中，電源管理微碼常式118確認系統軟體是否已改變效能點。在一實施例中，系統軟體藉由寫入一特定模組暫存器122而改變效能點，在此實施例中電源管理微碼常式118被喚起(invoke)。如果系統未改變效能點，流程回到方塊304中；除此之外，流程進入決策方塊314中。
在決策方塊314中，電源管理微碼常式118決定系統軟體是否將效能點改變為一休眠狀態。如果未改變為一休眠狀態，則流程進入決策方塊318中；除此之外，流程進入決策方塊316中。
在決策方塊316中，電源管理微碼常式118依據目前效能點而更新目前電流值124，然後令微處理器100進入休眠。例如令微處理器100進入系統軟體所規定之電源狀態。特別是，電源管理微碼常式118控制第1圖中電源管理單元144而令鎖相迴路146設定時脈信號156所需操作頻率並控制電壓調整模組148設定所需電壓158之值。流程回到方塊304。
在方塊318中，電源管理微碼常式118致使執行單 元108中之一計算單元於最近之取樣時間(T)134計算平均功耗(A)128。在一實施例中，電源管理微碼常式118加總環狀佇列126中所有分格的值以計算平均功耗128。在一實施例中，電源管理微碼常式118相應於引起一效能點改變之一事件(event)而計算平均功耗128之值，例如系統改變效能點(例如，在決策方塊306之決定)，此事件最有可能發生在一分格時段之中(midst)。在這實施例中，電源管理微碼常式118將計數器122之值乘上一分格時段相對於其開始時至目前所經過時間之比值，然後類似在方塊308所進行的動作，將乘完之值推入環狀佇列126之尾端並重置計數器122，然後再開始次一分格時段。在這實施例中，計算平均功耗128之時間可能略小於取樣時間134，但仍符合系統設計者之要求。流程進入決策方塊322中。
在決策方塊322中，電源管理微碼常式118判斷在最近取樣時間134之平均功耗128是否小於既定最大功耗(P)132。在一實施例中，平均功耗128和既定最大功耗132皆並非真為瓦特數之功耗值，而是比例值。也就是說，既定最大功耗132之比較值為系統製造商所規範之最大功耗之一比例值形式，平均功耗128則為於取樣時間134之真實功耗之一等效比例值型式，因此藉由上述兩值的相互比較以確認微處理器100是否累積足夠的功率「評價值」(credits)，以運作在高於Xp之效能點。如是的話，則流程進入決策方塊326中；除此之外，流程進入方塊324。
在方塊324中，電源管理微碼常式118控制微處理器運行於效能點Xp，使得電源管理單元144進而設定時脈信號 156之頻率和操作電壓158至系統軟體所要求之數值。流程進入方塊332。
在決策方塊326中，電源管理微碼常式118確認決策方塊322中已累積足夠的功率評價值，因此可運作在高於Xp之效能點。然而，電源管理微碼常式118會適應性地運作在高於Xp之一效能點。也就是說，電源管理微碼常式118仍會考量其他因素以判斷微處理器100操作在高於Xp之效能點是否有利。在一實施例中，電源管理微碼常式118確認只有在平均功耗128之值比既定最大功耗132之值小一臨界值(D)以上時才有利，才運行在高於Xp之效能點。在一實施例中，臨界值136為在一分格時段中處理器所能消耗之最大功耗，如此可確保在取樣時間134之平均功耗不超過既定最大功耗132。在一實施例中，平均功耗128略小於既定最大功耗132。此外，使用臨界值136在提供磁滯而避免與Xp間頻繁的轉換是有利的。在一實施例中，電源管理微碼常式118確認只有在系統軟體於最近的指令中令微處理器100運行在系統軟體已知之最高效能點為有利時，則令微處理器100運行在高於Xp之一效能點(例如，P0狀態)。在一實施例中，電源管理微碼常式118確認只有在系統軟體最近未令微處理器100運行在一休眠狀態為有利時，則令微處理器100運行在高於Xp之一效能點。當電源管理微碼常式118確認令微處理器100運行在高於Xp之一效能點不利時，則流程進入方塊324；除此之外，則流程進入方塊328。
在方塊328中，電源管理微碼常式118控制電源管理單元144而將時脈信號156之頻率和操作電壓158設定至與高 於Xp之一效能點相應之值，例如第2圖中的效能點Xp+1或Xp+2。在一實施例中，微處理器100可運作在許多高於Xp之複數效能點204，如第2圖所表示。微處理器100依據既定最大功耗132和平均功耗128之間的差異量而可選擇適當的效能點204。也就是說，如果差異量相對較小時，微處理器100則運作在略高於Xp之一效能點；然而，如差異量相對較大時，則微處理器100運作在遠高於Xp之一效能點。因此，微處理器100適應性的調節功率進而增進微處理器100之效能，如可能的話，並在指定之取樣時間(T)134保持小於所規範之既定最大功耗量132之一平均功耗128。流程進入方塊332。
在方塊332中，電源管理微碼常式118依據目前效能點而更新目前電流值124。流程進入方塊304中。
在一實施例中，只有在當微處理器100在一運行狀態時則會執行除了方塊304之步驟外的所有步驟。
參考第4圖，圖中顯示根據本發明一實施例所述之第1圖中微處理器100適應性的調節功率之運作之一時序圖。僅作為說明的目的，此例子假設一既定最大功耗132為100，臨界值136為10，而環狀佇列126之分格數為10。圖中包括複數行，每一行皆表示發生某一事件之一不同時間點，而由左至右代表時間的進行。雖然圖中表示相同寬度的欄位，但介於每一欄位間的時間差值並非皆為固定值；更確切地說，此圖僅為表達在某一欄位所發生的事件早於在它右邊欄位中所發生的事件。圖中最上方的列表示了第1圖中計數器122在各時間所具有之每一事件。
接下來的10列表示了環狀佇列126之10分格中每一分格之值，最先前之分格在底部(例如第一行中數字6的位置)。這些數值並非指實際功率之瓦特數，而是表示功耗之一比例值。如圖中表示，在每一事件，計數器122中之值皆被推入環狀佇列126的尾端(視情況需要而調整，如第3圖方塊318所敘述)，而佇列中最舊的值(例如第一行中數字6)則被推出。
接著的下一列，表示在最近取樣時間(T)134之平均功耗128，平均功耗128之值為在環狀佇列126中各個分格之值的總和。
接著的下一列說明了各事件，而在最底下一列表示效能點(X)138之值。第一行是表示一平均功耗128值為92和一效能點138為Xp的初始狀態。
在第二行中，系統軟體指示微處理器100轉換至效能點Xp-4(例如，C3狀態)。微處理器100將目前狀態改變到效能點Xp-4之狀態。
在第三行中，到達一分格時段之末端。雖然平均功耗128值為87(也就是說，具有「評價值」13，其大於臨界值136)，由於系統軟體已命令微處理器100轉換至一休眠狀態，因此微處理器100將不會調節至一高於Xp之一效能點。
在第四行中，系統軟體命令微處理器100轉換至Xp-1之效能點(例如，P1狀態)。雖然平均功耗128之值為77(也就是說，具有「評價值」23，其大於臨界值136)，由於系統軟體未命令微處理器100轉換至一效能點Xp(例如，P0狀態)，因此微處理器100將不會調節至一高於Xp之一效能點，Xp 為系統軟體所能命令微處理器100運作之最高效能點。在一實施例中，系統軟體知道在效能點Xp時微處理器100可消耗系統設計者所規定之既定最大功耗(P)132之值。
在第五行中，到達一分格時段之末端。雖然平均功耗128之值為73(也就是說，具有「評價值」27，其大於臨界值136)，同樣的，由於系統軟體未命令微處理器100轉換至效能點Xp，因此微處理器100將不會調節至一高於Xp之一效能點。
在第六行中，系統軟體命令微處理器100轉換至效能點Xp。此時平均功耗128之值為78，因此微處理器100具有「評價值」22，其大於臨界值136。由於系統軟體命令微處理器100轉換至效能點Xp，因此微處理器100調節至最高效能點Xp+2。
在第七行中，到達一分格時段之末端。平均功耗128之值為89，因此微處理器100具有「評價值」11，其大於臨界值136。由於系統軟體命令微處理器100轉換至效能點Xp，因此，微處理器100調節至一高於Xp之一效能點。然而，評價值之值僅略高於臨界值136，微處理器100轉換至高於Xp之效能點Xp+1。
在第八行中，到達一分格時段之末端。平均功耗128之值為95，因此微處理器100具有「評價值」5，其小於臨界值136，因此微處理器100調節至效能點Xp，以確保在最近取樣時間(T)134內不超過系統設計者所規定之既定最大功耗(P)132。
雖然上述實施例說明藉由微處理器之微碼所大量 執行之適應性地功率調節，文中也考量使用硬體或使用硬體配合微碼而執行適應性的功率調節的實施例。此外，雖然實施例亦說明依據在一效能點功耗之估計而使用電流值之表來計算於取樣時間消耗之平均功耗，其他實施例亦考量使用在既定取樣時間內微處理器之平均功耗之估測方法。例如，微處理器直接量測操作電壓、溫度和電流並利用這些值計算平均功耗。此外，在一實施例中說明使用分格時段計算在取樣時間之平均功耗，其他實施例亦有考量。例如，由於漏電流之因素，電源管理單元可直接估計(assess)功率之消耗；電源管理單元與由電壓調節模組(VRM)所建立平均功耗之交互影響；或是微處理器依據時脈閘控或其他單元之利用而可執行功能單元所指定之功耗估計。
儘管文中說明本發明之各種實施例，但應瞭解到文中所述之各種實施例僅作為說明之例子，而並非限制本發明之範圍。對熟知相關電腦技藝之人士在不脫離本發明之精神和範圍內所做之各種形式或局部的更動將顯而易見。例如，軟體可致能，例如文中所述裝置和方法之功能，製造，模型化，模擬，敘述和/或測試。皆可透過一般程式語言(例如，C、C++)、包括Verilog硬體描述語言(Verilog HDL)、高速積體電路硬體描述語言(VHDL)等…硬體描述語言(HDL)或其他程式之使用而完成。這些軟體可用於例如半導體元件(semiconductor)、磁碟或光碟機(例如，CD-ROM、DVD-ROM等)之電腦可用媒體。文中所述之裝置和方法的實施例包括於半導體智慧財產權之核心，例如一微處理器核心(例如，HDL之實施例)和轉換 為硬體之積體電路之產品。此外，文中所述之裝置和方法亦可由硬體配合軟體而實施。因此，本發明並非限制為任一文中所述之實施例，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。特別是，本發明可在一般電腦所使用之微處理器裝置中實行。
100‧‧‧微處理器
102‧‧‧指令快取
104‧‧‧指令轉譯器
106‧‧‧指令分派器
108‧‧‧執行單元
112‧‧‧特定模組暫存器
114‧‧‧微碼唯讀記憶體
116‧‧‧電流(I)值表
118‧‧‧電源管理微碼常式
122‧‧‧計數器
124‧‧‧目前電流值I
126‧‧‧環狀佇列
128‧‧‧平均功耗(A)
132‧‧‧既定最大功耗(P)
134‧‧‧取樣時間(T)
136‧‧‧臨界值(D)
138‧‧‧效能點(X)
144‧‧‧電源管理單元
146‧‧‧鎖相迴路
148‧‧‧電壓調整模組
152‧‧‧時脈控制信號
154‧‧‧電壓控制信號
156‧‧‧時脈信號
158‧‧‧電壓

Claims (20)

  1. 一種適應性調節功率的微處理器，包括：一計算單元，用以在一既定取樣時間內計算上述微處理器所消耗之一平均功耗，並確認上述平均功耗是否小於一既定最大功耗值；以及一電源管理單元，耦接至上述計算單元，上述電源管理單元用以在當上述平均功耗小於上述既定最大功耗值時控制上述微處理器操作在一既定頻率，其中上述既定頻率為上述微處理器所消耗之功率，且大於上述既定最大功耗值之一頻率；其中上述電源管理單元用以在上述微處理器最近被命令操作一系統軟體所知之一最高頻率時而控制上述微處理器操作於上述既定頻率，其中上述系統軟體所知之上述最高頻率小於上述既定頻率。
  2. 如申請專利範圍第1項所述之微處理器，其中上述既定最大功耗值以及上述既定取樣時間係由將上述微處理器操作於一系統以達成一系統目標之設計者指定給上述微處理器之設計者。
  3. 如申請專利範圍第1項所述之微處理器，其中上述電源管理單元用以自上述微處理器操作之一系統，接收上述既定最大功耗值。
  4. 如申請專利範圍第1項所述之微處理器，其中上述微處理器用以自上述微處理器操作之一系統，接收上述既定取樣時間。
  5. 如申請專利範圍第1項所述之微處理器，其中在上述微處理器最近被命令操作於一睡眠模式時，上述電源管理單元用以避免控制上述微處理器操作於上述既定頻率。
  6. 如申請專利範圍第1項所述之微處理器，其中在上述平均功耗不小於上述既定最大功耗值時，上述電源管理單元更用以控制上述微處理器有條件地操作於一第二既定頻率，其中上述第二既定頻率係為上述微處理器消耗之功耗多達上述既定最大功耗值之頻率。
  7. 如申請專利範圍第1項所述之微處理器，其中在上述平均功耗小於上述既定最大功耗值時，上述電源管理單元用以控制上上述微處理器有條件地操作於上述既定頻率，已回應偵測上述微處理器背命令操作於一新效能點。
  8. 如申請專利範圍第1項所述之微處理器，其中上述計算單元用以累增上述微處理器於一最近的既定取樣時間之複數位元期間所消耗之對應的複數平均功耗值，其中上述複數位元期間包括上述最近的既定取樣時間之連續複數子集合，其中上述計算單元更用以根據累增之上述複數平均功耗值，計算上述微處理器在上述最近的既定取樣時間中所消耗之上述平均功耗。
  9. 如申請專利範圍第8項所述之微處理器，其中當上述平均功耗小於上述既定最大功耗值時，上述電源管理單元用以控制上述微處理器有條件地操作於一既定頻率，以回應偵測最近上述複數位元期間之一者已到期。
  10. 一種微處理器功率調節方法，適用於一微處理器，包括： 計算於一最近的既定取樣時間內上述微處理器所消耗之一平均功耗；確認上述平均功耗是否小於一既定最大功耗值；以及在上述平均功耗小於上述既定最大功耗值時，將上述微處理器有條件地操作於一既定頻率，其中上述既定頻率為上述微處理器所消耗之功率大於上述既定最大功耗值時之一頻率；其中將上述微處理器有條件地操作於上述既定頻率包括在上述微處理器最近被命令操作於一系統軟體所知之一最高頻率時，控制上述微處理器以操作於上述既定頻率，其中上述系統軟體所知之上述最高頻率小於上述既定頻率。
  11. 如申請專利範圍第10項所述之微處理器功率調節方法，其中上述既定最大功耗值以及上述既定取樣時間係由將上述微處理器操作於一系統以達成一系統目標之設計者指定給上述微處理器之設計者。
  12. 如申請專利範圍第10項所述之微處理器功率調節方法，更包括：在上述確認動作之前，自上述微處理器操作之系統接收上述既定最大功耗值。
  13. 如申請專利範圍第10項所述之微處理器功率調節方法，更包括：在上述確認動作之前，自上述微處理器操作之系統接收上述既定取樣時間。
  14. 如申請專利範圍第10項所述之微處理器功率調節方法，其 中上述將上述微處理器有條件地操作於一既定頻率包括在上述微處理器最近被命令操作於一睡眠模式時，避免控制上述微處理器操作於上述既定頻率。
  15. 如申請專利範圍第10項所述之微處理器功率調節方法，更包括：當上述平均功耗不小於上述既定最大功耗值時，有條件地控制上述微處理器操作於一第二既定頻率，其中上述第二既定頻率為上述微處理器消耗之功耗多達上述既定最大功耗值之頻率。
  16. 如申請專利範圍第10項所述之微處理器功率調節方法，更包括：偵測上述微處理器被命令而操作於一新效能點；其中上述有條件地操作係以回應上述偵測。
  17. 如申請專利範圍第10項所述之微處理器功率調節方法，更包括：累增上述微處理器在上述最近的既定取樣時間之複數位元期間消耗之複數平均功耗值，其中上述複數位元期間包括上述最近既定取樣時間之連序複數子集合；其中上述計算上述平均功耗係根據上述微處理器於上述最近的既定取樣時間之上述複數位元期間所消耗之對應的上述複數平均功耗值。
  18. 如申請專利範圍第17項所述之微處理器功率調節方法，更包括：偵測上述複數位元期間之最近的一者已到期； 其中上述有條件地操作用以回應偵測最近上述複數位元期間之一者已到期。
  19. 一種電腦程式產品，與一計算裝置一起使用，電腦程式產品包括：一電腦使用之儲存媒體，具有電腦可讀程式碼內嵌於供一微處理特定使用之上述電腦使用之儲存媒體，上述電腦可讀程式碼包括：一第一程式碼，供一計算單元特定使用，用以計算上述微處理器於一最近的既定取樣時間所消耗之一平均功耗，且判斷是否上述平均功耗小於一既定最大功耗值；以及一第二程式碼，供一電源管理單元特定使用，耦接於上述計算單元，當上述平均功耗小於上述既定最大功耗值時，用以控制上述微處理器有條件地操作於一既定頻率，其中上述既定頻率為上述微處理器消耗之功耗大於上述既定最大功耗值之一頻率；其中當上述微處理器被命令操作一系統軟體所知之一最高頻率時，控制上述微處理器操作於上述既定頻率，其中上述系統軟體所知之上述最高頻率小於上述既定頻率。
  20. 如申請專利範圍第19項所述之電腦程式產品，其中上述電腦使用之儲存媒體選自一磁碟、一磁帶或其他磁性、光學或電子儲存媒體以及一網路、電線、無線或其他通訊媒體之一組合。
TW102138610A 2009-03-06 2010-03-05 微處理器功率調節方法以及微處理器 TWI606331B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15801909P 2009-03-06 2009-03-06
US12/403,195 US8135970B2 (en) 2009-03-06 2009-03-12 Microprocessor that performs adaptive power throttling

Publications (2)

Publication Number Publication Date
TW201407339A true TW201407339A (zh) 2014-02-16
TWI606331B TWI606331B (zh) 2017-11-21

Family

ID=42173807

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102138610A TWI606331B (zh) 2009-03-06 2010-03-05 微處理器功率調節方法以及微處理器
TW099106407A TWI417711B (zh) 2009-03-06 2010-03-05 微處理器功率調節方法以及微處理器

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099106407A TWI417711B (zh) 2009-03-06 2010-03-05 微處理器功率調節方法以及微處理器

Country Status (4)

Country Link
US (2) US8135970B2 (zh)
EP (1) EP2226702B1 (zh)
CN (1) CN101807109B (zh)
TW (2) TWI606331B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755771B (zh) * 2020-06-24 2022-02-21 新唐科技股份有限公司 處理電路及處理方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8135970B2 (en) 2009-03-06 2012-03-13 Via Technologies, Inc. Microprocessor that performs adaptive power throttling
US8589709B2 (en) * 2009-07-23 2013-11-19 Carnegie Mellon University Systems and methods for managing power consumption and performance of a processor
US8429433B2 (en) * 2010-01-15 2013-04-23 International Business Machines Corporation Dynamically adjusting an operating state of a data processing system running under a power cap
US8667308B2 (en) * 2010-06-18 2014-03-04 Apple Inc. Dynamic voltage dithering
US8935549B2 (en) 2010-06-30 2015-01-13 Via Technologies, Inc. Microprocessor with multicore processor power credit management feature
US8631198B2 (en) * 2010-08-06 2014-01-14 Seagate Technology Llc Dynamic cache reduction utilizing voltage warning mechanism
US8806254B2 (en) * 2011-02-01 2014-08-12 Dell Products L.P. System and method for creating and dynamically maintaining system power inventories
US8949637B2 (en) * 2011-03-24 2015-02-03 Intel Corporation Obtaining power profile information with low overhead
US8966305B2 (en) * 2011-06-30 2015-02-24 Advanced Micro Devices, Inc. Managing processor-state transitions
US8934209B2 (en) * 2011-10-20 2015-01-13 Dell Products L.P. Information handling system power supply automated de-rating for power output and thermal constraints
WO2013077890A1 (en) * 2011-11-22 2013-05-30 Intel Corporation Collaborative processor and system performance and power management
CN104246651B (zh) 2012-03-29 2018-04-27 英特尔公司 平台中的动态功率限值共享
US9201477B2 (en) * 2012-05-29 2015-12-01 Apple Inc. Power management with thermal credits
CN103677995B (zh) * 2012-09-24 2017-09-01 联想(北京)有限公司 一种控制方法和电子设备
US9141426B2 (en) * 2012-09-28 2015-09-22 Intel Corporation Processor having per core and package level P0 determination functionality
US9354679B2 (en) 2012-12-28 2016-05-31 Intel Corporation System and method for causing reduced power consumption associated with thermal remediation
US9152473B2 (en) * 2012-12-29 2015-10-06 Intel Corporation Table driven multiple passive trip platform passive thermal management
US9645630B2 (en) 2013-01-18 2017-05-09 Apple Inc. Selectively permitting an apparatus to be awakened depending on a programmable setting
US10088891B2 (en) * 2013-09-23 2018-10-02 Cornell University Multi-core computer processor based on a dynamic core-level power management for enhanced overall power efficiency
CN105446452A (zh) * 2014-09-18 2016-03-30 联发科技（新加坡）私人有限公司 具有定位功能的电子装置及其省电管理方法
US10468730B2 (en) * 2015-09-26 2019-11-05 Intel Corporation Battery reliability odometer
CN105867580A (zh) * 2015-12-14 2016-08-17 乐视移动智能信息技术（北京）有限公司 终端设备功耗的控制方法及装置
US10474208B2 (en) 2016-03-31 2019-11-12 Intel Corporation Systems, methods and devices for using thermal margin of a core in a processor
US10474211B2 (en) * 2017-07-28 2019-11-12 Advanced Micro Devices, Inc. Method for dynamic arbitration of real-time streams in the multi-client systems
EP3654050A1 (en) * 2018-11-14 2020-05-20 Siemens Healthcare GmbH Optimized use of a system component in an imaging system
US10936041B2 (en) 2019-03-29 2021-03-02 Intel Corporation Adjusting a throttling threshold in a processor
US11048323B2 (en) * 2019-04-29 2021-06-29 Apple Inc. Power throttling in a multicore system
CN110544181A (zh) * 2019-08-23 2019-12-06 南京国电南自电网自动化有限公司 一种电力最大需量计算方法、系统及存储介质
TWI747561B (zh) * 2020-10-19 2021-11-21 創意電子股份有限公司 效能計算系統、效能計算方法與電子裝置
CN117769693A (zh) * 2021-07-30 2024-03-26 华为技术有限公司 一种功耗调节方法及装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569589A (en) * 1983-05-25 1986-02-11 University Of Pennsylvania Lung water computer system
US4591841A (en) * 1983-11-01 1986-05-27 Wisconsin Alumni Research Foundation Long range optical pointing for video screens
US4615014A (en) * 1984-04-16 1986-09-30 Lincoln Manufacturing Company, Inc. Bake time display for cooking oven
US6651176B1 (en) 1999-12-08 2003-11-18 Hewlett-Packard Development Company, L.P. Systems and methods for variable control of power dissipation in a pipelined processor
US6802015B2 (en) * 2000-12-29 2004-10-05 Hewlett-Packard Development Company, L.P. Method for accelerating the speed of a CPU using a system command having an operation not associated with changing the speed of the CPU
DK1428412T3 (da) * 2001-09-21 2007-04-02 Microsound As Höreapparat med ydelsesoptimeret effektforbrug for variabel clock, forsyningsspænding og DSP-behandlingsparametre
US6813719B2 (en) * 2001-11-16 2004-11-02 Apple Computer, Inc. Method and apparatus for increasing the operating frequency of an electronic circuit
US7171570B2 (en) * 2001-11-16 2007-01-30 Apple Computer, Inc. Method and apparatus for selectively increasing the operating speed of an electronic circuit
JP3692089B2 (ja) * 2002-04-02 2005-09-07 株式会社東芝 消費電力制御方法及び情報処理装置
CN1459692A (zh) * 2002-05-21 2003-12-03 联想(北京)有限公司 基于计算机平台上嵌入系统的cpu频率控制的方法
KR100663408B1 (ko) * 2003-07-14 2007-01-02 엘지전자 주식회사 씨피유 속도 트랜지션 제어장치 및 방법
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US7562234B2 (en) 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US7536485B2 (en) * 2005-12-29 2009-05-19 Intel Corporation Processor having inactive state of operation and method thereof
TWI317468B (en) * 2006-02-20 2009-11-21 Ite Tech Inc Method for controlling power consumption and multi-processor system using the same
US7669071B2 (en) 2006-05-05 2010-02-23 Dell Products L.P. Power allocation management in an information handling system
US7930564B2 (en) * 2006-07-31 2011-04-19 Intel Corporation System and method for controlling processor low power states
US7818596B2 (en) * 2006-12-14 2010-10-19 Intel Corporation Method and apparatus of power management of processor
US8082454B2 (en) * 2007-11-07 2011-12-20 International Business Machines Corporation Managing power consumption based on historical average
US8010824B2 (en) * 2008-04-11 2011-08-30 Advanced Micro Devices , Inc. Sampling chip activity for real time power estimation
TWI374355B (en) * 2008-08-22 2012-10-11 Asustek Comp Inc Computer system capable of dynamically changing core voltage/frequency of cpu
US8135970B2 (en) 2009-03-06 2012-03-13 Via Technologies, Inc. Microprocessor that performs adaptive power throttling
US8589709B2 (en) * 2009-07-23 2013-11-19 Carnegie Mellon University Systems and methods for managing power consumption and performance of a processor
US8935549B2 (en) 2010-06-30 2015-01-13 Via Technologies, Inc. Microprocessor with multicore processor power credit management feature

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755771B (zh) * 2020-06-24 2022-02-21 新唐科技股份有限公司 處理電路及處理方法
US11989335B2 (en) 2020-06-24 2024-05-21 Nuvoton Technology Corporation Processing circuit and processing method thereof

Also Published As

Publication number Publication date
US8176347B1 (en) 2012-05-08
CN101807109B (zh) 2012-12-12
TWI417711B (zh) 2013-12-01
TWI606331B (zh) 2017-11-21
TW201033802A (en) 2010-09-16
US20100229012A1 (en) 2010-09-09
EP2226702B1 (en) 2020-10-14
CN101807109A (zh) 2010-08-18
EP2226702A1 (en) 2010-09-08
US8135970B2 (en) 2012-03-13

Similar Documents

Publication Publication Date Title
TWI606331B (zh) 微處理器功率調節方法以及微處理器
Burd et al. Processor design for portable systems
US9927863B1 (en) Power management scheme that accumulates additional off time for device when no work is available and permits additional power consumption by device when awakened
KR101518440B1 (ko) 프로세싱 노드의 동적 성능 제어
EP1023656B1 (en) Localized performance throttling to reduce ic power consumption
US9600283B2 (en) Single instruction for specifying a subset of registers to save prior to entering low-power mode, and for specifying a pointer to a function executed after exiting low-power mode
US7861068B2 (en) Method and apparatus for using dynamic workload characteristics to control CPU frequency and voltage scaling
US20050044429A1 (en) Resource utilization mechanism for microprocessor power management
JP5437077B2 (ja) プロセッサと電力システムとを備えるシステム及びこれの動作方法
US8914661B2 (en) Multicore processor power credit management in which multiple processing cores use shared memory to communicate individual energy consumption
Floyd et al. Adaptive energy-management features of the IBM POWER7 chip
EP2642368A2 (en) Running state power saving via reduced instructions per clock operation
US20240111351A1 (en) Frequency/State Based Power Management Thresholds
BURD et al. Department of EECS, University of California at Berkeley Received January 24, 1996; Revised April 3, 1996
MacInnis IMPLEMENTING FIRMWARE FOR EMBEDDED INTEL ARCHITECTURE SYSTEMS: OS-DIRECTED POWER MANAGEMENT (OSPM) THROUGH THE ADVANCED CONFIGURATION AND POWER INTERFACE (ACPI).
Accurate Improving the Energy Efficiency of Microprocessor Cores Through Accurate Resource Utilisation Prediction