TW201351124A - 微處理器電源閘的電源分配 - Google Patents

微處理器電源閘的電源分配 Download PDF

Info

Publication number
TW201351124A
TW201351124A TW102100539A TW102100539A TW201351124A TW 201351124 A TW201351124 A TW 201351124A TW 102100539 A TW102100539 A TW 102100539A TW 102100539 A TW102100539 A TW 102100539A TW 201351124 A TW201351124 A TW 201351124A
Authority
TW
Taiwan
Prior art keywords
power
power gate
gate
microprocessor
block
Prior art date
Application number
TW102100539A
Other languages
English (en)
Other versions
TWI489267B (zh
Inventor
Sagheer Ahmad
Tezaswi Raja
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201351124A publication Critical patent/TW201351124A/zh
Application granted granted Critical
Publication of TWI489267B publication Critical patent/TWI489267B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

提供與在微處理器內控制電源分配相關的具體實施例。在一個範例中，提供包含電源供應器的微處理器。微處理器亦包括複數個電源閘區塊，其係從該電源供應器接收電源，每個電源閘區塊皆包括複數個電源閘，其中在該等電源閘區塊之任何給定一者內的該等電源閘係由該微處理器控制，而該微處理器對該電源閘區塊內該等電源閘的控制係獨立於該微處理器對於在任何其他電源閘區塊內電源閘之控制。微處理器係可操作以造成先供應電源至在該等電源閘區塊之一第一電源閘區塊中之一第一電源閘；隨後供應電源至在該等電源閘區塊之一第二電源閘區塊中之一第二電源閘；以及隨後供應電源至在該等電源閘區塊之該第一電源閘區塊中之一第三電源閘。

Description

微處理器電源閘的電源分配
本發明係關於在微處理器內控制電源分配。
在微處理器內控制電源分配可能相當困難。舉例來說，當一開始供電給該微處理器時，初期供應至閘的暫態電流(transient current)可被感受為為高電流、低負載狀態。這樣的狀態可對於閘和/或對於將該電晶體連接至下游裝置的導線造成損害。
本發明係關於在微處理器內控制電源分配。在一個範例中，提供包含電源供應器的微處理器。微處理器亦包括複數個電源閘區塊，其係從該電源供應器接收電源，每個電源閘區塊皆包括複數個電源閘，其中在該等電源閘區塊之任何給定一者內的該等電源閘係由該微處理器控制，而微處理器對該電源閘區塊內該等電源閘的控制係獨立於該微處理器對於在任何其他電源閘區塊內電源閘之控制。微處理器係可操作以造成先供應電源至在該等電源閘區塊之一第一電源閘區塊中之一第一電源閘；隨後供應電源至在該等電源閘區塊之一第二電源閘區塊中之一第二電源閘；以及隨後供應電源至在該等電源閘區塊之該第一電源閘區塊中之一第三電源閘。
100‧‧‧微處理器
102‧‧‧分區
104‧‧‧電源閘
106‧‧‧電源閘區塊
108‧‧‧電源閘群組
110‧‧‧電源供應器
112‧‧‧電源控制器
114‧‧‧記憶體
200‧‧‧圖表
202‧‧‧區塊指標
204‧‧‧前期電源閘區塊區域
206‧‧‧後期電源閘區塊區域
300、400、500、600‧‧‧方法
圖1示意性顯示根據本發明所揭示內容之具體實施例的微處理器。
圖2顯示描繪出在根據本發明所揭示內容之具體實施例之微處理器中之電源閘區塊內的電源閘之分部的圖表。
圖3顯示用於控制電源傳送至在根據本發明所揭示內容之具體實施例之微處理器內的電源閘之方法的流程圖。
圖4A示意性顯示控制電源傳送至在根據本發明所揭示內容之具體實施例之微處理器之分區內的電源閘群組之方法。
圖4B示意性顯示圖4A之控制電源傳送之該方法之另一部分。
圖5顯示用於控制電源傳送至在用於根據本發明所揭示內容之具體實施例之不同喚醒情況的微處理器之分區內的電源閘群組之方法的流程圖。
圖6示意性顯示控制電源傳送至在用於根據本發明所揭示內容之具體實施例之不同喚醒情況的微處理器之分區內的電源閘群組之方法。
圖1示意性顯示包含兩個或多個處理核心的微處理器100之具體實施例。微處理器100係分成複數個分區(partitions)102。分區102係係在微處理器100內管理不同核心和/或應用，每個分區102皆係管理微處理器100之不同核心。在某些設定中，分區102之作法可使得在微處理器100內的處理資源更有效率。
應可瞭解分區102可根據微處理器100所經歷的各種處理和/或應用情況而供電(power on)和/或斷電(power off)。舉例來說，一個或多個分區102可經歷喚醒事件，以回應用於在這些分區102內所存在的執行元件的應用或程序呼叫(process call)。當完成處理時，這些分區102可經歷睡眠事件，其可在該微處理器節省功耗和/或減少熱輸出。喚醒事件之非限制性範例包括冷開機(cool boots)、即時時脈(real time clock,RTC)事件、使用者 按鍵(key press)事件，以及此類。
若未周密管理，則供電給分區102以回應喚醒事件可在分區102內的電源閘上產生不均勻且不欲見的應變(strain)。此種情況使得在該電源閘和在喚醒時所啟用的該等電源閘之下游的該等組件上承受應變。傳統上，在該電源閘之該經重複之喚醒相關應力(stress)，可對於經啟用之該等電晶體和其他組件造成損害。舉例來說，初期供應至電源閘104的暫態電流可經歷為高電流、低負載狀態。這樣的情況可重複產生；傳統上，每次喚醒事件發生時，這種情況通常會發生在相同的電源閘，也就對於該電晶體和/或對於將該電晶體連接至下游裝置的該等導線有可能造成損害。舉例來說，這樣的應力可導致金屬層材料之電致遷移至周圍的介電材料中。此可導致介電材料之潛在崩潰，隨時間可在至閘的供應電壓中造成增加的電阻。其他潛在缺陷可顯露為在電連接至電源閘104的裝置內的短路和/或開路。另一方面，由少數電源閘造成分區喚醒的瓶頸(bottlenecking)以控制裝置損害，會延長該分區的開啟時間(turn-on time)並延遲該等微處理器資源之該可使用性，而可能會減少可藉由微處理器分區而實現的潛在效率和/或效用增益。
據此，本文所揭示具體實施例係關於電源之分階段引進(staged introduction)至在微處理器之分區內的電源閘。這樣的分階段引進可使得在喚醒期間所施加的該損耗(wear)/壓力可分散於潛在較大數量之電源閘。隨著不同應用，電源引進可依時在不同喚醒情況期間和/或在相同喚醒情況期間，橫跨不同電源閘分階段。
在某些具體實施例中，電源閘可配置於在分區內的電源閘區塊中，其可用於分階段電源引進至在單一喚醒情況中的分區。在例示的喚醒情況期間，電源可供應至在第一電源閘區塊中的電源閘，隨後供應至在另一電源閘區塊中的電源閘，隨後供應至在該第一電源閘區塊中的另一電源閘。在喚醒情況期間電源傳送之這樣的分階段分配至多個不同電源閘，可避免上述所說明的潛在裝置損害，且在某些設定中，可為該分區提供所欲的開啟時間，而有機會實現可藉由微處理器分區而達成的潛在效率和/或效用增益。
在某些具體實施例中，該等所揭示的電源閘可配置於在如此的電源閘區塊內的電源閘群組中，其可用於在兩個或多個喚醒情況，分階段電源引進至在分區中的不同電源閘。微處理器隨後可控制電源傳送，使得電源係在該微處理器的第一喚醒情況下提供給第一電源閘群組，且在該微處理器的第二喚醒情況下，電源係在供應電源給該第一電源閘群組之前提供給第二電源閘群組。
以下說明可幫助例示在兩個喚醒情況之該過程期間，電源如何可分階段提供至不同電源閘。在第一喚醒情況期間的時間T0，分階段的電源啟用可用在電源閘之第一群組，而該第一群組可跨越超過一個電源閘區塊。在後續的喚醒情況期間的時間T1，該喚醒策略可涉及跨越相同或不同電源閘區塊的電源閘之不同群組。據此，喚醒之分階段性(staged nature)和不同電源閘之使用將該損耗/壓力配置於更大數量之電源閘，從而減少因上述所說明的壓力而任何一個閘皆可故障或損害的可能性。再者，即使故障會出現，但在這樣的故障產生之前所經歷的時間，可較在現有技術中的長得多。
在圖1所顯示的該範例中，在分區102內的電源閘104係在複數個電源閘區塊106之中分隔。應可瞭解在每個電源閘區塊106內的電源閘104，皆可在任何給定分區102以任何適合的方式分配而不悖離本發明所揭示內容之範疇。在某些具體實施例中，複數個電源閘區塊106可彼此疊置(overlaid)，而在某些其他的具體實施例中，複數個電源閘區塊106可係非疊置(non-overlapping tiles)的設置。
應可瞭解任何給定電源閘區塊106皆可包括任何適合數量之電源閘104。又，應可瞭解在任何給定分區102內的一個電源閘區塊106，皆可如同在該分區102內的任何其他電源閘區塊106包括或多或少或者相同數量之電源閘。舉例來說，在某些具體實施例中，在分區102內的電源閘104可分成電源閘區塊106。稍早在喚醒情況期間所開啟的那些電源閘區塊106可包括不同數量之電源閘104，而稍後在該喚醒情況期間所開啟的某些其他的電源閘區塊106可包括大約相同數量之電源閘104。以這樣的方式分隔電源閘104，有機會在該喚醒情況之該稍早部分期間減少湧入電流，而 有機會在該喚醒情況之該稍後部分期間促進分區開啟。
圖2顯示描繪出在微處理器之具體實施例中之電源閘區塊(如由區塊指標202所識別)內的電源閘之分部(division)的圖表200。圖表200係分成兩個區域。前期電源閘區塊區域204表示稍早可在該喚醒情況中開啟的電源閘區塊。後期電源閘區塊區域206表示在前期電源閘區塊區域204中的電源閘區塊開啟之後，稍後可在該喚醒情況中開啟的電源閘區塊。在某些具體實施例中，電源閘區塊可以漸增的區塊指標之順序序列供電。舉例來說，在圖2中所顯示的該具體實施例中，區塊0可在區塊1之前供應電源，以此類推，使得區塊7係接收電源的最後區塊。
如圖2中所示，區塊0到3係包括於前期電源閘區塊區域204中。區塊0到3之每個皆包括一不同數量之電源閘。更具體而言，區塊0到3係係包括漸增數量之電源閘，使得由於該等電源閘區塊係從區塊0到區塊3以漸增的序列供電，故漸增數量之電源閘接收電源。結果，即使供應至該分區的該電壓可由於電源係供應至在該分區內越來越多的電源閘而增加，但在那些區塊中該等電源閘的電壓可隨著漸增的區塊指標而降低。
應可瞭解電源閘之任何適合的分配皆可在這樣建置的具體實施例內的前期電源閘區塊區域204內採用。在圖2中所顯示的該範例中，前期電源閘區塊區域204係配置使得在區塊0到3內的該等電源閘係以大約成指標漸增的配置分配。如在圖2中所顯示，區塊0包括大約1%之在該分區內的該等電源閘，區塊1包括大約2%之在該分區內的該等電源閘，區塊2包括大約3%之在該分區內的該等電源閘，且區塊3包括大約8%之在該分區內的該等電源閘。
相對而言，被後期電源閘區塊區域206中所包含的電源閘區塊可如同在區域206內的其他電源閘區塊而具有大約相同數量(在可接受的容差內)之電源閘。藉由在後期電源閘區塊206內的該等電源閘區塊之中平均分隔該等電源閘，電源可快速供應至該分區，可改良在分區喚醒中的效率。在圖2所顯示的該範例中，後期電源閘區塊區域206中的每一該等電源閘區塊4到7皆包括大約21%之在該分區內的該等電源閘。因此，在某些具體實施例中，後期電源閘區塊區域206所包含的多電源閘，其數目可 超過前期電源閘區塊區域204中所包含的的電源閘。
應可瞭解為了上述所說明的該非限制性範例而進行描述的該等百分比，在本質上係近似並僅為了例示性目的而提供，且某些捨入差異可為了清楚表示而在該範例中進行描述。然而，當加在一起時，包括於前期電源閘區塊區域204和後期電源閘區塊區域206中的電源閘之該數量，表示在給定分區內的所有該等電源閘。
在某些具體實施例中，一個或多個該等電源閘區塊106可被分成複數個電源閘群組108。將電源閘區塊106分成適合數量之電源閘群組108，可在一喚醒情況期間，讓暫態電源傳送應力選擇性地被分配至複數個電源閘區塊106。後續將參照圖3和圖4A-4B對此部份進一步說明。將電源閘區塊106分成電源閘群組108，亦可允許暫態電源傳送應力被選擇性地分配於複數個喚醒情況中，如下述參照圖5將更詳細說明。
應可瞭解，在一個或多個電源閘區塊106係分成電源閘群組108的具體實施例中，電源閘區塊106可分成任何適合數量之電源閘群組108而不悖離本發明所揭示內容之範疇。在圖1中所顯示的該範例中，每個電源閘區塊106皆係描繪成分成四個電源閘群組108。又，雖然文中所說明的該等範例一般指稱已分成相同數量之電源閘群組108的電源閘區塊106(例如分成相同數量之電源閘群組108的所有電源閘區塊106)，但應可瞭解在某些具體實施例中，某些電源閘區塊106可較某些其他電源閘區塊106分成不同數量之電源閘群組108。同樣地，在某些具體實施例中，某些電源閘區塊106可分成電源閘群組108，而某些其他電源閘區塊106根本無法分成電源閘群組108。
如上述所述，從電源供應器110至該等電源閘區塊106和/或電源閘群組108之中的電源閘104的電源傳送，係分別由微處理器100控制，微處理器100對該電源閘104的控制係獨立於該微處理器100對於在任何其他電源閘區塊106和/或電源閘群組108內的電源閘104之控制。在某些具體實施例中，電源供應器110可係在0.5與1.4 V(伏)之間和100與5000 mA(毫安)之間提供給在微處理器100中的電源閘104。
應可瞭解，微處理器100可採用任何適合的方式，來控制從 電源供應器110至電源閘104的電源傳送。舉例來說，在某些具體實施例中，微處理器100可使用電源控制器112控制在電源閘群組108內的電源閘104。在此實施例中，電源控制器112可獨立於在特定分區102內的任何其他電源閘群組108，使得每個電源閘群組108皆係由個別化電源控制器112獨立控制。舉例來說，在圖1中所顯示的該具體實施例中，每個電源閘群組108皆係電耦合至獨立的電源控制器112，然而為了清楚表示，圖1中僅顯示電連接至包括於區塊0中之電源閘群組108的電源控制器112。另外，在某些具體實施例中，微處理器100可利用該電源閘區塊位準(level)或在任何其他適合的位準來控制電源閘104，而不悖離本發明所揭示內容之範疇。因此，微處理器100可利用該電源閘群組位準、該電源閘區塊位準或任何其他適合的位準控制來自電源供應器110的電源傳送。又，電源傳送可根據幾乎任何微處理器分區架構管理。
在某些具體實施例中，微處理器100可包括記憶體114，記憶體114與用於儲存關於該等各種分區102、電源閘區塊106及電源閘群組108之識別資訊的電源控制器112連接。舉例來說，在某些具體實施例中，記憶體114可儲存區塊和/或群組指標資訊，如下述更詳細說明。在某些具體實施例中，即使當一個或多個分區102係未供電時，記憶體114仍留存該識別資訊。舉例來說，在某些具體實施例中，記憶體114可能係「永遠開啟(always-on)」或持續供電，使得只要微處理器100係供電，記憶體114皆會留存該識別資訊。
圖3顯示用於控制電源傳送至在微處理器內的電源閘之方法300之具體實施例的流程圖，其包括但不限於諸如上述所說明在經分區之微處理器中的電源閘群組和電源閘區塊內的那些電源閘。舉例來說，方法300可用於在喚醒情況期間控制對於微處理器之分區的電源引進，而有機會在暫態供電事件期間分散和/或減輕電源供應負載。應可瞭解方法300可與任何適合的硬體一起使用，其包括但不限於文中所揭示的硬體。
在步驟302，方法300包括在微處理器內控制電源閘，以造成先供應電源至第一電源閘區塊中之第一電源閘。在步驟304，方法300包括控制該等電源閘，以造成隨後供應電源至第二電源閘區塊中之第二電源 閘。在步驟306，方法300包括控制該等電源閘，以造成隨後供應電源至該第一電源閘區塊中之第三電源閘。舉例來說，在某些具體實施例中，微處理器可控制電源分配，使得電源係在該第一電源閘區塊中的每個電源閘係供電之前，供應至該第二電源閘。藉由透過不同電源閘區塊分階段(staging)電源傳送，在喚醒情況期間在一分區內電流之湧入(in-rush)可分配至各種電源閘，有機會減少對於相同電源閘的重複應力。
圖4A和4B示意性描繪出在根據方法300之具體實施例的喚醒情況期間，電源傳送至分區之方法400。在某些具體實施例中，例示於在圖4A和4B中所描繪的該範例方法400中和文中所說明的某些該等程序可以其他順序重新配置，其包括並行和/或其他非序列順序。又，在某些具體實施例中，與方法400相關所顯示和說明的某些該等程序可省略。據此，應可瞭解方法400之任何適合的變化例，包括上述所說明的該等變化例，皆可列入考慮為落於本發明所揭示內容之範疇內。
圖4A和4B將該分區描繪為分成八個區塊，且進一步顯示每個區塊為皆分成四個群組。然而，應可瞭解該所例示範例僅係一個非限制性具體實施例，且在該分區內的電源閘之任何適合的分部皆可列入考慮為落於本發明所揭示內容之範疇內。此外，在圖4A和4B中所描繪出的該等電源閘區塊和電源閘群組為便於例示係以矩陣狀配置顯示。然而，應可瞭解在分區內這樣的區塊和群組之任何適合的配置皆可採用而不悖離本發明所揭示內容之範疇。每個電源閘群組皆係使用區塊指標和群組指標識別，使得任何給定電源閘群組皆可在分區內清楚識別。據此，應可瞭解，對於給定分區，任何特定的區塊指標皆係不同於任何其他區塊指標。再者，任何特定的群組指標皆係不同於用於給定電源閘區塊的任何其他群組指標。
圖4A和4B亦描繪出前期電源閘區塊區域和後期電源閘區塊區域。這樣的電源閘區塊區域係非必要，且可在某些具體實施例中省略。然而，應可瞭解在某些具體實施例中，某些分區的開啟效率可藉由包括上述的電源閘區塊區域而提昇，以下將更詳細說明。
在某些具體實施例中，該等區塊和群組指標可用於管理電源 傳送至該等電源閘群組。舉例來說，區塊和群組指標可追蹤，使得對於一給定分區，電源係先供應給具有相同群組指標的經選擇之電源閘，且根據區域指標之預定序列。
圖4A描繪出在步驟402中斷電狀態(例如在電源係供應至任何電源閘之前)下的分區。在步驟404，電源係供應至在電源閘群組Z0G0內的電源閘。在此狀態下，在電源閘群組Z0G0內的電源閘可經歷最大湧入電流。在某些設定中，在電源閘區塊Z0G0內之該等電源閘的電壓可能係大約1000 mV，使得那些電源閘可經歷大約6.5 mA之電流。
當電源已供應至在電源閘區塊Z0內的電源閘，則電源隨後可供應至在另一電源閘區塊內的電源閘。在供應電源至在第一電源閘區塊內的其他電源閘之前供應電源至在另一電源閘區塊內的電源閘，可讓暫態湧入電流應力分散於複數個電源閘區塊之中。因此，在圖4A中所顯示的範例中，在步驟406，電源係供應至電源閘群組Z1G0中的電源閘。接著在步驟408，電源係供應至電源閘群組Z2G0中的電源閘，且在步驟410，電源係隨後供應至電源閘群組Z3G0。
如圖4B中所示，在步驟412，電源係供應至電源閘群組Z0G1、Z0G2及Z0G3；Z1G1、Z1G2及Z1G3；Z2G1、Z2G2及Z2G3；Z3G1、Z3G2及Z3G3，使得在前期電源閘區塊區域內的所有電源閘在步驟412結束時皆係供電。在此範例中，電源閘群組Z(X)G1、Z(X)G2及Z(X)G3係同時供電，其中X表示用於前期電源閘區塊的區塊指標。這樣的同時供電程序可在喚醒情況期間節省時間。舉例來說，在某些具體實施例中，程序412在28奈米(nanometer)架構中可花費大約20奈秒(nanoseconds)。然而，應可瞭解任何序列或非序列程序皆可採用而不悖離本發明所揭示內容之範疇
在步驟414，方法400包括以區塊接區塊(zone-by-zone)方法供應電源至後期電源閘區塊中所包含的電源閘。舉例來說，在圖4B中，在步驟414時，係同時供應電源至電源閘區塊4內的電源閘群組(例如Z4G0、Z4G1、Z4G2及Z4G3)；在步驟416時，供應電源至電源閘區塊5內的電源閘群組(例如Z5G0、Z5G1、Z5G2及Z5G3)；在步驟418時，供應電源至電源閘區塊6內的電源閘群組(例如Z6G0、Z6G1、Z6G2及Z6G3)；以及在步 驟420時，供應電源至電源閘區塊7內的電源閘群組(例如Z7G0、Z7G1、Z7G2及Z7G3)的電源。區塊接區塊方式的供電可在分區喚醒期間節省時間。在某些具體實施例中，在28 nm(奈米)架構中對這些區域任一者供電可花費大約20 ns(奈秒)。又，在某些具體實施例中，當該等前期電源閘區塊係供電，則在該分區內的湧入電流可減少，而當電源供應至在該等後期電源閘區塊中的電晶體，則有機會降低其上的應力。舉例來說，在某些具體實施例中，具有經供電之所有前期電源閘區塊的分區可呈現橫跨在該後期電源閘區塊之第一區塊中的電源閘的電壓，以接收大約200 mV之電源和小於大約1.5 mA之穿越該電源閘的電流。
應可瞭解，在單一喚醒情況下分階段電源傳送有機會減少在微處理器內之電晶體上的應力效應，故應可瞭解，在某些具體實施例中，可在該微處理器內的連續喚醒事件之間進行分階段電源傳送。
圖5顯示用於控制電源傳送至在用於不同喚醒情況的微處理器之分區內的電源閘群組之方法500之具體實施例的流程圖。在步驟502，方法500包括在分區之第一喚醒情況下，先供應電源給一第一電源閘群組。接著，在步驟504，方法500包括在該分區之第二喚醒情況下，在供應電源給該第一電源閘群組之前，供應電源給第二電源閘群組。藉由每次在該分區被供電時而以分階段的方式傳送電源至電源閘之不同群組，施加於任何給定電源閘群組的應力可減少，因為其不會在每個喚醒情況皆經歷電流湧入。
圖6顯示根據方法500控制電源傳送至電源閘群組之方法600之具體實施例。圖6顯示在圖4A和4B中所顯示的該分區之一部分。具體而言，圖6描繪出包括例示於圖4A和4B中之電源閘區塊0和1的該前期電源閘區塊區域之一部分。
在該第一喚醒情況期間，在步驟602，電源先供應至電源閘群組Z0G0，接著在步驟604，電源供應至電源閘群組Z1G0。稍後第二喚醒情況期間，在步驟606，電源先供應至電源閘群組Z0G1，接著在步驟608，電源供應至電源閘群組Z1G1。應可瞭解可根據任何適合的電源傳送方法(包括文中所說明的方法，諸如方法300和400)，而持續電源的引進。舉例來 說，在該第二喚醒情況期間，在電源供應至電源閘群組Z0G1和Z1G1之後，可在電源最後係供應至在前期電源閘區塊區域中的剩餘電源閘區塊(包括電源閘群組0)之前，供應電源至電源閘群組Z2G1和Z3G1(未顯示)，如在步驟610所顯示。
應可瞭解，任何適合的方式皆可採用來選擇之該等第一和第二電源閘群組，而不悖離本發明所揭示內容之範疇。舉例來說，在某些具體實施例中，可依循環式排程(round-robin)架構而選擇出在喚醒情況之初期供電的電源閘群組。在此具體實施例中，記憶體可用於追蹤先前經選擇之電源閘群組之識別(identity)或群組指標，而可據此選擇出為了連續的喚醒情況所選的電源閘群組。在某些實施例中，可採用適當的永遠開啟(always-on)的記憶體以儲存適合的電源閘群組識別資訊。藉由依已知演算法(舉例來說諸如循環式排程架構)追蹤先前經選擇之電源閘群組識別資訊並選擇未來電源閘群組，可將應力事件分散至在分區內的電源閘，而有機會減少裝置損害。
在某些實施例中，可由隨機或虛擬隨機程序選擇在喚醒情況下初期供電的電源閘群組。這樣的具體實施例並未使用記憶體以追蹤電源閘群組識別資訊。這樣的作法有機會為該微處理器節省電源和/或記憶體資源。
此書面說明使用範例以揭示包括最佳模式的本發明，且亦讓此相關領域一般技術者能夠實作本發明，包括製作和使用任何裝置或系統並執行任何經納入之方法。本發明之可授予專利的範疇係由諸申請專利範圍定義，且可包括此領域一般技術者可理解的其他範例。這樣的其他範例係欲落於諸申請專利範圍之範疇內。

Claims (10)

  1. 一種微處理器，包含：一電源供應器；以及複數個電源閘區塊，其係從該電源供應器接收電源，每個電源閘區塊皆包括複數個電源閘，其中在該等電源閘區塊之任何給定一者內的該等電源閘係由該微處理器控制，而該微處理器對該電源閘區塊內該等電源閘的控制係獨立於該微處理器對於在任何其他電源閘區塊內電源閘之控制，且其中藉由該微處理器的控制係可操作以造成：先供應電源至在該等電源閘區塊之一第一電源閘區塊中之一第一電源閘；隨後供應電源至在該等電源閘區塊之一第二電源閘區塊中之一第二電源閘；以及隨後供應電源至在該等電源閘區塊之該第一電源閘區塊中之一第三電源閘。
  2. 如申請專利範圍第1項之微處理器，其中該微處理器係係在該等電源閘區塊之該第一電源閘區塊中的每個電源閘皆供電之前，供應電源至該第二電源閘。
  3. 如申請專利範圍第2項之微處理器，更包含複數個獨立的電源控制器，其中每個電源控制器係關聯於並可控制該等複數個電源閘區塊中一不同電源閘區塊，其中每個電源閘區塊皆係分成兩個或多個電源閘群組。
  4. 如申請專利範圍第1項之微處理器，其中每個電源閘區塊皆係分成複數個電源閘群組。
  5. 如申請專利範圍第4項之微處理器，其中該微處理器係控制電源之 分配至該等複數個電源閘群組以造成：在該微處理器之一第一喚醒情況下，供應電源給一第一電源閘群組；以及在該微處理器之一第二喚醒情況下，在供應電源給該第一電源閘群組之前，先供應電源給一第二電源閘群組。
  6. 一種用於供應電源至在一微處理器之分區(partition)內之電源閘的方法，該方法包含：將包括於該微處理器中的複數個電源閘分成複數個電源閘群組；在該微處理器之該分區之一第一喚醒情況下，先供應電源給一第一電源閘群組；以及在該微處理器之該分區之一第二喚醒情況下，在供應電源給該第一電源閘群組之前，供應電源給一第二電源閘群組。
  7. 如申請專利範圍第6項之方法，其中該分區係分成複數個電源閘區塊，每個電源閘區塊皆包括兩個或多個電源閘群組，其中該微處理器控制在一第一電源閘區塊內的電源閘，而該微處理器對該第一電源閘區塊內的電源閘係獨立於該微處理器對於在任何其他電源閘區塊內電源閘之控制。
  8. 如申請專利範圍第7項之方法，更包含為該等複數個電源閘之每個電源閘指定不同於每個其他區塊指標的一區塊指標，以及為一給定電源閘區塊指定不同於每個其他群組指標的一群組指標。
  9. 如申請專利範圍第8項之方法，其中先供應電源給該第一電源閘群組的步驟更包含以根據經選擇之電源閘之該區塊指標的一預定序列，供應電源給在該分區內具有相同群組指標的該等經選擇之電源閘。
  10. 如申請專利範圍第8項之方法，其中每個電源閘區塊皆更包括一個或多個前期電源閘區塊以及一個或多個後期電源閘區塊，該等前期電源閘區塊係被指定較指定給該等後期電源閘區塊之區塊指標更低的區塊指標。
TW102100539A 2012-01-24 2013-01-08 微處理器電源閘的電源分配 TWI489267B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/357,352 US8949645B2 (en) 2012-01-24 2012-01-24 Power distribution for microprocessor power gates

Publications (2)

Publication Number Publication Date
TW201351124A true TW201351124A (zh) 2013-12-16
TWI489267B TWI489267B (zh) 2015-06-21

Family

ID=48742458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100539A TWI489267B (zh) 2012-01-24 2013-01-08 微處理器電源閘的電源分配

Country Status (4)

Country Link
US (1) US8949645B2 (zh)
CN (1) CN103218028A (zh)
DE (1) DE102012222821A1 (zh)
TW (1) TWI489267B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10209758B2 (en) 2014-12-12 2019-02-19 Via Alliance Semiconductor Co., Ltd. Graphics processing system and power gating method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9471395B2 (en) 2012-08-23 2016-10-18 Nvidia Corporation Processor cluster migration techniques
US9939883B2 (en) 2012-12-27 2018-04-10 Nvidia Corporation Supply-voltage control for device power management
US9983611B1 (en) * 2014-05-29 2018-05-29 Amazon Technologies, Inc. Power management in a complex integrated circuit
US9851730B2 (en) 2015-04-10 2017-12-26 Qualcomm Incorporated Voltage droop control
US10218273B2 (en) 2017-06-26 2019-02-26 Advanced Micro Devices, Inc. On die voltage regulation with distributed switches
TWI669583B (zh) 2017-11-09 2019-08-21 慧榮科技股份有限公司 控制流入電路模組之電流量的方法及相關的晶片
TWI755615B (zh) * 2017-11-09 2022-02-21 慧榮科技股份有限公司 控制流入電路模組之電流量的方法及相關的晶片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365596B2 (en) 2004-04-06 2008-04-29 Freescale Semiconductor, Inc. State retention within a data processing system
TWI304547B (en) * 2005-12-29 2008-12-21 Ind Tech Res Inst Power-gating control placement for leakage power reduction
FR2900637B1 (fr) * 2006-05-04 2009-02-13 Airbus France Sas Dispositif et procede pour gerer l'activation ou la desactivation des alimentations electriques des systemes electriques a bord d'un aeronef
EP2058725A3 (en) 2007-06-11 2015-07-22 Mediatek Inc. Method of and apparatus for reducing power consumption within an integrated circuit
US8823209B2 (en) 2008-06-20 2014-09-02 Fujitsu Semiconductor Limited Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure
US8338988B2 (en) * 2009-04-17 2012-12-25 Lsi Corporation Adaptation of an active power supply set using an event trigger
EP2514062B1 (en) * 2009-12-14 2017-11-01 Panasonic Avionics Corporation System and method for providing dynamic power management
FR2954979B1 (fr) * 2010-01-05 2012-06-01 Commissariat Energie Atomique Procede pour selectionner une ressource parmi une pluralite de ressources de traitement, de sorte que les delais probables avant defaillance des ressources evoluent de maniere sensiblement identique
US9013851B2 (en) * 2010-02-22 2015-04-21 Broadcom Corporation Inrush current control circuit and method for utilizing same
US8850236B2 (en) * 2010-06-18 2014-09-30 Samsung Electronics Co., Ltd. Power gating of cores by an SoC
CN201837959U (zh) * 2010-10-12 2011-05-18 上海复展照明科技有限公司 带电源管理单元的微控制器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10209758B2 (en) 2014-12-12 2019-02-19 Via Alliance Semiconductor Co., Ltd. Graphics processing system and power gating method thereof

Also Published As

Publication number Publication date
US20130191656A1 (en) 2013-07-25
CN103218028A (zh) 2013-07-24
US8949645B2 (en) 2015-02-03
TWI489267B (zh) 2015-06-21
DE102012222821A1 (de) 2013-07-25

Similar Documents

Publication Publication Date Title
TWI489267B (zh) 微處理器電源閘的電源分配
CN101566870B (zh) 计算机系统及其控制方法
JP6185208B1 (ja) 負荷のクラスタに関する動的パワーレール制御
JP4834625B2 (ja) 電源管理装置及び電源管理方法
US10317978B2 (en) Microcontroller input/output connector state retention in low-power modes
CN107924223A (zh) 用于集成电路电网效率的功率多路复用器
TWI407303B (zh) 減少一裝置功率消耗之方法以及具有一嵌入記憶體模組之裝置
WO2017148362A1 (zh) 一种ddr系统的控制系统及控制方法
CN102437636B (zh) 供电方法及供电控制设备
US10969812B1 (en) Power management in a complex integrated circuit
CN104470331B (zh) 一种风扇散热控制方法及装置
US9471136B2 (en) Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating
KR20220122640A (ko) 메모리 물리 계층 내 코어 로직에 대한 전력 동작 상태
CN105591856B (zh) 用于通信的路径上的能量传递
JP2007535161A (ja) 仮想電源のための集積回路レイアウト
CN113821339B (zh) 一种用于idc数据中心机房的能耗监控方法与装置
TWI527378B (zh) 用於裝置電力管理之電源－電壓控制
US7456525B2 (en) Multi-output power supply device for power sequencing
US10038430B2 (en) System for controlliing gatings of a multi-core processor
CN104482717A (zh) 冰箱及冰箱的压缩机控制方法和装置
CN107276439A (zh) 用于控制逆变器系统的方法
DE102005027691B4 (de) Schaltanordnung zur Aktivierung eines Schaltungsblocks und Verfahren hierzu
JP2644753B2 (ja) 配電系統の負荷融通決定方法
CN117272882B (zh) 均衡电源管脚电压差的芯片设计方法、装置和电子产品
TWI579790B (zh) Floating Adjustment of Energy Distribution and Controlled Energy Supply System and Its Implementation