TW201348946A - 可攜式電子裝置及其記憶體晶片的控制方法 - Google Patents
可攜式電子裝置及其記憶體晶片的控制方法 Download PDFInfo
- Publication number
- TW201348946A TW201348946A TW101119556A TW101119556A TW201348946A TW 201348946 A TW201348946 A TW 201348946A TW 101119556 A TW101119556 A TW 101119556A TW 101119556 A TW101119556 A TW 101119556A TW 201348946 A TW201348946 A TW 201348946A
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- chip
- potential
- memory chip
- selection line
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
一種可攜式電子裝置，包括第一記憶體晶片、第二記憶體晶片、記憶體存取電路、第一記憶體電力控制器以及第二記憶體電力控制器。記憶體存取電路藉由第一晶片選擇線路致能第一記憶體晶片，並藉由第二晶片選擇線路致能第二記憶體晶片。第一記憶體電力控制器耦接第一晶片選擇線路及第一記憶體晶片，用以依據第一晶片選擇線路的電位提供電力予第一記憶體晶片。第二記憶體電力控制器，耦接第二晶片選擇線路及第二記憶體晶片，用以依據第二晶片選擇線路的電位提供電力予第二記憶體晶片。
Description
本發明是有關於一種可攜式電子裝置，且特別是有關於一種可獨立控制記憶體晶片之供電的可攜式電子裝置及其記憶體晶片的控制方法。
請參考圖1。圖1為習知具有記憶體晶片的可攜式電子裝置的功能方塊圖。可攜式電子裝置100包括記憶體存取電路110、記憶體電力控制器120以及記憶體模組130(1)和130(2)。記憶體模組130(1)和130(2)分別包括兩個記憶體橫排(Rank)140(1)~140(2)或140(3)~140(4)，而每一記憶體橫排140(1)~140(4)分別具有兩個記憶體晶片150(1)~150(8)。每一記憶體晶片150(1)~150(8)用以儲存資料。
記憶體存取電路110用以存取記憶體晶片150(1)~150(8)的資料。更進一步地說，記憶體存取電路110藉由第一記憶體匯流排160(1)耦接於記憶體模組130(1)，以存取記憶體模組130(1)的記憶體晶片150(1)~150(4)的資料。此外，記憶體存取電路110藉由第二記憶體匯流排160(2)耦接於記憶體模組130(2)，以存取記憶體模組130(2)的記憶體晶片150(5)~150(8)的資料。
當記憶體存取電路110要存取記憶體橫排140(1)中的記憶體晶片150(1)~150(2)的資料時，會藉由晶片選擇線路171傳送晶片選擇訊號CS(1)至記憶體晶片150(1)~
150(2)，以致能記憶體晶片150(1)~150(2)。類似地，記憶體存取電路110藉由晶片選擇線路172傳送晶片選擇訊號CS(2)至記憶體晶片150(3)~150(4)，以致能記憶體晶片150(3)~150(4)。記憶體存取電路110藉由晶片選擇線路173傳送晶片選擇訊號CS(3)至記憶體晶片150(5)~150(6)，以致能記憶體晶片150(5)~150(6)。記憶體存取電路110傳送晶片選擇訊號CS(4)至記憶體晶片150(7)~150(8)，以致能記憶體晶片150(7)~150(8)。
當記憶體存取電路110對記憶體晶片150(1)~150(8)中的任一者進行存取，而使晶片選擇訊號CS(1)~CS(4)有至少一者處於致能電位時，記憶體電力控制器120會供電至所有的記憶體晶片150(1)~150(8)。因此，倘若並非所有的晶片選擇訊號CS(1)~CS(4)都處於致能電位，而使得記憶體存取電路110並非對所有記憶體晶片150(1)~150(8)進行存取時，則因記憶體電力控制器120過度地供電至其他未被致能的記憶體晶片，而使得可攜式電子裝置100產生不必要的耗電，而縮短其供電時間。
本發明提供一種可攜式電子裝置，其獨立地依據個別的記憶體晶片之致能情況，分別供電至記憶體晶片，以減少電源的消耗。
本發明提供一種記憶體晶片的控制方法，僅提供電力至被致能的記憶體晶片，而不提供電力至未被致能的記憶
體晶片，以避免記憶體晶片產生不必要的耗電。
本發明一實施例提出一種可攜式電子裝置，包括第一記憶體晶片、第二記憶體晶片、記憶體存取電路、第一記憶體電力控制器以及第二記憶體電力控制器。第一記憶體晶片及第二記憶體晶片用以儲存資料。記憶體存取電路用以存取第一記憶體晶片及第二記憶體晶片的資料。記憶體存取電路藉由第一晶片選擇線路致能第一記憶體晶片，並藉由第二晶片選擇線路致能第二記憶體晶片。第一記憶體電力控制器耦接第一晶片選擇線路及第一記憶體晶片，用以依據第一晶片選擇線路的電位提供電力予第一記憶體晶片。第二記憶體電力控制器，耦接第二晶片選擇線路及第二記憶體晶片，用以依據第二晶片選擇線路的電位提供電力予第二記憶體晶片。
本發明一實施例提出一種記憶體晶片的控制方法，適用於可攜式電子裝置。上述記憶體晶片的控制方法包括依據第一晶片選擇線路的電位致能上述可攜式電子裝置的第一記憶體晶片，並使可攜式電子裝置的第一記憶體電力控制器依據第一晶片選擇線路的電位，提供電力予第一記憶體晶片。上述記憶體晶片的控制方法更包括依據第二晶片選擇線路的電位致能上述可攜式電子裝置的第二記憶體晶片，並使可攜式電子裝置的第二記憶體電力控制器依據第二晶片選擇線路的電位，提供電力予第二記憶體晶片。其中第一記憶體晶片及第二記憶體晶片分別用以儲存資料。
在本發明之一實施例中，上述的可攜式電子裝置更包
括第一記憶體匯流排以及第二記憶體匯流排。第一記憶體匯流排耦接於第一記憶體晶片及記憶體存取電路之間，記憶體存取電路藉由第一記憶體匯流排存取第一記憶體晶片的資料。第二記憶體匯流排耦接於第二記憶體晶片及記憶體存取電路之間，記憶體存取電路藉由第二記憶體匯流排存取第二記憶體晶片的資料。
在本發明之一實施例中，當第一晶片選擇線路的電位為第一電位時，第一記憶體電力控制器供應電力予第一記憶體晶片。當第一晶片選擇線路的電位為第二電位時，第一記憶體電力控制器停止供應電力至第一記憶體晶片。當第二晶片選擇線路的電位為第一電位時，第二記憶體電力控制器供應電力予第二記憶體晶片。當第二晶片選擇線路的電位為第二電位時，第二記憶體電力控制器停止供應電力至第二記憶體晶片。
在本發明之一實施例中，上述的第一晶片選擇線路的電位及第二晶片選擇線路的電位彼此獨立地受記憶體存取電路的控制。
在本發明之一實施例中，上述的第一記憶體晶片及第二記憶體晶片分別設於一個雙直列記憶體模組(dual inline memory module,DIMM)上。
在本發明之一實施例中，上述的雙直列記憶體模組為超薄型雙直列記憶體模組(small outline dual inline memory module,SO-DIMM)。
基於上述，本發明獨立地依據個別的記憶體晶片之致
能情況，分別供電至記憶體晶片，以減少電源的消耗。因僅提供電力至被致能的記憶體晶片，而不提供電力至未被致能的記憶體晶片，故避免記憶體晶片產生不必要的耗電。此外，隨著記憶體晶片之耗電量的降低，可攜式電子裝置將具有較佳的省電效果。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參考圖2。圖2為本發明一實施例之具有記憶體晶片的可攜式電子裝置200的功能方塊圖。可攜式電子裝置200與可攜式電子裝置100一樣包括了包括記憶體存取電路110以及記憶體模組130(1)~130(2)。此外，可攜式電子裝置100的記憶體電力控制器120在可攜式電子裝置200中被記憶體電力控制器210(1)~210(4)所取代。
每一記憶體電力控制器210(1)~210(4)分別藉由對應的晶片選擇線路171~174，從記憶體存取電路110接收對應的晶片選擇訊號CS(1)~CS(4)，並依據所接收到的晶片選擇訊號的電位，提供電力至所對應的記憶體橫排中的記憶體晶片。舉例來說，記憶體電力控制器210(3)藉由晶片選擇線路173，從記憶體存取電路110接收晶片選擇訊號CS(3)，並依據晶片選擇訊號CS(3)提供電力至記憶體橫排140(3)中的記憶體晶片150(5)和150(6)。
更進一步地來說，每一記憶體電力控制器210(1)~
210(4)分別會依據所接收的晶片選擇訊號CS(1)~CS(4)的電位，提供電力至所對應的記憶體橫排中的記憶體晶片。換言之，當任一晶片選擇訊號CS(1)~CS(4)的電位為致能電位(或稱「第一電位」)時，其所對應的記憶體電力控制器210(1)~210(4)即會提供電力至所對應的記憶體橫排中的記憶體晶片。相對地，當任一晶片選擇訊號CS(1)~CS(4)的電位為非致能電位(或稱「第二電位」)時，其所對應的記憶體電力控制器210(1)~210(4)即會停止提供電力至所對應的記憶體橫排中的記憶體晶片。
由於記憶體電力控制器210(1)~210(4)會分別依據晶片選擇訊號CS(1)~CS(4)的電位，決定是否供電至所對應的記憶體晶片，故可因分別獨立地供電至記憶體晶片而減少電源的消耗。此外，因記憶體電力控制器210(1)~210(4)僅提供電力至被致能的記憶體晶片，而不提供電力至未被致能的記憶體晶片，故可避免記憶體晶片產生不必要的耗電。
在本發明之一實施例中，記憶體模組130(1)和130(2)分別為一個雙直列記憶體模組(dual inline memory module,DIMM)。此外，在本發明之一實施例中，上述的雙直列記憶體模組可為超薄型雙直列記憶體模組(small outline dual inline memory module,SO-DIMM)。
在上述實施例中，雖然是以每個記憶體模組130(1)和130(2)包括兩個記憶體橫排，而每個橫排包括兩個記憶體晶片來說明，但必須瞭解的是本發明並不以此為限。本技
術領域中具有通常知識者應可明白，基於上述實施例的發明構想，可將其記憶體晶片的控制方法應用在具有兩個可分別致能的記憶體晶片的可攜式電子裝置上。其中一個記憶體晶片可稱為第一記憶體晶片，而另一記憶體晶片可稱為第二記憶體晶片。此外，用以供電至上述第一記憶體晶片的記憶體電力控制器可稱為第一記憶體電力控制器，而用以供電至上述第二記憶體晶片的記憶體電力控制器可稱為第二記憶體電力控制器。與第一記憶體電力控制器耦接的晶片選擇線路稱為第一晶片選擇線路，而與第二記憶體電力控制器耦接的晶片選擇線路稱為第二晶片選擇線路。第一記憶體電力控制器及第二記憶體電力控制器分別依據所對應的晶片選擇訊號的電位，決定是否供電至所對應的第一記憶體晶片和第二記憶體晶片，故第一記憶體晶片和第二記憶體晶片可不必同時地都被供電，而可減少電源的消耗。
以圖2為例，第一記憶體電力控制器可以是記憶體電力控制器210(1)~210(4)當中的任一者，而第二記憶體電力控制器則是記憶體電力控制器210(1)~210(4)中除了上述第一記憶體電力控制器外的任一者。另外，任一由第一記憶體電力控制器所供電的記憶體晶片即為上述的第一記憶體晶片，而任一由第二記憶體電力控制器所供電的記憶體晶片即為上述的第二記憶體晶片。此外，在本發明其他實施例中，每一記憶體橫排所包含的記憶體晶片的數目除了可以是兩個之外，亦可以是其他數目，例如：一個、三
個、四個或更多個。
基於上述實施例所揭示的內容，可以彙整出一種通用的記憶體晶片的控制方法。更清楚來說，圖3繪示為本發明一實施例之記憶體晶片的控制方法的流程圖。本實施例之憶體晶片的控制方法可以包括步驟S310和S320。其中，步驟S310和S320的順序可相互對調。在步驟S310中，依據第一晶片選擇線路的電位致能上述可攜式電子裝置的第一記憶體晶片，並使可攜式電子裝置的第一記憶體電力控制器依據第一晶片選擇線路的電位，提供電力予第一記憶體晶片。在步驟S320中，依據第二晶片選擇線路的電位致能可攜式電子裝置的第二記憶體晶片，並使可攜式電子裝置的第二記憶體電力控制器依據第二晶片選擇線路的電位，提供電力予第二記憶體晶片。
綜上所述，本發明獨立地依據個別的記憶體晶片之致能情況，分別供電至記憶體晶片，以減少電源的消耗。因僅提供電力至被致能的記憶體晶片，而不提供電力至未被致能的記憶體晶片，故避免記憶體晶片產生不必要的耗電。此外，隨著記憶體晶片之耗電量的降低，可攜式電子裝置將具有較佳的省電效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧可攜式電子裝置
110‧‧‧記憶體存取電路
120、210(1)~210(4)‧‧‧記憶體電力控制器
130(1)、130(2)‧‧‧記憶體模組
140(1)~140(4)‧‧‧記憶體橫排
150(1)~150(8)‧‧‧記憶體晶片
160(1)‧‧‧第一記憶體匯流排
160(2)‧‧‧第二記憶體匯流排
171、172、173、174‧‧‧晶片選擇線路
CS(1)~CS(4)‧‧‧晶片選擇訊號
S310、S310‧‧‧流程步驟
圖1為習知具有記憶體晶片的可攜式電子裝置的功能方塊圖。
圖2為本發明一實施例之具有記憶體晶片的可攜式電子裝置的功能方塊圖。
圖3繪示為本發明一實施例之記憶體晶片的控制方法的流程圖。
200‧‧‧可攜式電子裝置
110‧‧‧記憶體存取電路
130(1)、130(2)‧‧‧記憶體模組
140(1)~140(4)‧‧‧記憶體橫排
150(1)~150(8)‧‧‧記憶體晶片
160(1)‧‧‧第一記憶體匯流排
160(2)‧‧‧第二記憶體匯流排
171、172、173、174‧‧‧晶片選擇線路
210(1)~210(4)‧‧‧記憶體電力控制器
CS(1)~CS(4)‧‧‧晶片選擇訊號
Claims (10)
- 一種可攜式電子裝置，包括：一第一記憶體晶片，用以儲存資料；一第二記憶體晶片，用以儲存資料；一記憶體存取電路，用以存取該第一記憶體晶片及該第二記憶體晶片的資料，該記憶體存取電路藉由一第一晶片選擇線路致能該第一記憶體晶片，並藉由一第二晶片選擇線路致能該第二記憶體晶片；一第一記憶體電力控制器，耦接該第一晶片選擇線路及該第一記憶體晶片，用以依據該第一晶片選擇線路的電位提供電力予該第一記憶體晶片；以及一第二記憶體電力控制器，耦接該第二晶片選擇線路及該第二記憶體晶片，用以依據該第二晶片選擇線路的電位提供電力予該第二記憶體晶片。
- 如申請專利範圍第1項所述之可攜式電子裝置，更包括：一第一記憶體匯流排，耦接於該第一記憶體晶片及該記憶體存取電路之間，該記憶體存取電路藉由該第一記憶體匯流排存取該第一記憶體晶片的資料；以及一第二記憶體匯流排，耦接於該第二記憶體晶片及該記憶體存取電路之間，該記憶體存取電路藉由該第二記憶體匯流排存取該第二記憶體晶片的資料。
- 如申請專利範圍第1項所述之可攜式電子裝置，其中當該第一晶片選擇線路的電位為一第一電位時，該第一 記憶體電力控制器供應電力予該第一記憶體晶片，而當該第一晶片選擇線路的電位為一第二電位時，該第一記憶體電力控制器停止供應電力至該第一記憶體晶片；其中當該第二晶片選擇線路的電位為該第一電位時，該第二記憶體電力控制器供應電力予該第二記憶體晶片，而當該第二晶片選擇線路的電位為該第二電位時，該第二記憶體電力控制器停止供應電力至該第二記憶體晶片。
- 如申請專利範圍第1項所述之可攜式電子裝置，其中該第一晶片選擇線路的電位及該第二晶片選擇線路的電位彼此獨立地受該記憶體存取電路的控制。
- 如申請專利範圍第1項所述之可攜式電子裝置，其中該第一記憶體晶片及該第二記憶體晶片分別設於一個雙直列記憶體模組(dual inline memory module,DIMM)上。
- 一種記憶體晶片的控制方法，適用於一可攜式電子裝置，並包括：依據一第一晶片選擇線路的電位致能該可攜式電子裝置的一第一記憶體晶片，並使該可攜式電子裝置的一第一記憶體電力控制器依據該第一晶片選擇線路的電位，提供電力予該第一記憶體晶片，其中該第一記憶體晶片用以儲存資料；以及依據一第二晶片選擇線路的電位致能該可攜式電子裝置的一第二記憶體晶片，並使該可攜式電子裝置的一第二記憶體電力控制器依據該第二晶片選擇線路的電位，提 供電力予該第二記憶體晶片，其中該第二記憶體晶片用以儲存資料。
- 如申請專利範圍第6項所述之記憶體晶片的控制方法，其中該可攜式電子裝置更包括：一記憶體存取電路，用以存取該第一記憶體晶片及該第二記憶體晶片的資料。
- 如申請專利範圍第7項所述之記憶體晶片的控制方法，其中該第一晶片選擇線路的電位及該第二晶片選擇線路的電位彼此獨立地受該記憶體存取電路的控制。
- 如申請專利範圍第7項所述之記憶體晶片的控制方法，其中該可攜式電子裝置更包括：一第一記憶體匯流排，耦接於該第一記憶體晶片及該記憶體存取電路之間，該記憶體存取電路藉由該第一記憶體匯流排存取該第一記憶體晶片的該記憶體晶片的資料；以及一第二記憶體匯流排，耦接於該第二記憶體晶片及該記憶體存取電路之間，該記憶體存取電路藉由該第二記憶體匯流排存取該第二記憶體晶片的該記憶體晶片的資料。
- 如申請專利範圍第6項所述之記憶體晶片的控制方法，其中當該第一晶片選擇線路的電位為一第一電位時，該第一記憶體電力控制器供應電力予該第一記憶體晶片，而當該第一晶片選擇線路的電位為一第二電位時，該第一記憶體電力控制器停止供應電力至該第一記憶體晶片； 其中當該第二晶片選擇線路的電位為該第一電位時，該第二記憶體電力控制器供應電力予該第二記憶體晶片，而當該第二晶片選擇線路的電位為該第二電位時，該第二記憶體電力控制器停止供應電力至該第二記憶體晶片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101119556A TW201348946A (zh) | 2012-05-31 | 2012-05-31 | 可攜式電子裝置及其記憶體晶片的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101119556A TW201348946A (zh) | 2012-05-31 | 2012-05-31 | 可攜式電子裝置及其記憶體晶片的控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201348946A true TW201348946A (zh) | 2013-12-01 |
Family
ID=50157390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101119556A TW201348946A (zh) | 2012-05-31 | 2012-05-31 | 可攜式電子裝置及其記憶體晶片的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW201348946A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI691972B (zh) * | 2015-02-09 | 2020-04-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置、中央處理裝置及電子裝置 |
-
2012
- 2012-05-31 TW TW101119556A patent/TW201348946A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI691972B (zh) * | 2015-02-09 | 2020-04-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置、中央處理裝置及電子裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9916879B2 (en) | Semiconductor memory device and I/O control circuit therefor | |
| US12067285B2 (en) | Buffer circuit with data bit inversion | |
| US10163508B2 (en) | Supporting multiple memory types in a memory slot | |
| US11449246B2 (en) | Memory module capable of reducing power consumption and semiconductor system including the same | |
| KR20180077341A (ko) | 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소 | |
| US10854245B1 (en) | Techniques to adapt DC bias of voltage regulators for memory devices as a function of bandwidth demand | |
| US11107507B2 (en) | Transmitting data signals on separate layers of a memory module, and related methods, systems and apparatuses | |
| US10079052B2 (en) | Multiple rank high bandwidth memory | |
| US9368236B2 (en) | Semiconductor memory apparatus and test method thereof | |
| US20190018468A1 (en) | Memory chip, memory device and memory system comprising same device | |
| US11113210B2 (en) | Memory device supporting rank-level parallelism and memory system including the same | |
| KR20150090418A (ko) | 최소 동작 전원을 사용하는 시스템 및 메모리의 전원전압 설정 방법 | |
| TW201348946A (zh) | 可攜式電子裝置及其記憶體晶片的控制方法 | |
| US8687439B2 (en) | Semiconductor apparatus and memory system including the same | |
| US9773543B1 (en) | Effective clamshell mirroring for memory interfaces | |
| CN107507637B (zh) | 一种低功耗双列直插式存储器及其增强驱动方法 | |
| US20140160106A1 (en) | Display controller and apparatuses including the same | |
| US20170199691A1 (en) | Memory module | |
| KR101654487B1 (ko) | 반도체 메모리 장치 | |
| Hwang et al. | 16‐2: Cost‐effective Driver IC Architecture using Low‐power Memory Interface for Mobile Display Application | |
| US20210279128A1 (en) | Buffer that supports burst transfers having parallel crc and data transmissions | |
| US20230342048A1 (en) | Self-Refresh Arbitration | |
| KR20180119963A (ko) | 전원 관리 집적 회로를 포함하는 메모리 장치 및 메모리 모듈 | |
| KR101777715B1 (ko) | 메모리칩, 메모리 장치 및 이 장치를 구비하는 메모리 시스템 | |
| US20240211160A1 (en) | System Memory Training with Chipset Attached Memory |