TW201312736A

TW201312736A - 固體攝像裝置

Info

Publication number: TW201312736A
Application number: TW101131985A
Authority: TW
Inventors: Fujio Masuoka; Nozomu Harada
Original assignee: Unisantis Elect Singapore Pte
Priority date: 2011-09-08
Filing date: 2012-09-03
Publication date: 2013-03-16
Also published as: WO2013035189A1; KR20130061723A; CN103119719A; JP5281215B1; JPWO2013035189A1

Abstract

在固體攝像裝置中，畫素係具有形成於基板（1）上之第一島狀半導體（P11），而驅動輸出電路係具有以與第一島狀半導體（P11）相同高度而形成於基板上之第二島狀半導體（4a至4c）。第一島狀半導體（P11）係具有：形成於其外圍之第一閘極絕緣層（6b）；以及圍繞第一閘極絕緣層（6b）之第一閘極導體層（105a）。第二島狀半導體（4a至4c）係具有：形成於其外圍之第二閘極絕緣層（6a）；以及圍繞第二閘極絕緣層（6a）之第一閘極導體層（7a）。第二閘極導體層（105a）的底部及第二閘極導體層（7a）的底部係位於相同面上。

Description

固體攝像裝置

本發明係關於一種在具有島狀半導體構造之半導體內具備形成有通道(channel)區域之SGT(Surround Gate Transistor)之固體攝像裝置，且關於一種具有畫素及驅動輸出電路之固體攝像裝置。

目前，CMOS固體攝像裝置係廣泛用於視訊攝影機(video camera)、靜物攝影機(still camera)等。該等固體攝影裝置之構成係包括有畫素、及連接於畫素之驅動輸出電路。並且，係恆常的要求固體攝像裝置的高畫素密度化、高解析度化、彩色(color)攝像之低混色化、高感度化等性能提升。對此，為了實現固體攝像裝置的高解析度化係進行畫素高密度化等之技術革新。

第8A圖至第8D圖係顯示習知例之固體攝像裝置。

第8A圖係顯示習知例之於一個島狀半導體100構成一個畫素之固體攝像裝置的剖面構造圖(例如，參照專利文獻1)。

如第8A圖所示，於構成該畫素之島狀半導體100中，在基板101上形成有訊號線N⁺區域102(於下述，將「N⁺區域」設為含有較多施體(donor)雜質之半導體區域。)。該訊號線N⁺區域102上形成有P區域103(於下述，將含有受體(acceptor)雜質之半導體區域設為「P區域」。)，絕緣層104係形成於該P區域103的外圍部，並隔著該絕緣層 104形成有閘極(gate)導體層105。於該閘極導體層105的上方部位之P區域103的外圍部係形成有N區域(於下述，將含有施體雜質之半導體區域設為「N區域」。)106。於該N區域106及P區域103上，係在島狀半導體100的上部形成有P⁺區域(於下述，將含有較多受體雜質之半導體區域設為「P⁺區域」。)107。該P⁺區域107係連接於畫素選擇線導體層108。上述絕緣層104係以圍繞島狀半導體100的外圍部之狀態互相連接。同樣地，閘極導體層105亦以圍繞島狀半導體100的外圍部之狀態互相連接。

就本固體攝像裝置而言，係從位於島狀半導體100上面之P⁺區域107側照射射入光。於島狀半導體100內，係形成有由P區域103及N區域106所構成之光電二極體(photodiode)區域，且藉由該光照射，於該光電二極體區域之光電變換區域產生訊號電荷(於此係為自由電子)。並且，該訊號電荷係積蓄於光電二極體區域的N區域106。再者，於島狀半導體100內，係構成有將該N區域106作為閘極、將P⁺區域107作為源極(source)、且將訊號線N⁺區域102附近之P區域103作為汲極(drain)之接面電晶體(junction transistor)。並且，接面電晶體的汲極/源極間電流(輸出訊號)，係對應於積蓄在N區域106之訊號電荷量並變化，且從訊號線N⁺區域102取出至外部並被讀出。再者，在島狀半導體100內係形成有將光電二極體區域的N區域106作為源極、將閘極導體層105作為重置閘極(reset gate)、將訊號線N⁺區域102作為汲極、將N區域 106與訊號線N⁺區域102間的P區域103作為通道之重置MOS電晶體(於下述，將該閘極導體層稱為「重置閘極導體層」。)。並且，藉由將正/導通電壓(plus/on電壓)施加於重置MOS電晶體的重置閘極導體層105，而在訊號線N⁺區域102除去積蓄於該N區域106之訊號電荷。

該固體攝像裝置的攝像動作係包含以下動作。亦即，包含有：訊號電荷積蓄動作，在將接地(ground)電壓(0V)施加於訊號線N⁺區域102、重置閘極導體層105、及P⁺區域107之狀態下，將藉由從島狀半導體100的上面射入的光線之照射而產生於光電變換區域(光電二極體區域)之訊號電荷積蓄於N區域106；訊號電荷讀出動作，在將接地電壓施加於訊號線N⁺區域102及重置閘極導體層105，並將正電壓施加於P⁺區域107之狀態下，將藉由因應積蓄訊號電荷量而變化之N區域106的電位所調變之接面電晶體的源極/汲極電流作為訊號電荷來讀出；以及重置動作，在該訊號電荷讀出動作之後，於將接地電壓施加於P⁺區域107，並將正電壓施加於重置閘極導體層105及訊號線N⁺區域102之狀態下，於訊號線N⁺區域102去除積蓄於N區域106之訊號電荷。

第8B圖係顯示在二維狀地排列有構成畫素之島狀半導體P11至P33(對應於第8A圖之島狀半導體100。)之畫素區域的周圍具有驅動輸出電路之固體攝像裝置的示意平面圖(例如，參照專利文獻2)。

如第8B圖所示，於訊號線N⁺區域102a、102b、102c(對應於第8A圖之102)上係形成有構成畫素之島狀半導體P11至P33。按每個畫素島狀半導體P11至P33的水平列係連接形成有畫素選擇線導體層108a、108b、108c(對應於第8A圖之108。)，並連接於設於畫素區域的周圍之畫素選擇線垂直掃描電路110。同樣地，按每個構成畫素之島狀半導體P11至P33的水平列連接形成有重置閘極導體層105a、105b、105c(對應於第8A圖所示之閘極導體層105。)，且連接於設於畫素區域的周圍之重置線垂直掃描電路112。該重置線垂直掃描電路112係由連接於各重置閘極導體層105a、105b、105c之SGT所構成之CMOS反向器(invertor)電路113a、113b、113c、及連接於該CMOS反向器電路113a、113b、113c之移位暫存器(shift register)114所構成。並且，該CMOS反向器電路113a、113b、113c係呈現使用例如二個P通道SGT及一個N通道SGT之構成。在從移位暫存器114對CMOS反向器電路113a、113b、113c的輸入端子施加低階(level)電壓時，係從輸出端子對重置閘極導體層105a、105b、105c施加重置/導通電壓(reset/on電壓)V_RH，另一方面，在施加高階電壓時，從輸出端子對重置閘極導體層105a、105b、105c施加重置/關閉電壓(reset/off電壓)V_RL。開關(switch)SGT 115a、115b、115c係連接於各訊號線N⁺區域102a、102b、102c的下方部位，各開關SGT 115a、115b、115c的閘極係連接於訊號線水平掃描電路116。並且，各開關SGT 115a、115b、115c的汲極係連接於輸出電路117。在訊號電荷積蓄動作時施加接地電壓(=0V)、在訊號電荷讀出動作時施加浮動(floating)、在訊號電荷去除動作時施加重置電壓V_RD之開關電路118a、118b、118c，係以連接於各訊號線N⁺區域102a、102b、102c的上部之方式而形成。

在此，所謂SGT(Surrounding Gate Transistor，環繞閘極電晶體)，係指在矽(silicon)柱外圍隔著閘極絕緣層形成閘極導體層之構造之電晶體。

訊號線N⁺區域102a、102b、102c在藉由從訊號線水平掃描電路116對開關SGT 115a、115b、115c的閘極施加關閉電壓，且開關電路118a、118b、118c成為接地電壓側，而成為接地電壓之狀態、在將重置/關閉電壓V_RL施加於重置閘極導體層105a、105b、105c之狀態、及將接地電壓施加於畫素選擇線導體層108a、108b、108c之狀態下來進行訊號電荷積蓄動作。

在將重置/關閉電壓V_RL施加於重置閘極導體層105a、105b、105c，將高階電壓施加於要讀出之畫素的畫素選擇線導體層108a、108b、108c，且將導通電壓施加於連接於要讀出之畫素的訊號線N⁺區域102a、102b、102c之開關SGT 115a、115b、115c的閘極，並在開關電路118a、118b、118c的輸出端子為浮動、輸出電路117的輸入端子為低階電壓之狀態中，藉由將要讀出之畫素的接面電晶體的源極/汲極電流取入輸出電路117來進行訊號電荷讀出動作。

在全畫素選擇線導體層108a、108b、108c為接地電壓，且全開關SGT 115a、115b、115c成為關閉之狀態下，藉由將重置/導通電壓施加於連接於將積蓄訊號電荷去除的畫素之島狀半導體P11至P33之重置閘極導體層105a、105b、105c，且開關電路118a、118b、118c的輸出端子成為重置電壓V_RD來進行訊號電荷去除動作。

於第8C圖係顯示第8B圖中以二點鏈線所圍繞之區域A之示意平面圖。構成畫素之島狀半導體P11係形成於訊號線N⁺區域102a上，構成CMOS反向器電路113a的N通道SGT之島狀半導體119a係形成於第一半導體層120a上，構成P通道SGT之島狀半導體119b、119c係形成於第二半導體層120b上。以連接於構成N通道SGT之島狀半導體119a的下方部位之方式，P井(well)區域121a形成於第一半導體層120a的上部(就圖式而言為重疊)。並且，以連接於構成P通道SGT之島狀半導體119b、119c的下方部位之方式，N井區域121b形成於第二半導體層120b的上部(就圖式而言為重疊)。位於P井區域121a內，係形成有構成N通道SGT之島狀半導體119a的下方部位，及與該部位連接之N⁺區域112a。並且，位於N井區域121b內，係形成有構成P通道SGT之島狀半導體119b、119c的下方部位，及與該部位連接之P⁺區域112b。N通道SGT的汲極N⁺區域123a形成於用於N通道之島狀半導體119a的上部，且該汲極N⁺區域123a係經由接觸孔(contact hole)124a而連接於施加重置/關閉電壓V_RL之第一層金屬配線層125a(以一點鏈線記載)。

並且，P通道SGT的汲極P⁺區域123b、123c係形成於用於P通道之島狀半導體119b、119c的上部，且該汲極P⁺區域123b、123c係經由接觸孔124b、124c而連接於施加重置/導通電壓V_RH之第一層金屬配線層125b(以一點鏈線記載)。N通道SGT與P通道SGT閘極導體層126係形成為相連接，且該閘極導體層126係經由接觸孔127a而連接於連接在移位暫存器114之第一層金屬配線層125c(以一點鏈線記載)。構成畫素之島狀半導體P11的重置閘極導體層105a及P通道SGT的汲極P⁺區域122b係經由接觸孔127e、127f，並藉由第一層金屬配線層125e予以連接(以一點鏈線記載)。並且，P通道SGT的源極P⁺區域122b及N通道SGT的汲極N⁺區域122a係經由接觸孔127b、127d，並藉由第一層金屬配線層125b(以一點鏈線記載)予以連接。P井區域121a係經由接觸孔127c而連接於位於第一層金屬配線層125a、125b、125c、125d、125e的上部之第二層金屬配線層128a(以虛線記載)。並且，N井區域121b係經由接觸孔127e而連接於位於第一層金屬配線層125a、125b、125c、125d、125e的上部之第二層金屬配線層128b(以虛線記載)。

第8D圖係顯示沿著第8C圖B-B’線之剖面構造圖。構成畫素之島狀半導體P11之剖面構造，係為與第8A圖所示者相同。在基板100(例如SiO₂層)上，係形成有畫素的訊號線N⁺區域102a、第一半導體層120a、及第二半導體層120b。構成畫素之島狀半導體P11係形成於訊號線N⁺區域 102a上，構成N通道SGT之島狀半導體119a係形成於第一半導體層上120a，構成P通道SGT之島狀半導體119b、119c係形成於第二半導體層120b上。P井區域121a係形成於第一半導體層120a的上部，N井區域121b係形成於第二半導體層120b的上部。在屬於P井區域121a上部，且構成N通道SGT之島狀半導體119a的下方部位，係形成有源極N⁺區域122a。並且，在屬於N井區域121b上部且構成P通道SGT之島狀半導體119b、119c的下方部位，係形成有源極P⁺區域122b。在構成N通道SGT之島狀半導體119a的上部係形成有汲極N⁺區域123a。並且，在構成P通道SGT之島狀半導體119b、119c的上部係形成有汲極P⁺區域123b、123c。在構成N通道SGT之島狀半導體119a的源極/汲極N⁺區域122a、123a之間，N通道SGT的通道係為P區域131a，而在構成P通道SGT之島狀半導體的源極/汲極P⁺區域122b與123b、123c之間，P通道SGT的通道係為N區域131b、131c。構成N通道SGT之島狀半導體119a的外圍部係形成有N通道SGT閘極絕緣層129a，且以連接該N通道SGT閘極絕緣層129a之方式於第一半導體層120a外圍形成有絕緣層132a。

並且，在構成P通道SGT之島狀半導體119a、119c的外圍部形成有P通道SGT閘極絕緣層129b、129c，且於連接於構成該P通道SGT之閘極絕緣層129b、129c之第二半導體層120b的外圍部係形成有絕緣層132b。連接於構成畫素之島狀半導體P11的外圍部之重置MOS電晶體的重置閘極導體層105a，係經由接觸孔127f而連接於第一層金屬配線層125e，且該第一層金屬配線層125e係經由接觸孔127b而連接於連接在構成P通道SGT之島狀半導體119b、119c的下方部位之源極P⁺區域122b。N通道SGT及P通道SGT閘極導體層126係與構成N通道SGT之島狀半導體119a及構成P通道SGT之島狀半導體119b、119c之間、連接於該等閘極絕緣層129b、129c的外圍，並經由接觸孔127a，而連接於連接在移位暫存器電路之第一層金屬配線層125c。

汲極N⁺區域123a係經由接觸孔124a而連接於施加有重置/關閉電壓V_RL之第一層金屬配線層125a。並且，P通道SGT的汲極P⁺區域123b、123c係經由接觸孔124b、124c而連接於施加有重置/導通電壓V_RH之第一層金屬配線層125b。於構成第一半導體層120a、第二半導體層120b、訊號線N⁺區域102a、N通道SGT之島狀半導體119a、構成P通道SGT之島狀半導體119b、119c、構成畫素之島狀半導體11之間、於基板100上係形成有第一層間絕緣層130a、第二層間絕緣層130b、第三層間絕緣層130c、第四層間絕緣層130d、第五層間絕緣層130e。畫素之重置閘極導體層105a係配線於第一層間絕緣層130a上，P通道/N通道SGT閘極導體層126係配線於第二層間絕緣層130b上，畫素選擇線導體層108a係配線於第三層間絕緣層130d上，第一層金屬配線層125a、125b、125c、125e係形成於第四層間絕緣層130d上，而連接於P井區域121a之第二層金屬配線層128a、及連接於N井區域121b之第二層金屬配線層128b係形成於第五層間絕緣層130e上。

如第8D圖的剖面構造圖所示，構成畫素之島狀半導體P11之重置MOS電晶體的重置閘極導體層105a係位於構成畫素之島狀半導體P11的底部，相對於此，CMOS反向器電路113a的SGT閘極導體層126係位於第一/第二半導體層120a、120b上之構成SGT之島狀半導體119a、119b、119c的底部。構成畫素之島狀半導體P11的光電二極體區域，係為了使從構成畫素之島狀半導體P11的上面所射入之光在該光電二極體區域有效率地予以吸收，而必須要有2.5至3μm之高度(參照非專利文獻1)。

相對於此，重置閘極導體層105a及SGT閘極導體層126的高度只要為0.1μm左右，或該高度以下即可。通常，首先將與在訊號線N⁺區域102a加上構成畫素之島狀半導體P11之厚度為相同厚度之半導體層120a、120b，予以形成於包含CMOS反向器電路113a之驅動輸出電路區域，之後再形成構成畫素之島狀半導體P11及構成SGT之島狀半導體119a、119b。因此，在構成畫素之島狀半導體P11的重置閘極導體層105a及SGT閘極導體層126的高度方向之位置，係必然地產生大致構成畫素之島狀半導體P11的高度差異。並且，由於重置閘極導體層105a係形成於第一層間絕緣層130a上，SGT閘極導體層126係形成於第二層間絕緣層130b上，故重置閘極導體層105a及SGT閘極導體層126係必然地必須個別形成。同樣地，訊號線N⁺區域102a 及N通道SGT的源極N⁺區域122a必須個別形成。因此，該固體攝樣裝置的製造係除了形成構成畫素之島狀半導體P11的構造以外，亦需要有形成構成驅動輸出電路之SGT之步驟。此乃導致本固體攝像裝置的良率下降、以及增加成本(cost)。

並且，就第8C圖、第8D圖而言，於第一/第二半導體層120a、120b的上部係形成有P井區域121a、N井區域121b。由於存在有P井區域121a及N井區域121b，故例如可防止由於射入第一/第二半導體層120a/120b之洩漏光所產生之電流流入N通道SGT的源極N⁺區域122a及P通道SGT的源極P⁺區域122b，而使CMOS反向器電路113a的錯誤動作不易產生。再者，藉由對經由接觸孔127c、127e而與P井區域121a及N井區域121b連接之第二層金屬配線層128a、128b施加例如接地電壓，而從電性浮動之第一/第二半導體層120a、120b分離N通道SGT的源極N⁺區域122a及P通道SGT的源極P⁺區域122b，藉此可更穩定地使CMOS反向器電路113a運作。

由於N通道/P通道SGT亦形成於該CMOS反向器電路113a以外之驅動輸出電路，的重置線垂直掃描電路112的移位暫存器114、畫素選擇掃描電路110、水平掃描電路116、輸出電路117、開關SGT 115a、115b、115c、及開關電路118a、118b、118c，故產生導致上述之本固體攝像裝置的良率下降、增加成本之問題。

(先前技術文獻) (專利文獻)

專利文獻1：國際公開第2009/034623號

專利文獻2：日本特開2009-182317號公報

(非專利文獻)

非專利文獻1：G.Agranov,R.Mauritzson,J.Ladd,A.Dokoutchaev,X.Fan,X.Li,Z.Yin,R.Johnson,V.Lenchenkov,S.Nagaraja,W.Gazeley,J.Bai,H.Lee，瀧澤義順；“CMOS影像感測器的畫素大小縮小及特性比較”，映像資訊媒體(media)學會報告，ITE技術報告Vol.33,No.38,pp.9-12(Sept.2009)

於習知之固體攝像裝置中，構成畫素之島狀半導體P11之重置MOS電晶體的重置閘極導體層105a係位於構成畫素之島狀半導體P11的底部，相對於此，驅動輸出電路之SGT閘極導體層126，係位於與構成畫素之島狀半導體P11上表面大致相同高度之構成第一/第二半導體層120a、120b上的SGT之島狀半導體119a、119b。重置MOS電晶體的重置閘極導體層105a與驅動輸出電路之SGT閘極導體層126的高度差，就構成畫素之島狀半導體P11的光電二極體區域而言所需要者為較大之2.5至3μm。並且，重置MOS電晶體的重置閘極導體層105a及驅動輸出電路的SGT閘極導體層126係形成於不同之層間絕緣層130a、130b上。因此，必然地，必須個別地形成重置MOS電晶體的重置閘極導體層105a及驅動輸出電路之SGT閘極導體層126。同樣地，亦必須個別形成訊號線N⁺區域102a及N通道SGT的源極N⁺區域122a。因此，於固體攝像裝置的製造中，除了形成構成畫素之島狀半導體P11的構造之步驟以外，亦需要形成驅動輸出電路之SGT之步驟。此係導致本固體攝像裝置的良率下降、及增加成本。相對於此，在將構成畫素之島狀半導體P11及構成驅動輸出電路之SGT形成於相同基板100上之固體攝像裝置中，係要求有可抑制良率下降及成本增加之固體攝像裝置。

本發明為有鑑於上述之情事所研創者，目的在於實現一種固體攝像裝置，係可抑制良率下降及成本增加。

為了達成上述目的，本發明之固體攝像裝置係具有配置為二維狀之畫素、以及驅動前述畫素並讀出來自前述畫素之訊號之驅動輸出電路者，其特徵在於：前述畫素係具有形成於基板上之第一島狀半導體；前述驅動輸出電路係具有在前述基板上以成為與前述第一島狀半導體相同高度之方式而形成之至少一個第二島狀半導體；前述第一島狀半導體係具有：第一半導體區域，係形成於前述第一島狀半導體的底部；第二半導體區域，係形成於前述第一半導體區域上，且包括與前述第一半導體區域為相反導電型、或本徵型之半導體；第一閘極絕緣層，係形成於前述第二半導體區域的下部外圍；第一閘極導體層，係以圍繞前述第一閘極絕緣層之方式而形成；第三半導體區域，係形成於相鄰接於前述第一閘極導體層之前述第二半導體區域的外圍部，且包括與前述第一半導體區域為相同導電型之半導體；以及第四半導體區域，係形成於前述第三半導體區域及前述第二半導體區域上，且包括與前述第一半導體區域為相反導電型之半導體；前述第二島狀半導體係具有：第五半導體區域，係形成於前述第二島狀半導體的下部；第六半導體區域，係形成於前述第五半導體區域上，且包括與前述第五半導體區域為相反導電型、或本徵型之半導體；第二閘極導體層，係以圍繞形成於前述第六半導體區域的外圍之第二閘極絕緣層之方式來形成；以及第七半導體區域，係以鄰接於前述第二閘極導體層、並位於前述第二半導體區域的上方之方式來形成於前述第六半導體區域上；且前述第一閘極導體層之底部及前述第二閘極導體層之底部係位於相同面上。

可將前述第一閘極導體層及前述第二閘極導體層的高度設成互為相同。

前述第二閘極導體層可包括以圍繞複數個前述第二島狀半導體中的一部分前述第二島狀半導體之方式而形成之第三閘極導體層、以及於複數個前述第二島狀半導體中，以圍繞與前述第三閘極導體層所圍繞之前述第二島狀半導體不同之前述第二島狀半導體之方式而形成、且包括與前述第三閘極導體層不同之材料之第四閘極導體層。

可將前述第三閘極導體層及前述第四閘極導體層之高度設成互為不同。

可將前述第三閘極導體層及前述第四閘極導體層之高度設成互為相同。

於前述第二島狀半導體中，前述第七半導體區域係形成於前述第六半導體區域上，且於前述第七半導體區域上係形成有包括矽化物(silicide)層或金屬層之導體層。

於前述第二島狀半導體中，可設為以圍繞前述第六半導體區域之方式來設置金屬層。

可設為具有：前述第一島狀半導體及前述第二島狀半導體；以及第三島狀半導體，係形成為與該第一及第二島狀半導體相同之高度；以圍繞前述第一島狀半導體之方式而形成之前述第一閘極導體層、及以圍繞前述第二島狀半導體之方式而形成之前述第二閘極導體層之中至少其中一方，係以圍繞前述第三島狀半導體之方式延伸；且前述第一閘極導體層及前述第二閘極導體層之中至少其中一方，係在前述第三島狀半導體的下方部位與形成於前述第三島狀半導體的內部之導體層電性連接。

可設為形成於前述第三島狀半導體的內部之導體層，係在前述第三島狀半導體的下方部位與前述第一半導體區域及前述第五半導體區域中之至少一方連接。

依據本發明可提供一種固體攝像裝置，係可達成畫素高聚積化、高靈敏化、低成本化。

於下述針對本發明第實施形態之固體攝像裝置係參照圖式進行說明。

(第1實施形態)

於下述，一面參照第1A圖至第1C圖，一面針對本發明第1實施形態之固體攝像裝置進行說明。

本實施形態之固體攝像裝置的示意平面圖係與第8B圖所示者相同。於第1A圖係顯示第8B圖所示之固體攝像裝置的示意平面圖之以二點鏈線所圍繞之區域A的示意電路圖。重置閘極導體層105a係連接於由二個P通道SGT 4aa及一個N通道SGT 4cc所構成之CMOS反向器電路113a，該反向器電路113a係連接於移位暫存器114。

並且，從移位暫存器114對該CMOS反向器電路113a的輸入端子施加低階電壓時，係從輸出端子對重置閘極導體層105a施加重置/導通電壓V_RH，而從移位暫存器114對CMOS113a的輸入端子施加高階電壓時，係從輸出端子對重置閘極導體層105a施加重置/關閉電壓V_RL。

第1B圖顯示第1A圖之示意平面圖。於氧化矽基板(SiO₂基板)1上形成有畫素區域之訊號線N⁺區域102a、CMOS反向器電路113a區域的N通道SGT 4cc的源極用板狀N⁺區域3a、及P通道SGT 4aa、4bb的源極用板狀P⁺區域3b。再者，於訊號線N⁺區域102a上係形成有構成畫素之島狀半導體P11，於源極用板狀N⁺區域3a上係形成有構成N通道SGT 4cc之島狀半導體4a，而於P通道SGT 4aa、4bb的源極用板狀P⁺區域3b上係形成有構成P通道SGT 4aa、4bb之島狀半導體4b、4c。以圍繞構成N通道SGT 4cc之島狀半導體及構成P通道SGT 4aa、4bb之島狀半導體之方式，形成有連續的閘極導體層7a，且形成有圍繞構成畫素之島狀半導體P11並朝水平方向連接之重置閘極導體層105a。

閘極導體層7a上係形成有接觸孔9a，閘極導體層7a係經由該接觸孔9a而連接於移位暫存器114所連接之第一層金屬配線層12a(一點鏈線)。並且，於重置閘極導體層105a上係形成有接觸孔9b，重置閘極導體層105a係經由接觸孔9b而連接於第一層金屬配線層12e(一點鏈線)。於N通道SGT 4cc的源極用板狀N⁺區域3a與P通道SGT 4aa、4bb的源極用板狀P⁺區域3b的邊界上係形成有接觸孔9c，且經由該接觸孔9c，N通道SGT 4cc的源極用板狀N⁺區域3a及P通道SGT 4aa、4bb的源極用板狀P⁺區域3b係連接於第一層金屬配線層12e(一點鏈線)。在位於構成N通道SGT 4cc之島狀半導體4a的上部之汲極N⁺區域8a上係形成有接觸孔11a，而在位於構成P通道SGT 4aa、4bb之島狀半導體4b的上部之汲極N⁺區域8b、8c上係形成有接觸孔11b、11c。並且，汲極N⁺區域8a係經由接觸孔11a而連接於施加有重置低階電壓V_RL之第一層金屬配線層12b，而汲極P⁺區域8b、8c係經由接觸孔11b、11c而連接於施加有重置高階電壓V_RH之第一層金屬配線層12c、12d(一點鏈線)。該等第一層金屬配線層12c、12d係連接於施加有重置導通電壓V_RH之第二層金屬配線層14(虛線)。

於第1C圖係顯示沿著第1B圖之A-A’線之剖面構造圖。構成畫素之島狀半導體P11的剖面構造係與第8D圖所示者相同。於基板1(例如SiO₂層)上係形成有畫素的訊號線N⁺區域102a、N通道SGT 4cc的源極N⁺區域3a、P通道SGT 4aa、4bb的源極P⁺區域3b。構成畫素之島狀半導體P11係形成於訊號線N⁺區域102a上，構成N通道SGT 4cc之島狀半導體4a係形成於源極半導體層N⁺區域3a上，而構成P通道SGT 4aa、4bb之島狀半導體4a、4b係形成於源極P⁺區域3b上。源極N⁺區域3a係連接於構成N通道SGT 4cc之島狀半導體4a的下方部位，並且源極P⁺區域3b係連接於構成P通道SGT 4aa、4bb之島狀半導體4b、4c的下方部位。N通道SGT 4cc的通道P區域5a係連接於源極N⁺區域3a上，P通道SGT 4aa、4bb的通道N區域5b、5c係連接於源極P⁺區域3b上，而重置MOS電晶體的通道、成為接面電晶體的汲極之P區域係連接於畫素的訊號線N⁺區域2上(該等通道半導體區域5a、5b、5c，構成畫素之島狀半導體P11的P區5d域係亦可為本徵型)。在連接於源極N⁺區域3a之構成N通道SGT 4cc之島狀半導體4a的外圍部，係形成有N通道SGT 4cc的閘極絕緣層6a，而在連接於源極P⁺區域3b之構成P通道SGT 4aa、4bb之島狀半導體4b、4c的外圍部係形成有P通道SGT 4aa、4bb的閘極絕緣層6b、6c。再者，在連接於畫素的訊號線N⁺區域102a之構成畫素之島狀半導體P11的外圍部係形成有重置MOS閘極絕緣部6d。

在包含N通道SGT 4cc閘極絕緣層6a及P通道SGT 4aa、4bb的閘極絕緣層6b、6c的外圍部，在形成於基板1 上之第一層間絕緣層14a上，係連接地形成有N通道/P通道SGT 4aa、4bb、4cc的閘極導體層7a。同樣地，畫素重置閘極導體層105a係包含重置MOS的閘極絕緣膜6d的外圍部而連接地形成於第一層間絕緣層14a上。在鄰接於N通道SGT 4cc閘極導體層7a的上部之構成N通道SGT 4cc之島狀半導體4a內係形成有汲極N⁺區域8a，同樣地，在P通道SGT 4aa、4bb閘極導體層7a鄰接於上部之構成P通道SGT 4aa、4bb之島狀半導體4b、4c內係形成有汲極P⁺區域8b、8c。再者，在畫素的重置閘極導體層105a鄰接於上部之構成畫素之島狀半導體P11內，係形成有由P區域5d、及圍繞該P區域5d而形成之N區域8d所構成之光電二極體區域。N通道SGT 4cc的汲極N⁺區域8a、P通道SGT 4aa、4bb的汲極P⁺區域8b、8c係以連接至構成SGT之島狀半導體4a、4b、4c的上面為止之方式來形成。再者，於構成畫素之島狀半導體P11的上面係形成有畫素選擇P⁺區域10。該畫素選擇P⁺區域10係連接於形成在位於第二層間絕緣層14b上之第三層間絕緣層14c上之畫素選擇線導體層108a。

N通道/P通道SGT 4aa、4bb、4cc的閘極導體層7a，係經由接觸孔9a而連接於形成在第四層間絕緣層14d上且連接於移位暫存器之第一層金屬配線層12a。位於構成N通道SGT 4cc之島狀半導體4a的上部之汲極N⁺區域8a，係經由接觸孔11a而連接於施加有重置關閉電壓V_RL之第一層金屬配線層12b。再者，位於構成P通道SGT之島狀半導體4b、4c的上部之汲極P⁺區域8b、8c，係經由接觸孔11b、11c而連接於施加有重置導通電壓V_RH之第一層金屬配線層12c、12d。畫素的重置閘極導體層105a係經由接觸孔9b而連接於位於第四層間絕緣層14d上，之與N通道SGT 4cc的源極N⁺區域3a、P通道SGT 4aa、4bb的源極P⁺區域3b電性連接之第一層金屬配線層12e。再者，第一層金屬配線層12c、12d係經由接觸孔15a、15b，而連接於形成在第五層間絕緣層14e上，之施加有重置導通電壓V_RH之第二層金屬配線層16。

如第1C圖之剖面構造圖所示，於本實施形態之固體攝像裝置中，係具有如下述之構造上的特徵。

第一特徵係在於，在基板1上直接形成N通道/P通道SGT 4aa、4bb、4cc之源極N⁺區域3a、P⁺區域3b、訊號線N⁺區域102a之包含有施體或受體雜質之半導體區域，且該等係形成於同層。

第二特徵在於，N通道/P通道SGT 4aa、4bb、4cc的閘極導體層7a、與畫素的重置閘極導體層105a係相同的形成於第一層間絕緣層14a上，並形成於連接在各島狀半導體4a、4b、4c、P11的底部之閘極絕緣膜6a、6b、6c、6d的外圍，而互相形成於同層。

第三特徵在於，SGT的通道P區域5a或N區域5b、5c、及畫素的重置MOS通道的P區域5d係互相形成於同層。

第四特徵在於，於構成SGT之島狀半導體4a、4b、4c的上部中，N通道SGT 4cc的汲極N⁺區域8a、及P通道SGT 4aa、4bb的汲極P⁺區域8b、8c係互相形成於同層；於畫素的島狀半導體P11的上部中，構成光電二極體之N區域8d及選擇P⁺區域10互相形成於同層。

依據該等構造上之特徵，本實施形態係具有如下述優點。

第一優點係為，就習知例之固體攝像裝置(第8D圖)而言，係個別的形成構成SGT之島狀半導體119a、119b、119c及構成畫素之島狀半導體P11，相對於此，於本實施形態中，可藉由相同步驟形成構成SGT之島狀半導體4a、4b、4c及構成畫素之島狀半導體P11。

第二優點係為，由於N通道SGT 4cc的N⁺區域3a、P通道SGT 4aa、4bb的源極P⁺區域3b係直接形成於基板1上，故不需要如習知例之固體攝像裝置(第8D圖)的N井層121b、及P井層121a。

第三優點係為，可將在習知例之固體攝像裝置(參照第8D圖)中所個別形成之N通道SGT 4cc的N⁺區域3a，藉由與畫素訊號線N⁺區域102a相同之步驟予以形成。

第四優點係為，可藉由相同步驟形成在習知例之固體攝像裝置(參照第8D圖)中所個別形成之N通道/P通道SGT 4aa、4bb、4cc的閘極導體層7a、及畫素的重置閘極導體層105a。

第五優點係為，可藉由相同步驟形成在習知例之固體攝像裝置(參照第8D圖)中所個別形成之，於該等閘極導體層7a、105a上形成之接觸孔9a、9b。

該等優點與習知例之固體攝像裝置相比，意味著可藉由較少步驟數來製作本發明之固體攝像裝置。據此，可實現固體攝像裝置的低成本化。

一面參照第2A圖至第2Q圖，一面顯示用以形成本發明第1實施形態之固體攝像裝置的製造方法，並顯示形成第1B圖的畫素部及CMOS反向器電路部平面圖之沿著A-A’線之剖面構造的製造方法。

如第2A圖所示，於SiO₂基板21上形成單結晶半導體矽層(於下述，簡稱為「Si層」)22。對該Si層22進行氧化而形成SiO₂層23，並在該SiO₂層23上形成氮化矽層(於下述記載為SiN層)24、及利用CVD(Chemical Vapor Deposition，化學氣相沉積)法所作之SiO₂層25。

在此，利用CVD法所作之SiO₂層25係發揮對Si層22進行RIE(Reactive Ion Etching，活性離子蝕刻)之蝕刻的蝕刻遮罩的功能。SiN層24係發揮後步驟之CMP(Chemical Mechanical Polishing，化學機械研磨)SiO₂膜平坦化之阻擋(stopper)層之功能。再者，Si層22上之SiO₂層23係成為用以進行Si層22與SiN層24的應力緩和之緩衝(buffer)層。

接著，如第2B圖所示，將SiO₂層25作為蝕刻遮罩，並對N通道SGT部的Si層22、P通道SGT部的Si層22、畫素部的Si層22進行蝕刻，來形成構成N通道SGT之矽柱(於下述將「矽柱」稱為「Si柱」。)26a、構成P通道SGT之Si柱26b、26c、及構成畫素之Si柱26d，並使板狀Si 層22a、22b殘存於Si層22的底部。

在此，係對板狀Si層22a、22b區域之Si層22蝕刻至SiO₂基板21表面，接著藉由形成Si柱26a、26b、26c、26d來形成第2B圖之構造。

接著，如第2C圖所示，將SiO₂層27a、27b、27c、27d形成於Si柱26a、26b、26c、26d及板狀Si層225a、22b的外圍。接著，以圍繞Si柱26a、26b、26c、26d的SiO₂層27a、27b、27c、27d之方式而形成多結晶Si層28a、28b、28c、28d，且除了P通道SGT部以外係以光阻劑(photoresist)層29覆蓋，並從其上方進行受體雜質之硼(B)離子注入，從而將P⁺區域30形成於板狀Si層25a。並且，係使用光蝕刻(photolithography)技術進行光阻劑層29之形成。在此，多結晶Si層28a、28b、28c、28d係為在硼離子注入時，用以使硼離子不注入Si柱26a、26b、26c、26d內之阻擋層。

之後，去除光阻劑層29，並藉由同樣的光蝕刻技術及施體雜質磷(P)或砷(As)離子注入，而將N⁺區域形成於N通道SGT部的板狀Si層22a及畫素用板狀Si層22b。

接著，如第2D圖所示，藉由去除多結晶Si層28a、28b、28c、28d，並進行熱處理，且藉由熱擴散形成從板狀Si層25a、25b連接至Si柱26a、26b、26c、26d的下方部位之N⁺區域31a、31c、P⁺區域31b。

接著，如第2E圖所示，以覆蓋構成P通道SGT之Si柱26b、26c之方式藉由光蝕刻技術形成光阻劑層32，並進行硼(B)等受體雜質之離子注入，而將P區域33a、33d形成於構成N通道SGT之Si柱26a、及構成畫素之Si柱26d。之後，去除光阻劑層32。

接著，與此相同，以覆蓋構成N通道SGT之Si柱26a、構成畫素之Si柱26d之方式藉由光蝕刻技術形成光阻劑層，並進行砷(As)、磷(P)等施體雜質之離子注入，且藉由去除光阻劑層並進行熱處理，而如第2F圖所示，將N區域33b、33c形成於構成P通道SGT之Si柱26b、26c。

接著，如第2G圖所示，形成第1層間絕緣層34a，且去除SiO₂層27a、27b、27c、27d(此時係同時去除SiO₂層25a、25b、25c、25d)，並形成由氧化鉿(hafnium)(HfO₂)等高介電係數絕緣材料所構成之閘極絕緣層35a、35b、35c、35d，並於第一層間絕緣層34a上，以圍繞Si柱26a、26b、26c、26d之方式，形成例如由CVD(Chemical Vapor Deposition)法所產生之由多結晶Si、鎢(tungsten)(W)、鈷(cobalt)(Co)、鉑金(Pt)、矽化物材料所構成之導體層36，而將光阻劑層37a形成於N通道/P通道SGT的閘極區域上、將光阻劑層37b形成於畫素重置閘極區域。

第一層間絕緣層34a係藉由CVD法將SiO₂膜堆積至比Si柱26a、26b、26c、26d更高之位置，並藉由CMP(Chemical Mechanical Polishing)法研磨/平坦化至Si柱26a、26b、26c、26d之高度，且之後藉由進行RIE法之蝕刻(於下述稱為反蝕)而形成。在此，在進行CVD法之SiO₂膜的堆積前，係可於SiO₂基板1上，以圍繞板狀N⁺區域31a、31c、板狀P⁺區域31b、Si柱26a、26b、26c、26d之方式堆積SiN層，並在SiO₂膜的反蝕後去除圍繞Si柱26a、26b、26c、26d之SiN膜。此時，該SiN膜係於返蝕時，發揮用以使Si柱26a、26b、26c、26d不被蝕刻之保護膜的功能。

接著，將光阻劑層37a、37b作為遮罩，並對導體層36進行蝕刻。之後去除光阻劑層37a、37b。

接著，如第2H圖所示，形成第二層間絕緣層34b。該第二層間絕緣層34b亦與第一層間絕緣層相同，藉由CVD法之SiO₂膜堆積、CMP法之SiO₂膜研磨、及RIE法之反蝕所形成。

接著，如第2I圖所示，以不覆蓋第二層間絕緣層34b而圍繞Si柱26a、26b、26c、26d之方式，對露出之閘極導體層36aa、36bb進行蝕刻。藉此，形成N通道/P通道SGT閘極導體層36a及畫素重置閘極導體層36b。

在此，N通道/P通道SGT閘極導體層36a係形成為圍繞構成SGT之Si柱26a、26b、26c的下方外部的外圍，且連接於第一層間絕緣層34a上。

接著，如第2J圖所示，將SiN層38形成於第二層間絕緣層34b上，並以覆蓋該第二層間絕緣層34b及Si柱之方式來形成由CVD法所產生之SiO₂層39，且在平坦化之SiO₂層上形成SiN層40，再使用光蝕刻技術來形成在構成P通道SGT之Si柱26b、26c形成有孔之光阻劑層41。

在此，SiN層38係發揮SiO₂層39的蝕刻/阻擋層之功能，且SiO₂層39上之SiN層40係發揮SiO₂層的蝕刻遮罩層之功能。

接著，以光阻劑層41為遮罩，對構成P通道SGT之Si柱26b、26c上的SiN層40進行蝕刻，且在去除光阻劑層41後，將SiN層40作為蝕刻遮罩對SiO₂層39進行RIE法蝕刻至SiN層38表面。之後，去除位於Si柱26b、26c的外圍之閘極絕緣層35b、35c。

接著，如第2K圖所示，藉由CVD法形成含有硼(B)等受體雜質之SiO₂層42b。

在此，含有受體雜質之SiO₂層42b係在最初堆積至SiN層40上之後，藉由CMP法研磨至SiN層40並予以平坦化而形成。

接著，去除SiN層40，並堆積新的SiN層43，藉由光蝕刻之光阻層形成及SiN蝕刻，而於SiN層43的構成N通道SGT之Si柱26a上形成孔。將該SiN層43作為蝕刻遮罩來將SiO₂層39蝕刻至SiN層36的表面。

接著，如第2L圖所示，在去除Si柱的閘極絕緣膜35a之後，形成含有磷(P)、砷(As)等施體雜質之SiO₂層42a。

接著，藉由進行熱處理，而從在Si柱26a、26b、26c內由CVD法所形成之SiO₂層42a、42b使施體雜質及受體雜質擴散，而將N⁺區域37a、及P⁺區域37b、37c形成於Si柱26a、26b、26c內。

接著，如第2M圖所示，與形成N⁺區域37a、P⁺區域37b、37c之方法同樣地，將含有施體雜質之SiO₂層42c形成於構成畫素之Si柱26d區域的SiN層38上，並藉由熱處理，將N區域43形成於Si柱26d的外圍部。

在此，包含於SiO₂層42c之施體雜質的量係比用以形成N⁺區域37a之SiO₂層42a更少。

接著，去除SiO₂層39、42a、42b、42c。接著，如第2N圖所示，對露出Si面之Si柱26a、26b、26c、26d的表面進行氧化來形成SiO₂層45a、45b、45c、45d。

接著，去除SiN層24a、24b、24c、24d、38，且形成第三層間絕緣層34c，並藉由光蝕刻技術、及將以該技術所形成之光阻劑層作為遮罩之硼(B)等受體雜質的離子注入，來將P⁺區域47形成於構成畫素之Si柱26d的上部。

接著，如第2P圖所示，去除Si柱26a、26b、26c、62d上之SiO₂層23a、及位於比第三層間絕緣層34c更上部之SiO₂層，並形成鋁(aluminum)(Al)、鎢(W)、氮化鈦(TiN)、氮化鉭(tantalum)(TaN)等畫素選擇線導體層48，且在其上形成第四層間絕緣層34d，在閘極導體層36a上形成接觸孔50a，在構成SGT之Si柱上26a、26b、26c上形成接觸孔50b、50c、50d，在畫素重置閘極導體層36b上形成接觸孔50e，而經由該等接觸孔50a、50b、50c、50d、50e來進行與SGT閘極導體層36a及第一層金屬配線層51a、構成SGT之Si柱26a、26b、26c的N⁺區域37a、P⁺區域37b、37c、第一層金屬配線層51b、51c、51d、以及重置閘極導體層36b及第一層金屬配線層51e之連接。

接著，如第2Q圖所示，形成第五層間絕緣層34e，形成接觸孔51a、51b，並經由該接觸孔51a、51b來與第一層金屬配線層51c、51d及第二層金屬配線層52連接。

(第二實施形態)

於下述，一面參照第3A圖至第3E圖，一面針對本發明第2實施形態之固體攝像裝置進行說明。

第3E圖係顯示本發明之固體攝像裝置的剖面構造圖，第3A圖至第3D圖係顯示達成該構造之製造方法。再者，第3A圖至第3E圖係與第2A圖至第2Q圖相同，顯示沿著第1B圖的畫素部及CMOS反向器電路部平面圖的A-A’線之剖面構造。就第1實施形態而言，係N通道/P通道SGT閘極導體層7a藉由相同材料連接而形成，相對於此，就本實施形態之固體攝像裝置而言，係具有藉由以不同材料所形成之複數個閘極導體層所構成之特徵。例如，屬於將本發明的技術思維適用於以相同材料形成N通道SGT及畫素的閘極導體層，而以不同材料形成P通道SGT閘極導體層之固體攝像裝置者。

第3A圖係與第2G圖之情形同樣地，將由SiO₂、氧化鉿(HfO₂)等高介電係數絕緣材料所構成之閘極絕緣層35a、35b、35c、35d形成於Si柱26a、26b、26c、26d的外圍部，且以圍繞第一層間絕緣層34a上的Si柱26a、26b、26c、26d之方式，形成由例如CVD(Chemical Vapor Deposition)法所產生之由多結晶Si、鎢(W)、鈷(Co)、鉑金(Pt)、矽化物材料所構成之導體層36。在此之前的步驟，係與第2A圖至第2F圖所說明之步驟相同。並且，將SiN層55堆積至整體。之後，以覆蓋N通道SGT部及畫素部之方式，使用光蝕刻技術形成光阻劑層56a、56b。

接著，如第3B圖所示，將光阻劑層56a、56b作為遮罩來對SiN層及導體層36進行蝕刻。此時，就SiN層55的蝕刻而言，係以側蝕(side etching)至比光阻劑層56a、56b所覆蓋之區域更內側之方式進行蝕刻來形成SiN層55a、55b。

接著，去除光阻劑層56a、56b。藉此，形成覆蓋N通道SGT部之N通道SGT部導體層57a、及覆蓋畫素部之畫素部導體層57b。

接著，如第3C圖所示，以覆蓋構造物整體之方式形成第二導體層58。

接著，如第3D圖所示，以覆蓋P通道SGT部之方式，使用光蝕刻技術形成光阻劑層59。

接著，將該光阻劑層59作為遮罩，對第二導體層58進行蝕刻來形成P通道SGT部導體層58a。之後，去除光阻劑層59。於此之SiN層55a、55b係發揮在導體層58之蝕刻中之N通道SGT部導體層57a、及畫素部導體層57b的蝕刻保護膜之功能。

藉此，如第3E圖所示，形成覆蓋N通道SGT部之N通道SGT部導體層57a、覆蓋P通道SGT部之P通道SGT部導體層58a、及覆蓋畫素部之畫素部導體層57b。N通道SGT部導體層57a及P通道SGT部導體層58a，係於該二個導體層57a、58a之邊界部60互相重疊且電性連接。接著，除去SiN層55a、55b。

之後，藉由經過與第2H圖至第2Q圖相同之步驟，係形成如第3F圖所示之剖面構造。將第一層間絕緣層34a作為遮罩來對N通道SGT部導體層57a、P通道SGT部導體層58a、及畫素部導體層57b進行蝕刻，而形成N通道SGT部閘極導體層57aa、P通道SGT部閘極導體層58bb、及畫素部重置閘極導體層57bb。藉此，N通道SGT閘極導體層57aa、P通道SGT閘極導體層58bb、及畫素部重置閘極導體層57bb係圍繞構成N通道SGT之Si柱26a的外圍的閘極絕緣層35a、構成P通道SGT之Si柱26b、26c的外圍的閘極絕緣層35b、35c、及構成畫素之Si柱的外圍的閘極絕緣層35d，而配線於相同的第一層間絕緣層34a上來予以形成。

相對於第2Q圖的剖面構造圖，第3F圖的剖面構造圖係除了P通道SGT部閘極導體層58bb之材料與N通道SGT部閘極導體層57aa、畫素部閘極導體層57bb不同以外皆為相同。據此，本發明第2實施形態係具有與第1實施形態相同之特徵。

再者，構成N通道SGT之Si柱26a的P區域33aa、構成P通道SGT之Si柱26bb、26cc的N區域33b、33c、及構成畫素之Si柱的P區域33d係亦可為本徵型。此時，可藉由閘極導體層57aa、58bb、57bb的功函數之不同來設定N通道/P通道SGT、畫素重置電晶體的臨限值電壓。於此，係無須第1實施形態之第2E圖、第2F圖所說明之，用以形成P區域33a、33d、及N區域33b、33c之光蝕刻步驟，及受體雜質與施體雜質之離子注入步驟。

(第3實施形態)

於下述，一面參照第4A圖至第4D圖，一面針對本發明第3實施形態之固體攝像裝置進行說明。第4D圖係顯示本實施形態之固體攝像裝置之剖面構造圖，而第4A圖至第4C圖係顯示達成第4D圖之製造方法。再者，第4A圖至第4D圖係與第2A圖至第2Q圖同樣地，顯示沿著第1B圖的畫素部及CMOS反向器電路部平面圖的A-A’線之剖面構造。

就說明第1實施形態之第1C圖而言，位於構成SGT之Si柱4a、4b、4c的上部之屬於N通道SGT的汲極之N⁺區域8a、屬於P通道SGT的汲極之P⁺區域8b、8c係從Si柱4a、4b、4c的上面，經由接觸孔11a、11b、11c而與第一層金屬配線層12b、12c、12d連接。此時，N通道/P通道SGT的汲極電阻係由N⁺區域8a、P⁺區域8b、8c的電阻值所決定。該電阻值係愈小則愈佳。本實施形態具有藉由將N⁺區域8a、P⁺區域8b、8c的上部設為矽化物層，而降低該電阻值之特徵。

第4A圖係顯示將至第2M圖之SiN層38形成於第一層間絕緣層34a上之前為止的步驟，以與第2A圖至第2L圖相同之步驟形成，且將新的SiN層38a形成於第一層間絕緣層34a上，並經過與第2M圖、第2N圖所示之步驟相同之步驟來分別將N⁺區域37a形成於構成N通道SGT之Si柱26a的上部，將P⁺區域26b、26c形成於構成P通道SGT之Si柱26b、26c的上部，將N區域43形成於構成畫素之Si 柱26d的上部外圍部，將P⁺區域47形成於構成畫素之Si柱26d的上面，再將絕緣層45a、45b、45c、45d形成於Si柱26a、26b、26c、26d的外圍部之情形的剖面構造。

接著，如第4B圖所示，去除位於構成N通道/P通道SGT之Si柱26a、26b、26c、26d的外圍之絕緣層45a、45b、45c。

接著，如第4C圖所示，藉由例如鎢(W)、鉑金(Pt)、鎳(nickel)(Ni)、鈷(Co)、或含有該等之金屬層54來被覆構造物之整體並進行熱處理，而將矽化物層55a、55b、55c形成於構成N通道/P通道SGT之Si柱26a、26b、26c。此時，由於在矽化物及Si上之受體/施體雜質的偏析係數之不同所產生之雪犁效應(Snow-plow effect)，而於矽化物層55a、55b、55c的下方形成N⁺區域56a、P⁺區域56b、56c。之後，去除金屬層54。

之後，經過與第2N圖至第2Q圖所示之步驟相同之步驟，可得到第4D圖所示之剖面構造。

據此，N⁺區域56a、P⁺區域56b、56c係成為N通道/P通道SGT的汲極，且該等N⁺區域56a、P⁺區域56b、56c與第一層金屬配線層51b、51c、51d之間，係經由電阻值較低之矽化物層55a、55b、55c而進行。

(第4實施形態)

於下述，一面參照第5圖，一面針對本發明第4實施形態之固體攝像裝置進行說明。

就本實施形態而言，如第5圖所示，以圍繞N⁺區域 55a、P⁺區域55b、及P⁺區域55c之方式，形成有例如鎢(W)、鉑金(Pt)、鎳(Ni)、鈷(Co)、或含有該等之金屬層56a、56b、56c。藉此，經由電阻值更低之金屬層56a、56b、56c來進行從通道33aa、33bb、33cc的上端部分與第一層金屬配線層51b、51c、51d之間之連接。藉此，可得到與第4實施形態相同之功效。

並且，在形成金屬層56a、56b、56c時，同時連接於位在構成畫素之Si柱26d的上面之P⁺區域，並形成圍繞形成於構成畫素之Si柱26d的外圍之SiO₂層45d之畫素選擇線金屬層56d，藉此係無須另外形成第1C圖之畫素選擇線導體層108a。再者，於此，藉由以圍繞屬於光電變換區域之光電二極體部的N區域43之方式形成畫素選擇線導體層108a，係有可防止從傾斜方向射入構成畫素之Si柱26d之光線，由於射入互相鄰接之構成畫素之Si柱而產生的彩色攝像上之混色、及解析度下降之特徵。

(第5實施形態)

於下述，一面參照第6圖，一面針對本發明第5實施形態之固態攝像裝置進行說明。

於第4D圖所示之第3實施形態中，藉由在N通道SGT之汲極N⁺區域56a、P通道SGT之汲極P⁺區域56b、56c上設置矽化物層55a、55b、55c，而使汲極的N⁺區域56a、P⁺區域56b、56c與第一層金屬配線層51b、51c、51d之間的電阻值下降。相對於此，就本實施形態而言，如第6圖所示，係以形成銅(Cu)之金屬層58a、58b、58c來代替矽化物層55a、55b、55c為其特徵。藉此，可使汲極N⁺區域56a、P⁺區域56b、56c與第一層金屬配線層51b、51c、51d之間的電阻值更加降低。並且，在藉由金屬鑲嵌法(Damascene)技術形成Cu金屬層58a、58b、58c時，Cu金屬層58a、58b、58c與絕緣層57a、57b、57c之間，防止與Cu金屬層58a、58b、58c之反應/擴散，並維持Cu金屬層58a、58b、58c的附著力之由TiN、TaN、Cu等材料層所構成之障壁/晶種(barrier/seed)層59a、59b、59c係形成於N⁺區域56a、P⁺區域56b、56c的上面。

(第6實施形態)

於下述，一面參照第7A圖至第7C圖，一面針對本發明第6實施形態之固體攝像裝置進行說明。第7C圖係顯示本實施形態之固體攝像裝置剖面構造圖，而第7A圖、第7B圖係顯示達成該構造之製造方法。

於第1C圖所示之第1實施形態中，N通道/P通道SGT閘極導體層7a、畫素的重置閘極導體層105a係經由較深之接觸孔9a、9b而連接於第一層金屬配線層12a、12e。該等接觸孔9a、9e係藉由對N通道/P通道SGT閘極導體層7a、畫素的重置閘極導體層105a上的第一/第二/第三層間絕緣層14a、14b、14c進行蝕刻而形成。此時，必須良好控制較深之接觸孔9a、9b之蝕刻，以在N通道/P通道SGT閘極導體層7a、畫素重置閘極導體層105a上停止。再者，必須以N通道/P通道SGT閘極導體層7a、畫素的重置閘極導體層105a不被此時的過蝕刻(over etching)去除之方式，將N通道/P通道SGT閘極導體層7a、畫素的重置閘極導體層105a的厚度加厚。如此之製造上的困難性可藉由本實施形態來加以改善。

將畫素訊號線N⁺區域31c、SGT部的N⁺區域31a、P⁺區域31b、構成畫素之Si柱26d、構成SGT之Si柱26a、26b、26c、及與此同時構成閘極導體層接觸(contact)之Si柱31d、31e、和Si柱26e、26f分別形成於SiO₂基板21上(構成閘極導體層接觸之Si柱26e、26f內部的Si層33e、33f係可為P型、N型、本徵型之任意者)。

接著，在形成閘極絕緣層35a、35b、35c、35d時，同時將絕緣層35e、35f形成於構成閘極導體層接觸之Si柱26e、26f的外圍部。

接著，形成第一層間絕緣層34a，且以圍繞構成SGT之Si柱26a、26b、26c及構成閘極導體層接觸之Si柱26e之方式形成SGT閘極導體層36aa，並與此同樣地，以圍繞構成畫素之Si柱26d及構成閘極導體層接觸之Si柱26f之方式形成畫素重置閘極導體層36bb。閘極導體層36aa及重置閘極導體層36bb係配線於第一層間絕緣層34a上，且以圍繞Si柱26a、26b、26c、26d、26e、26f之方式以與第二層間絕緣層34b相同高度來予以形成。在此之前之步驟係與第2A圖至第2I圖為止在基本上為相同步驟。

接著，藉由與第4D圖所示之步驟相同之步驟將矽化物層55a、55b、55c及SGT之汲極N⁺區域56a、P⁺區域56b、56c形成於構成SGT之Si柱26a、26b、26c，並且去除矽化物層55a、55b、55c。

藉此，如第7B圖所示，將孔60a、60b、60c形成於構成SGT之Si柱26a、26b、26c的汲極N⁺區域56a、P⁺區域56b、56c上。

接著，將構成閘極導體層接觸之Si柱26e、26f的Si層33e、33f蝕刻至比閘極導體層36aa、畫素重置閘極導體層36bb的上端位置更低的位置。

並且，去除由於該蝕刻而露出之SiO₂層35e、35f，而形成孔60d、60e。

之後，將藉由金屬鑲嵌法技術來形成Cu層62所需要之防止與Cu之反應/擴散，並用以維持Cu金屬層62的附著力之由TiN、TaN、Cu等導體材料層所構成之障壁/晶種層61，予以形成於孔60a、60b、60c、60d、60e內部表面及第四層間絕緣層34d上。

並且，藉由鍍覆法將Cu層62形成於孔60a、60b、60c、60d、60e內部及第四層間絕緣層34d上。藉此，SGT閘極導體層33aa、畫素重置閘極導體層36bb係經由屬於導體材料層之障壁/晶種層61而與Cu層62電性連接。

接著，如第7C圖所示，對Cu層62及障壁/晶種層61進行蝕刻來形成第一層金屬配線層62a、62b、62c、62d、62e。

接著，將第五層間絕緣層34e覆蓋構造物整體，且將接觸孔63a、63b形成於P通道SGT第一層金屬配線層62c、62d上，並經由接觸孔63a、63b連接P通道SGT第一層金屬配線層62c、62d、及形成於第五層間絕緣層34e上之第二層金屬配線層64。

於本實施形態之固體攝像裝置中，關於構成閘極導體層接觸之Si柱26e、26f的Si層33e、33f之蝕刻，係只要蝕刻至比閘極導體層36aa、畫素重置閘極導體層36bb的上端位置更低之位置即可，且亦可蝕刻至SiO₂基板21上面。因此，該蝕刻步驟係變得容易進行。再者，就該蝕刻而言，由於係藉由SiO₂層35e、35f保護SGT閘極導體層36aa、重置閘極導體層36bb，故無須如第1C圖所示將閘極導體層36aa、畫素重置閘極導體層36bb加厚。

本實施形態之特徵為下述各點。亦即，與形成構成畫素之Si柱26d、及構成SGT之Si柱26a、26b、26c同時地形成構成畫素之Si柱26d、與構成SGT之Si柱26a、26、26c相同高度之SGT閘極導體層36aa、及構成畫素的重置閘極導體層36bb之Si柱26e、26f；SGT閘極導體層36aa、畫素重置閘極導體層36bb，係與由置換為Si柱26e、26f內部之Si層33e、33f而形成之Cu所形成之第二層金屬配線層62a、62e直接連接；SGT閘極導體層36aa、畫素重置閘極導體層36aa係以圍繞構成閘極導體層接觸之Si柱26e、26f、構成畫素之Si柱26d、構成SGT之Si柱26a、26b、26c之方式，同時地且以相同高度形成。

藉此，如上述係實現製造上的容易化。

並且，於第7A圖至第7C圖所示之步驟中，雖去除全部的矽化物層55a、55b、55c，惟亦可殘留汲極N⁺區域56a、 P⁺區域56b、56c上的一部分矽化物。

再者，矽化物層55a、55b、55c係亦可為如第1C圖所示之N⁺區域8a、P⁺區域8b、8c來代替該者。

再者，形成於孔60a、60b、60c、60d、60e內部之金屬材料係可為W、Co、Ni、Ti或含有該等物質之導體材料層來代替Cu。

並且，就第1至第6實施形態而言，係針對構成畫素之島狀半導體P11至P33係存在於畫素區域，且SGT係存在於驅動輸出電路之情形進行說明，惟在以鄰接於畫素區域的畫素之方式來形成SGT時，當然亦可適用本發明之技術思維。

就構成第1至第6實施形態之畫素之島狀半導體P11而言，雖設為在構成該構成畫素的島狀半導體之Si柱P11的外圍部的表層形成有構成光電二極體之N區域8d、43的情形，惟為了減低暗電流/雜訊(noise)，亦可在屬於N區域8d、43的外圍部且構成畫素之Si柱P11的表層形成積蓄訊號電荷(自由電子)及反極性的電荷(正孔)之P⁺區域。

與形成SGT閘極導體層7a、36a、36aa同時地且以相同高度形成之畫素重置閘極導體層7b、36b、36bb，係不僅為了積蓄於光電二極體之訊號電荷的對於訊號線N⁺區域2、31c之去除，亦可為設置作為光遮蔽層。

參照第7A圖至第7C圖，雖針對經由形成於構成閘極導體層接觸之Si柱26e、26f之Cu層62，而將SGT閘極導體層36aa、畫素重置閘極導體層36bb連接於第一層金屬配線層62a、62e之情形進行說明，惟在例如第1B圖之示意平面圖中，經由接觸孔9、及第一層金屬配線層12e而將畫素重置閘極導體層7b(第7C圖之閘極導體層36bb)、SGT源極N⁺區域3a(第7C圖之N⁺區域31a)、及P⁺區域3b(第7C圖之P⁺區域31bb)予以連接之情形亦可適用本發明之技術思維。此時，係將構成接觸之Si柱形成於接觸孔9部上，且藉由與第7A圖至第7C圖相同之方法，可進行連接畫素重置閘極導體層105a(第7C圖之閘極導體層36bb)、SGT源極N⁺區域3a(第7C圖之N⁺區域31a)、及P⁺區域3b(第7C圖之P⁺區域31bb)。

於第1B圖及第1C圖之示意平面圖、剖面圖中雖使用氧化矽基板1(SiO₂基板)作為基板而進行說明，惟該基板亦可為其他的絕緣材料層、或者半導體層。在使用半導體層之情形，係將固體攝像裝置能夠動作之包含有施體或受體之擴散層形成為連接於N⁺區域3a、102a、P⁺區域3b的整體或一部份，而藉此形成基板。此係在其他實施形態中亦相同。

並且，本發明係為在不脫離本發明的廣義的精神及範圍下，可有各種實施形態及變形者。再者，上述之實施形態係用以說明本發明的一種實施例者，並非限定本發明的範圍者。

(產業上之可利用性)

本發明係可廣泛適用於固體攝像裝置、SGT等將電路元件形成於柱狀半導體之半導體裝置。

1、21‧‧‧基板

2d‧‧‧SiO₂層(氧化矽層)

3a、31a‧‧‧SGT源極N⁺區域(源極用板狀半導體N⁺區域)

3b、31b‧‧‧SGT源極P⁺區域(源極用板狀半導體P⁺區域)

4a至4c‧‧‧島狀半導體

4aa、4bb‧‧‧P通道SGT

4cc‧‧‧N通道SGT

5a‧‧‧P區域

5b、5c‧‧‧N區域

5d‧‧‧P區

6a至6d‧‧‧閘極絕緣層

7a、36a‧‧‧閘極導體層

8a‧‧‧汲極N⁺區域

8b、8c‧‧‧汲極P⁺區域

8d‧‧‧N區域

9a、9b‧‧‧接觸孔

10、107‧‧‧P⁺區域

11a至11c‧‧‧接觸孔

12a至12e‧‧‧第一層金屬配線層

14a、34a、130a‧‧‧第一層間絕緣層

14b、34b、130b‧‧‧第二層間絕緣層

14c、34c、130c‧‧‧第三層間絕緣層

14d、34d、130d‧‧‧第四層間絕緣層

14e、34e、130e‧‧‧第五層間絕緣層

15a、15b‧‧‧接觸孔

16、52‧‧‧第二層金屬配線層

23a至23c‧‧‧SiO₂層(氧化矽層)

24a至24e‧‧‧SiN層

25a至25d‧‧‧SiO₂層(氧化矽層)

26a至26d‧‧‧島狀半導體

27a至27d‧‧‧SiO₂層(氧化矽層)

31c、102a‧‧‧訊號線N⁺區域

32、37a、37b、41‧‧‧光阻劑層

33a、33d‧‧‧P區域

33b、33c‧‧‧N區域

35a至35d‧‧‧閘極絕緣層

36‧‧‧導體層

36b、57b‧‧‧重置閘極導體層

38、40、43、45‧‧‧SiN層

39‧‧‧SiO₂層(氧化矽層)

42a至42c‧‧‧含有施體或受體雜質之SiO₂層

43‧‧‧光電二極體N區域

51a至51e‧‧‧第一層金屬配線層

55、55a、55b‧‧‧SiN層

55a至55c‧‧‧矽化物層

56a、56b‧‧‧光阻劑層

57a、58a、126‧‧‧閘極導體層

58a至58c、62‧‧‧Cu層

100‧‧‧島狀半導體

102、102a至102c‧‧‧N⁺區域

103、131a‧‧‧P區域

105a至105c‧‧‧重置閘極導體層

106、131b、131c‧‧‧N區域

108、108a、108b、108c‧‧‧畫素選擇線導體層

110‧‧‧畫素選擇線垂直掃描電路

112‧‧‧重置線垂直掃描電路

113a至113c‧‧‧反向器電路

114‧‧‧移位暫存器

115a至115c‧‧‧開關SGT

116‧‧‧訊號線水平掃描電路

117‧‧‧輸出電路

118a至118c‧‧‧開關電路

119a‧‧‧N通道SGT之島狀半導體

119b、119c‧‧‧P通道SGT之島狀半導體

120a‧‧‧第一半導體層

120b‧‧‧第二半導體層

121a‧‧‧P井區域

121b‧‧‧N井區域

122a、123a‧‧‧汲極N⁺區域

122b、123b、123c‧‧‧汲極P⁺區域

124a至124c‧‧‧接觸孔

125a至125c‧‧‧第一層金屬配線層

127a至127f‧‧‧接觸孔

128a、128b‧‧‧第二層金屬配線層

129a‧‧‧N通道SGT閘極絕緣層

129b、129c‧‧‧P通道SGT閘極絕緣層

132a‧‧‧絕緣層

P11至P33‧‧‧島狀半導體

第1A圖係為用以針對本發明第1實施形態之固體攝像裝置的畫素及CMOS反向器電路進行說明之示意電路圖。

第1B圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路進行說明之示意平面圖。

第1C圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路進行說明之剖面構造圖。

第2A圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2B圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2C圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2D圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2E圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2F圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2G圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2H圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2I圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2J圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2K圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2L圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2M圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2N圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2P圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第2Q圖係為用以針對第1實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第3A圖係為用以針對本發明第2實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第3B圖係為用以針對第2實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第3C圖係為用以針對第2實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第3D圖係為用以針對第2實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第3E圖係為用以針對第2實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第3F圖係為第2實施形態之固體攝像裝置的畫素及CMOS反向器電路之剖面構造圖。

第4A圖係為用以針對本發明第3實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第4B圖係為用以針對第3實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第4C圖係為用以針對第3實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第4D圖係為第3實施形態之固體攝像裝置的畫素及CMOS反向器電路之剖面構造圖。

第5圖係為本發明第4實施形態之固體攝像裝置的畫素及CMOS反向器電路之剖面構造圖。

第6圖係為本發明第5實施形態之固體攝像裝置的畫素及CMOS反向器電路之剖面構造圖。

第7A圖係為用以針對本發明第6實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第7B圖係為用以針對第6實施形態之固體攝像裝置的畫素及CMOS反向器電路的製造方法進行說明之剖面構造圖。

第7C圖係為第6實施形態之固體攝像裝置的畫素及CMOS反向器電路之剖面構造圖。

第8A圖係為習知例之固體攝像裝置之畫素剖面構造圖。

第8B圖係為習知例之固體攝像裝置之示意平面圖。

第8C圖係為習知例之固體攝像裝置之畫素及CMOS反向器電路的示意平面圖。

第8D圖係為習知例之固體攝像裝置之畫素及CMOS反向器電路的剖面構造圖。

1‧‧‧基板

3a‧‧‧SGT源極N⁺區域(源極用板狀半導體N⁺區域)

3b‧‧‧SGT源極P⁺區域(源極用板狀半導體P⁺區域)

4a至4c‧‧‧島狀半導體

5a‧‧‧P區域

5b、5c‧‧‧N區域

5d‧‧‧P區

6a至6d‧‧‧閘極絕緣層

7a‧‧‧閘極導體層

8a‧‧‧汲極N⁺區域

8b、8c‧‧‧汲極P⁺區域

8d‧‧‧N區域

9a‧‧‧接觸孔

10‧‧‧P⁺區域

11a至11c‧‧‧接觸孔

12a至12e‧‧‧第一層金屬配線層

14a‧‧‧第一層間絕緣層

14b‧‧‧第二層間絕緣層

14c‧‧‧第三層間絕緣層

14d‧‧‧第四層間絕緣層

14e‧‧‧第五層間絕緣層

15a、15b‧‧‧接觸孔

16‧‧‧第二層金屬配線層

102a‧‧‧N⁺區域

105a‧‧‧重置閘極導體層

108a‧‧‧畫素選擇線導體層

P11‧‧‧島狀半導體

Claims

一種固體攝像裝置，係具有配置為二維狀之畫素、以及驅動前述畫素並讀出來自前述畫素之訊號之驅動輸出電路者，其特徵在於：前述畫素係具有形成於基板上之第一島狀半導體；前述驅動輸出電路係具有在前述基板上以成為與前述第一島狀半導體相同高度之方式而形成之至少一個第二島狀半導體；前述第一島狀半導體係具有：第一半導體區域，係形成於前述第一島狀半導體的底部；第二半導體區域，係形成於前述第一半導體區域上，且包括與前述第一半導體區域為相反導電型、或本徵型之半導體；第一閘極絕緣層，係形成於前述第二半導體區域的下部外圍；第一閘極導體層，係以圍繞前述第一閘極絕緣層之方式而形成；第三半導體區域，係形成於相鄰接於前述第一閘極導體層之前述第二半導體區域的外圍部，且包括與前述第一半導體區域為相同導電型之半導體；以及第四半導體區域，係形成於前述第三半導體區域及前述第二半導體區域上，且包括與前述第一半導體區域為相反導電型之半導體；前述第二島狀半導體係具有：第五半導體區域，係形成於前述第二島狀半導體的下部；第六半導體區域，係形成於前述第五半導體區域上，且包括與前述第五半導體區域為相反導電型、或本徵型之半導體；第二閘極導體層，係以圍繞形成於前述第六半導體區域的外圍之第二閘極絕緣層之方式來形成；以及第七半導體區域，係以鄰接於前述第二閘極導體層、並位於前述第二半導體區域的上方之方式來形成於前述第六半導體區域上；且前述第一閘極導體層之底部及前述第二閘極導體層之底部係位於相同面上。
如申請專利範圍第1項所述之固體攝像裝置，其中，前述第一閘極導體層及前述第二閘極導體層的高度係互為相同。
如申請專利範圍第1項所述之固體攝像裝置，其中，前述第二閘極導體層包括以圍繞複數個前述第二島狀半導體中的一部分前述第二島狀半導體之方式而形成之第三閘極導體層、以及於複數個前述第二島狀半導體中，以圍繞與前述第三閘極導體層所圍繞之前述第二島狀半導體不同之前述第二島狀半導體之方式而形成、且包括與前述第三閘極導體層不同之材料之第四閘極導體層。
如申請專利範圍第3項所述之固體攝像裝置，其中，前述第三閘極導體層及前述第四閘極導體層之高度係互為不同。
如申請專利範圍第3項所述之固體攝像裝置，其中，前述第三閘極導體層及前述第四閘極導體層之高度係互為相同。
如申請專利範圍第1項所述之固體攝像裝置，其中，於前述第二島狀半導體中，前述第七半導體區域係形成於前述第六半導體區域上，且於前述第七半導體區域上係形成有包括矽化物層或金屬層之導體層。
如申請專利範圍第1項所述之固體攝像裝置，其中，於前述第二島狀半導體中，以圍繞前述第六半導體區域之方式設置有金屬層。
如申請專利範圍第1項所述之固體攝像裝置，係具有：前述第一島狀半導體及前述第二島狀半導體；以及第三島狀半導體，係形成為與該第一及第二島狀半導體相同之高度；以圍繞前述第一島狀半導體之方式而形成之前述第一閘極導體層、及以圍繞前述第二島狀半導體之方式而形成之前述第二閘極導體層中之至少一方，係以圍繞前述第三島狀半導體之方式延伸；且前述第一閘極導體層及前述第二閘極導體層中之至少一方，係在前述第三島狀半導體的下方部位與形成於前述第三島狀半導體的內部之導體層電性連接。
如申請專利範圍第1項所述之固體攝像裝置，其中，形成於前述第三島狀半導體的內部之導體層，係在前述第三島狀半導體的下方部位與前述第一半導體區域及前述第五半導體區域中之至少一方連接。