TW201310733A - 產生熱電材料之方法 - Google Patents

產生熱電材料之方法 Download PDF

Info

Publication number
TW201310733A
TW201310733A TW101129896A TW101129896A TW201310733A TW 201310733 A TW201310733 A TW 201310733A TW 101129896 A TW101129896 A TW 101129896A TW 101129896 A TW101129896 A TW 101129896A TW 201310733 A TW201310733 A TW 201310733A
Authority
TW
Taiwan
Prior art keywords
porous film
dopant
thermoelectric material
producing
annealing
Prior art date
Application number
TW101129896A
Other languages
English (en)
Inventor
Xianfeng Lu
Ludovic Godet
Christopher Hatem
John Hautala
Original Assignee
Varian Semiconductor Equipment
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Semiconductor Equipment filed Critical Varian Semiconductor Equipment
Publication of TW201310733A publication Critical patent/TW201310733A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/8556—Thermoelectric active materials comprising inorganic compositions comprising compounds containing germanium or silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

揭露一種產生具有高電導率以及低熱導率之熱電材料的改良方法。在一個實施例中，藉由將多孔薄膜沈積至基板上、將摻雜劑引入至多孔薄膜中以及對多孔薄膜進行退火以使摻雜劑活化來製成熱電材料。在其他實施例中，可經由摻雜劑之後續離子植入將額外量的摻雜劑引入至所沈積之多孔薄膜中。

Description

熱電應用之多孔薄膜的沈積
本申請案主張2011年8月17日申請之美國臨時專利申請案第61/524,560號的優先權，該案之全部揭露內容以引用的方式併入本文中。
本發明是關於多孔薄膜之沈積，且更特定言之是關於熱電應用之多孔薄膜的沈積。
熱電裝置用以將溫度差轉換為電壓。此等熱電裝置可用於感測器中以重複利用廢熱、提高汽車燃料效率、用於太陽能轉換，或用於其他裝置中。舉例而言，當前太陽能電池並不轉換低頻熱能。組合式太陽能以及熱電系統將會將更多的太陽輻射轉換為電且提高太陽能電池的效率。當然，其他裝置亦可得益於熱電能轉換。
圖1為熱電裝置之實施例的視圖。若在熱電材料中形成溫度梯度，則歸因於賽貝克效應(Seebeck effect)，此溫度差將產生電位或電壓。若n型以及p型材料之熱端電性連接，且負載跨越n型以及p型材料之冷端而連接，則藉由賽貝克效應所產生的電壓將使電流流過負載。此舉將產生電力。
熱電轉換效率是藉由稱為熱電優值(thermoelectric Figure of Merit)(zT)之材料性質來確定。zT定義為：zT=(αS2T)/κ
其中α為電導率，κ為熱導率，S為賽貝克係數，且T 為溫度。需要在降低κ之同時提高α以改良zT。當前，材料之最好的zT為約1.6。圖2至圖3說明若干已知的p型以及n型熱電材料之zT。當前材料之低的zT值限制可能需要較高之zT值的新熱電應用。需要改良之熱電材料，或更特定言之，需要用於熱電應用之多孔薄膜。
揭露產生具有高電導率以及低熱導率之熱電材料的改良方法。在一個實施例中，藉由將多孔薄膜沈積至基板上、將摻雜劑引入至多孔薄膜中以及對多孔薄膜進行退火以使摻雜劑活化來製成熱電材料。在其他實施例中，可經由摻雜劑之後續離子植入將額外量的摻雜劑引入至所沈積之多孔薄膜中。
為了更好地理解本揭露內容，參看隨附圖式，其以引用的方式併入本文中。
本文結合離子植入器描述實施例。然而，可使用在半導體製造中所涉及之其他系統以及製程或使用電漿的其他系統。因此，本發明不限於下文所述之特定實施例。
為了使zT最大化，需要在提高電導率(α)之同時降低熱導率(κ)。為此，必須考慮若干不同的因素。可降低所要材料之熱導率。此舉可經由使用多孔薄膜材料而達成。多孔薄膜材料將改良zT值。圖4A展示熱電裝置之總體組態，其中n型以及p型材料之一端與熱源接觸且其相對端提供可用以驅動負載的電壓差。圖4B展示使用多孔薄 膜之熱電裝置的兩個可能實施例。圖4B繪示垂直型熱電裝置以及橫向型熱電裝置。對薄膜裝置而言，方向被定為沿著薄膜(橫向)抑或垂直通過薄膜(垂直)。裝置厚度以及熱輸送區域在橫向定向與垂直定向之間有所不同。
低摻雜Si與高摻雜Si之間的κ值有所差異。此差值在一個例子中可多達105瓦/米．克耳文(W/mK)。然而，與諸如PbTe之習知熱電材料的κ相比，此κ仍為高的。歸因於提高之聲子散射(phonon scattering)，多孔結構降低了材料之κ，由此改良材料的zT值。多孔網路中之壁與非多孔網路相比將顯著增強聲子散射。因此，若將Si製為多孔的，則與結晶Si相比，κ降低。在對多孔Si之測試中所達成的最低κ為17瓦/米．克耳文，約為Pb之κ的一半。歸因於財務以及環境原因，多孔Si與Pb相比可為熱電裝置的較好選擇。除了Si以外，有潛力用於熱電裝置中的其他材料亦可得益於改變的孔隙度，諸如Ge、C、SiC、SiGe或其他材料。
離子輔助沈積技術可用以沈積多孔薄膜。沈積可按數種方式執行。
在一個實施例中，使用電漿處理設備。在操作中，將含有所要摻雜劑之主要氣體引入至電漿處理設備的腔室中。設備在處理腔室內產生電漿。為了產生電漿，RF源使RF天線中之至少一者中的RF電流諧振(resonate)，以產生振盪磁場。處理腔室中之RF電流激發且離子化主要摻雜劑氣體以產生電漿。
偏壓電源供應器提供平台信號以對平台(且因此對工件)加偏壓，以加速離子，自電漿朝向工件移動。離子可為帶正電離子，且因此平台信號之接通週期相對於處理腔室可為負電壓脈衝，以吸引帶正電離子。平台信號之振幅可經選擇以提供所要能量。
為了經由沈積產生多孔材料，將諸如氫化物系原料(包含CH4、SiH4、二矽烷或GeH4)的反應氣體引入至電漿處理腔室中。在一些實施例中，氟系原料(諸如，SiF4或CF4)亦可用作反應氣體。腔室內之壓力較佳維持於極低的壓力下，諸如在1毫托與20毫托之間。在一些實施例中，使用約5毫托之壓力。最佳的方式是藉由提高電漿中之反應氣體之離子化速率，來製造多孔矽。在一個實施例中，反應氣體用分子氫稀釋，使得反應氣體之濃度小於(例如)5%。在一些實施例中，在約1千瓦與5千瓦之間的RF功率用以使反應氣體離子化。儘管在一些實施例中使用稀釋程度高的反應氣體，但在其他實施例中，高達約80%之濃度的反應氣體可與諸如氦氣、氖氣、氬氣、氪氣或氙氣之稀有氣體或氫氣混合。在一些實施例中，稀釋氣體亦可含有意欲沈積之物質。舉例而言，諸如N2或NH3之稀釋氣體可結合SiH4使用，以沈積矽以及氮兩者。其他稀釋氣體包含CH4、其他烷或其他烴，此情況將允許碳的沈積。當然，在一些實施例中，兩種不同的反應氣體用以產生兩種不同物質之離子。此兩種反應氣體可用稀有氣體或氫氣稀釋，如上文所述。
多孔材料(諸如，多孔矽)之生長方面的因素為由偏壓電源供應器施加之偏壓電壓。舉例而言，強的偏壓電壓可能使離子過快地朝向工件加速，從而損壞工件表面。因此，外部偏壓電壓可經施加以增強沈積，但此偏壓電壓可受到控制，因此不會損壞工件表面。隨著所沈積層之厚度提高，偏壓電壓可上升以提高沈積速率，同時避免大多數的工件損壞。
在一個實施例中，偏壓電壓在沈積開始時可為低的，諸如約500伏。隨著沈積厚度提高，偏壓電壓可上升以提高沈積速度。以此方式，對工件之損壞可最小化，此是因為初始沈積將屏蔽或遮蔽工件之表面。舉例而言，在一個實施例中，偏壓電壓維持在500伏歷時一分鐘，且接著針對沈積製程之剩餘部分上升至約3千伏或3千伏以上。此舉減少處理時間。
除了製造多孔材料(諸如，矽)之外，經由離子輔助沈積，亦可控制以及變化多孔材料的各種特性。舉例而言，多孔矽之兩個重要特性為孔隙度以及微孔尺寸。藉由電漿處理腔室內之某些操作條件的修改來有利地控制此等參數。舉例而言，可藉由調整離子對電漿中之中性物質的比率來修改微孔尺寸以及孔隙度。舉例而言，可藉由改變此比率來達成較大的孔隙度以及微孔尺寸。可藉由使反應氣體(例如，SiH4)通量、濃度以及RF功率變化而影響此比率。舉例而言，在5毫托下之15% SiH4的混合物允許製造具有高孔隙度以及小於20奈米之微孔尺寸的多孔矽結構。 混合物之剩餘部分可為(例如)氫氣、氦氣或氖氣。在其他實施例中，變化反應氣體(諸如，SiH4)之濃度，諸如自5%至50%，以修改微孔尺寸以及孔隙度。當然，其他比率或濃度是可能的。
舉例而言，在一個實施例中，為了形成多孔矽薄膜，SiH4以及H2可用作氣源。在用於形成多孔薄膜之一個可能機制中，Hx +(其中x介於1與3之間)離子在Si中形成H2氣泡或凹穴且產生多孔結構。當然，針對形成多孔薄膜，其他機制是可能的。
在另一實施例中，使用SiH4以及H2之離子化速率可藉由稀釋H2中之SiH4以獲得小於約5%的SiH4濃度來提高。在相同的電漿功率下，在產生電漿之腔室內部的SiH4分壓降低的情況下，較多的SiH4分子將離子化。在離子輔助沈積期間，製程壓力可低至約5毫托。
在一些實施例中，可藉由提高RF功率、降低反應氣體濃度或降低壓力來達成較大的微孔尺寸以及孔隙度。在一些實施例中，離子角分佈用以控制微孔分佈以及微孔尺寸。舉例而言，正常的入射離子難以產生多孔矽，而廣泛範圍之入射角或聚焦離子束(其兩者可使用鞘工程(sheath engineering)產生)可允許產生多孔矽。電漿鞘修改可用以改變離子之入射角，且因此，改變微孔尺寸以及孔隙度。
圖6為具有電漿鞘修改器之電漿處理設備的方塊圖。圖6之實施例可與電漿摻雜系統或另一電漿產生系統一起使用。在圖6之實施例中，電漿鞘修改器101包含一對面 板212以及214，此對面板212以及214在兩者之間界定具有水平間距(G)的孔。面板212以及214可為絕緣體、半導體或導體。在其他實施例中，電漿鞘修改器101可包含僅一個面板或兩個以上面板。面板212以及214可為具有薄、平坦形狀之一對薄片。在其他實施例中，面板212以及214可為其他形狀，諸如管形、楔形，及/或具有接近孔之傾斜邊緣(beveled edge)。面板212以及214亦可定位於由工件100之前表面界定之平面151上方垂直間距(Z)處。在一個實施例中，垂直間距(Z)可為約1.0毫米至10.0毫米。
離子102可藉由不同之機制自電漿140吸引出來而跨越電漿鞘242。在一個例子中，對工件100加偏壓以將離子102自電漿140吸引跨越電漿鞘242。在另一例子中，對產生電漿140之電漿源以及圍繞電漿140之壁加正偏壓，且可將工件100接地。在一個特定實施例中，可將偏壓脈衝化(pulse)。在又一例子中，使用電場或磁場以將離子102自電漿140吸引朝向工件100。
有利地，電漿鞘修改器101修改電漿鞘242內之電場，以控制電漿140與電漿鞘242之間的邊界241之形狀。在一個例子中，電漿140與電漿鞘242之間的邊界241可相對於平面151具有凸起形狀。當對工件100加偏壓時，舉例而言，離子102被以大範圍之入射角吸引通過面板212與214之間的孔而跨越電漿鞘242。舉例而言，遵循軌道路徑271之離子102可相對於平面151以角度+θ°撞擊工件 100。遵循軌道路徑270之離子102可相對於同一平面151以約角度0°撞擊工件100。遵循軌道路徑269之離子102可相對於平面151以角度-θ°撞擊工件100。因此，入射角之範圍可介於以約0°為中心的+θ°與-θ°之間。另外，一些離子軌道路徑(諸如，路徑269以及271)可彼此交叉。取決於數個因素，包含(但不限於)面板212與214之間的水平間距(G)、平面151上方之面板212以及214的垂直間距(Z)、面板212以及214之介電常數，或電漿140的其他製程參數，入射角(θ)之範圍可介於以約0°為中心的+60°與-60°之間。
取決於偏壓參數、電漿參數或其他參數，圖6之實施例可用於沈積抑或摻雜。當然，諸如射束線離子植入器或電漿摻雜離子植入器的其他工具可用於各種沈積或摻雜步驟。在替代實施例中，亦可使用其他沈積工具。
可藉由調變多孔薄膜之微孔尺寸以及微孔密度來調整κ。微孔尺寸以及孔隙度之調變將改變多孔薄膜之壁上或塊體中的聲子散射。電漿鞘工程可用以控制微孔尺寸以及孔隙度，這是因為微孔尺寸以及孔隙度兩者隨鞘孔之尺寸而變化。舉例而言，多孔Si沈積主要取決於離子角，離子角可藉由鞘孔大小來調整。隨著鞘孔寬度(圖6中之G)增大，微孔尺寸可減小且孔隙度可提高。因此，由於離子角取決於鞘孔，可藉由使用電漿鞘工程選擇不同之離子角來調整微孔尺寸以及孔隙度。所形成之孔隙度程度，經過設計，可平衡高α與低κ。在一些實施例中，過高之孔隙度程 度可將α降低至所要程度以下。
為了在電漿鞘工程期間進一步控制離子角，可調整鞘面板與工件之間的間距(圖6中之Z)、腔室壓力、氣體通量以及RF功率。亦可藉由使用與SiH4混合之不同氣體進一步調整微孔尺寸以及孔隙度。舉例而言，He稀釋之SiH4與H2稀釋之SiH4相比導致較大的微孔尺寸。此情形可因氣體之原子或分子之間的大小差引起。Ne、其他稀有氣體、其他惰性氣體或其他氣體與H2相比亦可能影響微孔尺寸。
除了降低材料之熱導率之外，提高材料之電導率(α)亦為重要的。α可受多孔薄膜之原位(in-situ)摻雜、後續摻雜，或此等技術之組合控制。摻雜劑物質以及劑量兩者將影響α。原位摻雜在沈積期間同時將摻雜劑提供至多孔薄膜中。舉例而言，PH3或B2H6可在沈積期間在電漿腔室中與製程氣體混合。當然，可使用任何摻雜劑，諸如包括第III族或第V族元素之分子或化合物。此舉使多孔材料(諸如，矽)以及所要摻雜劑同時沈積。在其他實施例中，離子植入可在後續製程步驟中對現有多孔薄膜執行。摻雜程度以及摻雜劑分佈可使用離子植入精確地控制。可執行具特定植入能量以及劑量之多個離子植入步驟，以獲得均勻的摻雜劑分佈。圖5為在使用三種不同植入(由線500、501以及502表示)之多孔Si中的摻雜劑劑量曲線的實例。在執行三種植入500、501、502之後的所得摻雜劑輪廓是由線503表示。注意，在較大之深度(亦即，>300埃)下，植入502之曲線與所得摻雜劑曲線503幾乎相同。可使用 原位摻雜與後續離子植入之組合。與僅使用原位摻雜來實現之活性摻雜劑的含量相比，可能需要較高的活性摻雜劑含量以獲得更高的α值。因此，後續離子植入步驟可用以添加較多摻雜劑且精確地調整所摻雜多孔薄膜的摻雜程度。重摻雜多孔矽產生針對熱電裝置來說較好的α，因此摻雜參數可經調整以獲得此α。產生具有在晶粒(grain)之間以及圍繞微孔之高摻雜程度的多晶多孔薄膜可改良α同時維持低κ。舉例而言，已在雙多晶矽閘極(dual poly-gate；DPG)製程之晶粒邊界區域中觀察到高的B擴散以及活化。
在另一實施例中，當形成多孔薄膜時，諸如碳以及金屬(諸如，鋁)之其他導電材料可與矽共沈積。此等材料用以提高電導率，與摻雜劑非常相似。
在其他實施例中，可使用其他多孔材料。舉例而言，可將已知的熱電材料(諸如，Bi2Te3)製造為多孔的。根據一種方法，將諸如氫離子之離子植入於塊狀Bi2Te3中，以產生微孔。根據另一方法，Bi以及Te離子植入至多孔矽薄膜中以形成多孔Bi2Te3。此材料可接著經受退火製程。此等技術可應用於任何已知的熱電材料，包含(但不限於)Bi2Te3、PbTe、CoSb3、SiGe、La3Te4、Sb2Te3、PbTeSe、Yb14MnSb11、TAGS以及CeFe4Sb12。
將摻雜劑引入至多孔材料時，常常需要高溫退火來使摻雜劑活化。因此，多孔薄膜之熱退火亦可針對熱電應用最佳化多孔薄膜。熱退火使摻雜劑活化且可使非晶矽結晶，但在一些實施例中，矽保持為多孔的。可使用快速熱 退火(rapid thermal annealing；RTA)製程。若在相對低的溫度下執行多孔薄膜之離子輔助沈積，則薄膜可為非晶的。為了最佳化α，可藉由高溫熱退火將多孔薄膜轉換為結晶或多晶薄膜。
熱電材料之產生需要在提高的電導率與降低的熱導率之間的平衡。舉例而言，延長之退火可提高電導率，但同時可提高熱導率。因此，在一個實施例中，可能需要使摻雜劑活化，同時最小化對多孔形態的退火效應。舉例而言，結晶結構可對熱導率具有不利效應。因此，退火製程可為確定最終zT時之重要因素。
在一個實施例中，在室溫下執行沈積。薄膜接著在900℃與1000℃之間退火，歷時10分鐘，以使摻雜劑活化。在又一實施例中，在退火之前，亦在室溫下執行後續離子植入。
在另一實施例中，在高溫(諸如，400℃與600℃之間)下執行沈積。在此實施例中，可能不需要單獨的退火。在又一實施例中，亦在高溫下執行後續離子植入。
亦可使用其他退火技術。舉例而言，可執行快速熱退火(RTA)，其中持續時間在若干秒之範圍中。在另一實施例中，可執行持續時間為若干毫秒之雷射退火。在此等情境之每一者中，摻雜劑可在室溫下引入至多孔薄膜中。
圖7展示各種退火技術對電導率之效應。在此曲線圖中，水平軸表示在沈積製程期間之摻雜劑流動速率，而垂直軸表示電導率。如可自該圖所見，點800展示剛沈積之 多孔薄膜的電導率為約10西門子/米。此情形無任何摻雜劑共沈積。
點801展示與矽共沈積之大量摻雜劑。此薄膜接著經受1000℃尖峰退火(spike anneal)。如曲線圖中所見，其電導率為約150西門子/米。
點802具有與點801相同的通量之摻雜劑，然而，其暴露至1000℃退火歷時60分鐘，此退火用以將其電導率提高至約4.3 E5西門子/米。
最終，線804展示針對特定退火製程之摻雜劑之變化的通量之效應。在此實例中，薄膜在900℃下退火歷時60秒。在高通量程度下，達成幾乎1 E5西門子/米之電導率。
儘管退火技術確然影響電導率，但其亦具有形態效應。圖8A至圖8C分別展示點800、801以及802之多孔層的所得橫截面。圖8A展示具有約425奈米之厚度的多孔層，其為非晶的。圖8B展示具有約390奈米之厚度的多孔層，其亦為非晶的。圖8C展示具有340奈米之厚度的多孔層，其為多晶的。藉由延長之退火製程所引起的至多晶之此改變可能負面地影響材料的熱導率。
因此，儘管可使用不同之退火技術，但在一些實施例中，退火製程的執行使得多孔層保持為非晶的。可執行允許多孔薄膜保持為非晶的各種類型之退火製程。如上文所述，此退火製程可在共沈積以及後續離子植入之後執行。在其他實施例中，摻雜劑(在共沈積以及後續離子植入期間)在高溫下引入至多孔薄膜。在此實施例中，可能不需 要單獨的退火製程。
在其他實施例中，一定程度之結晶為可准許的，只要薄膜保持其多孔性質即可。在一個實例中，多孔性質包含無裂痕、無分層(delamination)，且中間夾雜著微孔的小晶粒。
在其他實施例中，退火製程經執行以便使量(α/κ)最大化。換言之，若最大電導率引起熱導率之不可接受的提高，則退火製程可按未達成最大電導率之方式執行。
選擇性或圖案化沈積可用於某些裝置。舉例而言，多條平行多孔Si線可沈積於Si工件上。此等線可串聯電連接以製成高效率功率產生裝置。鞘孔之圖案或鞘孔與工件之間的相對移動可經調整，以形成選擇性或圖案化沈積。因此，對所述沈積層來說，許多不同之形狀或尺寸是可能的。
本揭露內容並不由本文所述之特定實施例限制範疇。實際上，除了本文所述之內容之外，一般熟習此項技術者自前述描述及隨附圖式亦將明瞭本揭露內容之其他各種實施例及對本揭露內容的修改。因此，此等其他實施例以及修改意欲落入本揭露內容之範疇內。此外，儘管本文已出於特定目的在特定環境中於特定實施方案之上下文中描述了本揭露內容，但一般熟習此項技術者將認識到，其有用性不限於此，且本揭露內容可出於任何數目個目的有益地實施於任何數目個環境中。因此，應鑒於如本文所述之本揭露內容之完全廣度及精神來解釋下文所闡述的申請專利範圍。
100‧‧‧工件
101‧‧‧電漿鞘修改器
102‧‧‧離子
140‧‧‧電漿
151‧‧‧平面
212、214‧‧‧面板
241‧‧‧邊界
242‧‧‧電漿鞘
269、270、271‧‧‧軌道路徑
500、501、502、503‧‧‧線
800、801、802‧‧‧點
804‧‧‧線
圖1為熱電裝置之實施例的視圖。
圖2為說明p型熱電材料之zT對溫度的圖表。
圖3為說明n型熱電材料之zT對溫度的圖表。
圖4A至圖4B為使用多孔薄膜之熱電裝置的兩個實施例。
圖5為在使用三種不同植入物之多孔Si中的摻雜劑劑量曲線的實例。
圖6為具有電漿鞘修改器之電漿處理設備的方塊圖。
圖7為展示退火製程對電導率之效應的曲線圖。
圖8A至圖8C為經受不同的退火製程之多孔薄膜的橫截面。

Claims (18)

  1. 一種產生熱電材料之方法，其包括：在基板上沈積多孔薄膜；將摻雜劑引入至所述多孔薄膜中；以及對所述多孔薄膜進行退火以活化所述摻雜劑，使所述多孔薄膜保持為非晶。
  2. 如申請專利範圍第1項所述之產生熱電材料之方法，其中所述摻雜劑是藉由與所述多孔薄膜同時沈積所述摻雜劑而引入。
  3. 如申請專利範圍第1項所述之產生熱電材料之方法，其中所述摻雜劑是藉由離子植入而引入至所述多孔薄膜中。
  4. 如申請專利範圍第1項所述之產生熱電材料之方法，所述摻雜劑是藉由與所述多孔薄膜同時沈積所述摻雜劑且藉由後續離子植入而引入至所述多孔薄膜中。
  5. 如申請專利範圍第1項所述之產生熱電材料之方法，其中所述退火包括在900℃與1000℃之間的溫度下，以10分鐘的持續時間加熱所述多孔薄膜。
  6. 如申請專利範圍第1項所述之產生熱電材料之方法，其中所述退火包括快速熱退火。
  7. 如申請專利範圍第1項所述之產生熱電材料之方法，其中所述退火包括在400℃與600℃之間的溫度下引入所述摻雜劑。
  8. 如申請專利範圍第1項所述之產生熱電材料之方 法，其中所述多孔薄膜之所述沈積包括對電漿鞘進行修改。
  9. 一種產生熱電材料之方法，其包括：在基板上沈積多孔薄膜，所述多孔薄膜包括矽以及摻雜劑；經由至少一後續離子植入將額外量之所述摻雜劑引入至所述多孔薄膜中；以及對所述多孔薄膜進行退火以活化所述摻雜劑。
  10. 如申請專利範圍第9項所述之產生熱電材料之方法，其中所述退火使所述多孔薄膜保持為非晶。
  11. 如申請專利範圍第9項所述之產生熱電材料之方法，其中所述退火使所述多孔薄膜保持其多孔性質。
  12. 如申請專利範圍第9項所述之產生熱電材料之方法，其中所述退火包括在400℃與600℃之間的溫度下執行所述沈積以及所述引入步驟。
  13. 如申請專利範圍第9項所述之產生熱電材料之方法，其中所述退火包括在900℃與1000℃之間的溫度下，以10分鐘的持續時間加熱所述多孔薄膜。
  14. 如申請專利範圍第9項所述之產生熱電材料之方法，其中所述退火包括快速熱退火。
  15. 如申請專利範圍第9項所述之產生熱電材料之方法，其中所述摻雜劑包括硼、磷、碳或金屬。
  16. 如申請專利範圍第9項所述之產生熱電材料之方法，其中所述摻雜劑包括多種材料，其中由所述多種材料形成之化合物包括已知的熱電材料，其中所述已知的熱電 材料選自由Bi2Te3、PbTe、CoSb3、SiGe、La3Te4、Sb2Te3、PbTeSe、Yb14MnSb11、TAGS以及CeFe4Sb12組成的族群。
  17. 如申請專利範圍第9項所述之產生熱電材料之方法，其中所述多孔薄膜之所述沈積包括對電漿鞘進行修改。
  18. 如申請專利範圍第9項所述之產生熱電材料之方法，其中執行所述退火製程以使量(α/κ)最大化，其中α表示所述多孔薄膜之電導率且κ表示所述多孔薄膜的熱導率。
TW101129896A 2011-08-17 2012-08-17 產生熱電材料之方法 TW201310733A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161524560P 2011-08-17 2011-08-17
US13/587,325 US8697549B2 (en) 2011-08-17 2012-08-16 Deposition of porous films for thermoelectric applications

Publications (1)

Publication Number Publication Date
TW201310733A true TW201310733A (zh) 2013-03-01

Family

ID=47712917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129896A TW201310733A (zh) 2011-08-17 2012-08-17 產生熱電材料之方法

Country Status (3)

Country Link
US (1) US8697549B2 (zh)
TW (1) TW201310733A (zh)
WO (1) WO2013026017A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201410098D0 (en) * 2014-06-06 2014-07-23 Univ Surrey Ion implantation in Amorphous Chalcogenides

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69132779T2 (de) 1990-04-20 2002-07-11 Matsushita Electric Industrial Co., Ltd. Vakuumisolierter thermoelektrischer Halbleiter und thermoelektrisches Bauelement, das P- und N-Typ thermoelektrische Halbleiter benutzt
US8784512B2 (en) * 2007-08-13 2014-07-22 University Of Virginia Patent Foundation Thin film battery synthesis by directed vapor deposition
WO2009140730A1 (en) * 2008-05-21 2009-11-26 Nano-Nouvelle Pty Ltd Thermoelectric element
WO2010003629A2 (en) 2008-07-08 2010-01-14 Max-Planck-Gesellschaft Zur Förderung Der Wissenschaft E. V. Thermoelectric apparatus and methods of manufacturing the same
US20100024437A1 (en) 2008-07-29 2010-02-04 Norbert Elsner High temperature compact thermoelectric module with gapless eggcrate

Also Published As

Publication number Publication date
WO2013026017A1 (en) 2013-02-21
US20130045557A1 (en) 2013-02-21
US8697549B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
US8470616B2 (en) Patterned assembly for manufacturing a solar cell and a method thereof
US20100323113A1 (en) Method to Synthesize Graphene
KR101225632B1 (ko) 광전 변환 소자 제조 장치
US8975603B2 (en) Systems and methods for plasma doping microfeature workpieces
US8354653B2 (en) Techniques for manufacturing solar cells
US8598025B2 (en) Doping of planar or three-dimensional structures at elevated temperatures
JP2020504441A (ja) 太陽電池の製造
TW200941549A (en) Particle beam assisted modification of thin film materials
CN107039251B (zh) 用于太阳能电池制造中的固相外延再生长的直流离子注入
US8946061B2 (en) Engineering of porous coatings formed by ion-assisted direct deposition
US8592230B2 (en) Method for patterning a substrate using ion assisted selective depostion
JPH0143449B2 (zh)
Hong et al. Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer
US8778465B2 (en) Ion-assisted direct growth of porous materials
TW201145341A (en) Method to form molecular ions
US8697549B2 (en) Deposition of porous films for thermoelectric applications
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
KR101503000B1 (ko) 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층
JP3100668B2 (ja) 光起電力素子の製造方法
Kim et al. Ultra shallow junction (USJ) formation using plasma assisted doping on 3D devices structures
JP2004303920A (ja) 半導体薄膜製造装置
JP3363504B2 (ja) 光起電力素子の製造方法
JP3102540B2 (ja) 低水素量非晶質シリコン半導体薄膜の形成方法
JPH03229871A (ja) 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法
JPS6226594B2 (zh)