TW201306043A - 記憶體及具有該記憶體之記憶體供電系統 - Google Patents

Abstract

一種記憶體，具有一額定電壓及一額定功率，該記憶體用於安裝至一記憶體插槽，該記憶體插槽包括一第一接地針腳、一第一電源針腳，該第一接地針腳及該第一電源針腳電連接至一供電電源，該供電電源提供一第一直流電壓。該記憶體包括一第二接地針腳、一第二電源針腳及一降壓調節器。該第二接地針腳電連接至該第一接地針腳，該第二電源針腳電連接至該第一電源針腳，該降壓調節器之輸出功率對應於該額定功率，該降壓調節器電連接至該第二電源針腳用於將該第一直流電壓轉換為該額定電壓。本發明還提供一具有該記憶體之記憶體供電系統。

Description

記憶體及具有該記憶體之記憶體供電系統

本發明涉及一種記憶體及具有該記憶體之記憶體供電系統。

電腦主板通常包括一個用於轉換電壓之降壓調節器(voltage regulator down, VRD)。外部電源經該降壓調節器後再分別給記憶體供電。電腦主板設計時，一般會將降壓調節器之輸出功率設計為等於或略大於記憶體數量最多時之工作功率之和，以滿足供電需求。目前，電腦主板上之記憶體之數目越來越多，因此，降壓調節器之輸出功率也越來越高。然而，一般之，若降壓調節器之負載越小(指載入之記憶體數目小於甚至遠小於設計時設定之最大數目)，電源轉換效率越低，負載越大(如載入之記憶體數目接近或等於設計時設定之最大數目)，電源轉換效率越高。這樣，當較少數目的記憶體安裝在電腦主板上時，降壓調節器之轉換效率就變得比較差，即浪費了較多之能源。

有鑒於此，有必要提供一種提高記憶體電源能效之記憶體及記憶體供電系統。

一種記憶體，具有一額定電壓及一額定功率，所述記憶體用於安裝至一個記憶體插槽，所述記憶體插槽包括一個第一接地針腳、一個第一電源針腳，所述第一接地針腳及所述第一電源針腳用於電連接至一個供電電源，所述供電電源用於提供一個第一直流電壓。所述記憶體包括一個第二接地針腳、一個第二電源針腳及一個降壓調節器。所述第二接地針腳用於電連接至所述第一接地針腳，所述第二電源針腳用於電連接至所述第一電源針腳，所述降壓調節器之輸出功率對應於所述額定功率，所述降壓調節器電連接至所述第二電源針腳用於將所述第一直流電壓轉換為第二直流電壓，所述第二直流電壓等於所述額定電壓。

一種記憶體供電系統，包括一個供電電源、複數個記憶體插槽、至少一個記憶體。所述供電電源電連接至所述複數個記憶體插槽並用於分別向所述複數個記憶體插槽分別供電提供一個第一直流電壓。每個記憶體具有一額定電壓及一額定功率，所述記憶體用於安裝至一個記憶體插槽，所述記憶體插槽包括一個第一接地針腳、一個第一電源針腳，所述第一接地針腳及所述第一電源針腳用於電連接至一個供電電源，所述供電電源用於提供一個第一直流電壓。所述記憶體包括一個第二接地針腳、一個第二電源針腳及一個降壓調節器。所述第二接地針腳用於電連接至所述第一接地針腳，所述第二電源針腳用於電連接至所述第一電源針腳，所述降壓調節器之輸出功率對應於所述額定功率，所述降壓調節器電連接至所述第二電源針腳用於將所述第一直流電壓轉換為第二直流電壓，所述第二直流電壓等於所述額定電壓。

相對於先前技術，由於對於每個降壓調節器來說，其負載僅對應一個記憶體。即，當每個記憶體裝入對應一個記憶體插槽內時，每個降壓調節器均在滿載條件下工作，由此提高每個降壓調節器之電能轉換效率。

請參閱圖1及圖2，為本發明實施方式提供之一種記憶體供電系統100，包括一個供電電源10、複數個記憶體插槽20(插槽1、插槽2、插槽3 …插槽N)、一個基板管理控制器30(baseboard management controller, BMC)、數量與所述複數個記憶體插槽20對應之記憶體40及數量與所述複數個記憶體插槽20對應之上拉電阻50。

所述供電電源10用於給所述各個記憶體插槽20提供一個第一直流電壓。本實施方式中，所述第一直流電壓為12伏特之直流電壓。

每個記憶體插槽20用於對應裝入一個記憶體40。所述每個記憶體插槽20包括一個第一接地針腳201及一個第一電源針腳202。每個第一接地針腳201通過對應一個上拉電阻50連接至所述供電電源10。所述每個第一接地針腳201還電連接至所述基板管理控制器30之輸入端。所述每個第一接地針腳201用於輸出一個安裝信號。當對應一個記憶體插槽20沒有裝入對應一個記憶體40時，所述安裝信號為高電平，所述基板管理控制器30接收所述高電平。當對應一個記憶體插槽20安裝對應一個記憶體40時，所述安裝信號為低電平，所述基板管理控制器30接收所述低電平。每個第一電源針腳202電連接至所述供電電源10。

所述基板管理控制器30之輸入端連接至每個第一接地針腳201，所述基板管理控制器30之輸出端電連接至每個第一電源針腳202。所述基板管理控制器30用於根據所述安裝信號來判斷對應之記憶體插槽20內是否裝入一個記憶體40，並用於獲取裝入對應記憶體插槽20內之記憶體40之功率資訊。可以理解之是，在其他實施方式中，所述基板管理控制器30也可使用一集成有所述基板管理控制器30之南橋晶片替代。

每個記憶體40具有一個額定電壓及一個額定功率。本實施方式中，所述額定電壓為1.5伏特，所述額定功率為10瓦。所述每個記憶體40包括一個第二接地針腳401、一個第二電源針腳402、一個降壓調節器403及一個存儲模組404。每個第二接地針腳401與一個第一接地針腳201對應。每個第二電源針腳402與一個第一電源針腳202對應。每個降壓調節器403電連接至所述每個第二電源針腳402。所述每個降壓調節器403用於將所述供電電源10提供之所述第一直流電壓轉換第二直流電壓並輸出所述第二直流電壓。本實施方式中，所述第二直流電壓等於所述額定電壓，即所述第二直流電壓為1.5伏特。每個存儲模組404電連接至所述每個降壓調節器403並接收所述第二直流電壓。所述每個存儲模組404用於存儲資料。本實施方式中，所述複數個記憶體40為雙列直插記憶體(dual in-line memory module, DIMM)。

當一個記憶體40裝入至一個記憶體插槽20時，每個第二接地針腳401電連接至對應一個第一接地針腳201，每個第二電源針腳402電連接至對應一個第一電源針腳202。所述每個第一接地針腳201腳輸出一個低電平之安裝信號至所述基板管理控制器30。所述基板管理控制器30得到所述低電平之安裝信號並通過基本輸入輸出系統(base input/output system, BIOS)獲取裝入對應記憶體插槽20內之記憶體之功率資訊。所述基板管理控制器30根據所述功率資訊向對應之降壓調節器403發出控制信號，所述對應之降壓調節器403根據所述控制信號將所述第一直流電壓轉換為所述第二直流電壓並輸出給對應一個存儲模組404。

相對於已有技術，由於對於每個降壓調節器403來說，其負載僅對應一個記憶體40。即，當每個記憶體40裝入對應一個記憶體插槽20內時，每個降壓調節器403均在滿載條件下工作，由此提高每個降壓調節器403之電能轉換效率。

可以理解之是，所述複數個記憶體40之額定功率可以不相同，所述複數個記憶體40內之對應之降壓調節器403之輸出功率可以根據對應之額定功率進行設計，如此，增加了各個降壓調節器403輸出功率之設計靈活性。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

100．．．記憶體供電系統

10．．．供電電源

20．．．記憶體插槽

201．．．第一接地針腳

202．．．第一電源針腳

30．．．基板管理控制器

40．．．記憶體

401．．．第二接地針腳

402．．．第二電源針腳

403．．．降壓調節器

404．．．存儲模組

50．．．上拉電阻

圖1為本發明較佳實施方式之記憶體供電系統之電路圖。

圖2為圖1之記憶體供電系統之工作原理圖。

100．．．記憶體供電系統

10．．．供電電源

20．．．記憶體插槽

201．．．第一接地針腳

202．．．第一電源針腳

30．．．基板管理控制器

40．．．記憶體

50．．．上拉電阻

Claims (8)

1. 一種記憶體，具有一額定電壓及一額定功率，所述記憶體用於安裝至一個記憶體插槽，所述記憶體插槽包括一個第一接地針腳、一個第一電源針腳，所述第一電源針腳及所述第一接地針腳用於電連接至一個供電電源，所述供電電源用於提供一個第一直流電壓；所述記憶體包括一個第二接地針腳、一個第二電源針腳及一個降壓調節器；所述第二接地針腳用於電連接至所述第一接地針腳，所述第二電源針腳用於電連接至所述第一電源針腳，所述降壓調節器之輸出功率對應於所述額定功率，所述降壓調節器電連接至所述第二電源針腳用於將所述第一直流電壓轉換第二直流電壓，所述第二直流電壓等於所述額定電壓。
2. 如申請專利範圍第1項所述之記憶體，其中：所述記憶體還包括一個電連接至所述降壓調節器之存儲模組，所述存儲模組接收所述第二直流電壓並用於存儲資料。
3. 如申請專利範圍第2項所述之記憶體，其中：所述第一直流電壓為12伏特，所述第二直流電壓為1.5伏特。
4. 一種記憶體供電系統，包括一個供電電源、複數個記憶體插槽、至少一個記憶體；所述供電電源電連接至所述複數個記憶體插槽並用於分別向所述複數個記憶體插槽分別供電提供一個第一直流電壓；每個記憶體具有一額定電壓及一額定功率，所述記憶體用於安裝至一個記憶體插槽，所述記憶體插槽包括一個第一接地針腳、一個第一電源針腳，所述第一接地針腳及所述第一電源針腳用於電連接至一個供電電源，所述供電電源用於提供一個第一直流電壓；所述記憶體包括一個第二接地針腳、一個第二電源針腳及一個降壓調節器；所述第二接地針腳用於電連接至所述第一接地針腳，所述第二電源針腳用於電連接至所述第一電源針腳，所述降壓調節器之輸出功率對應於所述額定功率，所述降壓調節器電連接至所述第二電源針腳用於將所述第一直流電壓轉換第二直流電壓，所述第二直流電壓等於所述額定電壓。
5. 如申請專利範圍第4項所述之記憶體供電系統，其中：所述記憶體供電系統還包括數量與所述記憶體插槽對應之上拉電阻，每個第一接地針腳通過對應之一個上拉電阻連接至一電壓源，所述每個接地針腳用於輸出一個安裝信號；當對應一個記憶體插槽沒有裝入對應一個記憶體時，所述安裝信號為高電平；當對應一個記憶體插槽安裝對應一個記憶體時，所述安裝信號為低電平。
6. 如申請專利範圍第5項所述之記憶體供電系統，其中：所述記憶體供電系統還包括一個基板管理控制器，所述每個第一接地針腳還電連接至所述基板管理控制器之輸入端，所述基板管理控制器用於接收所述安裝信號，並根據安裝信號判斷是否有記憶體插入對應之記憶體插槽內。
7. 如申請專利範圍第4項所述之記憶體供電系統，其中：所述記憶體還包括一個電連接至所述降壓調節器之存儲模組，所述存儲模組接收所述第二直流電壓並用於存儲資料。
8. 如申請專利範圍第4項所述之記憶體供電系統，其中：所述第一直流電壓為12伏特，所述第二直流電壓為1.5伏特。