TW201243572A - Method and system for managing sleep states of interrupt controllers in a portable computing device - Google Patents

Method and system for managing sleep states of interrupt controllers in a portable computing device Download PDF

Info

Publication number
TW201243572A
TW201243572A TW101100366A TW101100366A TW201243572A TW 201243572 A TW201243572 A TW 201243572A TW 101100366 A TW101100366 A TW 101100366A TW 101100366 A TW101100366 A TW 101100366A TW 201243572 A TW201243572 A TW 201243572A
Authority
TW
Taiwan
Prior art keywords
wake
interrupt
settings
processor
storage device
Prior art date
Application number
TW101100366A
Other languages
English (en)
Inventor
Andrew J Frantz
Dianne D Horn
Joshua H Stubbs
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201243572A publication Critical patent/TW201243572A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4418Suspend and resume; Hibernate and awake
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs

Description

201243572 六、發明說明: 本申凊案依據35 U.S.C. § 119(e)主張2011年1月4曰申請 之名為「用於在可攜式計算裝置中管理中斷控制器之睡眠 狀態之方法及系統(Method and system for managing sleep of interrupt controllers in a portable computing device)」之美國臨時專利申請案第61/429,522號的優先 權。此美國臨時專财請案之全部内容係以引用的方式併 入本文中。 【先前技術】 在個人及專業級別上,可攜式計算裝置(「pCD」)正成 為人們之必需品。此等褒置可包括蜂巢式電話、可撼式數 位助理(PDA) '可攜式遊戲控制台、掌上型電腦,及其他 可攜式電子裝置。 PCD典型地具有通常由包括中央處理單元、數位信號處 理器及其類似者之多個處理單元製成的複雜且緊密之電子 封裝。許多中央處理單元(「cpu」)具有中斷控制器 (「1C」)以作為其内部構成之部件。IC典型地將中斷收集 在一起,之後將該等信號傳遞至CPU上之單一中斷接腳。 此情形可節約CPU上之中斷接腳且亦可在設計系統時給出 靈活性。每-IC可具有控制中斷之罩幕暫存器及狀態暫存 器》 儘管1C有詩mnx促進乡任務,但IC在cpu需要進入 低電力狀態時確實會呈現問題。低電力狀態亦被-般熟習 161443.doc 201243572 此項技術者稱作睡眠狀態。許多ic不被准許進入睡眠狀 態,此係因為在將1C置於睡眠狀態時經常不存在用以「喚 醒」或啟動1C之任何硬體或軟體。 因為1C經常未被置成睡眠狀態’所以其消耗pcd之寶貴 電力》因此,在此項技術中需要提供一種允許將1(:置於睡 眠狀態以使得可節省PCD之電力之方法及系統。 【發明内容】 描述一種用於管理一可攜式計算裝置内所含有之處理器 之一或多個中斷控制器之睡眠狀態的方法及系統。該方法 包括一處理器在該可攜式計算裝置内所含有之一儲存裝置 中定義喚醒中斷設定。此儲存裝置可包含訊息隨機存取記 憶體(「RAM」)。在訊息RAM中已建立喚醒設定之後,一 處理器可產生該訊息RAM中之該等喚醒設定已被定義之一 警報。接下來,一控制器針對與該可攜式計算裝置内所含 有之複數個處理器對應之複數個中斷控制器來檢閱該訊息 RAM中之該等喚醒中斷設定。該控制器合併該訊息ram 中之該等喚醒設定且接著將該等經合併唤醒設定發送至一 永接電力管理器(「always-on power manager,APM」)。該 APM負責發佈用以將處理器之中斷控制器置成一睡眠狀態 之信號。術語「永接」意謂該APM經常始終接收充足且,)·互 定之電力,以便與其他裝置通信。 該控制器可檢閱一權限表格(permissions table)以判定一 處理器是否具有改變用於一特定處理器之一中斷控制器之 狀態的授權。該控制器可將該等經合併喚醒設定發送至該 161443.doc 201243572 APM内所含有之複數個暫存器。該等喚醒設定可包含一啟 用-又疋、-類型/偵測設定、一極性設定、一狀態設定及 一清除設定中至少一者。 【實施方式】 在諸圖中,除非另有指示,否則類似參 視圖指代類似部件·對於具有字母字元編= 102Α」或「ι〇2Β」)之參考數字,《母字元編號可區分 存在於同-圖中之兩個類似部件或元件。當參考數字意欲 涵蓋在所有圖中具有同一參考數字之所有部件時,可省略 用於參考數字之字母字元編號。 詞語「例示性」在本文中用以意謂「充當實例、例子或 說明」β未必將在本文中被描述為「例示性」4任何態樣 解釋為比其他態樣較佳或有利。 在此描述中’術語「應用程式」亦可包括具有可執行内 容之檔案’諸如:目標碼、指令碼”立元組碼、標示語言 棺案’及修補程式。此外’本文所提及之「應用程式」亦 可包括性質上不可執行之播案,諸如,可能需要被開啟之 文件’或需要被存取之其他資料檔案。 術語「内容」亦可包括具有可執行内容之檔案諸如: 目標碼、指令碼、位元組碼、標示語言檔案,及修補程 式。此外,本文所提及之「内容」亦可包括性質上不可執 行之㈣’諸如’可能需要被開啟之文件,或需要被存取 之其他資料檔案。 如此描述中所使用,術語「組件」、「資料庫」、「模 I61443.doc 201243572 「系統」及其類似者意欲指代電腦相關實體 體、:體、硬體與軟體之組合、軟體,或執行中軟體。舉 例而吕,組件可為(但不限於)在處理器上執行之處理程 序、處理器、物件、可執行碼、執行緒、程式,及/或電 腦。藉由說明,在計算裝置上執行之應用程式及計算裝置 兩者皆可為組件。—或多個組件可駐留於處理程序及/或 執行緒内’且-組件可局域化於一電腦上及/或分散於兩 個或兩個以上電腦之間。此外’可自經儲存有各種資料結 構之各種電腦可讀媒體執行此等組件。該等組件可藉由本 端及/或遠端處理程序而通信,諸如,根據具有一或多個 資料封包之信號(例如,來自與本端系統、分散式系統中 之另、°且件互動及/或藉由該信號橫越諸如網際網路之網 路而與其他系統互動之一組件的資料 在此描述中,可互換地使用術語「通信裝置」、「無線裝 置」、「無線電話」、「無線通信裝置」及「無線手機广隨 著第三代(「3G」)及第四代(「4G」)無線技術之到來,較 大頻寬可用性已啟用具有更加多樣之無線能力的更可攜之 計算裝置。 在此描述中,術語「可攜式計算裝置」(「pcD」)用以 描述基於有限容量電源供應器(諸如,電池)而操作之任何 裝置儘管數十年來已在使用電池操作式pcD,但伴隨第 一代(3G」)及第四代(「4G」)無線技術之到來的可再充 電電池之技術進步已啟用具有多種能力之眾多pcD。因 此PCD可尤其為蜂巢式電話、衛星電話、尋呼機、 161443.doc 201243572 PDA、智慧型電話、導航裝置、智慧本或閱讀器、媒體播 放器、前述裝置之組合,及具有無線連接之膝上型電腦。 圖1 :用於在PCD 100中管理ic 209B之睡眠狀態之元件 參看圖1 ’此圖為呈無線電話之形式之PCD 100之例示性 非限制性態樣的功能方塊圖,PCD 100用於實施用於管理 PCD 100之中斷控制器209B之睡眠狀態的方法及系統。如 圖所示’ PCD 100包括晶載系統1〇2,晶載系統1〇2包括多 核心之第一中央處理單元(「CPU」)110A、為單核心類型 之第二CPU 110B ’及類比信號處理器126。此等處理器 110A、110B及126可耦接在一起。第一 CPU 110A可包含第 零核心222、第一核心224及第N核心230,此為一般熟習此 項技術者所理解。在一替代實施例中,亦可使用兩個數位 信號處理器(「DSP」)而非兩個CPU 110,此為一般熟習此 項技術者所理解。 圖1說明PCD 100,PCD 100包括控制器1〇1、電力管理 積體電路(「PMIC」)157 、永接電力管理器 (「APM」)177,及具有暫存器之永接中斷控制器 (「AIC」)209A。針對 APM 177及 AIC 209A之術語「永 接」意謂APM 177及AIC 209A經常始終接收充足且怪定之 電力,以便與其他裝置通信。 PMIC 157負貴回應於自永接電力管理器m所接收之控 制信號而接通及斷開至處理器110、126以及中斷控制器 209B之電力。圖2中說明且下文將描述永接中斷控制器 209A、控制器101及主控器處理器11〇之另外細節。控制器 161443.doc 201243572 101及永接電力管理器m負責管理每一處理器11〇、126之 個別中斷控制器209B之睡眠狀態》 圖1亦展示出’ PCD 100可包括記憶體或訊息ram 112 »控 制器1〇7以及主控器處理器11〇、126可存取訊息ram 112。此等裝置存取訊息ram 112以在主控器處理器ho、 126中管理IC 209B之睡眠狀態’如下文將描述。 在一特定態樣中’本文所描述之方法步驟中之一或多者 可藉由儲存於記憶體112中之可執行指令及參數予以實 施,該等可執行指令及參數形成控制器1〇1、永接電力管 理器177及永接令斷控制器2〇9A之部分。本文所描述之一 或多個方法步驟亦可藉由此等三個元件中每一者所執行之 可執行指令及參數予以實施。儘管若干圖所說明之例示性 實施例描繪待以硬體予以體現之中斷控制器電力系統1〇7 之若干部件(見圖2) ’但一般熟習此項技術者將認識到,亦 可以軟體或硬體與軟體之組合來實施此等裝置之功能及特 匕括控制器101的中斷控制器電力系統107之部件(見圖 2):藉由CPU 110、類比信號處理器126或另一處理器予以 ,行另外+斷控制器電力系統1〇7、處理器m、處理 盗126、a己憶體112、儲存於記憶體ιΐ2中之指令或其电人 ^當㈣執行本域料之方法步财之者㈣ 圖1 : PCD 1〇〇之其他元件 如圖1所說明 顯示器控制器128及觸控螢幕控制器13〇 I6I443.doc 201243572 耦接至數位信號處理器110。在晶載系統102外部之觸控螢 幕顯不器132耗接至顯示器控制器ι28及觸控螢幕控制器 130 ° 圖1為說明可攜式計算裝置(PCD)之實施例的示意圖, PCD包括視訊編碼器/解碼器(「編解碼器」)134,例如, 相交替行(「phase-alternating line, PAL」)編碼器、依序傳 送彩色與存儲(「sequential c〇uleur avec memoire, SECAM」)編碼器、國家電視系統委員會(「nati〇nal television system(s) committee, NTSC」)編碼器,或任何 其他類型之視訊編碼器134。視訊編解碼器1 34耦接至多核 心中央處理單元(「CPU」)110。視訊放大器136耦接至視 訊編碼器134及觸控螢幕顯示器132。視訊埠138耦接至視 訊放大器136。如圖1所描繪,通用串列匯流排(「USB」) 控制器140搞接至CPU 110。又,USB槔142耦接至USB控 制器140。用戶識別碼模組(SIM)卡146亦可耦接至cpu 110。另外,如圖1所示,數位攝影機148可搞接至cpu lio。在一例示性態樣中,數位攝影機148為電荷耦合裝置 (「CCD」)攝影機’或互補金屬氧化物半導體(「cmos」) 攝影機》 如圖1進一步所說明’立體聲音訊編解碼器(c〇Dec)15〇 可雜接至類比信號處理器126。此外,音訊放大器ι52可柄 接至立體聲音訊編解碼器15 〇。在一例示性態樣中,第一 立體聲揚聲器154及第二立體聲揚聲器156耦接至音訊放大 器152。圖1展示出’麥克風放大器158亦可耦接至立體聲 16I443.doc • 10- 201243572 音訊編解碼器150。另外,麥克風16〇可耦接至麥克風放大 器158。在一特定態樣中,調頻(「FM」)無線電調諧器162 可耦接至立體聲音訊編解碼器15〇。又,FM天線164耦接 至FM無線電調諧器162。另外,立體聲耳機166可耦接至 立體聲音訊編解碼器15〇。 圖1進一步指示出,射頻(「RF」)收發器168可耦接至類 比信號處理器126。RF開關170可耦接至RF收發器168及RF 天線172。如圖1所示,小鍵盤174可耦接至類比信號處理 器126。又,具有麥克風之單聲道耳機176可耦接至類比信 號處理器126。另外,振動器裝置178可耦接至類比信號處 理器126。圖1亦展示出,電源供應器18〇(例如,電池)耦接 至晶載系統102。在一特定態樣中,電源供應器j 8〇包括可 再充電DC電池或DC電源供應器(其係得自連接至交流 (「AC」)電源之AC至DC變壓器)。 如圖1所描繪,觸控螢幕顯示器132、視訊埠138、USB 埠142、攝影機U8、第一立體聲揚聲器154、第二立體聲 揚聲器156、麥克風160、FM天線164、立體聲耳機160、 RF開關170、RF天線172、小鍵盤174、單聲道耳機176、 振動器178、電力管理積體電路157及電源供應器18〇係在 晶載系統102外部。 圖2為說明中斷控制器電力系統1 〇7之細節的功能方塊 圖,中斷控制器電力系統107可包含控制器1〇1、永接電力 管理器(「APM」)177、永接中斷控制器209A、電力管理 積體電路(「PMIC」.)15 7,及訊息ram 112。PCD 100可具 161443.doc 201243572 有一或多個控制器模組1〇1 β 對於此描述之剩餘部分,該(該等)控制器模組101將以 單數形式而非複數形式被稱為一控制器101。一般熟習此 項技術者將認識到,在不脫離本發明之情況下,控制器 ιοί可被劃分成各種部件且藉由不同處理器11〇、執 行。或者,控制器101可被組織為單一元件且藉由單一處 理器110或126執行。控制器101亦可由硬體及/或韌體形 成’此為一般熟習此項技術者所理解。 一般而言,控制器101可負責管理作為每一處理器11〇之 部件之中斷控制器209Β的睡眠狀態。控制器i 〇丨與永接電 力管理器177及使用暫存器之永接中斷控制器2〇9A通信。 控制器101維護權限表格211。權限表格211用以指示允許 處理器110利用永接中斷控制器290A中哪些中斷。此情形 允許PCD 100制止處理器11〇使用處理器11〇歸因於系統軟 體(「SW」)分割而不應存取之中斷源,此為一般熟習此項 技術者所理解。 永接電力管理器177可包含用以將命令發佈至電力管理 積體電路(「PMIC」)157之硬體。PMIC 157負責供電給每 一個別處理器110。永接電力管理器177可耦接至複數個暫 存器’或永接電力管理器177可包含複數個暫存器。下文 將結合圖3來描述此等暫存器之另外細節。 控制器101作出關於每一主控器處理器110之中斷控制器 209B之睡眠狀態的決策。控制器1〇1亦基於訊息ram 112 内所含有之資訊而將命令發佈至永接電力管理器177。如 I61443.doc 12 201243572 圖2所說明’訊息RAM 112具有反映永接中斷控制器209A 之暫存器之記憶體元件。下文將結合圖4來描述訊息RAM 112之細節。APM 177耦接至永接中斷控制器209A,及/或 APM 177可包含永接中斷控制器209A。 儘管例示性實施例使用用於記憶體之RAM 112,但亦可 針對訊息RAM 112來使用其他類型之記憶體裝置或記憶體 裝置之組合’此為一般熟習此項技術者所瞭解。其他記憶 體裝置包括(但不限於)「離晶」動態隨機存取記憶體 (「DRAM」)102、「晶载」靜態隨機存取記憶體 (「SRAM」)122、快取記憶體、電可抹除可程式化唯讀記 憶體(「EEPROM」),等等。 如先前所提到’訊息RAM 112可包含反映永接中斷控制 器177之暫存器之記憶體元件。每一主控器處理器11〇具有 訊息RAM 11 2之一專用區段或部分。訊息RAM丨i 2之每一 專用區段可藉由其經指派主控器處理器n〇寫入及讀取。 控制器101可對訊息RAM 112之所有處理器區段進行存 取’且亦可對此等專用區段進行讀取及寫入存取。 如圖2所說明,每一主控器處理器n〇包含其自有中斷控 制器209B、子系統電力管理器(「spM」)2〇7,及本端中 斷表格205。每一中斷控制器2〇9典型地將中斷收集在一 起,之後將該等信號傳遞至CPU 11〇上之單一中斷接腳(未 圖示說明)。此情形可節約CPU 11〇上之中斷接腳(未圖示 說明)且亦可在設計系統時給出靈活性。每一 1C 209可具有 控制中斷之罩幕暫存器及狀態暫存器(未圖示說明)。每一 161443.doc -13· 201243572 SPM 207負責管理存在於處理器110内之硬體之電力。 CPU 110之本端中斷表格205包含永接電力管理器 (「APM」)中斷值及本端中斷值。下文結合圖5來描述關 於本端中斷表格205之另外細節。 APM 177可負責經由PMIC 157而監視及控制至每一處理 器110之中斷控制器(「1C」)209B之電力。APM 177可將控 制信號發送至PMIC 157以將處理器110之IC 209B置成低電 力或睡眠狀態,以及使1C 209擺脫睡眠狀態。 圖3為用於圖2之永接中斷控制器209A之暫存器的功能方 塊圖。該等暫存器可包含啟用暫存器303、類型/偵測暫存 器306'極性暫存器309、狀態暫存器312,及清除暫存器 315。取決於暫存器303之狀態,啟用暫存器303啟動發送 至永接電力管理器177之中斷信號。類型/偵測暫存器3〇6 識別藉由永接中斷控制器209A谓測之信號之類型,以便啟 動中斷信號》 類型/偵測暫存器306可規定兩個信號類型中之一者:邊 緣信號(edge signal)及位準信號(levei signai)。極性暫存器 3〇9可識別類型/偵測暫存器306中所規定之信號之極性。 若類型/偵測暫存器306中所規定之信號為邊緣信號,則極 性暫存器309可包含上升值或下降值。或者,若類型/彳貞測 暫存器306中所規定之彳§號為位準類型信號,則極性暫存 器309可包含高值或低值。 狀態暫存器312可列出已發生哪些中斷且哪些中斷已藉 由永接中斷控制器209A偵測。清除暫存器315可中止或停 16I443.doc -14- 201243572 止藉由永接中斷控制器209A對中斷信號之追蹤。控制器 101可寫入及讀取永接中斷控制器2〇9a之暫存器。如結合 圖4進一步詳細地所描述,控制器1〇1基於訊息ram Π2内 所含有之資訊而更新此等暫存器之内容。 圖4為訊息隨機存取記憶體(「ram」)112的功能方塊 圖。訊息RAM 112可包含反映永接中斷控制器2〇9A内所含 有之暫存器之記憶體元件。在如圖4所說明之一例示性實 施例中,每一主控器處理器丨1〇被指派其自有暫存器集 合’該等暫存器反映在永接中斷控制器2〇9a中所找到之暫 存器。 每一主控器處理器110具有啟用記憶體元件303、類型/ 偵測記憶體元件306、極性記憶體元件309、狀態記憶體元 件3 12 ’及清除記憶體元件3 1 5。指派至每一主控器處理器 110的訊息RAM 112之記憶體元件内所含有的信號概況 (signal profUe)識別用於起始特定主控器處理器11〇之睡眠 狀態之條件。訊息RAM 112之每一處理器區段之此等信號 概況係藉由其經指派主控器處理器丨丨〇而可改變或可調 整。 訊息RAM 112之記憶體元件(亦被稱作虛擬永接電力管 理器暫存器)亦可識別用於退出特定主控器處理器11〇之睡 眠狀態之條件。每一主控器處理器n〇可寫入及讀取儲存 於訊息RAM 11 2之記憶體元件中之狀態。 圖4之訊息RAM 112中說明諸如臨界、停用、位準、邊 緣、咼、低 '俘獲、空值及清除之例示性狀態。然而,一 161443.doc
S -15· 201243572 般熟習此項技術者認識到,可以二進位碼將此等狀態實施 為位元。舉例而言,類型/偵測記憶體元件3〇6之邊緣彳貞測 狀態可包含為「ObOOO」之二進位值,而類型/偵測記憶體 元件306之低偵測狀態可包含為「〇bO 1 〇」之二進位值。可 針對用記憶體112所追蹤之經偵測狀態中每一者來使用其 他二進位值,此為一般熟習此項技術者所理解。 圖5為鄰近於主控器處理器110而駐留之本端令斷表格 205(如上文所描述之圖2所說明)的功能方塊圖。每一主控 器處理器110之本端中斷表格205包含將永接電力管理器中 斷值轉譯至為中斷控制器209B所理解之本端中斷值的值。 此等經轉譯值可經由訊息Flam 112而自主控器處理器11〇 傳遞至永接電力管理器177。 舉例而言,表格205中之第一 APM值包含為五之值。對 應本端中斷值可包含為126之值。不論何時將為五之αρμ 中斷值自控制器101傳遞至處理器110,處理器110皆可將 此值轉譯至為126之本端中斷值。該本端中斷值可自處理 器110傳遞至其CPU中斷控制器209B。 圖6為說明用於將多個CPU 110之一或多個中斷控制器 (「IC」)209B置成睡眠狀態之方法600的邏輯流程圖。區 塊605為方法600之第一步驟。在區塊605申,主控器處理 器11〇判定其準備好進入睡眠狀態。睡眠狀態亦被稱作低 供電狀態,此為一般熟習此項技術者所理解》 接下來,在區塊610中,主控器處理器11〇可用其用於進 入睡眠狀態之所要中斷設定來設定或更新訊息RAM 112之 I61443.doc 201243572 虛擬永接電力管理器暫存器之值。此等設定可包括對應啟 用虛擬暫存器303、類型/偵測虛擬暫存器3〇6、極性虛擬 暫存器309及清除虛擬暫存器315之值,如圖4所說明。 在區塊615中,主控器處理器110(僅僅針對訊息ram 112中之虛擬永接電力管理器暫存器來設定其值)可將中斷 信號發送至控制器101。此中斷信號可向控制器1 〇丨警報處 理器110已對其在訊息RAM 112中之虛擬暫存器進行之改 變。 在區塊620中’控制器101檢閱權限表格211以判定是否 准許當前處理器110改變永接中斷控制器209A中之暫存器 中任一者之狀態。基於對權限表格211之此查找,控制器 1 0 1可合併訊息RAM 112之虛擬永接電力管理器暫存器中 之值之更新或狀態’連同存在於指派至其他主控器處理器 110之虛擬暫存器中之值。舉例而言,控制器1〇1可合併指 派至第一主控器處理器A( 110A)之虛擬暫存器之值與指派 至第二及第三主控器處理器B、C(110B、110C)之虛擬暫存 器之值,如圖4所說明。 接下來,在區塊625中’控制器1〇1可將來自訊息ram 112的經合併之合成值集合發送至永接中斷控制器2〇9a中 之實際暫存器。在區塊630中,永接電力管理器177讀取永 接中斷控制器209A中之暫存器之經更新值且將對應睡眠信 號發佈至電力管理積體電路(「?1^1(:」)157。在區塊63 5 中,PMIC 157改變遞送至指定主控器處理器110及任何對 應中斷控制器209B之電力以將其置成睡眠狀態。方法600 161443.doc 201243572 接著結束。 圖7A及圖7B為說明用於將一或多個中斷控制器 (「1C」)209B及多個主控器處理器110自睡眠狀態喚醒之 方法700的邏輯流程圖。具體言之,圖7A說明用於將中斷 控制器209B自睡眠狀態喚醒的方法700之部分。圖7B說明 用於喚醒對應於控制器209B之主控器處理器110的方法7〇〇 之部分。 區塊705為方法700之第一步驟。在區塊705中,可基於 永接中斷控制器209 A之暫存器中之中斷設定而用永接電力 管理器177來偵測喚醒事件。永接中斷控制器209A之暫存 器中之設定為藉由控制器101合併訊息RAM 112中所列出 之此等設定之直接結果。 在區塊710中,將加電信號發送至PMIC 157以喚醒控制 器101及主控器中斷控制器209A。接下來,在區塊715中, 用控制器101來讀取永接電力管理器209A中之暫存器之當 前狀態。接下來,在區塊720中,對於每一主控器處理器 11 〇 ’控制器比較權限表格211與指派至訊息RAM 112中之 特定主控器之作用中值集合。接下來,在區塊725中,控 制器101將區塊720中所進行之比較合併在一起,且針對訊 息RAM 112中之永接電力管理器177來預備合成主控器處 理器虛擬狀態。 在決策區塊730中,基於藉由控制器101在訊息RAM 112 中所建立之主控器處理器虛擬狀態,控制器1 01判定是否 已產生要求特定主控器處理器110喚醒作為主控器處理器 161443.doc • 18 · 201243572 110之部件之_斷控制器2〇9B的經啟用中斷。若對決策區 塊730之詢問為否定,則跟著發生「否」分支至區塊745 , 在區塊745中’用控制器1 〇 1來清除主控器中斷控制器2〇9α 之永接電力管理器暫存器中之所有永接電力管理器實體中 斷。 若對決策區塊730之詢問為肯定,則跟著發生「是」分 支至區塊735,在區塊735中,控制器將主控器喚醒信號傳 輸或發送至一或多個中斷控制器209Β及主控器處理器 110。在區塊740中,將每一中斷控制器209自其睡眠或低 電力狀態喚醒。在區塊740之後及在區塊745之後,方法 700結束》 現參看圖7Β’此圖說明用於將一或多個主控器處理器 110自睡眠或低電力狀態喚醒的方法7〇〇之部分。在圖7八之 區塊735之後,可繼續方法7〇〇之區塊750。在區塊750中, 主控器處理器110可經由CPU中斷控制器209Β而自控制器 1 〇 1接收中斷信號。 在區塊755中’每一主控器處理器丨1〇可讀取其在訊息 RAM 112中之經指派虛擬狀態暫存器。在區塊76〇中,對 於訊息RAM 112中之虛擬APM狀態暫存器中之每一作用中 中斷’特定主控器處理器110將在主控器處理器11〇内所含 有之本端中斷表格211中查找對應本端中斷等效者。 接下來,在區塊765中,主控器處理器11〇將基於區塊 760中所執行之查找功能而將經轉譯中斷信號傳輸至本端 中斷控制器209B。在區塊770中,主控器處理器110發佈用 161443.doc 19 201243572 以用區塊760中所讀取之值來寫入訊息RAM 112之清除暫 存器315的命令。 在區塊775中,主控器處理器110將中斷傳輸至控制器 101。此中斷向控制器警報藉由主控器處理器u〇對訊息 RAM 112進行之改變。 接下來,在區塊780中,藉由控制器1〇1自訊息RAM 112 中之狀態暫存器312移除清除暫存器315中所列出之中斷。 在決策區塊785中,控制器1〇1針對每一主控器處理器11〇 來檢閱訊息RAM 11 2中之值之狀態。基於訊息RAM i丨2之 此檢閱’控制器1〇1判定是否已產生要求特定主控器處理 器11 〇自其睡眠狀態喚醒之經啟用中斷。 若對決策區塊785之詢問.為否定,則跟著發生「否」分 支’其中該程序接著結束。若對決策區塊785之詢問為肯 定’則跟著發生「是」分支至區塊790,在區塊790中,控 制器101將喚醒信號發送至一或多個主控器處理器丨丨〇。 在區塊795中,在接收喚醒信號後,每一主控器處理器 110隨即起始其用於退出其睡眠狀態或低供電狀態之自有 喚醒序列。方法7〇〇接著結束。 此中斷控制器電力系統107及方法600、700允許將處理 器110之IC 209B置於睡眠狀態,使得可節省pcd 1〇〇之電 力。系統107提供PCD 100内之複數個處理器ι10之睡眠狀 態的集中管理。藉由允許複數個處理器丨1〇之更多睡眠狀 態’由PCD 100所消耗之平均電力低於在無中斷控制器電 力系統107之情況下PCD 100之電力。 161443.doc -20- 201243572 一般熟習此項技術者應瞭解,本說明書中所描述之程序 或程序流程中之某些步驟自然地先於使本發明如所描述而 起作用之其他步驟。然而,若此次序或序列不變更該方法 及系統之功能性,則該系統及方法不限於所描述之步驟之 次序。亦即,應認識到,在不脫離所揭示之系統及方法的 情況下,一些步驟可在其他步驟之前、之後或與其他步驟 並行地(實質上同時地)執行。 在一些例子中,可在不脫離該方法的情況下省略或不執 行某些步驟,此為一般熟習此項技術者所理解。另外,諸 如「此後」、「接著」、「接下來」等等詞語不意欲限制步驟 之次序。此等詞語僅僅用以經由例示性方法之描述而指導 讀者。 舉例而° ’鑒於以上揭示内容,-般熟習程式設計者能 夠土於本說明書中之流程圖及關聯肖豸而在無困難的情況 下撰寫電腦碼或識別適當硬體及/或t路以實施所揭示之 月因此,不涊為特定程式碼指令集合或詳細硬體裝 置之揭不内容為充分地理解如何製造及使用纟發明所必 要。在以上描述中且結合可說明各種程序流程之諸圖更詳 細地解釋所主張之電腦實施程序之發明性功能性。 %夕個例示性態樣t,所描述之功能可以硬體、 =勒體或其任何組合予以實施。若以軟體予以實施,則 :式:=Γ:於電腦可讀媒體上或作為-或多個指令或 電腦儲Μ/可讀媒體上進行傳輸。電腦可讀媒體包括 存媒體及通信媒體兩者,通信媒體包括促進將電腦 161443.doc •21· 201243572 程式自一處傳送至另一處之任何媒醴。 儲存媒體可為可藉由電腦存取之任何可用媒體。藉由實 例而非限制,此等電腦可讀媒體可包含RAM、ROM、 EEPROM、CD-ROM或其他光碟儲存裝置、磁碟儲存裝置 或其他磁性儲存裝置,或可用以攜載或儲存呈指令或資料 結構之形式之所要程式碼且可藉由電腦存取的任何其他媒 體。 又’將任何連接適當地稱為電腦可讀媒體。舉例而言, 若使用同軸電纜、光纖纜線、雙絞線、數位用戶線 (「DSL」)或無線技術(諸如,紅外線、無線電及微波)而 自網站、伺服器或其他遠端源傳輸軟體,則同軸電纜、光 纖纜線、雙絞線、DSL或無線技術(諸如,紅外線、無線電 及微波)包括於媒體之定義中。 如本文所使用’磁碟及光碟包括緊密光碟(「CD」)、雷 射光碟、光學光碟' 數位影音光碟(「DVD」)、軟性磁碟 及藍光光碟,其中磁碟通常以磁性方式再現資料,而光碟 藉由雷射以光學方式再現資料。以上各者之組合亦應包括 於電腦可讀媒體之範_内。 因此’儘管已詳細地說明及描述選定態樣,但一般熟習 此項技術者應理解’可在不脫離所揭示之系統的情況下且 如藉由以下申請專利範圍所定義而在該等態樣中進行各種 取代及變更》 【圖式簡單說明】 圖1為說明可構式計算裝置(PCD)之實施例的功能方塊 161443.doc -22- 201243572 S3 · 園, 圖2為說明控制器、永接電力管理器及永接中斷控制器 之細節的功能方塊圖; 圖3為用於圖2之永接中斷控制器之暫存器的功能方塊 圖; 圖4為訊息隨機存取記憶體的功能方塊圖; 圖5為鄰近於主控器處理器而駐留之本端中斷表格的功 能方塊圖; 圖ό為說明用於將多個CPU之一或多個中斷控制器 (「1C」)置成睡眠狀態之方法的邏輯流程圖;及 圖7A及圖7B為說明用於將一或多個中斷控制器及多個 主控器處理器自睡眠狀態喚醒之方法的邏輯流程圖。 【主要元件符號說明】 100 可攜式計算裝置 101 控制器模組/控制器 102 晶載系統/「離晶」動態隨機存取記憶體 107 中斷控制器電力系統 110A 第一主控器處理器A/第一 中央處理單元/處理器 110B 第二主控器處理器B/第二 中央處理單元/處理器 112 訊息隨機存取記憶體 126 主控器處理器/類比信號處理器 128 顯示器控制器 130 觸控螢幕控制器 132 觸控螢幕顯示器 161443.doc -23- 201243572 134 視訊編碼器/解碼器/視訊編解碼器 136 視訊放大器 138 視訊埠 140 通用串列匯流排控制器 142 通用_列匯流排埠 146 用戶識別碼模組卡 148 數位攝影機 150 立體聲音訊編解碼器 152 音訊放大器 154 第一立體聲揚聲器 156 第二立體聲揚聲器 157 電力管理積體電路 158 麥克風放大器 160 麥克風 162 調頻無線電調諧器 164 調頻天線 166 立體聲耳機 168 射頻收發器 170 射頻交換器 172 射頻天線 174 小鍵盤 176 具有麥克風之單聲道耳機 177 永接電力管理器 178 振動器裝置/振動器 161443.doc -24- 201243572
180 205 205A 205B 207B1 207B2 209 209A 209B 209B1 209B2 211 222 224 230 303 303A 303B 306 306A 306B 309 309A 電源供應器 本端中斷表格 本端中斷表格 本端中斷表格 子系統電力管理器 子系統電力管理器 中斷控制器 永接中斷控制器/主控器中斷控制器 本端中斷控制器 本端中斷控制器 本端中斷控制器 權限表格 第零核心 第一核心 第N核心 啟用暫存器/啟用記憶體元件/啟用虛擬暫存器 啟用暫存器 啟用暫存器 類型/偵測暫存器/類型/憤測記憶體元件/類型/ 偵測虛擬暫存器 類型/偵測暫存器 類型/偵測暫存器 極性暫存器/極性記憶體元件/極性虛擬暫存器 極性暫存器 161443.doc -25· 201243572 309B 極性暫存器 312 狀態暫存器/狀態記憶體元件 312A 狀態暫存器 312B 狀態暫存器 315 清除暫存器/清除記憶體元件/清除虛擬暫存器 315A 清除暫存器 315B 清除暫存器 I61443.doc -26-

Claims (1)

  1. 201243572 七、申請專利範圍: 1· 一種用於管理一可攜式計算裝置内所含有之處理器之一 或多個令斷控制器之睡眠狀態的方法,其包含: 疋義該可攜式計算裝置内所含有之一儲存裝置中之喚 醒中斷設定; 產生關於該儲存裝置中之喚醒設定已被定義之一警 報; 針對與.該可攜式計算裝置内所含有之複數個處理器對 應之複數個中斷控制器來檢閱該儲存裝置中之喚醒中斷 設定; 合併該儲存裝置中之該等喚醒設定;及 將該等經合併喚醒設定發送至負責發佈用以將中斷控 制器置成一睡眠狀態之信號之一電力管理器。 2. 如請求項丨之方法,其進一步包含檢閱一權限表格以判 定處理器是否具有改變一中斷控制器之該狀態之授 權。 3. 如π求項1之方法,其進一步包含將該等經合併喚醒設 疋發送至該電力管理器内之複數個暫存器。 4. 如請求項丨之方法,其中該等喚醒設定包含一啟用設 疋 類型/偵測設定、一極性設定、一狀態設定及一清 除設定十至少一者。 5. 如凊求項!之方法,其中該儲存裝置包含反映該電力管 理器内所含有之暫存器之記憶體元件。 月求項1之方法,其進一步包含將來自該電力管理器 I6I443.doc 201243572 之仏號中繼至一電力管理積體電路(PMIC)。 7. 如請求項1之方法,其進一步包含將來自該電力管理器 之一中斷信號發送至一處理器。 8. 如。青求項1之方》,其進一步包含檢閱指派至一特定處 理器用於喚醒設定的該儲存裝置之一部分。 f求項8之方法,其進一步包含使用一本端中斷表格 來轉譯來自该儲存裝置之該等喚醒設定。 眚长項9之方法’其進一步包含將該等經轉擇喚醒設 定傳輸至該特定處理器之一中斷控制器。 11. -種用於管理—可攜式計算裝置内所含有之處理器之一 或多個中斷控制器之睡眠狀態的電腦系統,該系統包 含: 沒王’兵可操作以: 定義該可攜式計算裝置内所含有之一儲存裝置令之 喚醒中斷設定; 產生關於該儲存裝置中之喚醒設定已被定義之一警 報; 針對與該可摘式計算裝置内所含有之複數個處理器對 -—複數個中斷控制器來檢閱該儲存裝置中之喚醒中斷 設定; 合併該儲存裝置中之該等喚醒設定;及 將該等經合併喚醒設定發送 斛 廷至負責發佈用以將中斷控 心置成-睡眠狀態之信號之—電力管理器。 A如請求们!之系統,其中該處理器進—步可操作以: 16I443.doc 201243572 檢閱一權限表格以判定一處理器是否具有改變一中斷 控制器之該狀態之授權。 13. 14. 15. 16. 17. 18. 19. 20. 如請求項11之系統,其中該處理器進一步可操作以: 將該等經合併喚醒設定發送至該電力管理器内之複數 個暫存器。 如晴求項11之系統’其中該等喚醒設定包含一啟用設 疋 類型/彳貞測設定、一極性設定、一狀態設定及一清 除設定中至少一者。 如》奢求項11之系統,其中該儲存裝置包含反映該電力管 理器内所含有之暫存器之記憶體元件。 如请求項11之系統,其中該處理器可操作以: 來自該電力管理器之信號中繼至一電力管理積體電 路(PMIC) 〇 如明求項11之系統,其中該處理器進-步可操作以: 將來自該電力管理器之一中斷信號發送至一處理器。 如凊求項11之系統,其中該處理器進一步可操作以· 檢閱指派至-特定處理器用於喚醒設定的該儲存裝置 如凊求項18之系統,其中該處理器進一步可操作以. 醒=本端中斷表格來轉譯來自該儲存裝置之該等喚 如請求項19之系統,其中 六丫忑處理器進一步可操作 將該等經轉譯喚醒設定 . ^ 又疋得輸至該特定處理器之一巾鼯 控制器。 β义甲斷 161443.doc 201243572 21. —種用於管理一 或多個中斷控制器算裝置内所含有之處理器之-含: 心之睡眠狀態的電腦系統,該系統包 用於定義該可越4 之唤醒中斷設定的構二裝置内所含有之-儲㈣置中 警=:關於該儲存裝置中之喚醒設定已被定義之- 器=針對與該可攜式計算裝置内所含有之複數個處理 =對應之複數個中斷控制器來檢閱該儲存裝置中之^ 中斷設定的構件; 兴醒 用於合併該儲存裝置中之該等喚醒設定的構件;及 用於將該等經合併喚醒設定發送至負貴發佈用以將中 斷控制器置成一睢目S& 睡眠狀態之化號之—電力管理器的構 件。 22. 如請求項21之系統,其進一步包含: 用於檢閱-權限表格以判定一處理器是否具有改變— 中斷控制器之該狀態之授權的構件。 23. 如請求項21之系統,其進一步包含: 用於將該等經合併唤醒設定發送至該電力管理器内之 複數個暫存器的構件。 24·如請求項21之系統’其中該等喚醒設定包含一啟用設 定、一類型/偵測設定、一極性設定、一狀態設定及一清 除設定中至少一者。 25.如請求項21之系統,其中該儲存裝置包含反映該電力管 161443.doc 201243572 理器内所含有之暫存器之記憶體元件β 26. 如請求項21之方法,其進一步包含: 用於將來自該電力管理器之信號中繼至一電力管理積 體電路(PMIC)的構件。 27. 如δ青求項21之系統’其進·一步包含: 用於將來自該電力管理器之一中斷信號發送至一處理 器的構件。 28. 如請求項21之系統,其進一步包含: 用於檢閱指派至一特定處理器用於喚醒設定的該儲存 裝置之一部分的構件。 29. 如請求項28之系統,其進一步包含用於使用一本端中斷 表格來轉譯來自該儲存裝置之該等喚醒設定的構件。 3 0.如請求項29之系統,其進一步包含: 用於將該等經轉譯唤醒設定傳輸至該特定處理器之一 中斷控制器的構件。 31· —種包含一電腦可使用媒體之電腦程式產品,該電腦可 使用媒體具有體現於其中之一電腦可讀程式碼,該電腦 可讀程式碼經調適以被執行以實施用於管理一可攜式計 算裝置内所3有之處理器之一或多個中斷控制器之睡眠 狀態的一方法,該方法包含: 定義該可攜式計算裝置内戶斤含有之一儲存裝置中之喚 醒中斷設定; 產生關於該儲存裝置中之喚醒設定已被定義之一警 報; I6I443.doc 201243572 針對與該可攜式計算裝置内所含有之複數個處理器對 應之複數個中斷控制器來檢閱該儲存裝置中之喚醒中斷 設定; 合併該儲存裝置中之該等喚醒設定;及 將該等經合併喚醒設定發送至負貴發佈用以將中斷控 制器置成一睡眠狀態之信號之一電力管理器。 32·如請求項31之電腦程式產品,其中實施該方法之該程式 碼進一步包含: 檢閱一權限表格以判定一處理器是否具有改變一中斷 控制器之該狀態之授權。 33. 如請求項31之電腦程式產品,其中實施該方法之該程式 瑪進一步包含: 將該等經合併喚醒設定發送至該電力管理器内之複數 個暫存器。 34. 如請求項31之電腦程式產品,其中該等喚醒設定包含一 啟用设疋、一類型/偵測設定、一極性設定、一狀態設定 及一清除設定中至少一者。 35. 如請求項31之電腦程式產品,其中該儲存裝置包含反映 該電力管理器内所含有之暫存器之記憶體元件。 36. 如請求項3丨之電腦程式產品,其中實施該方法之該程式 碼進一步包含: 將來自該電力管理器之信號中繼至—電力管理積體電 路(PMIC)。 37. 如請求項3!之電腦程式產品’其中實施該方法之該程式 161443.doc 201243572 碼進一步包含: 將來自該電力管理器之一 φ «If yj- OA, w ^ 〒斷化號發送至一處理器。 38.如請求項31之電腦程式產品,其中 丹T貫施該方法之該程式 碼進一步包含: 檢閱指派至一特定處理器用於喚醒設定的該儲存裝置 之一部分。 39·如請求項38之電腦程式產品,其中實施該方法之該程式 碼進一步包含: 使用一本端中斷表格來轉譯來自該儲存裝置之該等喚 醒設定。 40.如请求項39之電腦程式產品,其中實施該方法之該程式 碼進一步包含: 將該等經轉譯喚醒設定傳輸至該特定處理器之一中斷 控制器。 161443.doc
TW101100366A 2011-01-04 2012-01-04 Method and system for managing sleep states of interrupt controllers in a portable computing device TW201243572A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161429522P 2011-01-04 2011-01-04
US13/069,087 US8463970B2 (en) 2011-01-04 2011-03-22 Method and system for managing sleep states of interrupt controllers in a portable computing device

Publications (1)

Publication Number Publication Date
TW201243572A true TW201243572A (en) 2012-11-01

Family

ID=46381821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100366A TW201243572A (en) 2011-01-04 2012-01-04 Method and system for managing sleep states of interrupt controllers in a portable computing device

Country Status (7)

Country Link
US (1) US8463970B2 (zh)
EP (1) EP2661661B1 (zh)
JP (1) JP5705999B2 (zh)
KR (1) KR101503628B1 (zh)
CN (1) CN103282856B (zh)
TW (1) TW201243572A (zh)
WO (1) WO2012094271A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI494857B (zh) * 2013-01-09 2015-08-01 Htc Corp 喚醒事件管理方法、喚醒事件管理裝置以及喚醒事件管理電腦程式產品
US9535483B2 (en) 2012-12-19 2017-01-03 Intel Corporation Adaptively disabling and enabling sleep states for power and performance

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8954017B2 (en) * 2011-08-17 2015-02-10 Broadcom Corporation Clock signal multiplication to reduce noise coupled onto a transmission communication signal of a communications device
US9383801B2 (en) * 2012-12-21 2016-07-05 Advanced Micro Devices, Inc. Methods and apparatus related to processor sleep states
US9304571B2 (en) * 2013-04-12 2016-04-05 Apple Inc. Interrupt based power state management
TWI515645B (zh) * 2013-09-24 2016-01-01 緯創資通股份有限公司 電子裝置及其控制方法
CN105354491B (zh) * 2015-10-12 2018-10-16 广东小天才科技有限公司 智能终端待机状态检测方法及装置
US11301406B2 (en) * 2016-08-16 2022-04-12 Intel Corporation Method, apparatus and system for role transfer functionality for a bus master
LU100947B1 (en) * 2018-09-27 2020-03-27 Nanopower As Device connection system and method of operation
CN110940947B (zh) * 2019-12-19 2022-04-22 国网宁夏电力有限公司检修公司 一种手持极性测试装置自适应超长工作时间方法
US11721992B2 (en) * 2020-07-23 2023-08-08 Motorola Solutions, Inc. System and method for supplying power from a multi-cell battery to a single-cell power management system
CN113721501A (zh) * 2021-08-12 2021-11-30 珠海格力电器股份有限公司 编码器的低功耗控制方法、装置、控制器和编码器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905898A (en) 1994-05-31 1999-05-18 Advanced Micro Devices, Inc. Apparatus and method for storing interrupt source information in an interrupt controller based upon interrupt priority
US6081752A (en) 1995-06-07 2000-06-27 International Business Machines Corporation Computer system having power supply primary sense to facilitate performance of tasks at power off
US6425087B1 (en) 1999-05-28 2002-07-23 Palm, Inc. Method and apparatus for using residual energy in a battery-powered computer
US7472301B2 (en) 2005-05-27 2008-12-30 Codman Neuro Sciences Sárl Circuitry for optimization of power consumption in a system employing multiple electronic components, one of which is always powered on
US7797555B2 (en) 2006-05-12 2010-09-14 Intel Corporation Method and apparatus for managing power from a sequestered partition of a processing system
CN100524170C (zh) * 2006-06-27 2009-08-05 北京中星微电子有限公司 一种控制存储器进入低功耗模式的控制器及控制方法
CN101155355A (zh) * 2006-09-26 2008-04-02 华为技术有限公司 一种用户设备睡眠模式的控制方法、装置及设备
JP4685040B2 (ja) * 2007-01-24 2011-05-18 パナソニック株式会社 半導体集積回路及びその電源供給制御方法
US7788511B2 (en) * 2007-08-16 2010-08-31 Texas Instruments Incorporated Method for measuring utilization of a power managed CPU
JP5104254B2 (ja) 2007-11-30 2012-12-19 富士通セミコンダクター株式会社 集積回路装置
US8762759B2 (en) 2008-04-10 2014-06-24 Nvidia Corporation Responding to interrupts while in a reduced power state
JP2010282585A (ja) * 2009-06-08 2010-12-16 Fujitsu Ltd 電力管理回路、電力管理方法及び電力管理プログラム
US8601302B2 (en) * 2009-06-22 2013-12-03 Amazon Technologies, Inc. Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9535483B2 (en) 2012-12-19 2017-01-03 Intel Corporation Adaptively disabling and enabling sleep states for power and performance
TWI494857B (zh) * 2013-01-09 2015-08-01 Htc Corp 喚醒事件管理方法、喚醒事件管理裝置以及喚醒事件管理電腦程式產品

Also Published As

Publication number Publication date
EP2661661B1 (en) 2017-04-19
EP2661661A1 (en) 2013-11-13
CN103282856B (zh) 2016-04-27
US8463970B2 (en) 2013-06-11
US20120173782A1 (en) 2012-07-05
WO2012094271A1 (en) 2012-07-12
JP5705999B2 (ja) 2015-04-22
CN103282856A (zh) 2013-09-04
KR20130108658A (ko) 2013-10-04
JP2014503097A (ja) 2014-02-06
KR101503628B1 (ko) 2015-03-18

Similar Documents

Publication Publication Date Title
TW201243572A (en) Method and system for managing sleep states of interrupt controllers in a portable computing device
TWI631472B (zh) 分散式作業系統
JP6131339B2 (ja) ポータブルコンピューティングデバイスに結合される受入れデバイスの熱ポリシーを管理するためのシステムおよび方法
TWI524184B (zh) 用於在分散式記憶體組織架構中處理位址衝突之方法、設備及系統
TWI417706B (zh) 使用資訊處置系統內資源之系統與方法
US8490177B2 (en) Apparatus and method for variable authentication requirements
KR20120064096A (ko) 컴퓨터를 저 전력 보조 프로세서를 통해 운영하기 위한 방법들 및 시스템들
US8463957B2 (en) Enabling access to peripheral resources at a processor
US8984316B2 (en) Fast platform hibernation and resumption of computing systems providing secure storage of context data
US11467650B2 (en) Selecting a low power state in an electronic device
KR101483897B1 (ko) 휴대용 컴퓨팅 디바이스의 프로세서들에 대한 슬립 상태들로의 신속한 진입 및 슬립 상태들로부터의 신속한 퇴장을 위한 방법 및 시스템
TWI358635B (en) Power managing method for a multi-microprocessor s
JP2017528816A (ja) ポータブルコンピューティングデバイス(pcd)内のプロセッサに関する改善されたセキュリティのためのシステムおよび方法
US20160181712A1 (en) Card edge connectors
CN104423535A (zh) 信息处理设备、信息处理系统和电力控制方法
US8544082B2 (en) Security reuse in hybrid information handling device environments
US20150268706A1 (en) System and method for memory power management in a system on a chip with multiple execution environments
KR20180004956A (ko) 전자 장치 및 전자 장치의 동작 방법
KR101505764B1 (ko) 휴대용 컴퓨팅 디바이스 내의 리소스들을 관리하는 방법 및 시스템
TWI772438B (zh) 用於計算設備中的動態緩衝器大小設定的系統和方法
US20220120967A1 (en) Low-loss waveguide with undercut
US20220199573A1 (en) Modular low latency electrical sequence for die-to-die interface
JP2001084049A (ja) コンピュータ及びコンピュータのセキュリティ方法
CN115586825A (zh) 一体机及其电源控制方法和系统
TW202226790A (zh) 用於當等待ap驅動的鏈路恢復時使數據機穩定的系統和方法