TW201224772A - Online calibration method and device for universal serial bus system - Google Patents

Description

201224772 六、發明說明： 【發明所屬之技術領域】 本發明係關於通用序列匯流排裝置，特別是關於一種通 用序列匯流排裝置的在線校正方法與具有此校正功能之通 用序列匯流排裝置或系統。 【先前技術】 由於通用序列匯流排（Universal Serial Bus，USB)的大量 普及’因而衍生許多不同的通用序列匯流排主機端（H〇st)(以 下簡稱USB主機端）以及通用序列匯流排設備端（Device)(以 下簡稱USB設備端）產品。USB主機端與usb設備端為了正 確的連結’就必須考慮到訊號的相容性。通用序列匯流排裝 置（以下簡稱USB裝置），如USB主機端或USB設備端，内 部設有收發器（transceiver)。收發器用以接收與傳送兩端（主 機端與設備端）的資料、及進行訊號的偵測。 另外，USB2.0規格之USB裝置在高速（High_speed)操作 時，其訊號係採用電流驅動方式來進行傳輸，而收發器内部 的終端電阻（termination impedance)必須符合設計規範的誤 差範圍，如此才可以保證訊號接收的正確性、及主機端與設 備端連結的相容性。 半導體製程製造產品時常有誤差產生。因此，當一 USB j置與另一 USB裝置相連結時，於一收發器看到另一收發 器之等效終端電阻，即可能會超出設計規範容許的誤差範 圍。所以USB產品為了提高與其它uSB裝置的連結相容性， 就必須針對此誤差進行修正。 —般的校正方法係使用「自我校正（Self-calibration)」 [S] 4 201224772 的方法’此方法是參考刪裝置内部的一個參考電壓源或 電流源’針對自身裝置產生的誤差加以微調，使之達到 規範容許的誤差範圍。 又。 然而，USB2.0規格之USB裝置於連結建立過程中的握 手機制(handshake)之運作’係屬於主機端與設備端共同參與 的過程，由於兩者本身都可能存在誤差，所以只考慮到單二 方的終端電阻的誤差調整，仍無法涵蓋雙方貢獻的整體誤 差，而可能造成連結時的相容性問題發生、甚或導致產品功 φ 能失效、無法正確連結使用。 【發明内容】 本發明一實施例之目的之一，在提供一種在線校正方法 與具有此校正功能之裝置或系統，其可於同時考慮 列匯流排主機端與裝置端之終端電阻特性。 ^ 本發明一實施例之目的之一，在提供一種在線校正方法 與具有此校正功能之较置或系統，其可提高通用序列匯流排 裝置之相容性。 • 本發明一實施例提供了一種適用於通用序列匯流排系 統之在線校正方法，通用序列匯流排系統包含有一主機端與 -裝置端’該方法包含有下列步驟：首先，提供複數對。周歌 (JK)訊號’·偵測該些JK訊號，於一預設數目之訊號發出 前’將裝置端之終端電阻與其輕接之主機端之終端電阻掛載 上一電源，以改變該JK訊號的準位，且偵測改變後之嗎嗽 訊號在一節點上的準位變化，根據該準位變化進行在線校 正’以使改變後之喝嗽訊號的準位維持在—預設範圍内。 本發明另一實施例提供了 一種適用於通用序列匯流排 201224772 裝置之在線杈正方法，用以在通用序列匯流排裝置耦接另一 通用序列匯流排裝置時進行在線較正，該方法包含有下列步 驟：首先’於一第一時間’掛載電源於兩通用序列匯流排裝 置分別包含之兩終端電阻，使一啁啾訊號的準位降低並在該 兩終端電阻間一節點上造成一電壓準位；以及，於一第二時 間，比較該電壓準位與-參考電壓之準位，並根據準位比較 之結果調整該終端電阻或該兩終端電阻其中之一的阻值，以 使該降低後之似訊號的電壓準位維持纟一預設範圍内。其

中’上述第二時間在上述第一時間之後，且第一時間係在通 用序列匯流排完成高速能力宣告後。 本發明另-實施例提供了一種通用#列匯流排裝置，其 係用以連接另一通用序列匯流排裝置並進行一在線較正。該 裝置包含有：-電源、-終端電阻、以及_校正電路。其中， 校正電路包含有一第一開關電路'一第二開關電路、一比較 單元、及一調整單元。開關電路耦接在電源及終端電阻之 間，用以使電源經由-節點提供給終端電阻。第二開關電 路’用以提供-參考電壓。比較單元’包括—第—輪入端耗 接參考電壓，-第二輸入端轉接該節點，以在一輸出端輸出 -比較結果。而調整單元’柄接比較單元之輸出端根據該 比較結果調整終端電阻之阻值。其中，第_開關電路在一第 -時間導通’將電源掛載上終端電阻，使一周啾訊號之電壓 準位降低並在節點上造成一電壓準位，第二開關電路在—第 二時間提供該參考電壓，校正電路將該參考電壓與該節點上 之電壓準位相比較以產生該比較結果，調整單元根據該比較 結果調整終端電阻之阻值，使降低後之料訊號的電壓準位 維持在-預設範圍内。而上述第二時間在上述第—時間之 6 [S] 201224772 後，且第一時間係在通用序列匯流排完成高速能力宣告後。 本發明之在線校正方法與具有此校正功能之通用序列 匯流排裝置或系統’在主機端與裝置端兩端的終端電阻耦接 後’利用利用JK訊號與耦接之兩終端電阻產生之節點電壓 與一參考電壓比較、調整終端電阻大小，使節點電壓實質上 等於參考電壓’而達成減少通用序列匯流排裝置連結之誤 差、降速、斷線之機率，提升通用序列匯流排裝置相容性之 功效。 【實施方式】 第1A圖顯不本發明一實施例之通用序列匯流排系統1 之示意圖。該通用序列匯流排系統（以下簡稱USB系統口包 含有兩通用序列匯流排裝置（簡稱USB裝置），該兩USB裝 置透過通用序列匯流排（USB bus)連結。如該圖之示例該 兩USB裝置分別為一通用序列匯流排主機端（H〇st)(以下簡 稱主機端）ιο與一通用序列匯流排裝置端（Device)(以下簡稱 裝置端）11。 • 第1B圖顯示本發明一實施例之USB裝置之校正方法之 流程圖。第ic圖顯示第1A圖之主機端1〇與裝置端^連 結之訊號波形圖。 請參考第1B圖，並配合第1A' 1C圖說明本發明—實 施例之主機端10與裝置端11連結之校正方法。該方法之牛 驟如下： ^ 步驟S1〇2:開始，請參照第1c圖，此-步驟包括時間 to〜t4期間USB裝置的初始動作，在時間t〇時裝置端11 透過匯流排耦接主機端1〇，此時裝置端U之高速收發器之 201224772

終端電阻R11耦接主機端1〇 t高速收發器之終端電阻 R10，且搞接處形成_節點，但尚無訊號（電壓或電流）掛載 此兩終端電阻，此時裝置端u電源啟動並維持在高（H㈣； 在時間to〜ti期間’裝置端重置訊號為低(L叫裝置端11 内部重置(ReSet)’之後裝置端重置訊號回到High;裝置端 11及主機端10在tl〜t2期間進行習知的自我校正程序其 中，自我杈正程序的完成時間t2早於時間t3 ;共用USB訊 號在電源訊號及裝置端重置完錢，會被切換到高（H㈣以 告知主制H)有裝置端u連接到接口 (p〇rt)，在時間〇時， 主機端10辨識出有裝置端11接上，主機端10進行重置並 將USB訊號拉回低（L〇w)，接著進入時間t4，即步驟。 步驟S104:於時間t4〜t5期I裝置端U透過匯流排 提供高速（High speed)的宣告訊號，以宣告裝置端u具有高 速通訊的能力，符合USB高速規格。 步驟漏：於時間t5開始，主機端1〇與裝置端㈣ 始進行交握（handshaking)機制，主機端1()發出連續的複數 對啁啾訊號（JK訊號）。 步驟S108 .裝置端U偵測該些JK訊號於—預設數 目之JK訊號發出前，例如時間t6所示之第三對汉訊號中 之κ訊號發出前，裝置媸11!{交 ^ 衷置知11將—電源掛載上其终端電阻， 以使該二終端電阻連接形成之節點上產生相應的電性訊號。

步驟S11〇:在該電源掛載上裝置端内的終端電阻後，JK 訊號之電壓準位會降低’即時間t6所示，以供主機端辨識。 依據規格書（spee.)之規定，主機端1G會根據此_降低後的 電壓準位是否在預設範圍内’決定此—連結（LINK)可正常工 作、降速工作，或中斷連結不動作。步驟S112:在時間t6 201224772 後，偵測該準位改變後之JK訊號JK。 。步驟S 114 .在時間tN之前，根據該準位改變後之】κ 。孔號，進仃在線校正，使改變後之JK訊號的準位維持在該 預設範圍内。 二，SU6:結束，時間…時，主機端1〇依據規格書（spec ) 之規疋疋成與裝置端u之交握機制及辨識，裝置端11盥主 機端10開始通訊，進行資料傳輸。 ” 依據上述方式，本發明提出之⑽裝置，除了原本的

自我校正外，還可同時參考到主機端10與裝置端11雙方的 特性’例如同時參考到兩者的终端電阻，涵蓋兩者貢獻的整 體誤差’：進行精確的阻抗校正、微調，正確反映匯流排上 的訊號狀‘4 ’以提冑USB產品的相容性、解決習知技術之 問題，明提出之USB裝置可設置在主機端1〇内亦可 以设置於裝置端11。 , 出之在線校正方法可由主機端或裝置端進 二-二圖顯示本發明另一實施例之通用序列匯流排系統 不思。USB系統2亦包含主機端2〇與裝置 本：施例中’校正電路21a設置於裝置端21，參：心 之流私’主機端20與裝置端21連結後開始 ^如：:示.主機端2。發出預定數目之jk = 〜：期間，主：端號)2=!開始資料傳輸之前’即時間t6 電一=】：:電:…與裝置端… —4卡位改變後之JK訊號，進行在線校正。 第2B圖顯示校正電路21a 一實施例的示意圖。在 例中’主機端2〇以主機端電流源i2〇與—終端電組^ 201224772 示之。裝置端21中包含有裝置端電流源121、終端電組R21 以及校正電路21a。校正電路21a包含有開關sw卜開關sw2、 比較單元com、及調整單元adj，其中，開關swl —端耗接 電源12 1，另一端耦接第一終端電阻R2 1以形成一節點N j ; 開關sw2的一端耦接比較單元c〇m的一輸入端，另—端則在 自我校正電壓V1和在線校正電壓V2之間切換；比較單元 com包含二輸入端’其—輸入端耦接開關SW2，另一輪入端 則耦接節點N1 ’調整單元adj耦接比較單元 com之輪出端。

以下參考第IB、1C圖配合說明第2B圖之運作方式。 在時間t0〜t2期間，主機端20與裝置端21透過USB BUS相耦接，但其終端電阻R20與R21尚未掛載上裝置端 2 1之電源，此時兩端各自進行習知的終端電阻自我校正的 動作。以裝置端21為例，在此期間開關swl導通（〇n)，開 關sw2切至自我校正電壓v卜使比較單元c〇m將自我校正 電壓V1肖節點N1上的電壓相比較，此時節點N1上的電 壓 VN=I21 *R21 比較單7L com比較節點電壓VN與自我校正電壓VI， 一比較訊號Sc。而锢敕s - ,. , t i ^ ^ Q ^ ^而調整早兀adj接收比較訊號Sc，依據比 較訊號Sc調替故 豎終端電阻R21之大小，直至節點電壓v 質上等於自我校正雷 貫 壓V1’元成自我校正。在一實施例中， 電阻R20=R21=45歐姆、兩電产 11=12 = 17.78mA、自共 p ，<·源 21節點m之節點電1 =8〇〇mV，因此於裝置端 素影響，節點電壓約為8一。由於製程或環境因 N之數值可能會偏離800mv，裝置她01 於此自我校正流护B 衣直4 2 1 王，P可將偏離800mv之電壓調整至實質上 10 m 201224772 等於800mV。 在自我校正程序完成後，經過步驟S102〜SI06後，主 機端20得知裝置端21符合湖高速規格，主機端2〇於時 間t5開始連續發出複數對JK訊號。而於步驟s丨〇8(時間μ)， :該預設數目之JK訊號（如第三對JK訊號中之κ訊號）發出 月J開關swl導通（〇η)，開關SW2切換至在線校正電壓V2 , 主機端20與裝置端21的终端電阻R2〇與R21掛載上裝置端 2 1之電流源12 1 ’因此於步驟s丨丨〇中，JK訊號之準位下降。 • 接著，進入步驟S112，在該JK訊號準位下降至主機端20 完成辨識開始通訊之前，即時間t6〜tN期間，由於開關sM 導通（On)，且開關sw2切換至在線校正電壓V2，比較器c〇m 比較在線校正電壓V2及JK訊號在裝置端2ι之節點N1形 成的S卩點電壓VN，此時節點電壓 VN = T01 W 及 21 · R20 + R2X "Λ } 比較單元com比較節點電壓VN與在線校正電壓ν2，依據 比較結果產生一比較訊號Sc。調整單元adj再依據比較訊號 • SC調整終端電阻R21之大小，直至節點電壓VN實質上等於 在線校正電壓V2。在一實施例中，兩終端電阻R2〇=R2 1 =45 歐姆、兩電流源Il=I2 = 17_78mA、在線校正電壓V2=4〇〇mV， 此時，兩終端電阻Rl〇、R20已耦接，因此由裝置端21看出 之負載為R20並聯R21，約等於22·5歐姆，則於裝置端21 節點Ν1之節點電壓VN約為4〇〇mv。由於製程或環境因素 影響，節點電壓VN之數值可能會偏離400mv，此時比較單 π com比較節點電壓VN與在線校正電壓V2之大小，產生 適當之比較訊號Sc，以供調整單元adj調整終端電阻R21， 201224772 將偏離40〇mv之電Μ調整至實質上等於彻mv。

由於每個JK訊號的期間約A

句5 0微（/Ο秒，而整個JK 訊號之時間長度（t6〜tN)約為幾+喜, J』勹碉卞毫（m)秒，因此，裝置端21 之校正電路21 a將有足夠的時問冷，_ μ u ^ 吟間進仃終端電阻校正動作，以 達成同時考慮到主機端20與裝罟迪01 丹疚置鸲21兩端終端電阻的調校 功效。 在一實施例中，該比較訊號Qp . 代說Se包含有上數訊號（Up)與 下數§fl號（Dn) ’且調整單元ad j可為—>4·私. UJ』馮一计數斋’依據該上數、 或下數訊號以數位之方式調整終端電阻R2i的大小。 參照第2C圖所示，校正電路2U亦可藉由開關_， 只提供線校正電壓V2,不提供上述自我校正電壓νι，換古 之，省略前述的習知自我校正，只進行該預設數目之汉訊 號（如第三對JK(JK)訊號之K訊號）後之在線校正。 本發明提出之在線校正方法亦可於主機端2〇執行如 第3Α圖所示，主機端20包含有一主機端電流源ΐ2〇、終端 電阻R20、以及一校正電路2〇a。其中校正電路2〇a包含有 包含有開關sw4 '開關sw5、一比較單元_、及—調整單 元adj，其架構與第2B圖校正電路大致相同，不再贅述。主 機端20之校正方法之流程圖如第3B圖所示，其時序圖可參 考第1C圖，包含下列步驟： 步驟S302:開始，裝置端21透過匯流排耦接主機端2〇, 此時裝置端2丨之高速收發器之終端電阻耦接主機端2〇之高 速收發器之終端電阻，形成一節點，但尚無訊號（電壓或電 流）掛載此兩終端電阻，裝置端21電源啟動並進行内部重 置，主機端20及裝置端21各自完成自我校正，開關sw4導 通且開關sw5切換到自我校正電壓V1。比較單元⑶爪比較 [S] 12 201224772 卽點電壓VN與自我校正電壓V1，依據比較結果產生比較 訊號Sc’調整單元adj依據比較訊號Sc調整終端電阻R21， 直至節點電壓VN實質上等於自我校正電壓vi，完成自我 校正功能，此時節點電壓 VN=I20*R20 (3) 主機端20辨識出有裝置端21連接，進入步驟S3〇4。 步驟S304 :展置端21透過匯流排提供一宣告訊號，通 知主機端20裝置端21符合USB高速規格。 步驟S306 :主機端20與裝置端21開始進行交握機制， 發出複數對JK訊號。 步驟S3 08:主機端20於一預設數目之jk訊號發出前， 例如第二對JK訊號中之κ訊號發出前，將一電源掛載上其 終端電阻R20 ’以使終端電阻R20及R2 1相連接之節點上產 生相應的電性訊號。 步驟S310: JK訊號之電壓準位改變。 步驟S3 12 :主機端21偵測該準位改變後的JK訊號。

步驟S3 14 :主機端20根據該準位改變後之JK：訊號進 行在線校正’使改變後之JK訊號的準位維持在一預設範圍 内。參照第3A圖，開關sw4導通（On)，開關SW5切換至在 線校正電壓V2’此時JK訊號在節點N1上形成之節點電壓 VN = I20* …(4) Λ20 + Λ21 " 比較單元com比較節點電壓VN與在線校正電壓V2， 產生一比較訊號Sc’調整單元adj再依據比較訊號Sc調整 13 201224772 終端電阻R20之大小 正電壓V2，換言之， 範圍内。 直至節點電壓VN實質 使改變後之JK訊號的準 上等於在線校 位維持在預設 步驟S116 : 王機端2〇依據規格書（spec·)之規定 完成與裝置端21之交握機制及辨識，主機端2()與裝置1 開始通訊，傳輸資料。 、^

猎由前述操作’主機端2G可以同時參考到主機端盘裝 置端之終端電阻進行在線調校，故能有效提冑咖裝置的 相容性，解決習知技術之問題。 須注意，如第3C圖所示，主機端2〇之校正電路2〇a同 樣可只使用一開關Sw3來提供在線校正電壓V2，只進行該 預設數目之JK訊號（如第三對JK(JK)訊號之κ訊號）後之在 線校正，省略習知之自我校正動作。 再者，一實施例中，如第4圖所示，主機端與裝置端均 可設有校正電路，兩端均進行上述在線調校終端電阻動作， 更加提高USB裝置間的相容性。熟悉本領域之技術者，應 能依據上述說明理解第4圖之USB系統如何運作及進行在

線校正，因此不再贅述。 弟5圖顯示本發明一實施例之USB系統5之收發器電 路圖。以镜線區段（Cable segment)來區分，缓線區段左方為 USB主機端50 ;右方為USB裝置端51。兩裝置均包含有差 動接收器（Differential receiver)50a 與 5 la、校正電路 50b 與 51b、差動驅動器（Differential driver)50c 與 51c、單端接收 器（Single-ended receiver)50d 與 5 1 d、電流驅動器（Current driver)50e與 5 le、以及傳輸包絡偵測器（Transmission envelope detector)50f與51f。而主機端50更包含有一斷線 m 14 201224772 包絡 Y貞測器（Disconnect envelope detector)50g。主機端 50 與 裝置端51之校正電路501)與51b係採用上述說明之校正電 路實施，差動接收器5〇3與51a用以提供前述終端電阻，而 電流驅動50e用以提供上述電源（如電流源）。熟悉本領域 之技術者應能依據前述說明理解本電路之運作與校正方 法，不再重複贅述。於一實施例中，主機端5〇·與裝置端Η 可以選擇性地設置校正電路5〇b、5lb，例如只有主機端5〇 或裝置端51任一端設有校正電路另一端不設置校正電路。 一凊注意，本發明各實施例之電路耦接方式如各圖示所 示’不再贅述每一圖的線路細節。 *本發明之在線校正方法與具有此校正功能之通用序列 匯流排裝置’在主機端發出預設數目之JK訊號且主機端與 裝置端兩端的終端電阻掛載上電源後，利用JK訊號與耦接 之兩終端電阻產生之節點電壓與參考電壓比較，於主機裝置 兩端或任一端調整終端電阻大小，使節點電壓實質上等於參 考電壓而達成減少USB裝置連結之誤差、降速、斷線之 機率，提升USB裝置相容性之功效。 卜以上雖以實施例說明本發明，但並不因此限定本發明之 範圍’只要不脫離本發明之要旨，該行業者可進行各種變形 【圖式簡單說明】 第1A圖顯示本發明一實施例之通用序列匯流排系統 示意圖。 第1B圖顯7F本發明一實施例之在線校正方法之 之 圖 流程 201224772 第1c圖顯示本發明—實施例之在線校正方法適 用序列匯流排裝置或系統之波形圖。 、 示意丄2A圖顯示本發明一實施例之通用序列匯流排系統之 分電=:;=一意:施例之通用序列匯流排裝置部 置部 置部 第2C圖顯示本發明一實施例之通用序列匯流排 分電路與之校正電路之示意圖。 、

第3A圖顯示本發明一實施例之通用序列匯流排裝 分電路與之校正電路之示意圖。 、 第3B圖顯示本發明一實施例之在線校正方法之流程 第3C圖顯示本發明一實施例之通用序列匯流排裝置 分電路與之校正電路之示意圖。 第4圖顯示本發明一實施例之通用序列匯流排裝置部分 電路與之校正電路之示意圖。 第5圖顯示本發明-實施例之通料列匯流排系統之收 發器電路圖。 【主要元件符號說明】 1 ' 2 ' 5通用匯流排系統 10、 20主機端 11、 21裝置端 20a、21a 校正電路 R10、RU、R20、R2〗終端電阻 120 ' 121 電源 16 201224772 swl、sw2、sw3、sw4、sw5 .開關 com 比較器 adj 調整單元 50a、51a 差動接收器 50b ' 51b 校正電路 50c、51c 差動驅動器 50d、51d 單端接收器 50e、51e電流驅動器

50f、51f 傳輸包絡偵測器 50g 斷線包絡偵測器

17

Claims (1)

1. 201224772 七、申請專利範圍： 1 · 一種適用於通用序列匯流排系統之在線校正方法，該通用序列匯 流排系統包含有一主機端與一裝置端，該方法包含有： 提供複數對啁啾訊號； 價測該些°周散訊號，於一預設數目之該喝散訊號發出前，將該裝 置端之終端電阻與其耦接之該主機端之終端電阻掛載上一 電源，以改變該啁啾訊號的準位；

   偵測該改變後之啁啾訊號在一節點上的準位變化；以及 根據該準位變化進行在線校正，以使該改變後之啁啾訊號的準位 維持在一預設範圍内。 2.如申請專利範圍第1項所述之在線校正方法，其中該預設數目訊 號為第三對半之啁啾訊號。 3·如申請專利範圍第1項所述之在線校正方法，其中該在線校正的 步驟包括： ' 將5玄改變後之啁啾訊號的準位與一參考電壓相比較以產生—比 較結果；以及 根據該比較結果調整該主機端之終端電阻或該裝置端之终蠕電 阻。 ％ 4·如申請專利範圍帛Μ所述之在線校正方法，其中該在線校 步驟包括： 的 將該改變後之°周啾訊號的準位與一參考電壓相比較以產生—比 較結果；以及 根據該比較結果調整該主機端之終端電阻與該裝置端之終端電 阻。 201224772 5. 如中料圍第丨項所述之在線校正方法，更包含在提供該複 數對触訊號前，進行該主機端與該裝置端分別之自我校正動 作，以分別校正該主機端與該裝置端之终端電阻。 6. -種適用於通用序列匯流排裝置之在線校正方法，用以在該通用 序列匯流排裝置耦接另一通用序列匯流排裝置時進行在線校 正，該方法包含有： 於一第一時間掛載電源於該兩通用序列匯流排裝置分別包含之 兩終端電陴，使一啁啾訊號的準位降低並在該二終端電阻間 一節點上造成一電壓準位；以及 於一第二時間比較該電壓準位與一參考電壓之準位，並根據準位 比較之結果調整該二終端電阻或該二終端電阻其中之一的 阻值，以使該降低後之啁啾訊號的電壓準位維持在一預設範 圍内； 其中，該第二時間在該第一時間之後，且該第一時間在該通用序 列匯流排完成高速能力宣告後。 7·如申請專利範圍第6項所述之在線校正方法’其中該第一時間係 在第三對半之啁啾訊號發出前。 8· 一種通用序列匯流排裝置，用以連接另一通用序列匯流排裝置並 進行一在線校正，該通用序列匯流排裝置包含有： 一電源； 一終端電阻；以及 一校正電路，包含有： 一第一開關電路，搞接在該電源及該終端電阻之間，用以 使該電源經由·一節點提供給s玄終知電阻， 一第二開關電路，用以提供一參考電壓； 201224772 —比較單元，包括一第一輸入端辆接該參考電壓，一第一輸 入端相接該節點，以在一輸出端輸出一比較結果；以及 —調整單元’輕接該比較單元之輸出端，根據該比較結果調 整該終端電阻之阻值； 其中，該第一開關電路在一第一時間導通，將該電源掛載上該終 端電阻，使一啁啾訊號之電壓準位降低並在該節點上造成一電壓 準位，該第二開關電路在一第二時間提供該參考電壓，該校正電 路將該參考電壓與該節點上之電壓準位相比較以產生該比較結

   果該調整單元根據該比較結果調整該終端電阻之阻值，使該降 低後之啁啾訊號的電壓準位維持在一預設範圍内，該第二時間在 該第-時間之後’且該第―時間在該通用序龍流排完成高速能 力宣告後。 9. 如中1專利fe圍第8項所述之通用序列匯流排裝置，其中該第二 開關電路在該第—時間前，提供-自我校正電壓，以供該通用序 列匯流排裝置進行自我校正。 10. 如申月專利範圍第8項所述之通用序列匯流排裝置其中該第二 開關電路包括： 一第一電壓源’提供-在線校正電壓； ，第二電壓源’提供—自我校正電壓；以及 /開關元件，在兮@ ^ _ ^ ^第一電壓源及該第二電壓源之間切換，以將該 在-電n亥自我校正電壓做為該參考電壓，提供給該比較 單元。 u.如申請專利範圍第1〇 項所迭之通用序列匯流排裝置，其中該在 線杈正電壓與該自我知 我&正電壓之大小比例與該兩終端電阻之阻 201224772 12. 如申請專利範圍第8項所述之通用序列匯流排裝置，其中該第一 時間係在該通用序列匯流排完成高速能力宣告之後。 13. 如申請專利範圍第8項所述之通用序列匯流排裝置，其中該第一 時間係在一預設數目之啁啾訊號發出前。 14. 如申請專利範圍第13項所述之通用序列匯流排裝置，其中該預 設數目之啁啾訊號為第三對半之啁啾訊號。

   21