TW201218642A - Analog-to-digital converter and signal processing system utilizing the same - Google Patents

Analog-to-digital converter and signal processing system utilizing the same Download PDF

Info

Publication number
TW201218642A
TW201218642A TW99136492A TW99136492A TW201218642A TW 201218642 A TW201218642 A TW 201218642A TW 99136492 A TW99136492 A TW 99136492A TW 99136492 A TW99136492 A TW 99136492A TW 201218642 A TW201218642 A TW 201218642A
Authority
TW
Taiwan
Prior art keywords
digital
analog
signal
output signal
module
Prior art date
Application number
TW99136492A
Other languages
English (en)
Inventor
Ping-Ying Wang
Original Assignee
Ping-Ying Wang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ping-Ying Wang filed Critical Ping-Ying Wang
Priority to TW99136492A priority Critical patent/TW201218642A/zh
Publication of TW201218642A publication Critical patent/TW201218642A/zh

Links

Description

201218642 六、發明說明: 【發明所屬之技術領域】 本發明係與㈣縣電路細’並且尤其與類比/數位電 壓轉換器相關。 【先前技術】 -般而言’將類比信號轉換為數位信號有利於後續的儲存 和處ίΕ程序。因此,類比/數位轉換器是—種應用廣泛的重要 電路’經常出現在通訊系統、多媒體系統及各種電腦系統中。 目前無論是與其他桃整合在同—晶丨巾_比/數位轉換器 或是獨立存在_比/數_換“,其雑軸當複雜。又 因通常包含大量的佔據相當晶片面積的電容元件,類比/數位 轉換器的硬體成本大多高昂。 另-方面,為了降低製造成本,目前有許多晶片製造商是 提供包含數_立電路單元的公板給絲不_客戶自行設 計其接線方式。—般而言,此類公板上之類比/數位轉換器^ 數位/類轉換n的數量是固定的。在這樣的情況之下,客戶 對於電路的組合及運用方式常受到限制。 【發明内容】 為解決上述_,本發賴出—類比/數_㈣_, 藉由與其他電路共用數位/類比轉換器達到節省硬體成本的效 果’並可增加硬體資源的運用彈性。此外,藉由利用負回授封 201218642 閉迴路可令信號兩信號趨於一致的特性,根據本發明之類比/ 數位轉換器無須採用複雜精細的電路即可達成類比/數位轉換 的效果。 根據本發明之另一具體實施例為一種信號處理系統,其中 包含一數位/類比轉換器及一類比/數位轉換器。該類比/數位轉 換器中又包含一比較器與一數位計數模組。該比較器係用以比 較一類比輸入信號與一類比回授信號,以產生一比較結果。該 數位計數模組係用以根據該比較結果提高或降低一數位輸出 信號。該類比/數位轉換器係利用該數位/類比轉換器將該數位 輸出信號轉換為該類比回授信號。 根據本發明之另一具體實施例為一種類比/數位轉換系 統’其中包含-類比/數位轉換器和-估計模組。該類比/數位 轉換器係用以將-紙輸人錢轉換為—數位輸出信號。該估 计模組係用以接收該數位輸出信號。若該數位輸出信號在一特 定時間内未符合-穩定條件’該估計模組即根據該數位輸出信 號之一歷史資料及/或一後續資料產生一估計輸出信號。 根據本發明之-具體實蝴為—類比/触雜器,其中 包含-比較器、-數位計數模組及—數位/類比轉換器。該比 較器係用m匕較-類比輸入信號與一类員比回授信號,以產生一 比較結果。絲輯數模組侧以根據槪較絲提高或降低 一數位輸出信號。該數位/類比轉換器係用以將該數位輪出信 201218642 號轉換為該類比回授信號。當該比較結果顯示該類比輸入信號 高於該類比回授信號,該數位計數模_整該數位輸出信號^ 提高該類比回授信號;當該比較結果顯示該類比輪入信號低於 該類比回授信號,練位計數模_整該數位輸出信號以降低 該類比回授信號。 根據本發明之另-频實關亦為—龜/數位轉換器, 其中包含-比較器、-增益控制器、—數位計數模組及一數位 /類比轉換器。該比較器制以比較—類比輪人信號與一類比 回授信號’以產生-比較結果。該增益控制器係用以提供該比 較結果-增益,以產生-碰後味結果,其中該增益為可調 整的。該數料數齡翻崎據_整後味結果提高或降 低-數位輸出錢。該數位/類比轉換⑽用以將該數位輸出 信號轉換為鋪比喊健。當賴整後比較絲顯示該類比 輸入信號高於該_回授錢,魏位計雜_整該數位輸 出信號以提高該類比回授信號;當該調整後比較結_示該類 比輸入信舰於麵比喊錢,魏輯賴_整該數位 輸出信號以降低該類比回授信號。 相較於先前技術,根據本發明之類比/數位轉換器具有架 構單純和成本較低的優點。關於本發明之優點與精神可以藉由 以下的發明詳述及所附圖式得到進一步的瞭解。 201218642 【實施方式】 _ 根據本發明之第一具體實施例為包含一數位/類比轉換器 和一類比/數位轉換器的信號處理系統。如圖一所示,此信號 - 處理系統可以是一個無線通訊收發機,但不以此為限。在圖一 • 這個範例中,類比/數位轉換器42係位於收發機的接收路徑, 負責將經過混波器46降頻的類比信號轉換為數位信號。數位/ 類比轉換器44則係位於收發機的發射路徑,負責將數位信號 • 轉換為類比信號;此類比信號經過混波器48的升頻程序,會 被轉換為射頻信號。圖中的本地振盪器50負責提供混波器46 和混波器48所需之參考振盪信號。 如圖一所示’類比/數位轉換器42包含比較器42A和數位 計麵Μ 42B。比較器42A負責比較由混波器46提供之類比 輸入信號與來自數位/類比轉換器44的類比回授信號,以產生 _ 較結果。數位計數模組伽貞責根據該比較結果提高或 降低-數位輸出信號,並將該數位輸出信號提供至數位/類比 轉換器44。當該比較結果顯示該類比輸入信號高於該類比回 授信號i位計數模組42B調整該數位輪出信號以提高該類 比回杈峰當誠較絲__比輸人錢餘鋪比回 齡號’數位計數模組42B調整該數位輸出信號以降低該類 比回授信號。 由圖一可看出’類比/數位輟施 織轉換器42本身並未包含數位/ 201218642 類比轉換器’而是數位/類比轉換器44將該數位輪出传號 轉換為其類比回授錄。藉由令接收路徑和發轉徑共用數: ,比轉換H,可達省硬體成本的效果。須朗的是,類 比/數位轉知42餘紐_&舰_ Μ祕桃徑中負責 工作的時間之外’利用數位/類比轉換器44將數位輸出信號轉 換為類比回授錢。以下以其他實施例更進—步說日脱鋪 42A、數位計數模组42B和數位/類比轉換器μ的運作方式。 根據本發明之第二具體實施例為圖二所繪示之類比後位 轉換器ίο,其中包含比較器12、數位計數模組14及數位/類 比轉換器16。比較器12係用以比較類比輸人信號A與類比回 授化號B ’以產生—比較結果。舉例而言,該比較結果可以是 $個具有兩種可能雜的龍信號’當該比較結果具有高電壓 準位’表示類比輸入域A高於類比回授信號B ;相對地,當 H果具有低電壓雜,表示類比輸人信號A低於類比 回授信號B。 數位计數模組14負責根據比較器I2所產生的比較結果提 网或降低數轉&錢c。數位/類比觀胃丨6貞責將數位 輪出信號C轉換為類比回授信號B。以數位計數模組14是一 個上數/下料數且數位輸略號C為八位元触信號的情 兄為例假叹數位輸出信號C為麵圖〇〇時,數位/類比轉換 益16所產生的類比回授信號B為VDD/2。若數位計數模組14 201218642 的計數起始值被設計為01000000,當目前輸入比較器12的類 比輸入信號A高於vDD/2,數位計數模組14便可自01000000 開始上數該數位輸出信號c,藉此提高類比回授信號B的電壓 值。於實際應用中’該計數起始值也可為00000000、llmill 或其他數值。 簡言之,當該比較結果顯示類比輸入信號A高於類比回 授信號B ’數位計數模組14即調整數位輸出信號C以提高類 比回授信號B;當該比較結果顯示類比輸入信號a低於類比回 授仏號8,數位計數模組14即調整數位輸出信號^以降低類 比回授信號B。比方說’若該比較結果係選擇性地為一高準位 電壓或低準位電壓,當該比較結果保持在該高準位電壓或該 低準位,贿輯數她即可_上數或下數,藉此調整 该數位輸tB鎌。無論數位触健c的賴起始值為何, 由於此電路的負回授封閉迴路特性,類比回授信號B最終都 會趨近於類比輸人信號A。此時,誠於類比回授信號b的數 位輸出信號C即可代表對應於紙輸人信號a的數位信號, 亦即達成針觸比輸人雜A進行賊/數_換的效果。 實務上,數位/類比轉換器16可以如圖三所示,由積分三 _變器16A、除頻器16B以及RC低通滤波器組成,也可以 疋其他型相數位/類轉絲,例如電阻階梯雄如娜從 )數位/類轉換H或二進加權式恤吵數位/類 201218642 比轉換器。就圖三所示者古’— °積刀二角調變器16Λ係用以 根據數位輸出信號c產 ^ 凋交彳5唬。除頻器16Β則係用以 將一時脈信號除頻,以產 降#U;其除頻量係由積分三 ^从產生的調變信號控制。此低通濾、波器係用以過 ,慮轉頻域,以產生類比回授信號B。 如圖四(A)所示’根據本發明的類比/數位轉換器可進-步 匕3預顧組I8,扣根據紐如信號c賴史資料或 類比輸入雜A㈣性決定上述計數起始值,並將該計數起 始值提供給數位計數模組14。舉例而言,預測模組18可用先 前幾次的數錢出信號以外插,取得下—舰位輸出信號c 的預測值。又比方說’假設類_人錢A的某些頻率或振 幅特性為已知,預賴組18亦可據此推測下—次數位輸出信 號C的可能範圍。藉由選擇—個接近最終結果的計數起始值, 類比回授信號B趨近於類比輸入信號A的時間可被縮短。 於本發明之另-實施例中,預測模組18可被設計為如圖 四(B)所示’根據比較器12所產生的比較結果決定並即時調整 提供給數位計數模組14的計數起始值。舉例而言,假設類比 輸入信號A已被提供至比較器12,且類比回授信號b的原始 狀態之電壓為零。若預測模組18將該計數起始值設定為令類 比回授信號B對應於VDD/2 ’由於數位/類比轉換器16的頻寬 有限’類比回授信號B的電壓不會立即由零提高至Vdd/2。在 201218642
類比回授信號B逐漸升高的過程中,由比較器12之輸出端可 看出類比輸入信號A與此變動中的類比回授信號b的比較結 果。請參閱圖四(C)及圖四(D)所示之範例。類比回授信號b原 本為零,在時間點T1受到其初始值被設定為vdd/2的影響, 開始上升。如果類比輸入信號A的電壓VrN小於VDD/2且較接 近零,在類比回授信號B剛開始由零向上升壓的不久之後, 該比較結果就會由第一電壓準位轉變為第二電壓準位(時間點 T2)。由圖四(〇可看出,相較於類比回授信號B達到ν〇〇/2的 時間點T3 ’時間點T2相當接近時間點丁卜相對地,如圖四 (D)所不,如果類比輸入信號A小於ν〇〇/2且較接近, 在類比回授信號B接近VW2時,該比較結果才會由第一電壓 準位轉變為第二電鮮位。因此,藉由細比較^ U的輸出 信號之脈寬,_輸18可躺_輸人饨A較為接近 或是較為接近零。接著,預測模組18可據此提供數位 t數模組Η -個新的計數起始值’藉此進一步縮短類比回授 信號Β趨近類比輸人信號Α的時間。 、 ,如圖五所不,根據本發明的類比/數位轉換器亦可 步W估计模組2〇,用以接收數位輸出信號◦。若數 位輸出錢C在—蚊時啊料合—觀 2〇即根據數位輸出信號2〇之 十^ + ^《社料及/或-賴資料產生 舉例而言,在類比輸人信號A被輸入比較 201218642 w卞零树脈漏之後,魏 變動而未趨於穩定 ,虎c尚持續 數位輪屮俨啤 ⑼了根據前幾筆及/或後幾筆 數位輸出W C #料產生—個對應於現有之類 ^
的數位輪出信號C。 輸4唬A 上述做法可朗有效控爾換時_效果。實務上 =:續資料之外’估計模組2。於產生該估計輪出信 斜亦^料合賴鎌件讀位細域C為—參考資 枓。易言之’經過十個參考時脈週期之後,數位輸出信號c 的數值雖讀於敎,但仍可做為料触2G產生輸 信號的參考。 出 根據本發明之第三具體實施例棚六靖故類比/數位 轉換器’其中包含比較器22、增益控制器24、數位計數模組 26及數位/類比轉換器28。比較器22同樣係用以比較類比輸 入信號A與類比回授信號B,以產生一比較結果。增益控制器 24負責提供該比較結果一增益,以產生一調整後比較結果。# 數位計數模組26係用以根據該調整後比較結果提高或降低一 數位輸出信號。數位/類比轉換器28則係用以將該數位輸出信 號轉換為該類比回授信號。 與前一個實施例相同的是’當該調整後比較結果顯示類比 輸入信號A高於類比回授信號B,數位計數模組26即調整數 位輸出信號C以提高類比回授信號C;當該調整後比較結果顯 12 201218642 • 示類比輸入信號A低於類比回授信號B,數位計數模組26調 整數位輪出信號C以降低類比回授信號b。 此實施例與前一個實施例的主要差別在於本實施例中的 • 比較結果會經過增盈控制器24,成為被乘上增益的調整後比 較結果。5亥增益為可調整的。假設該比較結果係選擇性地為高 準位電壓+1或低準位電壓-1,且數位輸出信號c為一 N位元 信號(N為大於1的正整數)’則該增益的範圍可被設計在i到 ^ 之間。在沒有乘上增益的情況下’數位計數模組26每次 上數或下數的結果可能僅改變數位輸出信號c的一個最小位 元罝,例如自〇〇〇〇〇〇〇〇上數一最小位元量後成為〇〇〇〇〇〇〇1, 或是自11111111下數一最小位元量後成為1111111〇。於實際 應用中,增益控制器24可為一移位器。該移位器係根據其增 益決定一移位量’並係根據該比較結果決定該調整後比較結果 之正負。
舉例而言,假設數位計數模組26的計數起始值被設計為 00000000,當比較器22的比較結果指出類比輸入信號人高於 0,增益控制器24可將該比較結果(高準位電壓+1)乘上増益 10000000,產生該調整後比較結果+10000000,令數位輸出信 號C被調整為〇〇〇〇〇〇〇〇+1〇〇〇〇〇〇〇=1〇〇〇〇〇〇〇,進而令類比回 授信號Β被提升為Vdd/2。接著,增益控制器24的增益被調 降為01000000,若比較器22的比較結果指出類比輸入信號A 13 201218642 低於VDD/2 ’增益控制器24可將該比較結果(低準位電壓_丨)乘 上增益01000000,產生該調整後比較結果_〇〗〇〇〇〇〇〇,令數位 輸出信號C被調整為1〇〇〇〇〇〇〇_〇 1000000=(^〇〇〇〇〇〇,進而令 類比回授彳5號B被降低為vDD/4。上述二進位式搜尋方式可有 效縮短此迴路趨於鎖定的時間。 如圖七(A)所示,該類比/數位轉換器可進一步包含一預測 模組30 ’用錄據數位輸出健c之歷史資料細比輸入信 號A之特性決定-計數起始值,並將該計數起始值提供給數 位計麵組26。如前-段落中的範例所示,數位計數模组^ 可將該計數起始值與該調整後比較結果相加,以產生數位輪出 信號C。如圖七⑼所示,預測模組3〇亦可提供增益控制器^ -增益起始值。舉例而言,若断數起始值為嶋叫 該增益起始值奴為較接近於計數祕值的咖咖 非1〇__。如圖增所示,_模組3q亦物_ 制器24合作,提供增紐_ 24適當的増益触值。 於實際顧巾’圖增、壯_圖增 30也可以如關四⑼,以比較器22的輪出信號做為決^且 整計數起始值及/或增益起始值的參考依據 ·、'、、疋凋 如圖八所示’該類比/數位轉換器亦可進勺人 模組32,用以接收數位輸出信號c。 ,包含一估計 特定時間内未符合-穩定條件,估介/立輪出信號C在- 估物組⑼根據數位輪出 201218642 信號c之歷史資料及/或後續資料產生一估計輸出信號。如先 前所說明的’估賴組32於產生該估計輸出信辦亦可以未 符合該穩定條件之數位輸出信號C為參考資料。
先則在第二具體實施例和第三具體實施例中所提及的估 冲模組可被_在乡種不贿構醜比後轉換器。根據本 發月之第四具體實施例為如圖九所示之類比/數位轉換系統, 其中包含一類比/數位轉換器62、一估計模組64和一多工器 類比/數轉翻&制骑—類比輸人賴轉換為一數 位輸出信號。估計模組64則_以接收該數位輸出信號。若 該數位輸出錢在—特定時_未符合—敎條件,估計模組 64即根據該數位輸出信號之一歷史資料及/或一後續資料產生 一估計輸出信號。此外,估計额64於產生祕計輸出信號 時亦可以未符合該穩定條件之該触輸出錢為參考資料。 本實施例中的多I祕係由估計模組M控制。如 7出信號在特定時間内符合該穩定條件,估計模組64 ^ =器輸出類比/數位轉換器62所提供之該數位輸出信號。^ 糊嫩織條件七 信號。 ° $ 梢祕本摘紅之該估計輪i 致的特性,轉本發明之類 一二:述:藉由利用負回授封閉迴路可令信號兩信號趨於 比/數位轉換器無須採用複雜精 15 201218642 、的電路即可達細比/數轉換的縣。她於先前技術, 根據本發批触/數_補具有_單純和成本較低的優 點。 藉由以上較佳具體實施例之詳述’係希望能更加清楚描述 本發明之特徵與精神’而並非以上述所揭露的較佳具體實施例 來對本發明之範疇加以限制。相反地,其目的是希望能涵蓋各 種改變及具相等性的安排於本發明所欲申請之專利範圍的範 疇内。
16 201218642 【圖式簡單說明】 • 範例圖—為根據本發明之第—具體實施例中的信號處理系統 - ” 為根據核明之帛二具體實酬+嶋比/數位轉換 器之方塊圖。 圖二係用以表示數位/類比轉換器之一詳細實施方式。 、圖四(A)和圖四⑼為圖一之類比/數位轉換器進一步 =測模組的示意圖;圖哪则柳)為與根據本發明之 模組相關的時序圖。 、 圖五為圖-之類比/數轉換^進—步包含料模組的示 思·圖。 圖八為根據本發明之第三具體實施例中的類比/數位轉換 器之方塊圖。 、 圖七(A)〜圖七(〇為圖五之類比/數位轉換器進一步包 測模組的示意圖。 圖八為圖五之統/數_換魏—步包含估計模組的示 意圖。 圖九為根據本發明之第四具體實施例中的類比/數位轉換 系統之方塊圖。 、 【主要元件符號說明】 10 :類比/數位轉換器 14 :數位計數模組 U :比較器 16 :數位/類比轉換器 17 201218642 18 :預測模組 20 :估計模組 22 :比較器 24 :增益控制器 26 :數位計數模組 28 :數位/類比轉換器 30 :預測模組 32 :估計模組 42 :類比/數位轉換器 44 :數位/類比轉換器 42A :比較器 42B :數位計數模組 46 .混波 48 :混波器 50 :本地振盪器 62 :類比/數位轉換器 64 :估計模組 66 :多工器
18

Claims (1)

  1. 201218642 七、申請專利範圍: 1、 一種信號處理系統,包含: 一數位/類比轉換器;以及 一類比/數位轉換器,包含: 一比較器’用以比較一類比輸入信號與一類比回授信 號’以產生一比較結果;以及 一數位計數模組,用以根據該比較結果提高或降低一數 位輸出信號;
    其中該類比/數位轉換器係於該數位/類比轉換器之一工作時 間之外,利用該數位/類比轉換器將該數位輸出信號轉換為該 類比回授彳§號;當該比較結果顯示該類比輸入信號高於該類 比回授信號,該數位計數模組調整該數位輸出信號以提高該 類比回授信號;當該比較結果顯示該類比輸入信號低於該類 比回授信號,該數位計數模組調整該數位輸出信號以降低該 類比回授信號。 2、 如巾請專纖圍第1項所述之信號處縣統,其中該比較結果 係選擇性地為-高準位電壓或—低準位電壓,#該比較=果 保持在該高報電壓或該鲜位,該數位計數模組持續 上數或下數,藉此調整該數位輸出信號。 3、 如申請專利範圍第i項所述之信號處理系統,其 轉換器包含: -積分三角調變器’用以根據該數位輸出信號產生一調變 信號; -除頻器’用以將-時脈信號除頻’以產生—降頻信號, 該除頻器之-關量係崎調赌號蝴;以及0 -低通濾、波H,用以過_降_號,以產生鞠比回授 19 201218642 信號 4、 5、 6、 7、 8、 如申請專纖圍第丨項所述之信鱗_統 -預測模組,用以根據該數位輪心 二己: 類比輸入信號之-特性歧―計^起始j貝料或該 起始值提供給該數位計數模組。 β ,並將垓計數 如申請專利範圍第!項所述之信號處理系統,進 一預測模組,肋根據該比較結果決定—計數起'· 將該计數起始值提供給該數位計數模組。。並 如申請專利範圍第!項所述之信號處理系統,進_ . 模組’用以接收該數位輸出信號,若該數位“ ίίΖίΓ内未符合—穩定條件,該估計模組“ 據該位輸出信號之—歷史資料及/或—後續資料= 一估計輸出信號。 王 如申凊專她’項所述之信號處理系統,其中該估計模組 於產生該估計輸出信斜_未符合該敎 輸 出信號為-參考轉。 位輸 一種信號處理系統,包含: 一數位/類比轉換器;以及 一類比/數位轉換器,包含: 一比較器,用以比較一類比輸入信號與一類比回授信 號,以產生一比較結果; 一增益控制器,用以提供該比較結果一增益,以產生一 调整後比較結果,該增益為可調整的;以及 一數位計數模組,用以根據該調整後比較結果提高或降 低一數位輸出信號; 20 201218642 ^中該類比/數位轉換器係利用該數位/類 f信號轉換為_比回授信號; 輸出户跋以媒古心亥數位计數_組調整該數位 輸入信號低於該類比回授㈣ 々不該類比 輸出信號以降低該類比=號錄位侧組調整該數位 9、 項所述之信號處理系統’其中該比較結果 低#電壓,該數位輸出信 到2_之間。。〜_一大於1之正整數’該增益之範圍在1 ⑴、2請專利範圍第8項所述之信號處理系統,其中該增益控制 f為一移位^該移位器係根據該增益決定-移位量,並係 根據該比較結果財糊紐比較結私正貞。 ’、 U、如申4專利fen第8項所述之信號處理系統,進-步包含: -預測模組’肋根據該數位輸出域之一歷史資料或該 類比輸入信號之-特性決定一計數起始值,並將該計數 起始值提供給該數位計數模組; 其中該數位s十數模組係將該計數起始值與該調整後比較結果 相加,以產生該數位輸出信號。 12、 如中請專利範圍第8項所述之信號處理系統,進一步包含: 預測模組,用以根據該比較結果決定一計數起始值,並 將該計數起始值提供給該數位計數模組; 其中該數位计數模組係將該計數起始值與賴整後比較結果 相加,以產生該數位輸出信號。 13、 如申睛專利範圍第8項所述之信號處理系統,其中該預測模組 21 201218642 亦提供該增益控制器一增益起始值。 14、如軸_咖,進一步包含: f卢在、輯^主以接收該數位輸出信號,若該數位輪出f ίί:時間内未符合—穩賴件,該估計模組^ μ位輸出信號之一歷史資料及/或 -估計輸出信號。 ◎貝科產生 、,申μ專利域如項所述之錢處理魏,其巾該 號時亦以未符合該穩定條件之該數位
    16、一種類比/數位轉換系統,包含: -類比/數位轉料,用以將—類比輸人信號轉換為一數位 輸出信號;以及 一估計模組’用以接收該數位輸出錢,若鎌位輸出作 號在-特定時間内未符合—穩定條件,該估計模組即^ 據該數位輸出信號之一歷史資料及/或一後續資料產生 一估計輸出信號》 π、如申請專利範圍第16項所述之類比/數位轉 計模組於產生該估計輸出信號時亦以未符合二先定條= 數位輸出信號為一參考資料。 18、一種類比/數位轉換器’包含: 一比較器’用以比較一類比輸入信號與一類比回授信號, 以產生一比較結果; 一數位計數模組,用以根據該比較結果提高或降低一數位 輸出信號;以及 一數位/類比轉換器’用以將該數位輸出信號轉換為該類比 22 201218642 回授信號; 輪入_高於該類比回授信 計數模_整魏位輸心號以提高鋪比回授 比較結果顯示該類比輸人信號低於該類比回授信 =號該触雜池縱魏錢出錄崎健類比回授 19、範圍第18項所述之類比/數位轉換器,其中該比較 二為—高準位電壓或—低準位電壓,當該比較 準位電壓或該低準位電壓,該數位計數模組 持續上數或下數,藉此調整該數位輸出信號。 2〇、利範圍第18項所述之類比7數位轉換器,其中數位/ 類比轉換器包含: 積刀二角繼n,肋根據贿轉丨 信號; 一除頻器,用以將-時脈信號除頻,以產生一降頻信號, 該除頻器之-除頻量係由該調變信號控制;以及 -低通濾波器’用以過_降頻信號,以產生該類比回授 信號。 21、 如申請專利範圍第18項所述之類比/數位轉換器,進 含: -預測模組’用錄據該數位輸出信號之―歷史資料或該 類比輸入信號之一特性決定-計數起始值,並將該計^ 起始值提供給該數位計數模組。 22、 如申請專利範圍第18項所述之類比/數位轉換器,進一步包 含: 乂 23 201218642 一預測模組,用以根據該比較結果決定一計數起始值,並 將该计數起始值提供給該數位計數模組。 23、 24、 25、 如申請專利範圍第ls項所述之類比/數位轉換器,進一 含: 匕 一估計模組,用以接收該數位輸出信號,若該數位輸出传 號在-特定咖内未符合—穩定條件,難計模組即^ 據該數位輸出信號之一歷史資料及/或一後續資料產生 一估計輸出信號。 如申請專概圍第23所述之類_:轉麟,針該估計模 組於產生黯計_信斜亦以未符合觸定條件之該數位 輸出信號為一參考資料。 一種類比/數位轉換器,包含: 一比較器,用以比較一類比輸入信號與一類比回授信號, 以產生一比較結果; 一增益控制器’用以提供該比較結果—增益,以產生一調 整後比較結果,該增益為可調整的; 一數位汁數模組,用以根據該調整後比較結果提高或降低 一數位輸出信號;以及 數位/類比轉換器’用以將該數位輸出信號轉換為該類比 回授信號; ^當該調整後比較結果顯示該類比輪人信號高於該類比回 授信號’該數位計數模_整該數位輸出錢以提高該類比 ^授k號;當賴整後味結果顯示該類比輸人信號低於該 ^比回齡说,該數位計數模組調整該數位輸出信號以降低 該類比回授信號。 24 201218642 26' ' 27、 28、 29、 • 30、 31、 32、 如申請專利範圍第25項所述之類比/數位轉換器,其中該比較 、、’σ果係選擇性地為一南準位電壓或一低準位電壓,該數位輸 出仏號為一Ν位元信號,Ν為一大於丨之正整數,該增益之範 圍在1到之間。 如申請專利範圍第25項所述之類比/數位轉換器,其中該增益 控制器為-移位H ’該移位器係根據該增益決定—移位量, 並係根據4比較結果決定該調整後比較結果之正負。 如申請專職圍第25項所狀類比/數_魅,進包 含: 一預測模組,用以根據該數位輸出信號之一歷史資料或該 類比輸入錢之-雜決定—計數起始值,並將該計數 起始值提供給該數位計數模組; 其中*緣位r|·數模組係將該計數起始值與該調整後比較結果 相加’以產生該數位輸出信號。 如申請專利範圍第28項所述之類比/數位轉換器,其中該酬 模組亦提供該增益控制器一增益起始值。 如申睛專利範圍第25項所述之類比/數位轉換器,進一步包 含: 一預測模組,用以根據該比較結果決定—計數紗值,並 將該計數起始值提供給該數位計數模組; -、中該數彳4a憤模組係將該計數起始值與該調整後比較結果 相加,以產生該數位輸出信號。 ,申4專利範圍第3〇項所述之類比/數位轉換器,其中該預測 模組亦提供該增益控制器一增益起始值。 如申請專利範圍第Μ項所述之類比/數位轉換器,進一步包 25 201218642 含 η二用以接收該數位輸出信號’若該數位輪出作 ^敎餅,频組即根 一估計細=錢料及/或—後續資料產生 33、如申請專利範圍第32項所述之類比 =於產生該估計輪出信號時亦以未符=== 位輸出信號為-參考資料。 ,疋條件之魏
    26
TW99136492A 2010-10-26 2010-10-26 Analog-to-digital converter and signal processing system utilizing the same TW201218642A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99136492A TW201218642A (en) 2010-10-26 2010-10-26 Analog-to-digital converter and signal processing system utilizing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99136492A TW201218642A (en) 2010-10-26 2010-10-26 Analog-to-digital converter and signal processing system utilizing the same

Publications (1)

Publication Number Publication Date
TW201218642A true TW201218642A (en) 2012-05-01

Family

ID=46552576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99136492A TW201218642A (en) 2010-10-26 2010-10-26 Analog-to-digital converter and signal processing system utilizing the same

Country Status (1)

Country Link
TW (1) TW201218642A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824356B (zh) * 2021-03-30 2023-12-01 美商豪威科技股份有限公司 類比數位轉換器時脈控制以擴展類比增益及降低雜訊

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824356B (zh) * 2021-03-30 2023-12-01 美商豪威科技股份有限公司 類比數位轉換器時脈控制以擴展類比增益及降低雜訊

Similar Documents

Publication Publication Date Title
US10193561B2 (en) Phase locked loops
US8390349B1 (en) Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
US8773182B1 (en) Stochastic beating time-to-digital converter (TDC)
KR101250162B1 (ko) 디지털 위상 록킹 루프 (dpll) 의 시간-디지털 변환기 (tdc) 에 대한 파워-온 게이팅 윈도우를 교정하는 시스템 및 방법
US8031007B2 (en) Error protection method, TDC module, CTDC module, all-digital phase-locked loop, and calibration method thereof
JP5347534B2 (ja) 位相比較器、pll回路、及び位相比較器の制御方法
US8634509B2 (en) Synchronized clock phase interpolator
US7864915B2 (en) Low-power asynchronous counter and method
Min et al. A 0.31–1 GHz fast-corrected duty-cycle corrector with successive approximation register for DDR DRAM applications
TW201206089A (en) Wireless communication unit and method of controlling an envelope of a radio frequency carrier
US20160308541A1 (en) Circuit for digitizing phase differences, pll circuit and method for the same
TW200935748A (en) Phase-locked loop with self-correcting phase-to-digital transfer function
EP2622741B1 (en) Reference clock sampling digital pll / fll
KR102123901B1 (ko) 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기
US9698807B1 (en) Time signal conversion using dual time-based digital-to-analog converters
Pellerano et al. A 4.75-GHz fractional frequency divider-by-1.25 with TDC-based all-digital spur calibration in 45-nm CMOS
WO2011161737A1 (ja) デジタル位相差検出器およびそれを備えた周波数シンセサイザ
Wang et al. A digital to time converter with fully digital calibration scheme for ultra-low power ADPLL in 40 nm CMOS
Liu et al. A low-power and highly linear 14-bit parallel sampling TDC with power gating and DEM in 65-nm CMOS
JPWO2010047005A1 (ja) デジタルpll回路及び通信装置
TW201218642A (en) Analog-to-digital converter and signal processing system utilizing the same
US10148275B1 (en) Low power digital-to-analog converter (DAC)-based frequency synthesizer
US10944409B2 (en) Phase-locked loop and method for the same
Lo et al. An all-digital DLL with dual-loop control for multiphase clock generator
Kundu et al. Two-step beat frequency quantizer based ADC with adaptive reference control for low swing bio-potential signals