TW201143013A - Anti-UV electronic device and fabrication method thereof - Google Patents

Anti-UV electronic device and fabrication method thereof Download PDF

Info

Publication number
TW201143013A
TW201143013A TW099116784A TW99116784A TW201143013A TW 201143013 A TW201143013 A TW 201143013A TW 099116784 A TW099116784 A TW 099116784A TW 99116784 A TW99116784 A TW 99116784A TW 201143013 A TW201143013 A TW 201143013A
Authority
TW
Taiwan
Prior art keywords
ultraviolet
substrate
memory
ultraviolet light
integrated circuit
Prior art date
Application number
TW099116784A
Other languages
English (en)
Inventor
Hwa-Hsiang Chang
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Priority to TW099116784A priority Critical patent/TW201143013A/zh
Priority to US13/115,568 priority patent/US8526194B2/en
Publication of TW201143013A publication Critical patent/TW201143013A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B20/00Read-only memory [ROM] devices

Description

201143013 六、發明說明: 【發明所屬之技術領域】 本發明係有關於一種電子裝置,且特別是有關於一種 抗紫外光之電子裝置及其製法。 【先前技術】 近年來,隨著電子產品朝向輕、薄、短、小發展,半 導體元件之尺寸亦逐漸減少中。於各種電子產品中,電子 紙顯示器(electronic paper)具有低耗電、輕便、薄型化以及 環保等優點,因此受到研究的矚目。 若將電子紙顯示器(electronic paper display)應用於智 慧型晶片卡(smart card)中,使用者可隨時變更密碼執行安 全防護作業,並顯示於晶片卡上的顯示器中,因此,可提 高智慧型晶片卡之安全性。 然而,由於電子紙顯示器控制1C内含一次可編程唯讀 記憶體(one time programmable read only memory, OTP ROM) ’當OTP ROM受到長時間的紫外光照射時,會使得 記憶體内的資料被清除(erase),因而降低其可靠度 (reliability)。 因此,業界亟需發展一種抗紫外光之電子裝置,其能 避免電子裝置中的記憶體資料被抹除。 【發明内容】 本發明提供一種抗紫外光之電子裝置,包括:一積體 201143013 電路晶粒(Die),其具有一可被紫外光抹除之記憶體;以及 一抗紫外光層,形成於且覆蓋於該可被紫外光抹除之記憶 體上。 本發明另外提供一種抗紫外光之電子裝置之製法,包 括以下步驟:提供一晶圓;形成複數個積體電路晶粒於該 晶圓中,其中該些積體電路晶粒各自具有一可被紫外光抹 除之記憶體;以及形成一抗紫外光層於該可被紫外光抹除 之記憶體上。 本發明亦提供一種抗紫外光之電子裝置,包括:一印 刷電路板(PCB),其中該印刷電路板具有一主動元件;一 積體電路晶粒(Die),形成於該印刷電路板之上,其中該 積體電路晶粒具有一可被紫外光抹除之記憶體,且該可被 紫外光抹除之記憶體之一可被紫外光抹除表面面向該印 刷電路板;以及一第一基板與一第二基板,其中該第一基 板與該第二基板係相對設置且包覆該印刷電路板與該積 體電路晶粒,且該第二基板具有一金手指(gold finger), 其中該金手指電性連接該主動元件;以及一抗紫外光層, 形成於該印刷電路板上、該第一基板上或該積體電路晶粒 上,且對應到該可被紫外光抹除之表面。 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳 細說明如下: 201143013 【實施方式】 請參見第1圖,本發明提供一種抗紫外光之電子裝置 100 ’其包括一積體電路晶粒(Die) 1 〇 1,此積體電路晶粒 (Die)lOl之類型可包含但不限於一電泳顯示器(EpD電子紙) 晶粒。積體電路晶粒1 〇 1具有可被紫外光抹除之記憶體丨 (虛線位置)、抗紫外光層1〇5與複數個接合墊(b〇nding pad)107。於一較佳實施例,可被紫外光抹除之記憶體i〇3 包括一次可編程唯讀記憶體(one time programmable read • οη1Υ memoI7, OTP R〇M)。其中抗紫外光層i〇5形成於且覆 蓋於可被紫外光抹除之記憶體103之表面上。如圖中所 示,紫外光層105可完全地覆蓋於可被紫外光抹除之記憶 體103之上’且其厚度為約8〜1 〇〇微米(μηι),使得積體電 路晶粒(Die) 101具有抗紫外光效果,以充分保護積體電路 晶粒(Die) 101中之可被紫外光抹除之記憶體1〇3所儲存的 資料。覆蓋之範圍較佳大於可被紫外光抹除之記憶體i〇3 的面積30 %以上’更佳為50%以上,然而,覆蓋之範圍只 籲 要大於可被紫外光抹除之記憶體103的面積即可,並不限 於圖中所繪製之尺寸。 抗紫外光層105之材料可包括樹脂與無機粒子,樹月旨 例如環氧樹脂(epoxy)、聚酯樹脂(polyester resin)、聚酿亞 胺樹脂(polyimide resin);無機粒子例如二氧化矽(Si〇2>、二 氧化鈦(Ti〇2)、氧化鋁(Al2〇3)或碳酸鈣(CaC〇3)。於—較佳 實施例中,可使用玻璃透明隔熱隔紫外線奈米塗料或破璃 隔熱塗料。 201143013 接合墊(bonding pad) 107係作為與外部線路(圖中未顯 示)電性連接,其中接合墊(bonding pad) 107之數目、尺寸 與形狀’熟知此領域之人士可依據實際應用而調整,並不 限於圖示所繪製之數目、尺寸與形狀。 此處需注意的是,習知技術中,為避免記憶體資料遭 到抹除,會於記憶體的封裝外殼貼上黑色膠帶,然而,黑 色膠帶具有一定的厚度,無法滿足薄型化產品厚度規範, 亦無法提供良好的抗紫外線的能力,也會遭受其膠帶的劣 化而影響,不能保持穩定的抗紫外線能力。而本發明藉由 形成抗紫外光層107於可被紫外光抹除之記憶體103上, 使得積體電路晶粒(Die)lOl内的資料不會因曝露於紫外光 中而遭到清除。再者,抗紫外光層105之厚度僅約數微米 (μιη),因此,當將此積體電路晶粒(Die)lOl應用於智慧晶 片卡(smart card)中,亦不會增加智慧晶片卡的厚度。而良 好的半導體製程所形成的抗紫外光層亦能提供一品質穩定 且使用壽命較長的抗紫外線能力。 請參見第2圖,此圖顯示將第1圖之抗紫外光電子裝 置應用於智慧晶片卡201中之剖面圖,其中標號與第1圖 相同者代表相同元件,在此不再贅述。 智慧晶片卡201中包括印刷電路板(printed circuit board, PCB)203、主動元件205、第一基板207、第二基板 209與形成於第二基板209中的金手指(gold finger)211,其 中積體電路晶粒(Die)lOl與主動元件205形成於印刷電路 板203上,且兩者之間具有電性連接。第一基板207與第 二基板209係相對設置,且包覆印刷電路板203、積體電 201143013 路晶粒(Die)lOl與主動元件205。 此外’位於積體電路晶粒(pie) 101上之抗紫外光層1 〇5 面向印刷電路板203 ’亦即以覆晶技術(flip_chip)或覆晶薄 膜技術(Chip On Flex或Chip On Film,COF)將積體電路晶 粒(Die)lOl接合(bonding)至印刷電路板203上。印刷電路 板203上具有線路連接結構(圖中未顯示)電性連接至主動 元件205中,而主動元件205電性連接到第二基板209中 的金手指211。 • 上述之主動元件205為控制智慧晶片卡之積體電路 (integrated circuit,1C),例如智慧晶片控制1C。上述之第一 基板207與第二基板209包括塑膠材質,塑膠材質包括但 不限於’例如聚酯樹脂(polyester resin)、聚丙烯酸酯樹脂 (polymethacrylate,PMMA)、聚醯亞胺樹脂(polyimide resin)、聚烯煙樹脂(polyolefin resin)、聚碳酸酯樹脂 (polycarbonate resin)、聚胺基曱酸酯樹脂(polyurethane resin)、三醋酸纖維素(triacetate cellulose,TAC),或上述之 鲁 混合物。 於較佳實施例,上述智慧晶片卡201之外型尺寸,包 括但不限於,可符合ISO/IEC 7810之規定,其整體寬度約 85.60 mm,其整體高度約53.98 mm,其整體厚度約0.76 mm。此處需注意的是,智慧晶片卡201的尺寸不限於上述 提及範圍,只要符合ISO/IEC 7810之智慧晶片卡皆在本發 明所保護的範圍内。 本發明尚包括一種抗紫外光記憶體裝置之製法,請參 見第3圖,製法中包括步驟301-309。製法起始於步驟301, 201143013 首先’提供一晶圓。接著’進行步驟303,形成複數個積 體電路晶粒於晶圓中,其中該些積體電路晶粒各自具有可 被紫外光抹除之記憶體。可藉由本領域人士所習知之微影 製程(photolithography process)與姓刻製程(etching process),於晶圓中形成複數個積體電路晶粒,其中積體電 路晶粒包括一次可編程唯讀記憶體(one time programmable read only memory, 0TPR0M)。 之後,進行步驟305,形成抗紫外光層於可被紫外光抹 除之記憶體上,其中抗紫外光層可完全地覆蓋於可被紫外 光抹除之記憶體上,且其厚度為約8〜100 μιη。形成抗紫外 光層之方法包括喷墨印刷(ink jet printing)或狹縫塗佈(slot coating)。此處須注意的是,形成抗紫外光層之方法並不以 此為限’只要能將抗紫外光層形成於可被紫外光抹除之記 憶體上之塗佈製程(coating process),皆在本發明所保護的 範圍内。 此外,於一較佳實施例中,進行步驟305之前,可包 括但不限於,進行晶圓測試(wafer test)步驟,例如晶圓測 試(Chip Probing test,CP test)、電路探測(Circuit probing) 或晶圓級測試(wafer level testing)。其目的在於測試晶圓中 的每一個積體電路晶粒(die)之功能、電性連接是否正確。 接著,進行步驟307,切割晶圓,以形成複數個具有抗 紫外光層之積體電路晶粒。之後,進行步驟309之封裝製 程’可將切割下來的積體電路晶粒’依照實際應用之需求, 進行封裝製程。 於一實施例中,如第2圖所示,可將上述具有抗紫外 201143013 光層105之積體電路晶粒101接合至印刷電路板(PCB)203 上,其中抗紫外光層105面向印刷電路板203。之後’再 將積體電路晶粒101與印刷電路板203壓合於第一基板207 與第二基板209之間,以形成智慧晶片卡。此智慧晶片卡 中的記憶體由於受到抗紫外光層之保護’可使記憶體内的 資料不被紫外光抹除,提高智慧晶片卡之可靠度 (reliability)。 本發明另提供一第二實施例’請參見第4A圖,抗紫外 _ 光電子裝置400包括:一積體電路晶粒401與印刷電路板 403形成於第一基板405與第二基板407之間,其中積體 電路晶粒401包括可被紫外光抹除之記憶體(圖中未顯 示),印刷電路板403包括印刷電路板主體403a與抗紫外 光層403b。於一較佳實施例,積體電路晶粒1〇1包括一電 泳顯示器(EPD電子紙)晶粒,而可被紫外光抹除之記憶體 包括一次可編程唯讀記憶體(one time programmable read only memory,OTP ROM) 0 φ 上述之積體電路晶粒401形成於具有線路連接結構(圖 中未顯示)與主動元件409之印刷電路板403上,其中可被 紫外光抹除之記憶體(圖中未顯示)具有可被紫外光抹除之 表面(朝下的表面),且可被紫外光抹除之表面面向印刷電 路板403。第一基板405與第二基板407係相對設置並包 覆印刷電路板403與積體電路晶粒(die)401。此外,第二基 板407具有金手指(gold finger)411,其中金手指411電性連 接至主動元件409與線路連接結構(圖中未顯示)。 第二實施例之印刷電路板403上塗佈抗紫外光層 201143013 403b’且抗紫外光層403b對應到可被紫外光抹除之表面(圖 中未顯示),使得印刷電路板403具有抗紫外光的功效。形 成抗紫外光層403b之方法包括喷墨印刷(ink jet printing) 或狹縫塗佈(slot coating)等方法。 此處需注意的是,於一較佳實施例中,抗紫外光層403b 之塗佈面積等於印刷電路板主體403a之面積,如第4A圖 所示。於另一實施例中,抗紫外光層403b之塗佈面積小於 印刷電路板主體403a,其面積可依照記憶體401之可被紫 外光抹除之表面面積調整。而抗紫外光層403b塗佈的位置 對應到可被紫外光抹除之表面即可。此外,第二實施例之 第一基板405、第二基板407、主動元件409與抗紫外光層 403b均與第一實施例相同,在此不再贅述。 請參見第4B圖,本發明另提供一第三實施例。第4B 圖中與第4A圖標號相同者代表相同元件,其中兩圖之差 別在於第4B圖中的抗紫外光層413形成於第一基板405 中,其中抗紫外光層413對應到積體電路晶粒(die)401中 之可被紫外光抹除之表面(圖中未顯示),因此,第一基板 405具有抗紫外光之效果,可避免記憶體内的資料被抹除。 由上述實施例得知,抗紫外光層105除了可直接形成 於可被紫外光抹除之記憶體103上外(第1圖),尚可形成 於印刷電路板上(如第4A圖),或形成於第一基板上(如第 4B圖),以有效的阻擋紫外光之照射,進而提高記憶體之 可靠度。此外,由於抗紫外光層之厚度僅約數微米(μιη), 因此,當一次可編程唯讀&己憶體(one time programmable read only memory,OTP ROM)應用於智慧晶片卡中,亦不會 201143013 增加智慧晶片卡的厚度,可提高記憶體之應用性。 雖然本發明已以數個較佳實施例揭露如上,然其並非 用以限定本發明,任何所屬技術領域中具有通常知識者, 在不脫離本發明之精神和範圍内,當可作任意之更動與潤 飾,因此本發明之保護範圍當視後附之申請專利範圍所界 定者為準。 201143013 【圖式簡單說明】 第1圖為一俯視圖 紫外光電子裝置。 第2圖為一剖面圖 於智慧晶片卡。 第3圖為一流程圖, 法。 用以說明本發明第一實施例之抗 用以說明本發明第一實施例應用 用以說明本發明第一實施例之製 第4A圖為一剖面圖,用 紫外光電子裝置。 第4B圖為一剖面圖,用 紫外光電子裝置。 以說明本發明第二實施例之抗 以說明本發明第三實施例之抗
【主要元件符號說明】 100〜 抗紫外光之電子裝置 101〜 積體電路晶粒(Die) 103〜 可被紫外光抹除之記憶 105〜 抗紫外光層 107〜 接合墊 201〜 智慧晶片卡 203〜 印刷電路板 205〜 主動元件 207〜 第一基板 209〜 第二基板 211〜 金手指
12 201143013 301〜提供一晶圓 303〜形成複數個積體電路晶粒於晶圓中,其中積體 電路晶粒各自具有可被紫外光抹除之記憶體 305〜形成抗紫外光層於可被紫外光抹除之記憶體上 307〜切割晶圓,以形成複數個具有抗紫外光層之積 體電路晶粒 309〜封裝製程 400〜抗紫外光記憶體裝置 φ 401〜積體電路晶粒(die) 403〜印刷電路板(PCB) 403a〜印刷電路板主體 403b〜抗紫外光層 405〜第一基板 407〜第二基板 409〜主動元件 411〜金手指 ❿ 413〜抗紫外光層 13

Claims (1)

  1. 201143013 七、申請專利範圍: 1·一種抗紫外光之電子裝置,包括: 一積體電路晶粒(Die),i罝右 _ .. ^ ^ 憶體;以& 〜、有-可破紫外光抹除之記 一抗紫外光層 記憶體上。 ,形成於且覆蓋於該可被紫外光抹除之 申請專利範圍第丨項所述之抗紫外光之電子裝 該積體電路晶粒包括一電泳顯示器()晶粒;該 可被兔外紐除之記憶體包括—次可編程唯讀記憶體(_ 歷 pr〇grammable read 〇niy me_y,〇τρ r㈣。 3.如申請翻範圍第丨項所叙抗紫外光之電子裝 置’其中該抗紫外光層之厚度為約8〜刚微米(μιη)。 ,4·如_請專利範圍第】項所述之抗紫外光之電子裝 置更包括. 一印刷電路板(PCB)’其中該積體電路 刷電路板上,域抗斜光層面㈣印刷電路板成以及玄Ρ 一第一基板與一第二基板,其中該第一基板與第二美 板係相對《置’ _@_包覆該印刷電路板與該積體電路晶粒。籲 如申請專利第i項所述之抗紫外光之電子裝 置’其中該第-基板與第二基板包括塑膠材f。 、 6. 一種抗紫外紋電子裝置之製法,包括 提供一晶圓,· 铢. 形成複數個積體電路晶粒於該晶圓t,其中該此 電路晶粒各自具有—可被紫外練除之記憶體;以及_ 形成一抗紫外光層於該可被紫外光抹除之記憶體上。 14 201143013 7.如申請專利範圍第6項所述之抗紫外光之電子裝置 之製法,其中該積體電路晶粒包括一電泳顯示器(EPD)晶 粒;該可被紫外光抹除之記憶體包括一次可編程唯讀記憶 體(one time programmable read only memory,OTP ROM)。 8·如申請專利範圍第6項所述之抗紫外光之電子裝置 之製法,尚包括: 切割晶圓,以形成複數個具有抗紫外光層之積體電路 晶粒, • 接合該些具有抗紫外光層之積體電路晶粒至一印刷電 路板(PCB)上;以及 將該些具有抗紫外光層之積體電路晶粒與該印刷電路 板壓合於一第一基板與一第二基板之間。 9·如申請專利範圍第6項所述之抗紫外光之電子裝置 之製法,其中該形成該抗紫外光層之方法包括喷墨印刷(i nk j et printing)或狹缝塗佈(sl〇t coating)。 10·如申請專利範圍第6項所述之抗紫外光之電子裝 • 置之製法,其中該形成該抗紫外光層之前,尚包括一晶圓 測試步驟,其中該晶圓測試步驟可包含一晶圓測試程序 (Chip Probing test, CP test)、一 電路探測程序(Circuit probing)或一晶圓級測試程序(wafer ievei testing)。 11. 一種抗紫外光之電子裝置,包括: 一印刷電路板(PCB),其中該印刷電路板具有一主動元 件; 一積體電路晶粒(Die),形成於該印刷電路板之上,其 中該積體電路晶粒具有一可被紫外光抹除之記憶體,且該 15 201143013 可被紫外光抹除之記憶體之一可被紫外光抹除表面面向該 印刷電路板;以及 一第一基板與一第二基板,其中該第一基板與該第二 基板係相對設置且包覆該印刷電路板與該積體電路晶粒, 且5亥第一基板具有一金手指(gold finger) ’其中該金手指電 性連接該主動元件;以及 一抗紫外光層,形成於該印刷電路板上、該第一基板 上或孩積體電路晶粒上,且對應到該可被紫外光抹除之表 面。
    12·如申請專利範圍第u項所述之抗紫外光之電子身 置、’其中該積體電路晶粒包括—電泳顯示器(E p D)晶粒;畜 了被I外光抹除之記憶體包括—次可編程唯讀記憶體(⑽ ime programmable read only memory,OTP R〇M)。 置 13·如申請專利範圍第u項所述之抗紫外光之電子屬 二中该抗紫外Μ之厚度為約8〜⑽微米(㈣。 置
    ===第11項所述之抗紫外光之㈣ 基板”第―基板包括塑膠材質。 16
TW099116784A 2010-05-26 2010-05-26 Anti-UV electronic device and fabrication method thereof TW201143013A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099116784A TW201143013A (en) 2010-05-26 2010-05-26 Anti-UV electronic device and fabrication method thereof
US13/115,568 US8526194B2 (en) 2010-05-26 2011-05-25 Anti-ultraviolet memory device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099116784A TW201143013A (en) 2010-05-26 2010-05-26 Anti-UV electronic device and fabrication method thereof

Publications (1)

Publication Number Publication Date
TW201143013A true TW201143013A (en) 2011-12-01

Family

ID=45021981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099116784A TW201143013A (en) 2010-05-26 2010-05-26 Anti-UV electronic device and fabrication method thereof

Country Status (2)

Country Link
US (1) US8526194B2 (zh)
TW (1) TW201143013A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285107A (en) * 1989-04-20 1994-02-08 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US5244840A (en) * 1989-05-23 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing an encapsulated IC card having a molded frame and a circuit board
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
US5410181A (en) * 1994-06-20 1995-04-25 Motorola, Inc. Assembly for mounting an electronic device having an optically erasable surface
JP2006119983A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp Icカードおよびその製造方法

Also Published As

Publication number Publication date
US8526194B2 (en) 2013-09-03
US20110292628A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
US11538789B2 (en) Semiconductor device
KR102261814B1 (ko) 반도체 패키지의 제조 방법
TWI251785B (en) Memory card with raised portion
TW201203128A (en) Semiconductor memory device and manufacturing the same
US9542598B2 (en) Package structure and fabrication method thereof
KR20150100449A (ko) 지문인식 칩의 패키지 모듈 및 그 제조 방법
US20070052089A1 (en) Adhesive film having multiple filler distribution and method of manufacturing the same, and chip stack package having the adhesive film and method of manufacturing the same
CN107768415B (zh) 柔性显示器件、显示装置以及制造方法
TW200727446A (en) Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
TW201616617A (zh) 封裝結構及其製法
CN109643697A (zh) 制造具有共形材料涂层的柔性电子电路的方法
US11476240B2 (en) Semiconductor device
TW201143013A (en) Anti-UV electronic device and fabrication method thereof
US11101242B2 (en) Semiconductor device and method of manufacturing same
CN103903683A (zh) 各向异性导电膜及其制备方法
TWI324829B (en) Optical semiconductor package and method for manufacturing the same
KR101829190B1 (ko) 글래스 외주면이 몰딩된 지문센서 패키지의 제조방법
TWI612626B (zh) 封裝結構及其製法
TW200822304A (en) A film and chip packaging process using the same
KR101964045B1 (ko) 반도체 메모리 모듈 및 그 제조 방법
US10580664B2 (en) Decal electronics for printed high performance CMOS electronic systems
CN206741579U (zh) 指纹传感器模块
US8269417B2 (en) Light emitting display and method of manufacturing the same
CN111697049B (zh) 半导体装置
CN102314036A (zh) 抗紫外光的电子装置及其制法