TW201141067A - Duty cycle correction circuitry - Google Patents

Duty cycle correction circuitry Download PDF

Info

Publication number
TW201141067A
TW201141067A TW099136037A TW99136037A TW201141067A TW 201141067 A TW201141067 A TW 201141067A TW 099136037 A TW099136037 A TW 099136037A TW 99136037 A TW99136037 A TW 99136037A TW 201141067 A TW201141067 A TW 201141067A
Authority
TW
Taiwan
Prior art keywords
phase
signal
charge pump
capacitor
terminal
Prior art date
Application number
TW099136037A
Other languages
English (en)
Inventor
Sameer Wadhwa
Marzio Pedrali-Noy
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201141067A publication Critical patent/TW201141067A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

201141067 六、發明說明: 【發明所屬之技術領域】 本發明係關於電子器件,且更特c之,係關於用於調 整週期性信號之工作循環的技術。 【先前技術】 鎖相迴路(PLL)可用以產生具有預定頻率及/或工作循環 之時脈信號以用於晶載系統(或「SOC」)上之應用。當此 類寺脈L 5虎自PLL輸出(例如)經由時脈散發緩衝器、實體 互聯等技送至其目的地時,可能將顯著錯誤或「時滞」引 2所得信號之工作循環中。因為在soc上之一些應用二效 能可能對時脈信號之工作循環敏感,因而可能有必要提供 ^作循環校正或調整電路以在將該等信號用於該應用之前 校正該等信號之工作循環。此類工作循環校正或調整電路 可係基於動態地對時脈信號之工作循環進行取樣或調整之 封閉迴路技術。 需要提供用於精確調整週期性信號之簡單且低功率技術 以校正工作循環錯誤。 【發明内容】 本發月之態樣提供一種用於調整一週期性信號之一工 作循環以產生一經調整信號的裝置,該經調整信 循環上交替地為高位準(HI)及低位準⑽),該裝置包含: 又相電何泵,其經組態以在一第一相位期間在該經調整 信號為HI時將電流供應至一電荷果節點且在該經調整信號 為LO時自該電荷泵節點吸收電&,該雙相電荷泵經進二 151739.doc 201141067 步組態以在一第二知> 4* 相位期間在該經調整信號為LO時將電 流供應至該電荷泵節點且 导電 £ μ 仕及調整#唬為HI時自該雷荇 泵節點吸收電流;—充 ^ Λ電何 電及取樣杈組,其包含一具有第一 端子及第二端子之整合電 ,u充電及取樣模組經組態 以.在一第一相位期間 將4整合電容器之該第一端 合至該電荷泵節點,將 接地·在2 ㈣至 接地,在一第二相仿如叫 OD β ,使用一第二取樣電容器對跨該 Ιό電谷窃兩端之電壓進 仃取樣,在一第三相位期間,蔣 該整合電容器之該第山工乃门將 入+ 一 子耦合至該電荷泵節點,將該整 合電容器之該第一端早鉍人芯 正 期門,㈣一楚 耦&至-供應電壓;在-第四相位 Γ 第一取樣電容器對跨該整合電容器兩端之電 壓進行取樣;該裝置進一步 退步包含·一抗時滯模組, 調整該週期性信號之工 、用於 乍循衣以產生一經調整週期 號,該週期性作稱·夕·ρ 乂士 /cJ_ s / 〇 。唬之工作循%係根據跨該第一取樣 兩端之電壓而調整。 本發明之另-態樣提供—種調整—週期性信號之—工作 循環以產生—經調整信號的方法,該經調整信號在每—循 環上交替地為高位準⑽及低位準(L0),該方法包含在 -第:相:期間:在該經調整信號細時將一第一電流供 應至-電何泵節點且在該經調整信號為L0時自該電 即點吸收一第二電流’·且將一整合電容器之-第—端子耦 合至該電荷展節點,將該整合電容器之—第二端子輪合至 接地’在-第二相位期間:使用一第二取樣電容器對跨該 整合電容器兩端之電麼進行取樣,·在—第三相位期間:在 151739.doc -5- 201141067 該經調整信號為LO時將該第—電流供應至該電荷果節點 且在該經調整信號為HI時自該電料節點吸收該第二電 流;且將該整合電容器之該第二端子輕合至該電荷系節 點’將該整合電容器之該第一端子耗合至一供應電壓;在 一第四相位期間:使用一坌—抱姐砲a 月]便用第取樣電容器對跨該整合電容 器兩端之電壓進行取樣;且根據跨該第一取樣電容器兩端 之電壓調整該週期性信號之工作循環以產生一經調 性信號。 本發明之又-態樣提供—種用於調整—週期性信號之一 工作循環以產生一經調整信號的裝置,該裝置包含:用於 將電流供應至-電荷泉節點及自一電荷泉節點吸收電流之 雙相構件;用於回應於複數個相位而對柄合至該電荷果節 點之電荷館存元件充電及放電之構件;及用於回應於該電 谷匕之至少-電壓而調整該週期性信號之工作循環以產生 β亥經調整信號之構件。 本舍明之又-態樣提供—種儲存用於使—電腦產生一具 有預疋工作循壤之輸出信號的程式碼之電腦程式產品, 該程式碼包含:用於使一電腦在一第一相位期間在經調整 =為m㈣一第一電流供應至一電荷粟節點且在該經調 以為L〇時自該電荷系節點吸收—第二電流,且將一 整合電容器之-第一端子輕合至該電荷泉節點,將該整合 ^―第二端子麵合至接地之程式碼’·用於使-電腦 在第-相位期間使用一第二取樣電容器對跨該整合電容 盗兩端之電塵進行取樣之程式碼;用於使_電腦在一第三 I5I739.doc 201141067 相位期間在該經調整信號為L 〇時將該第—電流供應至吱 電荷泵節點且在該經調整信號為料自該電荷泵節點吸: :第二電流’且將該整合電容器之該第二端子耦合至 荷泵節點,將該整合電容H之該第—端子輕合至—供應電 壓之程式碼·,用於使-電腦在—第四相位期間㈣— 取樣電容n對跨該整合電容器兩端之電壓進行取樣之程式 碼·,及用於使-電腦根據跨該第一取樣電容器兩端之㈣ 調整該週期性信號之工作循環以產生一經調整週期性信號 之程式碼。 本發明之又―態樣提供—種用於無線通信之ϋ件,㈣ 件包含用於將一數位τχ信號轉換成一類比τχ信號之至; -數位至類比轉換器(DAC)、用於放大該類比Txjf號之至 少-基頻TX放大器、一 Tx L0信號產生器、一耦合至該 TX LO信號產生器及該至少一基頻τχ放大器之增頻轉換 器、一耦合至該增頻轉換器之輸出的τχ濾波器、一耦合 至該ΤΧ濾波器之功率放大器(PA)、— Rx濾波器、一耦合 至該RX濾波器之低雜訊放大器(LNA)、一 RX L〇信號產生 器、一耦合至該RX LO信號產生器及該尺乂濾波器之降頻轉 換器、耦合至該降頻轉換器之輸出的至少一低通濾波器、 用於將該低通濾波器之輸出轉換成一數位信號之至少一類 比至數位轉換器(ADC)、一調整一週期性信號之一工作循 %以產生一經調整信號之時脈信號產生器,該經調整信號 在每一循裱上交替地為高位準(HI)及低位準(L〇),該dac 及该ADC中之至少一者由該時脈信號產生器所產生之一經 I51739.doc 201141067 調整信號驅動’該時脈信號產生器包含:_雙相電荷栗, 其經組態以在一第一相位期間在該經調整信二二將電 流供應至一電荷泵節點且在該經調整信號為L 〇時自該電 荷栗節點吸收電流’該雙相電荷栗經進—步組態以在一第 三相位期間在該經調整信號為LO時將電流供應至該電荷 泵節點且在該經調整信號為HI時自該電荷泵節點吸收電 流,·-充電及取樣模組,其包含一具有第一端子及第二端 子之整合電容器,該充電及取樣模組經組態以:在一第一 相位期間,將該整合電容器之該第—端子耦合至該電荷泵 節點,將該整合電容器之該第二端子耦合至接地;在一第 二相位期間,使用一第二取樣電容器對跨該整合電容器兩 端之電壓進行取樣;在一第三相位期間,將該整合電容器 之該第二端子耦合至該電荷泵節點,將該整合電容器之該 第一端子耦合至一供應電壓;在一第四相位期間,使用一 第一取樣電容器對跨該整合電容器兩端之電壓進行取樣; 該裝置進一步包含:一抗時滯模組,其用於調整該週期性 信號之工作循環以產生一經調整週期性信號,該週期性信 唬之工作循環係根據跨該第一取樣電容器之電壓而調整。 本發明之又一態樣提供一種裝置,其包含:一雙相電荷 泵,其包含一第一電流源及一第二電流源,該第一電流源 及該第二電流源分別由第一電荷泵開關及第二電荷泵開關 耦合至一電荷泵節點;一充電及取樣模組,其包含:一具 有第一端子及第二端子之整合電容器;第一充電開關及第 一充電開關’其將該整合電容器之該第一端子及該第二端 151739.doc 201141067 子分別耦合至该電荷泵節點;第三充電開關及第四充電開 關,其將該整合電容器之該第一端子及該第二端子分別耦 合至參考電壓·’第—取樣開關及第二取樣開關其將該整 合電容器之該第一端子及該第二端子分別耦合至第一取樣 電容器及第二取樣電容器;及一抗時滯模組,其用於調整 該週期性信號之工作循環以產生一經調整週期性信號該 週期性信號之工作循環係根據跨該第一取樣電容器兩端之 電壓而調整。 【實施方式】 下文中結合隨附圖式所闡述之詳細描述意欲作為對本發 明之例示性實施例的描述且不意欲表示可實踐本發明的僅 有例示性實施例。貫穿此描述所使用之術語「例示性」意 謂「充當實例、個例或說明」,且未必應被解釋為比其他 例示性實施例較佳或有利。該詳細描述包括特定細節以便 達成提供對本發明之例示性實施例之透徹理解的目的。彼 等熟習此項技術者將顯而易見,可在無此等特定細節之情 況下實踐本發明之例示性實施例。在一些個例中以方塊 圖形式展示熟知結構及器件以便避免混淆本文中所呈現之 例示性實施例之新穎性。 圖1說明使用鎖相迴路(PLL)以產生用於數位核心13〇之 或夕個時脈號之先前技術系統1 00。在圖1中,PLL 〇產生具有預定頻率及/或工作循環之時脈信號CLK。 CLK經提供至時脈樹12〇以用於產生及散發供散發至數位 核心130的CLK之多個例項CLK1至CLKiV。數位核心130可 I51739.doc 201141067 將CLK1至CLK#接受為(例如)參 号^旒以用於實施於該數 位核心130中之多個應用。鹿瞼从 〜瞭解’某些此類應用可能要 求時脈信號具有-定的卫作循環(例如,5〇%)。 圖1A說明與系統1〇〇相關聯
J噼之例不性信號波形。在圖1A 中,週期性信號110A以50〇/〇之工作诚严+户l 作循裱在邏輯高位準(或 稱「HI」)與邏輯低位準(或稱「 、乂聃LO」)之間交替。注意, 儘管本文中所使用之術語「工作 乍循衣」可指與總信號循環 之持續時間相比信號為HI的作號描加、 π 1»唬循環部分,但除非另有說 明該慣例為本發明所採用,否丨.^ ^ ㈣否貝般熟習此項技術者將瞭 解’本發明之原理可易於應 % *木用其他慣例之系統。舉 例而言,替代例示性實施例 J ^ 工作循裱」指信號為 L〇的信號循環部分。或者’「 工作循%」之定義可係基於 任一週期性信號之任意指定的循環部分。應瞭解,儘管出 於說明之目的本文參考具有所要鄕之工作循環的某些信 但本文之論述易於應用至不同於5()%的所要工作循 環。 在圖1A中’展示具有小於⑽之工作循環的實際信號 UOA。ubl20A可對應於(例如)實際信號(例如,由 圖】中之時脈樹120所產生)。在信號腹之所要工作循環 與信號12GA之工作循環之間的差異表示工作循環錯誤。該 工作循環錯誤可由(例如)pll U0及/或時脈樹12()所引入^ 錯誤以及存在於跨積體電路(IC)投送信號之實體跡線中的 寄生電路7C件引起。gj為在數位核^ 13()中之_些應用可 指定時脈信號之可允許卫作循環錯誤的最小容限,所以需 I51739.doc 201141067 要提仏用以減少該等信號之工作循環錯誤的技術。 圖2說明使用工作循環調整模組2 1 〇之系統2〇〇。注意’ 除非另有說明’否則圖i及圖2中類似地標示之區塊可具有 類似功%。在圖2中’工作循環調整模組2 } 〇耗合至在時脈 树120之輸出處的CLK之特定例項,且在耦合至數位 核、130之則產生經調整時脈信號cLKy。 在圖2A中所展示’工作循環調整模組21 〇所產生之經 調整時脈>f5 ^CLK?1,23〇A可具有比信號小之工作循 環錯誤。 庄意,可將工作循環調整模組21〇提供於鄰近數位核心 的位置處以(例如)最小化自卫作循環調整模組⑽之輸 出至數位核心13〇之投送距離。 。儘管為了易於說明而在圖2中展示了耦合至單一時脈信 號CLK«之工作循環調整模組21〇,但應瞭解,可為可能需 要工作循% §周整之CLKw的多個例項中之每_者提供多個 工作循環調整模組。應瞭解,多個此類工作循環調整可各 自將相應時脈仏號之卫作循環調整至不同值以適合特定應 用之要求。 “ 說月封閉迴路工作循環調整模組2 1 0之先前技術實施 3〇〇。3亥工作循環調整模組3〇〇之進一步細節可見於(例 Γ L〇w-P〇wer 50〇/〇 Duty Cycle Corrector, (IEEE International Symposium on Circuits and Systems (2008))中。 〇y“ems 作循環調整模組300包括電荷果31〇、儲存 工 在圖3中 151739.doc 201141067 電容器C 320及抗時滯模組330。抗時滯模組330自輸入時 脈信號CLK_IN產生經調整輸出時脈信號CLK_〇UT。舉例 而言’在系統級,CLK_IN可對應於(例如)由圖2中之時脈 樹12〇所產生之時脈信號CLK的例項CLK«,而CLK_OUT可 對應於(例如)經調整時脈信號CLK«,。 工作循環調整模組300之電荷泵3 1〇包括第一電流源3 12 及第二電流源3 14。第一電流源3 12將電流lUp經由由信號 CLK—OUT控制之開關3 11供應至電荷泵節點3丨〇a。第二電 流源314經由由信號Clk_OUTB(亦即,CLk—OUT之邏輯反 轉)控制之開關3 13自電荷泵節點3 1 〇a吸收電流Idn。舉例而 言,開關在相應控制信號為HI時可閉合,且當相應控制信 號為LO時斷開。 電荷泵節點310a耦合至儲存電容器c 32〇。自以上描述 應瞭解’電荷泵310可交替地在CLK—OUT為HI(及 CLK一OUTB為LO)時經由第一電流源3丨2對電容器c 32〇充 電且在CLK—OUT為LO(及CLK—OUTB為HI)時經由第二電 流源314對電容器C 320放電。跨電容器c 32〇兩端之電壓
Vc作為控制信號耦合至抗時滯模組33〇。 抗時滯模組330回應於Vc而調整輸入信號CLK—IN之工作 循環以產生輸出信號CLK—OUT。舉例而言,…之增大可 相對於CLKJN減小CLK_OUT之工作循環,而^之減小可 相對於CLK一IN增大CLK_0UT之工作#環。抗日寺滯模组之 輪出信號CLK一OUT以負回饋方式返回耦合至電荷泵31〇以 控制該電荷泵310之開關311及313。 】51739.doc •12· 201141067 圖3A說明根據工作循環調整模組3〇〇之操作而隨時間推 移之控制電壓Vc。在圖3A中’控制電壓%展示為隨時間 推移而交替地減小及增大,其中,在時段化〇内,斜率^ 體對應於-Idn(其中CLK—OU1^L〇),且在時段tm内斜 率大體對應於Iup(其中CLK—OUT為HI)。 根據以上描述,在CLK一0UT之每—循環上注入儲存電 容器C 320中之淨電荷dQ可表達如下: dQ=Idn*tLCMup*tHI。 (方程灿 應瞭解,經由由電荷栗310、儲存電容器c 32〇及抗時滞 模組330形成之負回饋(封閉)迴路,控制電壓vc最終安$ 在穩態電壓V C s s左右(如圖3 A中所展示),其中在每一循環 内注入電容器中之淨電荷dQ為零,亦即: dQ =〇: (方程式2a) =Idn*tL(Mup*tHI ;且 (方程式 2b)
Idn*tL〇,P*tHI ° (方程式 2c) 根據以上描述,應瞭解,在先前技術模組300中’藉由 適當地設定電流恤及Iup之值,可在穩態期間達成輸出信 號CLK—OUT之任意所要工作循環細⑽+tL〇)。舉例而 言,設定Idn等於iup使tL〇在穩態中等於汨〗,從而產生 CLK_OUT之所要的5〇%工作循環。 應進步瞭解,在電荷系31〇中之電流此與電流【叫之 間的失配可限制由先前技術工作循環調整模組3〇〇所產生 之CLK—OUT之:c作循環的準確度。舉例而言,自方程式i 可瞭解,對於所要之5〇%工作循環而言,们師叩則在 151739.doc •13- 201141067 穩態中tLO^tHI。需要提供不以此種方式限制準確度之工 作循環調整模組。 圖4說明根據本發明之工作循環調整模組4〇〇的例示性實 施例°在圖4中,工作循環調整模組400包括雙相電荷泵 410、充電及取樣模組42〇以及抗時滯模組430。 充電及取樣模組420包括諸如整合電容器cint 41 5之電荷 儲存元件’整合電容器Cint 41 5經組態以由雙相電荷泵41 〇 經由在模組420中之複數個開關加以充電。詳言之’開關 421及422將Cint 415之第一端子及第二端子(在圖4中分別 標記為帶圈數字1及2)選擇性地耦合至電荷泵節點41〇a, 而開關423及424進一步將Cint 415之第一端子及第二端子 分別選擇性地耦合至VDD及接地。在Cint 41 5之第一端子 及第一端子處的電壓Vcp及Vcn經進一步組態以由第一取 樣電容器Csl 427及第二取樣電容器Cs2 428分別經由開關 425及426加以取樣。取樣電容器Csl 427及Cs2 428分別將 電壓Vcl及Vc2提供至抗時滞模組430,抗時滯模組430根 據Vcl及Vc2調整輸入信號CLK_IN之工作循環以產生 CLK_0UT。 注意’ 一般熟習此項技術者可易於根據本發明導出抗時 滯模組430之實施。舉例而言,抗時滯模組430可併有扼流 反相器鍵(未圖示),其中,供應至該等反相器之電流的量 由控制電壓Vcl及Vc2控制。
在充電及取樣模組420中之開關的組態係根據一組控制 信號VI、V2、V3及V4判定’如在下文中參考圖5A至圖5D 151739.doc • 14· 201141067 所進一步描述,該等控制信號中之每— 有很據四相位方案 得以個別地確證。詳言之’在第一細 八 矛相位(I)期間,V1為 HI,而 V2、V3 及 V4 為 LO。在第-知 a ,ττ、 . 你乐一相位(II)期間,V2為 m,而V1、V3及V4為L0。在第三相位(叫期間,^為 m’㈣、vmV4m〇。在第四相位(ιν)期間,w m,而V1、V2及V3為LO。在一例示性實施例中,該等相 位中之每一者可跨越CLK OUT之一個诋供 ★ - 〜個循%,在此期間, 針對時間tm,clk一out為HI,且接著針對時間助, CLK 一 0UTB為HI。在本文中四個相位的完整集合表示一個 「控制迴圈」。 注意,在替代例示性實施例(未圖示)中,該等相位中之 每一者可跨越CLK_OUT之一個以上的循環,例如,跨越 CLK—OUT之兩個或三個循環。此類替代例示性實施例可 在高頻率狀態下有利地降低功率消耗,及/或有助於簡化 可程式化工作循環設計,且包含於本方面之範疇内。 圖5 A說明工作循環調整模組4〇〇中的電路在第一相位期 間之組態。在第一相位期間,開關421及424閉合,而充電 及取樣模組420中之其他開關斷開。因此,如圖6所說明, 整合電容器Cint 415之電壓Vcp由於Cint 415之第一端子分 別由電流Iup及電流Idn交替地充電及放電而上升及下降。 注意’在第一相位期間’整合電容器Cint 41 5之第二端子 麵合至接地。此外,整合電容器Cint 4 15藉由斷開開關425 及426(圖5A中未展示)而自抗時滯模組43〇解耦。抗時滯模 組430之控制電壓Vcl及Vc2由取樣電容器Csl 427及Cs2 I51739.doc -15- 201141067 428可(例如)儲存在先 428供應,取樣電容器Csl 427及Cs2 前相位期間自Cint 4】5取樣之電荷。 應瞭解’在第一相位期 間注入整合電容器Cint 一端子中的電荷dQl可表達如下 415之第 dQ1=Iup*tHI-Idn*tL〇。 (方程式 3) 圖5B說明工作循環調整模組4〇〇中的電路在第二相位期 間之組態。在圖5B中,開關423及426閉合,而充電及取樣 模組420中之其他開關斷開。因此,如圖6所說明,因為整 合電容器Cmt 41 5之端子被有效地短接至取樣電容器cs2 428之彼等端子,且跨Cint 415兩端之電壓由Cs2藉由電荷 轉移進行取樣,所以Cs2 428之電壓Vc2隨時間推移而接近 Cint 415之電壓Vcn。注意,在第二相位期間,整合電容器 Cint 415自雙相電荷泵41〇解耦。 在一例示性實施例中,為了促進電荷轉移,可使取樣電 容器Cs2 428之電容遠小於整合電容器Cint 4丨5之電容。舉 例而言,在一例示性實施例中,Cs2 428可具有〇 5 pF之電 容’而Cint 41 5可具有5奸之電容。 圖5C說明工作循環調整模組4〇〇中的電路在第三相位期 間之組態。在圖5C中,開關422及423閉合,而充電及取樣 模組420中之其他開關斷開。因此,如圖6所說明,整合電 谷器Cint 415之電壓ycn由於cint 415之第二端子分別由電 流Idn及電流Iup交替地放電及充電而下降及上升。詳言 之’在時間tHI期間’電流Icin耦合至電荷泵節點41〇a,而 在時間tLO期間,電流Iup耦合至電荷泵節點410a。注意, I51739.doc 201141067 在第二相位期間,整合電容器Cint 415之第—端子耦合至 侧。此外,整合電容器⑽415藉由斷開開關4:5及 426(圖5C中未展示)而自抗時滯模組43〇解耦。 應瞭解,在第三相位期間注入整合電容器㈤4ι 5之第 二端子令的電荷dQ2可表達如下: dQ2=-Idn*tHI+Iup*tLO。 (方程式 4) 由於dQ2經注入至與dQl相反之電容器端子上,因此電 荷減少發生於取樣電容器上,此情況將隨後在下文中參考 方程式5加以解釋。 圖5D說明工作循環調整模組4〇〇中的電路在第四相位期 間之組態。在圖5D中,開關424及425閉合,而充電及取樣 模組420中之其他開關斷開。因此,如圖6所說明,因為整 合電容器Cint 415之端子被有效地短接至取樣電容器⑸ 427之彼等端子,且跨Cint 415兩端之電壓由csi藉由電荷 轉移進行取樣,所以Csl 427之電壓Vcl隨時間推移而接近 Cint 415之電壓Vcp。注意,在第四相位期間,整合電容器 Cint 41 5自雙相電荷泵41 〇解麵。 在一例示性實施例中,為了促進電荷轉移,可使取樣電 容器Csl 427之電容遠小於整合電容器Cim 41 $之電容。舉 例而言,在一例示性實施例中,Csl 427及Cs2 428可各自 具有0·5 pF之電容,而Cint 415可具有5 PF之電容。 根據以上描述,在第一相位及第三相位上注入至整合電 谷裔Cint 415中之淨電何dQl-dQ2(亦即,在注入至第—^ 子之電荷與注入至第二端子之電荷之間的差異)可表達如 151739.doc 201141067 下: dQl-dQ2=(tHI-tLO)*(Iup+Idn)。 (方程式 5) 應瞭解,經由由雙相電荷泵410、充電及取樣模組42〇及 抗時滯模組43 0形成之負回饋迴路,控制電壓vci及Vc2最 終安定於淨電荷dQl-dQ2為零(亦即,dQl-dQ2=0=(tHI-tLO)*(Iup + Idn) ’或tHI=tLO)之穩態電壓左右。此情形對 應於所要之50°/。工作循環。注意,此情形在無關於iUp與 Idn之間的任何失配之情況下得以達成。 身又熟S此項技術者將味解,在替代例示性實施例中, 某些DC電壓可自明確展示於所附圖式中的彼等DC電壓修 改。舉例而言,整合電容器Cint 4丨5可經由開關424連接至 替代DC電壓而非接地。類似地,整合電容器415不必 經由開關423連接至用以供應給電路之任何其他模組的相 同電壓。此類替代例示性實施例包含於本發明之範疇内。 一般熟習此項技術者將進一步瞭解,工作循環調整模組 400之替代例示性實施例可併有(例如)不同於彼等已明確展 示之組態的切換機制或控制機制的組態。舉例而言,第一 及第二相位之持續時間不必與第二及第四相位之持續時間 相等。此外’該等相位不必彼此緊接而沒有中斷,例如, 可在所明確描述之相位之間提供另外的中間相位。此類替 代例示性實施例包含於本發明之範疇内。 在一例示性實施例中,控制電壓VC1或Vc2令之任一者 可被省略以使用單一控制電壓驅動抗時滯模組43〇。圖7說 明供應單一控制電壓Vcl以用於控制抗時滯模組43〇1之工 151739.doc • 18 · 201141067 作擔環調整模組700的例示性實施例。在圖7中,抗時滯模 組43 0· 1僅接收一個控制電壓Vcl以調整clk—in之工作循 環從而產生CLK_OUT。根據本文之揭示内容,一般熟習 此項技術者將清楚瞭解工作循環調整模組7〇〇之操作。 圖8說明根據本發明之方法8〇〇的例示性實施例。注意, 僅出於說明之目的展示該方法8〇〇,且不欲將本發明之範 嘴限疋於所揭不之任何特定方法。 在圖8中,纟區塊810處,該方法包括:在第一相位期 間,當信號為HI時將第一電流供應至電荷泵節點且當信號 為L Ο時自電何泵節點吸收第二電流。 在區塊820處,該方法包括:在第一相位期間將整合 電容器之S -端子耗合至電荷栗節點,將該整合電容 第二端子耦合至接地。 °° 在區塊830處,該方法包括:在第二相位期間,使用第 取樣電容器對跨整合電容器兩端之電壓進行取樣。 在區塊8 4 0處,該方法包括:在第 為LO時將第一電流供應至電荷泵節 電荷泵節點吸收第二電流。 三相位期間,當信號 點且當信號為HI時自 在區塊δ:>υ爽,該方法包括:在 第二相位期間,將整人 電容器之第二端子耦合至電荷泵節點 ° " 將5玄整合電容哭之 第一端子搞合至供應電壓。 °σ 在區塊8 6 0處’該方法包括:右货 第四相位期間,使用m 一取樣電容器對跨整合電容器兩端 便用弟 J味之電壓進行取樣。 在區塊870處’該方法包括根據 课垮第-取樣電容器兩端 151739.doc 201141067 之電壓來調整週期性信號之工作循環以產生經調整週期性 信號。 在一替代例示性實施例(未圖示)中,該方法可進一步包 括根據跨第二取樣電容器兩端之電壓來調整週期性信號之 工作循環以產生經調整週期性信號。 圖9說明可實施本發明之技術的無線通信器件9〇〇的設計 之方塊圖。圖9展示實例收發器設計。一般而言,可由放 大器、濾波器、增頻轉換器、降頻轉換器等之一或多個級 來執行對傳輸器及接收器.中之信號的調節。此等電路區塊 可以不同於圖9所示組態之方式排列。此外,亦可使用未 在圖9中展示之其他電路區塊來調節在傳輸器及接收器中 之信號。亦可省略圖9中之一些電路區塊。 在圖9所示設計中’無線器件9〇〇包括收發器92〇及資料 處理Is 910。資料處理器91 〇可包括用以儲存資料及程式碼 之記憶體(未圖示)。收發器920包括支援雙向通信之傳輸器 930及接收器950 ^ —般而言,無線器件9〇〇可包括用於任 何數目個通信系統及頻帶的任何數目個傳輸器及任何數目 之接收器。整個收發器92〇或收發器92〇之一部分可實施於 一或多個類比積體電路(IC)、一或多個RF IC(RFIC)、一或 多個混頻信號1C等上。 可以超外差架構或直接轉換架構實施傳輸器或接收器。 在超外差架構中,信號在射頻(RF)與基頻之間在多個級中 進行頻率轉換,例如,針對接收器,在一個級中自RF轉換 成中間頻率(IF),且接著在另一個級中自IF轉換成基頻。 I51739.doc 201141067 在直接轉換架構中,信號在一個級中在尺?與基頻之間進行 頻率轉換。超外差架構與直接轉換架構可使用不同電路區 塊及/或具有不同要求。在圖9所示之設計中,傳輪器 及接收器950係以直接轉換架構實施。 在傳輸路徑中,資料處理器91〇處理待傳輸之資料且將1 及Q類比輸出信號提供至傳輸器93〇。在所展示之例示性實 施例中,資料處理器910包括用於將資料處理器91〇所產生 之數位#號轉換成I及Q類比輸出信號之數位至類比轉換器 (DAC)914a及914b。DAC 914a及914b可各自具備由時脈信 號產生器91 5所產生之時脈信號91 5 a。應瞭解,時脈信號 產生器915可進一步包括根據本發明之技術實施之諸如pLL 110、時脈樹120及工作循環調整模組21〇(例如,如在圖2 中所展示)之元件。 在傳輸态930内’低通渡波器932a及932b分別對I類比輸 出信號及Q類比輸出信號進行濾波以移除由先前之數位至 類比轉換造成之非所要影像。放大器(八111^)9343及934b分 別放大來自低通;慮、波器93 2a及93 2b之信號,且提供I基頻 k號及Q基頻信號。增頻轉換器940以來自傳輸(τχ)本地振 盈(LO)信號產生器970之I及Q TX LO信號來增頻轉換〗及(^ 基頻信號。濾波器942對經增頻轉換信號進行濾波以移除 由頻率增頻轉換以及在所接收頻帶中之雜訊所造成之非所 要影像。功率放大器(PA)944放大來自濾波器942之信號以 獲得所要輸出功率位準並提供傳輸RF信號。傳輸rF信號 經由雙工器或開關946投送且經由天線948傳輸。 151739.doc 21 201141067 在接收路徑中,天線948接收由基地台所傳輸之信號且 提供所接收RF信號,經由雙工器或開關946投送該所接收 RF信號且將其提供至低雜訊放大器(LNA)952。該所接收 RF信號由LNA 952放大且由濾波器954濾波以獲得所要之 RF輸入信號。降頻轉換器960以來自接收(RX)LO信號產生 器980之I及Q rx LO信號來降頻轉換rf輸入信號❶I及q基 頻k说由放大益962a及962b放大且進一步由低通遽波 964a及964b濾波以獲得I及Q類比輸入信號,I及q類比輸入 4s號經k供至資料處理器91 〇。在所展示的例示性實施例 中,資料處理器9 1 0包括用於將類比輸入信號轉換成待由 Η料處理器910進一步處理之數位信號的類比至數位轉換 器(入0(:)916&及91615。八0€9163及91613可各自具備由時脈 信號產生器915所產生之時脈信號915b。 在一例示性實施例中,時脈信號產生器915可利用本文 所揭示之技術以產生具有預定頻率及/或工作循環之信 號。舉例而言’時脈信號產生器915可使用本文所揭示技 術將CLK_OUT信號調整至具有預定工作循環。此類例示 性實施例包含於本發明之範疇内。 TX LO信號產生器970產生用於頻率增頻轉換之】及卩τχ LO信號。RX LO信號產生器980產生用於頻率降頻轉換之工 及Q RX LO信號。每一 LO信號為具有特定基本頻率之週期 性k號。PLL 972接收來自資料處理器91〇之時序資訊,且 產生用以調整來自LO信號產生器970之τχ LO信號之頻率 及/或相位的控制信號。類似地,PLL 982接收來自資料處 151739.doc -22· 201141067 里器91 0之柃序資訊,且產生用以調整來自信號產生器 980之rx LO信號的頻率及/或相位之控制信號。 圖說明用以產生具有不同於50%之工作循環的信號之 工作猶環調整模組400之操作的例示性實施例。 在圖10中,展示-系列控制迴圈,其中每一控制迴圈之 每—相位具有CLK—OUT之—個循環的持續時間。詳言 之,如早别在本文中所描述,在兩個正常控制迴圈中之每 -者期間’相位卜„、⑴及以連續出現。兩個遮蔽控制迴 圈1及2亦展不於圖i时。在每—遮蔽控制迴圈期間,相位
Ilm IIim及IVm連續出現,此情形將在下文中加以進 一步描述。 在每-遮蔽控制迴圈之第一相位(Im)期間,當clk—〇υτ ,HI知’電何泵操作被「遮蔽」或中止。如圖1 〇中之 「Iup遮蔽」箭頭所指$ ’當clk—〇υτ為⑴時,電壓ye。 看起來保持相對恆定。 此外’在每一遮蔽控制迴圈之第三相位(nim)期間,當 CLK—0UT為出時,電荷泵操作被遮蔽。如圖丨〇中之 遮蔽」箭頭所指示,當CLK οπτΑΗΤ[ώ ^ ^ “、011丁為出時,電壓¥邛看起來 保持值定。 母遮蚊控制迴圈之第二相位及第四相位期間的操作根 據正吊控制迴圈之第二相位及第四相位進行。 自以上描述’在單一遮蔽控制迴圈(包括_ 迴圈之第-及第三相位@ 控制 間/主入Cint之第一端子及第- 子中之淨電荷可表達如下: 弟一知 151739.doc •23· 201141067 dQlm=-Idn*tLO ;及 (方程式 6a) dQ2m=Iup*tLO ; (方程式 6b) 其中,dQlm及dQ2m分別表示在遮蔽控制迴圈期間注入整 合電容器Cint 415之第一端子及第二端子中之電荷。 在一例示性實施例中,可提供一系列複合控制迴圈,其 中每一複合控制迴圈包括Μ固遮蔽控制迴圈及α個正常控制 迴圈。在每一複合控制迴圈上注入Cint中之總電荷繼而可 表達如下: 總電荷=(dQl-dQ2)*cz+(dQlm-dQ2m)*6 ; (方程式7a) =a*(tHI-tLO)*(Iup+Idn)-6*tLO*(Iup+Idn);及(方程式 7b) =(Iup+Idn)*[tHI*…tLO*(a+6)]。 (方程式 7c) 在穩態中設定總電荷等於零,可如下計算所得信號之工 作循環: (方程式8a) (方程式8b) (方程式8c) (方程式8d) (Iup+Idn)* [tHI*a-tLO*(a+^,)]=〇 ; tHI*<3=tLO*(a+Zj) ί tHI/tLO=(a+6)/a ;及 tHI/(tHI+tLO)=〇+6)/(2a+6)。 舉例而言,設定且6=2,則根據本文中所描述之原理 可產生具有66.7%之工作循環的信號。注意,儘管在圖1〇 中明確屐示了 6=2個遮蔽控制迴圈’但應瞭解,根據本發 明α及6兩者通常可具有任一任意值。 一般熟習此項技術者將瞭解,根據前述揭示内容,可替 代地使遮蔽控制迴圈或正常控制迴圈中之每一相位的持續 15I739.doc -24· 201141067 時間大於圖1 〇中胼显-τ 中所展不的CLK—OUT之一個循環。此外, 根據本& Θ用於遮蔽電荷栗操作之不同方案將清楚可 見、舉例而5 ’在一例示性實施例中,可替代地在遮蔽控 制IS圈之第-(Im)及第三(IIIm)相位期間當⑽丁為L〇 時遮蔽電荷泉操作。此類替代例示性實施例包含於本發明 之範疇内。 Μ ’、解在例示性霄施例中,在遮蔽控制迴圈期間, 僅雙相電荷㈣0之操作f要對比於正常控制㈣加以修 改,而充電及取樣模組420可以與在正常控制迴圈中相同 之方式操作。 在一例示性實施例中,可將^及0直接指定給工作循環調 整模組400,且可提供相應的電荷泵遮蔽區塊(未圖示),從 而根據上文所描述之原理達成非5〇%之工作循環。 在一替代例示性實施例中,在上文中所描述之參數“及办 可替代地使用如下定義之參數Μ及N加以指定: 方程式(9a) Ν=(2α+ό)/2 ;及 方程式(9b) 將方程式(9a)及方程式(9b)代入上文之方程式(8d)中,則工 作循環可表達如下: (方程式9c) tHl/(tHI + tLO)=(N+M)/2N。 應瞭解’將參數Μ及N而非α及6指定給工作循環調整模 組有利地允許使用Μ以統一步長(1/2Ν)在50%(亦即,Μ=〇) 至100%(亦即,Μ=Ν)的範圍上指定工作循環。 在一例示性實施例中’可進一步提供可程式化Μ-Ν累加 151739.doc -25- 201141067 器以控制Μ對N之比率從而程式化工作循環。圖丨〗說明根 據本發明之M-N累加器的操作之例示性實施例。在圖η 中,Μ及Ν表示可經程式化以選擇所要工作循環之整數 值,其中Ν大於Μ。 在圖11中,在區塊1U0處,將可變總和(SUM)初始化為 零。 在區塊1115處’引入正常控制迴圈。 在區塊1120處,偵測觸發事件。在一例示性實施例中, 觸發事件可為與正常或遮蔽控制迴圈之第四相位相關聯之 CLK_OUT的上升邊緣。應瞭解,在替代例示性實施例 中,觸發事件可與控制迴圈之任一其他相位或任一其他週 期性事件相關聯。 在區塊1130處,判定SUM+M是否小。若是,則操作 進行至區塊113 5。若否,則操作進行至區塊11 $ 〇。 在區塊1135處,SUM遞增]VI。 在區塊1140處,引入正常控制迴圈。 在區塊1150處,SUM遞增M-Ν(此情形造成SUM之值的 淨減小)。 在區塊1160處,引入兩個遮蔽控制迴圈。操作返回至區 塊1120 。 圖12說明在圖11中描述之M_N累加器的操作(其中,Μ=ι 且N=3)之例示性實施例丨丨00之時序圖。 在圖12中,在時序圖之起點處,可見可變SUM的狀況為 等於3。在偵測到觸發事件(在此例示性實施例中經設定至 151739.doc -26- 201141067 第四相位(ιν或IVm)之起點)時,SUM遞增一個值(ι_3)從而 等於1。 當SUM等於1時,引入兩個遮蔽控制迴圈。在兩個遮蔽 控制迴圈之後,SUM+M,或1 + 1=2與_相比較據此 SUM遞增Μ以等於2,且引入正常控制迴圈。操作如先前 參看圖11所描述而繼續。 -般熟習此項技術者自先前描述將瞭解,藉由程式化Μ 及Ν,可如所需方便地調整遮蔽控制迴圈對正常控制迴圈 之比率以改變所產生信號的工作循環。 在本說明書及申請專利範圍中,應理解,當稱一元件 「連接至」或「耦合至」另一元件時,該元件可直接連接 至或耦合至另一元件,或可存在介入元件。㈣,當稱一 凡件「直接連接至」或「直接耦合至」另一元件時,不存 在介入元件。 熟習此項技術者將理解’可使用多種不同技術及技藝中 的任一者來表示資訊及信號。舉例而言,可由電壓、電 流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合 來表不可遍及以上描述所引用之資料、指令、命令、資 訊、信號、位元、符號及碼片。 熟習此項技術者將進一步瞭解,結合本文中所揭示之例 示性實施例而描述之各種說明性邏輯區塊、模組、電路及 演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。 為清楚地說明硬體與軟體之此可互換性,上文已大體上在 功能性方面描述各種說明性組件、區塊、模組、電路及步 151739.doc •27- 201141067 驟。該功能性係實施為硬體或是軟體視特定應用及外加於 整個系統之設計約束而定。熟習此項技術者可針對每—特 定應用以不同方式來實施所描述之功能性,但此等實施決 策不應被解釋為導致脫離本發明之例示性實施例的範B壽。 可藉由通用處理器、數位信號處理器(Dsp)、特殊應用 積體電路(ASIC)、場可程式化閘陣列(FpGA)或經設計以執 打本文中所述功能的其他可程式化邏輯器件、離散閘或電 晶體邏輯、離散硬體組件,或其任何組合來實施或執行結 合本文中所揭示之例示性實施例而描述的各種說明性邏輯 區塊、模組及電路。通用處理器可為微處理器,但在替代 例中,處理器可為任何習知之處理器、控制器、微控制器 或狀態機。處理器亦可實施為計算器件之組合,例如, DSP與微處理器之組合、複數個微處理器、結合崎核心 之一或多個微處理器,或任何其他此組態。 、結合本文中所揭示之例示性實施例而描述之方法或演算 ^的^驟可直接體現於硬體中、由處理器執行之軟體模組 (ram:兩Γ之組合中。軟體模組可駐留於隨機存取記憶體 ( )、快閃記憶體、唯讀記愔俨^ R〇M(EPR〇m, Φ 4體(職)、電可程式化 ”(R〇M)、電可抹除可程式化R〇M(EEp職)、暫存 =其=、抽取式磁碟、CD.R〇M或此項技術令已知之任 …式的儲存媒體中。將 理器以使得該處理恶了 ώ 财子嫘體耦合至處 入至該儲存媒Hi存媒體讀取f訊及將資訊寫 體式。處理ϋ及心Α例中,儲存媒體可與處理器成一 存媒體可駐留於ASIC令。該ASic可駐 J51739.doc -28- 201141067 留於使用者終端機中。在替代例中 作為離散組件而駐留於使用者終端機中處里盗及健存媒體可 二或!示性實施例中,可以硬體、軟體、_或 ^壬何組合來貫施所描述之功能。若以軟體來實施,則可 將-亥等功此作為-或多個指令或程式碼而儲存於電腦可讀 媒體上或經由電腦可讀媒體進行傳輸。電腦可 電腦儲存媒體及通信媒體兩者,通信媒體包括促進電腦程 式自一處傳送至另-處之任何媒體。儲存媒體可為可藉由 電腦存取之任何可用媒體。作為實例而非限制,此 可讀媒體可包含編、卿、ΕΕΡ職、cdrom或^ 先碟儲存器件、磁碟儲存器件或其他磁性儲存器件,或可 用以载運或儲存呈指令或資料結構形式之所要程式碼且可 由電腦存取的任何其他媒體。又,可將任何連接恰當地稱 為電腦可讀媒體。舉例而言’若使用同軸電瘦、光繞、錐 絞線、數位用戶線(DSL)或無線技術(諸如,紅外線無ς 電及微波)而自一網站、飼服器或其他遠端源傳輸軟體', 則同軸電欖、光镜、雙絞線、DSL或無線技術(諸如,紅外 線、無線電及微波)包括於媒體之定義中。如本文中所使 用,磁碟及光碟包括緊密光碟(CD)、雷射光碟、光碟、數 位影音光碟(DVD)、軟性磁碟及藍光光碟’其中磁碟通常 以磁性方式再生資料’而光碟藉由雷射以光學方式再生資 料。以上各者之組合亦應包括於電腦可讀媒體之範疇内。 提供對所揭示例示性實施例之先前描述以使任何熟習此 項技術者能夠進行或使用本發明。熟習此項技術者將易於 151739.doc -29- 201141067 顯見對此等例示性實施例之各種修改,且在不脫離本發明 之精神或範鳴的情況下,本文所界定之一般原理可應用於 其他例示性實施例。因此,本發明不欲限於本文令所展示 之例示性實施例,而應符合與本文中所揭示之原理及新穎 特徵相一致的最廣範疇。 【圖式簡單說明】 圖1說明使用鎖相迴路(PLL)以產生用於數位核心之—或 多個時脈信號之先前技術系統; 圖1A說明可能在圖丨之系統中呈現之例示性信號波形; 圖2說明使用工作循環調整模組之系統; 圖2A說明可能在圖2之系統中呈現之例示性信號波形; 圖3說明封閉迴路工作循環調整模組之先前技術實施 例; 圖3A說明根據工作循環調整模組之操作 控制電壓Vc ; 圖4說明根據本發明 佩不赞明之工作循環調整模組的例示性實施 例; 圖5 A至圖5 D說明工作循環調整模組中之電路在第一相 第一相位、第二相位、第四相位期間的組態; 圖6說明可能在第-相位、第二相位、第三相位、第四 相位期間呈現之例示性信號波形; 圖說月供應單-控制電壓Vci以用於控制抗時滞模組之 工作循環調整模組的例示性實施例; 圖8說明根據本發 货乃之方法的例示性實施例; 151739.doc 201141067 圖9說明可實施本發明之技術的無線通信器件的設計之 方塊圖; 圖10說明用以產生具有不同於50%之工作循環的信號之 工作循環調整模組的操作之例示性實施例; 圖11說明根據本發明之M_N累加器之操作的例示性實施 例;及 圖12說明圖1〗中描述之M_N累加器之操作(其中,且 N=3)的例示性實施例之時序圖。 【主要元件符號說明】 100 系統 110 鎖相迴路(PLL;) 110A 週期性信號 120 時脈樹 120A 實際信號 130 數位核心 200 使用工作循環調整模 210 工作循環調整模組 230 A經調整時脈信號 300 工作循環調整模組 310 電荷泵 310a 電荷泵節點 311 開關 312 第一電流源 313 開關 組之系統 151739.doc •31 - 201141067 314 第一電流源 320 儲存電容器 330 抗時滯模組 400 工作循環調整模組 410 雙相電荷泵 410a 電荷泵節點 415 整合電容器 420 充電及取樣模組 421 開關 422 開關 423 開關 424 開關 425 開關 426 開關 427 第一取樣電容器 428 第二取樣電容器 430 抗時滞模組 430.1 抗時滯模組 700 工作循環調整模組 800 方法 900 無線通信器件 910 資料處理器 914a 數位至類比轉換器 914b 數位至類比轉換器 151739.doc •32. 201141067 915 時脈信號產生器 915a 時脈信號 915b 時脈信號 916a 類比至數位轉換器 916b 類比至數位轉換器 920 收發器 930 傳輸器 932a 低通滤波器 932b 低通濾波器 934a 放大器(Amp) 934b 放大器(Amp) 940 增頻轉換器 942 滤波器 944 功率放大器(PA) 946 雙工器或開關 948 天線 950 接收器 952 低雜訊放大器(LNA) 954 濾波器 960 降頻轉換器 962a 放大Is 962b 放大器 964a 低通濾波器 964b 低通遽波器 -33- 151739.doc 201141067 970 傳輸(TX)本地振盪(LO)信號產生器 972 鎖相迴路 980 接收(RX)本地振盪(LO)信號產生器 982 鎖相迴路 1100 M-N累加器的操作 151739.doc • 34-

Claims (1)

  1. 201141067 七、申請專利範圍: 1. 一種用於調整一週期性信號之一工作循環以產生一經調 整信號的裝置’該經調整信號在每一循環上交替地為高 位準(HI)及低位準(LO),該裝置包含: • 一雙相電荷泵,其經組態以在一第一相位期間,在該 經調整彳s號為HI時將電流供應至一電荷泵節點且在該經 調整信號為LO時自該電荷泵節點吸收電流,該雙相電荷 泵經進一步組態以在一第三相位期間,在該經調整信號 為LO時將電流供應至該電荷泵節點且在該經調整信號為 HI時自該電荷泵節點吸收電流; 一充電及取樣模組,其包含一具有第一端子及第二端 子之整合電谷為,該充電及取樣模組經組態以: 在一第一相位期間,將該整合電容器之該第—端子輕 合至該電荷系節點,將該整合電容器之該第二端子麵合 至接地; 在一第二相位期間,使用一第二取樣電容器對跨該整 合電容器兩端之電壓進行取樣; 在一第三相位期間,將該整合電容器之該第二端子耗 • 合至該電荷泵節點,將該整合電容器之該第一喁子耦人 至一供應電壓; 在一第四相位期間,使用一第一取樣電容器對跨該整 合電谷器之該電壓進行取樣;該裝置進一步包含: 一抗時滯模組’其用於調整該週期性信號之讀工作循 %以產生一經調整週期性信號,該週期性信號之誃工作 151739.doc 201141067 循環係根據跨該 第一取樣電容器之該電壓加以調整。 2 ·如請求項1之驻 ^ 、 ,δ亥第一相位緊隨該第一相位之後, 該第三相位腎随 、δΛ第二相位之後,該第四相位緊隨該第 三相位之德,Β叫 且遠第一相位緊隨該第四相位之後。 3. 如請求項1之驻 0. 、,該等相位中之每一者具有該經調整 化號之—個循環的-持續時間。 4. 如清求項 ",該等相位中之每一者具有該經調整 個以上之循環的一持續時間。 5. 如睛求項1之拉思 .. _ ",該4相位中之每一者具有該經調整 二、—或多個猶環的一可程式化持續時間。 6· 如清求項1之往里 裝置,該週期性信號之該工作循環係根據 跨忒第二取樣雷女 ^ 樣電今器兩端之該電壓而加以進一步調整。 7. 如“们之裝置,該第一取樣電容器及 在該第二相位期間輕合至接地。 4口電-- 8. 如明求項7之裝置,該第二取樣電容3|及1敕 扁兮笛 及该整合電容器 在第四相位期間耦合至該供應電壓。 9·如請求項1之裝置’該充電及取樣模組進-步包含: :在Θ第_位期間將該整合電容器之該第一端子 S至该電荷泵節點之一開關; 用於在该第三相位期間人 *人 定口電谷盗之該第二踹早 耦合至該電荷泵節點之一開關; 用於在該第二相位及該第三相 之Μ ·_ w h 祁仪期間將该整合電容器 之以第-^子耦合至該供應電麼之―開關;及 用於在該第一相位;5兮, 及該第四相位期間將該整合電容器 15I739.doc 201141067 之該第二端子耦合至接地之一開關。 10. 如請求項9之裝置,該充電及取樣模組進一步包含: 用於在該第四相位期間將該整合電容器之該第一端子 搞合至該第一取樣電容器之一開關;及 用於在該第二相位期間將該整合電容器之該第二端子 耗合至該第二取樣電容器之一開關。 11. 如吻求項1之裝置,該雙相電荷泵經進一步組態以在— 第一遮蔽相位期間,在該經調整信號為m時不將電流供 應至一電荷泵節點且在該經調整信號為LO時自該電荷果 即點吸收電流,該雙相電荷泵經進一步組態以在一第三 遮蔽相位期間,在該經調整信號為L〇時將電流供應至該 電荷泵節點且在該經調整信號為HI時不自該電荷泵節點 吸收電流,該第一遮蔽相位及該第三遮蔽相位與第一相 位及第三相位交替。 12. 如請求項1丨之裝置’該雙相電荷泵以包含第一遮蔽相位 及第二遮蔽相位之&個遮蔽控制迴圈及包含第一相位及 第三相位之《個正常控制迴圈加以進一步組態。 13·如吨求項12之裝置,該等變數6及《係使用參數Μ及N指 定,其中,Μ=ά/2且 Ν=(2α+έ)/2。 如印求項11之裝置,其進一步包含一儲存變數μ及 總和(SUM)之Μ·Ν累加器,該Μ·Ν累加器經組態以在镇 測到一觸發事件時: 若SUM+M小於Ν,則將Μ累加至SUM且引入包含第一 相位及第三相位之一正常控制迴圈,否則將(M_N)累加 151739.doc 201141067 至SUM且將該電荷泵組態成使用包含第一遮蔽相位及第 三遮蔽相位之兩個遮蔽控制迴圈來操作;及 等待下一觸發事件。 15.如請求項14之裝置,該觸發事件包含一第四相位之開 始0 16. —種調整一週期性信號之一工作循環以產生一經調整信 號之方法,該經調整信號在每一循環上交替地為高位準 (HI)及低位準(LO),該方法包含: 在一第一相位期間:在該經調整信號為m時將一第一 電流供應至一電荷泵節點且在該經調整信號為L〇時自該 電荷泵節點吸收—第二電流;且將一整合電容器之一第 一端子耦合至該電荷泵節點,將該整合電容器之一第二 端子耦合至接地; 在一第二相位期間:使用一第二取樣電容器對跨該整 合電容器兩端之電壓進行取樣; 在一第二相位期間:在該經調整信號為LO時將該第一 電流供應至該電荷I節點且在該經調整信號為扣時自該 電荷泵節點吸收該第二電流;且將該整合電容器之㈣ 二端子耦合至該電荷泵節點,將該整合電容器之該第一 端子麵合至一供應電壓; 牡一弗四相位期間:使 合電容器兩端之該電壓進行取樣;及 根據跨該第-取樣電容器兩端之該㈣來 性信號之該工作循環以吝斗 '"週其 F倨%以產生一經調整週期性信號。 15I739.doc 201141067 步包含將該等相 一或多個循環。 步包含根據跨該 週期性信號之該 位之持續時 第二取樣電 工作循環以 電容器之該 1 7.如請求項1 6之方法,其進一 間程式化成該經調整信號的 1 8.如請求項16之方法,其進一 容器兩端之該電壓來調整該 產生S亥經調整週期性信號。 ,匕3在3玄第二相位期間將 電各益耗合至接地。 y匕3在s玄第四相位期間將 電谷器耦合至該供應電壓。 步包含: 1 9.如請求項1 6之方法,其進一 該第一取樣電容器及該整合 20. 如請求項19之方法,其進一 該第二取樣電容器及該整合 21. 如請求項16之方法,其進一 使用-開關以在該第一相位期間將該整合 第—端子耦合至該電荷泵節點; . 咏芷兮電容器之該 第一々而子耦合至該電荷泵節點; 使用—開關以在該第二相位及_ g 4 / 人雷〜 及4第二相位期間將該整 。電令益之該第一端子耗合至該供應電壓;及 使用—開關以在該第一相位及#笙, 〜 及°亥第四相位期間將該整 0電今器之該第二端子耦合至接地。 22.如請求項21之方法,其進一步包含: 使用一開關以在§玄卓四相位期間腺兮放人^^ 1朋間將戎整合電容器之該 糙子耦合至該第一取樣電容器;及 使用—開關以在該第二相位期問技4杜人 祁诅期間將該整合電容器之該 —☆而子耗合至s玄第二取樣電容器。 23_如請求項16之方法,其進一步包含: 151739.doc 201141067 在一第—遮蔽相位期間:在該經調整信號為HI時不將 一第一電流供應至-電荷泉節點且在該經調整信號為l〇 時自該電荷泵節點吸收一第二電流;且將一整合電容器 之一第一端子耦合至該電荷泵節點,將該整合電容器之 一第二端子耦合至接地; 在一第三遮蔽相位期間:在該經調整信號為時將該 第一電流供應至該電荷果節點且在該經調整信號為㈣ 不自該電荷泵節點吸收該第二電流;且將該整合電容器 之該第二端子耦合至該電荷泵節點,將該整合電容器之 該第一端子耦合至一供應電壓;該方法進一步包含在办 組第一遮蔽相位及第三遮蔽相位與^組第一相位及第三 相位之間交替。 24.如請求項23之方法,使用參數ΜΑΝ指定該 。其中,心/2勝(2,/2。 ㈣ 25·如請求項22之方法’其進—步包含儲存變數%、μ SUM,該在6組第一遮蔽相位及第三遮蔽相位與〇組第一 相位及第二相位之間交替包含: 當偵測到一觸發事件時:若SUM+M小於Ν,則將Μ累 加至SUM且起始一正常控制迴圈,否則: ,、 將(M-N)累加至SUM ; 起始兩組第一遮蔽相位及第三遮蔽相位;及 等待下一觸發事件。 26.如請求項π之方法,其進一步包含: 在一第一遮蔽相位期間:在該經調整信號為印時將一 151739.doc 201141067 第一電流供應至一電荷泉節點且在該經調整信號為⑺時 不:該電荷栗節點吸收—第二電流;且將一整合電容器 之第端子耗合至s亥電荷系節點,將該整合電容器之 一第一端子耗合至接地; 在一第三遮蔽相位期間:在該經調整信號為L〇時不將 1第一電流供應至該電心節點且在該經調整信號為m 時^該電荷粟節點吸收該第二電流;且將該整合電容器 之。亥第 端子合至雷尸X AA· ^ 電何泵節點,將該整合電容器之 該第一端子耦合至一供應電壓;該方法進一步包含在第 一遮蔽相位及第三遮蔽相位與第—相位及第三相位之間 交替。 27. 一㈣於調整—週期性信號之—工作循環以產生— 整信號之裝置,該裝置包含: 用於將電流供應至—雷# > -泵郎點且自該電荷泵節點吸 收電流之雙相構件; 用於回應於複數個相位而對轉合至該電荷泵節點之— 電荷儲存元件充電及放電之構件;及 „用於回應於該電容器之至少—電壓而調整該週期性作 奴該工作循環以產生該經調整信號之構件。 28.::求項27之裝置,其進一步包含用於防止該雙相構件 相位之一部分上將電流供應至該電荷泵節點 電荷栗節點吸收電流從而產生—具有可程式化工作循: 之經調整信號的構件。 29· 一種儲存用於使—電腦調整-週期性信號之-工作循環 151739.doc 201141067 以產生-經調整信號的程式碼之電腦程式產品,該程式 碼包含: 用於使一電腦在一第一相位期間在該經調整信號為hi 日寺將帛f机4共應至__電荷栗節點且在該經調整信號 為LO時自該電荷栗節點吸收—第二電流,且將—整合電 容器之-第-端子耗合至該電荷栗節點,將該整合電容 器之一第二端子耦合至接地之程式碼; 用於使-電腦在-第二相位期間使用一第二取樣電容 器對跨該整合電容器兩端之電壓進行取樣之程式碼; 用於使一電腦在一第三相位期間在該經調整信號為LO 時將。亥第1:肌供應至該電荷泵節點且在該經調整信號 為HI時自該電荷泵節點吸收該第二電流,且將該整合電 容器之該第二端子耦合至該電荷泵節點,將該整合電容 器之該第一端子耦合至一供應電壓之程式碼; 用於使一電腦在一第四相位期間使用—帛一取樣電容 器對跨該整合電容器兩端之該電壓進行取樣之程式碼;及 用於使一電腦根據跨該第一取樣電容器兩端之該電壓 來調整該週期性信號之該工作循環以產生一經調整週期 性信號之程式碼。 30. -種用於無線通信之器件’該器件包含用於將一數位τχ 信號轉換成一類比τ X信號之至少一數位至類比轉換器 (DAC)、用於放大該類比τχ信號之至少—基頻τχ放大 斋、一 TX LO信號產生器、一耦合至該丁乂 l〇信號產生 益及該至少一基頻ΤΧ放大器之增頻轉換器、一耦合至該 151739.doc 201141067 增頻轉換器之輸出的TX濾波器、一耦合至該τχ濾波器 之功率放大器(ΡΑ)、- RX濾波器、—耗合至該Rx遽波 器之低雜訊放大器(LNA)、一 Rx L〇信號產生器、一耦 合至該RX LO信號產生器及該尺乂濾波器之降頻轉換器' 耦&至。玄降頻轉換器之輸出的至少一低通濾波器、用於 將該低通濾波器之輸出轉換成一數位信號之至少一類比 至數位轉換器(ADC)、調整一週期性信號之一工作循環 以產生一經調整信號之一時脈信號產生器,該經調整信 號在每一循環上交替地為高位準(HI)及低位準(LO),該 DAC及該ADC中之至少一者由該時脈信號產生器所產生 之一經調整信號驅動,該時脈信號產生器包含: 一雙相電荷泵,其經組態以在一第一相位期間,在該 經調整信號為HI時將電流供應至一電荷泵節點且在該經 調整信號為LO時自該電荷泵節點吸收電流,該雙相電荷 泵經進一步組態以在一第三相位期間,在該經調整信號 為L Ο時將電流供應至該電荷泵節點且在該經調整信號為 HI時自該電荷泵節點吸收電流; 一充電及取樣模組,其包含一具有第一端子及第二端 子之整合電容器’該充電及取樣模組經組態以: 在一第一相位期間,將該整合電容器之該第一端子輕 合至該電荷泵節點,將該整合電容器之該第二端子耦合 至接地; 在一第二相位期間,使用一第二取樣電容器對跨該整 合電容器兩端之電壓進行取樣; 151739.doc •9· 201141067 八=第相位期間,將該整合電容器之該第二端子耦 §電荷系節·點,將該整合電容器之該第一端子耗合 至一供應電壓; 人在f四相位期間,使用一第一取樣電容器對跨該整 電谷器兩端之該電壓進行取樣;該裝置進一步包含: ^抗4滯模組,其用於調整該週期性信號之該工作循 裒X產生一經調整週期性信號,該週期性信號之該工作 循環係根據跨該第一取樣電容器兩端之該電壓加以調 整。 31. —種裝置,其包含: 雙相電荷泵,其包含一第一電流源及一第二電流 源,該第一電流源及該第二電流源分別由第一電荷泵開 關及第二電荷泵開關搞合至一電荷泵節點; 充電及取樣模組’其包含:一整合電容器,其具有 第一端子及第二端子;第一充電開關及第二充電開關, 其分別將該整合電容器之該第一端子及該第二端子耦合 至该電荷泵節點;第三充電開關及第四充電開關,其分 別將該整合電容器之該第一端子及該第二端子耦合至參 考電壓;第一取樣開關及第二取樣開關,其分別將該整 合電容器之該第一端子及該第二端子耦合至第一取樣電 容器及第二取樣電容器;及 一抗時滯模組,其用於調整該週期性信號之該工作循 環以產生一經調整週期性信號,該週期性信號之該工作 循環係根據跨該第一取樣電容器兩端之該電壓加以調整。 151739.doc • 10-
TW099136037A 2009-10-21 2010-10-21 Duty cycle correction circuitry TW201141067A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/582,922 US8380138B2 (en) 2009-10-21 2009-10-21 Duty cycle correction circuitry

Publications (1)

Publication Number Publication Date
TW201141067A true TW201141067A (en) 2011-11-16

Family

ID=43879254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099136037A TW201141067A (en) 2009-10-21 2010-10-21 Duty cycle correction circuitry

Country Status (3)

Country Link
US (1) US8380138B2 (zh)
TW (1) TW201141067A (zh)
WO (1) WO2011050216A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10917163B2 (en) 2014-08-15 2021-02-09 SEAKR Engineering, Inc. Integrated mixed-signal RF transceiver with ADC, DAC, and DSP and high-bandwidth coherent recombination
US8368447B1 (en) * 2011-08-25 2013-02-05 Elite Semiconductor Memory Technology Inc. Delay lock loop circuit
US9484894B2 (en) * 2012-07-09 2016-11-01 International Business Machines Corporation Self-adjusting duty cycle tuner
KR102094469B1 (ko) 2013-12-10 2020-03-27 삼성전자주식회사 디지털-아날로그 변환 장치 및 방법
KR102188059B1 (ko) 2013-12-23 2020-12-07 삼성전자 주식회사 Ldo 레귤레이터, 전원 관리 시스템 및 ldo 전압 제어 방법
EP3866423A1 (en) 2014-08-15 2021-08-18 Seakr Engineering, Inc. Integrated mixed-signal asic with adc, dac, and dsp
CN106598545B (zh) * 2015-10-08 2020-04-14 上海兆芯集成电路有限公司 沟通共享资源的处理器与方法及非瞬时计算机可使用媒体
US9780768B2 (en) * 2015-10-30 2017-10-03 Texas Instruments Incorporated Digital clock-duty-cycle correction
US9985618B2 (en) 2015-12-23 2018-05-29 Qualcomm Incorporated Digital duty cycle correction for frequency multiplier
US9882570B1 (en) * 2016-12-23 2018-01-30 Inphi Corporation Compact high speed duty cycle corrector
US10361684B2 (en) * 2017-07-19 2019-07-23 Invecas, Inc. Duty cycle detection
US10439597B1 (en) 2018-04-13 2019-10-08 Qualcomm Incorporated Duty locked loop circuit
JP2021168433A (ja) * 2020-04-09 2021-10-21 ミネベアミツミ株式会社 信号処理回路
US12003241B1 (en) * 2022-12-30 2024-06-04 Parade Technologies, Ltd. Controlling duty cycle distortion with a mixed-signal circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084452A (en) * 1998-06-30 2000-07-04 Sun Microsystems, Inc Clock duty cycle control technique
US6320438B1 (en) * 2000-08-17 2001-11-20 Pericom Semiconductor Corp. Duty-cycle correction driver with dual-filter feedback loop
WO2002078179A2 (en) * 2001-03-26 2002-10-03 Harman International Industries Incorporated Digital signal processor enhanced pulse width modulation amplifier
US7705647B2 (en) * 2006-06-14 2010-04-27 Qualcomm Incorporated Duty cycle correction circuit
KR100871695B1 (ko) * 2007-01-05 2008-12-05 삼성전자주식회사 샘플 앤드 홀드 차아지 펌핑 방법을 채용한 듀티 사이클보정 회로
US7432752B1 (en) * 2007-04-24 2008-10-07 National Semiconductor Corporation Duty cycle stabilizer

Also Published As

Publication number Publication date
US20110090940A1 (en) 2011-04-21
US8380138B2 (en) 2013-02-19
WO2011050216A3 (en) 2011-09-22
WO2011050216A2 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
TW201141067A (en) Duty cycle correction circuitry
KR102196172B1 (ko) 자동 간섭 방지 웨이크업 수신기
US8362940B2 (en) Successive approximation register analog-to-digital converter, and operating clock adjustment method therefor
US8169265B2 (en) Phase lock loop circuits
US9413362B2 (en) Differential charge pump
KR101456966B1 (ko) 비-중첩 클록 발생을 위한 방법 및 장치
US11005489B2 (en) Frequency management for interference reduction of A/D converters powered by switching power converters
KR102165025B1 (ko) 주파수 호핑을 이용한 고속 정착 충전 펌프
Mao et al. A reconfigurable cross-connected wireless-power transceiver for bidirectional device-to-device wireless charging
US20090237148A1 (en) Charge pump circuit
CN113037319B (zh) 用于唤醒系统中的从电路的装置和方法
TW201106608A (en) Current controlled oscillator with regulated symmetric loads
US7812655B2 (en) Delay-locked loop control
KR20120139831A (ko) 스위칭형 커패시터 회로들을 위한 이산 시간 동작 트랜스컨덕턴스 증폭기
CN102160291B (zh) 振荡电路、dc-dc转换器和半导体器件
JP5718997B2 (ja) アンテナ設備を有するデータ及び/又はコマンド信号伝送デバイス
US10680795B2 (en) Quadrature signal generation
Lu et al. A 0.6 V Low-Power Wide-Range Delay-Locked Loop in 0.18$\mu $ m CMOS
WO2014209717A2 (en) Dynamic divider having interlocking circuit
CN111771332B (zh) 锁相环电路
JP4633762B2 (ja) 無線送信機
Silver et al. An ultra-low-voltage all-digital PLL for energy harvesting applications
JP2017038157A (ja) 半導体装置、及びpll回路の制御方法
WO2015017232A1 (en) Reference current generator
Yang et al. A wide-range multiphase delay-locked loop using mixed-mode VCDLs