TW201138328A - Spread spectrum circuit - Google Patents

Description

201138328 1 vv ^ / oor yn 六、發明說明： 【發明所屬之技術領成】 本發明是有關於一種展頻電路’且特別是有關於一種 低複雜度之展頻電路。 【先前技術】 隨著技術的演進，高解析度(FullHD)的晝面及高晝面 更新率（frame rate)是液晶顯示器未來不可避免的趨勢。然 而，隨著解析度及晝面更新率的提高，資料傳輸量變得相 當龐大，連帶使得傳輸訊號的頻率亦隨之變高。當資料利 用高頻傳輸進行傳輸時，會產生相當高的電磁輻射能量， 即為電磁輻射干擾(EMI)效應。如何降低電磁輻射干擾效 應已成為液晶顯示器的電路設計中主要的問題之一。 【發明内容】

本發明係有關於一種展頻電路，藉由簡單的反相器， 不需額外控制訊號即可對輸入訊號展頻而得以降低電磁 輻射干擾效應，具有易於實現且低複雜度的優點。 根艨本發明之第 反相器、一電流源 ，—那、一控制單元以及一整形電路。反相器 輸入端接收一原始時脈訊號。電流源耦接至反相器之電流 傳輸端。控制單元’包括-控制電路，依據原始時脈訊號 改變電流源的電流大小以控制反相器的輸出端的充放電 速度’使得輸出端輪出—電壓訊號^整形電 進行整形而射•卜展_脈訊號。 201138328 I VV -/ / OOI f\ ' 根據本發明之第二方面，提出一種展頻電路，包括一 反相器、一第一電流源、一第二電流源、一負載、一控制 單元以及一整形電路。反相器接收一原始時脈訊號。第一 電流源耦接至反相器之第一端。第二電流源耦接至反相器 之第二端。負載耦接至反相器之輸出端。控制單元，包括 一控制電路，依據原始時脈訊號改變第一電流源及第二電 流源的電流大小以控制反相器對負載的充放電速度，使得 輸出端輸出一電壓訊號。整形電路對電壓訊號進行整形而 得到一展頻時脈訊號。 為讓本發明之上述内容能更明顯易懂，下文特舉一較 佳實施例，並配合所附圖式，作詳細說明如下： 【貫施方式】 本發明係提出一種展頻電路，藉由簡單的反相器，不 需額外控制訊號即可對輸入訊號展頻而得以降低電磁輻 射干擾效應，具有易於實現且低複雜度的優點。 本發明係提供一種展頻電路，包括一反相器、一電流 源、一控制單元以及一整形電路。反相器輸入端接收一原 始時脈訊號。電流源耦接至反相器之電流傳輸端。控制單 元’包括一控制電路，依據原始時脈訊號改變電流源的電 流大小以控制反相器的輸出端的充放電速度，使得輸出端 輸出一電壓訊號。整形電路對電壓訊號進行整形而得到一 展頻時脈訊號。接下來茲舉反相器係為CMOS反相器為例 做說明，然並不限於此。 請參照第1圖及第2圖’第1圖繪示依照本發明較佳 201138328 * TT ^ / l \ 實施例之展頻電路之一例之電路圖，第2圖繪示依照本發 明較佳實施例之展頻電路之波形圖。於第1圖中，展頻電 路100包括一 CMOS反相器110、一第一電流源120、一 第二電流源130、一電容C、一控制單元140以及一整形 電路150。CMOS反相器110接收一原始時脈訊號CLK。 第一電流源120耦接至CMOS反相器110之第一端。第二 電流源130耦接至CMOS反相器110之第二端。電容C耦 接至CMOS反相器110之輸出端。 φ 控制單元140包括一控制電路145，控制電路145依 據原始時脈訊號CLK改變第一電流源120及第二電流源 130的電流大小以控制CMOS反相器110對電容C的充放 電速度，使得輸出端輸出一電壓訊號VS。其中，控制電 路145例如為一計數器，第一電流源120及第二電流源130 的電流大小係隨著計數器的數值而改變。此計數器可以為 一 N位元計數器、一亂數計數器（random counter)或一升降 計數器（up down counter)，並不做限制，只要能使得第一 φ 電流源120及第二電流源130的電流大小規則變化即可。 於第2圖中茲舉控制電路145為一 2位元計數器為例 做說明。控制電路145對原始時脈訊號CLK做計數的動 作而輸出一控制訊號CS，此控制訊號CS會控制第一電流 源120及第二電流源130而得到規則變化的電流，此規則 變化的電流對電容C充放電而得到電壓訊號VS。因為控 制訊號CS改變第一電流源120及第二電流源130的電流 大小，故電壓訊號VS會由原始時脈訊號CLK的反相產生 形變而得。 201138328 之後，整形電路150對雷 β . 一展頻時脈訊號CLK-SS。其中^唬VS進行整形而得到 器、-般邏輯閘電路或運算整形電路⑼可由反相 照第3圖，其繪示依照本發明較3=限制。請參 譜示意圖。相較於原始時 實例之展頻電路之頻 時脈訊號CLK-SS的頻率在^CLK的單一頻率展頻 Λ n . P3 丰在展頻後被分散於π+Δίν ^之，。展頻時脈訊號CLK_SS的 二二 « CLK的訊號峰值低△ 私原始時脈 磁輻射干擾效應。 欠心力料耗，亦降低電 此外，展頻的幅度需控制在一定範圍’ 脈訊號CLK-SS與原始時脈訊號⑽的工作週=員時 袖)減太多而導致後級電路無法動作。是故，可/由 控制第-電流源120及第二電流源13〇的電流大小的:文變 不超過-臨界值來達成控制展頻幅度的目的。其中，可利 用控制電路145控制第—電流源⑽及第二電流源13〇的 電流大小改變不超過臨界值。 此外，亦可如第4圖所示，其繪示依照本發明較佳實 施例之展頻電路之另一例之電路圖。相較於展頻電路 100 ’第4圖之展頻電路200的控制單元240更包括一第 一電流限制器242及一第二電流限制器244，第一電流限 制器242耦接至第一電流源12〇，第二電流限制器244耦 接至第二電流源130。控制單元240可以透過第一電流限 制器242及第二電流限制器244來分別控制第—電流源 120及第二電流源130的電流大小改變不超過臨界值。另 外’亦可於CMOS反相器110之輸出端耦接一固定負載來 201138328 里 VV J/〇〇r/\ 達成上述效果。 此外’亦可以於CMOS反相器u〇之輸出端耦接一 可變負載(variable loading)260。如此一來，控制單元240 即可以控制可變負載260的大小以限制cM0S反相器u〇 對電容c的充放電速度，而使得展頻時脈訊號CLK_ss與 原始時脈訊號CLK的工作週期不會相差太多。 、

上述之可控制電流源、電流限制器與固定/可變負載 等作法，皆可單獨使用或混合使用，均可達到展頻的效果。 本發明上述實施例所揭露之展頻電路，具有多項優 點’以下僅列舉部分優點說明如下： 。本發明之展頻電路，利用控制電流的方式以改 =電容的充放電電流大小，故不需額外控制訊號即 :不同的充放電時間而得到具展頻致果的訊號，減少功‘ =耗並降低電磁輻射干擾效應。此外，由於使用的 件>、且易於實現，故具有低複雜度的優點。 =所述，雜本發明已以1佳實_揭露如上， ^其並非Μ限定本發明。本發明㈣技術領域中 吊知識者’在不脫離本發明之精神和範圍内，當可_ 與潤飾。因此’本發明之保護範圍當視後附 專利範圍所界定者為準。 201138328 .. 【圖式簡單說明】 第1圖繪示依照本發明較佳實施例之展頻電路之一 例之電路圖。 第2圖繪示依照本發明較佳實施例之展頻電路之波 形圖。 第3圖繪示依照本發明較佳實施例之展頻電路之頻 譜示意圖。 第4圖繪示依照本發明較佳實施例之展頻電路之另 一例之電路圖。 【主要元件符號說明】 100、200 :展頻電路 110 : CMOS反相器 120 :第一電流源 130 :第二電流源 140、240 :控制單元 145 :控制電路 150 :整形電路 242 :第一電流限制器 244 :第二電流限制器 260 :可變負載

Claims (1)

1. 201138328 七、申請專利範圍： h 一種展頻電路，包括·· 號；-反相器，該反相器的輸人端用以接收―原始時脈訊 一電流源，耦接至該反相器之電流傳輸端； 一控制單元，包括一控制電路，用以依據該原始 訊號改變該電流源的電流大小以控制該反相器的輸出總氏

   的充放電速度’使得該輸出端輸出-電壓訊號；以及 一整形電路，用以對該電壓訊號進行整形而得 頻時脈訊號。 版 2·如申請專利範圍第丨項所述之展頻電路，其中該 控制電路料-計數H ’該電絲的電流大小係隨著該計 數器的數值而改變。 3. 如申請專利範圍第2項所述之展頻電路，其中該 計數器係為一 N位元計數器、一亂數計數器（rand〇m counter)或一升降計數器（Up d〇wn counter)。 4. 如申請專利範圍第1項所述之展頻電路，其中該 控制電路控制該電流源的電流大小改變不超過一臨界值。 5. 如申請專利範圍第1項所述之展頻電路，更包括： 一可變負載，耦接至該反相器之輸出端，該可變負載 的大小係受控於該控制單元以限制該反相器的輸出端的 充放電速度。 6. —種展頻電路，包括： 一反相器’用以接收一原始時脈訊號； 一第一電流源，耦接至該反相器之第一端； 201138328 一第二電流源，耦接至該反相器之第二端； 一負載’搞接至該反相器之輸出端； -控制單元’包括—控制電路’用以依據該原始時脈 訊號改變該第-電流源及該第二電流源的電流大小以控 制該反相ϋ對該負载的充放電速度，使得該輸出端輸出— 電壓訊號；以及 一整形電路，用以對該電壓喊進行整形而得到一展 頻時脈訊號。 收 入如申請專利範圍第6項所述之展頻電路，其中該 負載係為—電容，該控制電路係為—計數器，該第—電1 源及該第二電絲的電流大小鶴著該計㈣的數值而机 8. 如申請專利範圍第6項所述之展頻電路 控制單元更包括： 、& -第-電流限制器，耦接至該第—電流源；以及 一第二電流限制器，耦接至該第二電流源； 其中，该控制單元透過該第一電流限制器及該第二電 流限制器以分別控制該第一電流源及該第二電流源的電 流大小改變不超過一臨界值。 9. 如申請專利範圍第6項所述之展頻電路，更包括： 固疋負載，耦接至該反相器之輸出端，以限制該反 相器的充放電速度。 10. 如申請專利範圍第6項所述之展頻電路，更包括： —可變負載，耦接至該反相器之輸出端，該可變負載的大小 係受控於該控制單元以限制該反相器的充放電速度。