TW201111987A - Memory system - Google Patents

Description

201111987 六、發明說明： 【發明所屬之技術領域】

體記憶體。 【先前技術】

之主儲存器、個人電腦（pc)、家用電器及手機 諸如大型電腦 機。迅速増長 的市場是以NAND快閃記憶體為代表的快閃_電可擦可程式 化唯讀記憶體（E2PROM)型非揮發性記憶體，且安裝^ NAND快閃a己憶體之各種s己憶體卡（安全數位（go)卡、多媒 體卡（MMC)、記憶條（memory stick ; MS)卡及小型快閃 (CF)卡）被用於數位相機、數位視訊、諸如mpeg-丨音訊層 3(MP-3)播放器之音樂播放器、 媒體、及作為儲存有關於影像、 行動PC及其類似物之储存 移動影像、聲音及遊戲之 資訊之媒體的數位電視機及其類似物之儲存媒體。此外， 具通用串列匯流排（USB)功能之卡亦被廣泛用作pc之儲存 快閃-E2PR〇M型非揮發性記憶體主要包含一 N〇R型及一 NAND型。NOR型可執行高速讀取，然而寫入時有效頻寬 較小，因此NOR型不適合檔案記錄。另一方面，NANDs 相較於NOR型可高度整合且此外可執行叢發讀取操作’且 雖然存取速度有點慢’但是寫入時有效頻寬較高。因此， NAND型被用於上述之記憶體卡及一 USB記憶體中，且近 來被用於手機及其類似物之記憶體中。 147208.doc 201111987 如上所述’ NAND型非揮發性記情 ^ U體可實現大容量及高 整合度，且因此通常被考慮取代碩磔 、更磲。然而，NAND型快 閃記憶體係一半導體記憶體，其在 、 、在寫入之刖需要擦除處 理’且其壽命取決於重寫之次數。卜 双此外，因為擦除單元較 大，所以在PC中待處理資料並不她θ丄 不總疋大容量資料（如影像 資料及音樂檔案）的典型使用環境中，4 α 长兄甲’加速NAND記憶體之 疲勞。 因此’在藉由使用NAND記憶體而知热 0丄 U體而組態一具有大容量之 副級儲存器的情形下，通常在一換明4冰μ ^ 嵌閃圮憶體與一主機裝置 之間放置一快取記憶體（諸如一隨她六 、 耗機存取記憶體（RAM))以 減少在該快閃記憶體中重寫之今料 丨^祖τ里馬之_人數，如pCT國際申請案第 2007-528079號之日文翻譯中所述。 使用此NAND記憶體之副級儲在 田J、.汉1sf存态通常包含驅動該 NAND記憶體與-RAM之一驅動電路以及控制該驅動電路 之一微處理器單元（MPU)(例如，日本專利第3_835號）。 在習知技術中，因為該NAND記憶體及該ram係受控於一 刪及-驅動電路，所以作為伺服器或其類似物之高端儲 存器會出現效能問題。 本發月提供-種s己憶體系統，其可應用於祠服器或其類 似物之高端儲存器。 【發明内容】 本發明之-態樣係提供—種記憶體系統，其包括：複數 =儲辆組，每個儲存群組包含：_第—儲存單元，該第 儲存單元係非揮發性的且包含作為—資料擦除單元之複 147208.doc 201111987 數個，塊；作為該第一健存單元之一緩衝記憶體的一第二 儲存單元；控制該第一健存單元之驅動的_第_㈣電路 及控制該第二儲存單元之驅動的一第二控制電路丨且每個 儲存群組可執行在料儲存群組之各者中之第—儲存單元 與第二儲存單元之間的資料傳送；-介面，其係連接至一 主機裝置；及龍個MPU，其料匯賴連接至該介面及 該等儲存群組之各者之該第—控制電路及該第二控制電 路’且控制該等儲存群組之各者之該第一控制電路及該第 二控制電路’其中對該等儲存群組之至少-者經由該第二 儲存單元的介於該主機裝置與該第—儲存單元之間的資料 傳送的—第—控制及包含對該等儲存群組之其他者之一第 儲存單元之維遵的一控帝】$ —帛二控制係、&配至該等 MPU以待由該等MPU獨立執行。 根據本發明之—態樣，有可能提供—種記憶體系統，其 實現改良資料傳送處理之加速以及回應速度且可應用於词 服器或其類似物之高端儲存器。 【實施方式】 以下參考所附圖式詳細地解釋根據本發明之實施例之一 記憶體系統。本發明並不限於此等實施例。 (第一實施例） 圖1為繪示作為根據該第一實施例之一記憶體系統的一 固態驅動器（SSD)l〇〇之一組態實例的一方塊圖。該SSD 1〇〇包含連接至一匯流排3的一記憶體連接介面（I/F)，諸如 一進階附接技術（ΑΤΑ)介面2。該SSD 1〇〇係經由該ΑΤΑ介 147208.doc 201111987 面2連接至一主機裝置（以下簡稱「主機」）1(諸如一pc或 一中央處理單元（CPU)核心）且作為該主機1之一外部記憶 體。 複數個MPU 10-1、10-2、...、複數個RAM控制電路 25a、25b、…及複數個NAND控制電路35a、35b、...係連 接至該匯流排3。作為一非揮發性半導體記憶體之一 NAND 型快閃記憶體（以下簡稱「NAND記憶體」）30a係連接至該 NAND控制電路35a，一 NAND記憶體30b係連接至該NAND 控制電路35b，且NAND記憶體30c、…係分別連接至 NAND控制電路35c、…。作為該NAND記憶體30a之一緩衝 記憶體之一 RAM 20a係連接至該RAM控制電路25a，作為 該NAND記憶體3 Ob之一緩衝記憶體之一 RAM 20b係連接至 該RAM控制電路25b，且RAM 20c、…係分別連接至ram 控制電路25c、…》該RAM控制電路25a及該NAND控制電 路35a除了藉由該匯流排3而連接外的亦係藉由一專線15a 而連接。以類似方式，該RAM控制電路25b及該NAND控 制電路35b亦係由一專線15b而連接，且該等RAM控制電路 25c、...及該等NAND控制電路35c、…亦係分別由專線 1 5c、...而連接。 在以下解釋中，該SSD 100包含兩個MPU 10-1及10-2、 兩個RAM 20a及20b、兩個NAND記憶體30a及30b、兩個 RAM控制電路25a及25b以及兩個NAND控制電路35a及 35b。 該等NAND記憶體30a及30b中儲存由該主機1指定之使用 147208.doc 201111987 者k料在該等RAM 20a及20b中管理用於備份之管理資 訊及其類似物。該等NAND記憶體3〇a&3〇b各者包含一記 隐體單元陣列，在s亥記憶體單元陣列中複數個記憶體單元 以一矩陣方式而排列，且每個記憶體單元可藉由使用一上 部頁及一下部頁而執行多值儲存。該等nand記憶體3〇a及 3〇b各者包含複數個記憶體晶片。每個記憶體晶片係藉由 排列複數個實體區塊作為一資料擦除單元而組態。此外， 該等NAND§己憶體30a及30b各者執行在實體頁單元中之資 料的寫入及5賣出。該實體區塊包含複數個實體頁。 該等RAM 20a及20b可為-揮發性RAM(諸如一動態隨機 存取記憶體（DRAM))或可為一非揮發性RAM(諸如一鐵電 式隨機存取記憶體（FeRAM)及—磁阻式隨機存取記憶體 (MRAM))。該等RAM 20a及20b係用作用於資料傳送及管 理資訊記錄之一儲存單元。作為用於資料傳送的該儲存單 兀（用於資料傳送之快取記憶體），該等RAM 2〇a及2〇b係用 於在將用於自该主機1接收一寫入請求的資料寫入於該 nanD記憶體中之前暫時儲存該資料或用於自該nand記 憶體讀出用於自該主機1接收一讀取請求的資料且暫時儲 存忒=貝料。此外，作為用於管理資訊記錄之該儲存單元， 該等RAM 20a及20b係用於儲存用於管理備份於該NAND記 憶體中之寅料之一儲存位置的各種管理資訊（各種管理 表、作為該等管理表之改變差異資訊的曰誌及其類似物） 及其類似物。 該RAM控制電路25a執行與該等河1>1; 1〇_i&1〇_2以及該 147208.doc 201111987 RAM 20a之介面處理、對該RAM 20a之一讀取/寫入控制及 其類似物。該RAM控制電路25b執行與該等MPU 10-1及10-2以及該RAM 20b之介面處理、對該RAM 20b之一讀取/寫 入控制及其類似物。 該NAND控制電路35a執行與該等MPU 10-1及10-2以及 該NAND記憶體30a之介面處理、該NAND記憶體30a與該 RAM 20a之間之一資料傳送控制、一錯誤校正碼之編碼/解 碼處理及其類似物。該NAND控制電路35b執行與該等 MPU 10-1及10-2以及該NAND記憶體30b之介面處理、該 NAND記憶體30b與該RAM 20b之間之一資料傳送控制、一 錯誤校正碼之編碼/解碼處理及其類似物。 RAM 20a及NAND記憶體30a係藉由複數個通道而連接， 使得可執行藉由使用此等通道之一並行資料傳送。此外， 該NAND記憶體30a被分成複數個記憶體庫，且可在RAM 20a與NAND記憶體30a之間執行藉由使用此等記憶體庫之 記憶體庫交錯的一並行操作。以類似方式，RAM 20b及 NAND記憶體3 Ob係藉由複數個通道而連接，使得可執行藉 由使用此等通道之一並行資料傳送。此外，該NAND記憶 體30b被分成複數個記憶體庫，且可在RAM 20b與NAND記 憶體30b之間執行藉由使用此等記憶體庫之記憶體庫交錯 的一並行操作。該主機1基本上可存取排除一管理區域以 外的使用者記憶體空間之全部，其中管理資訊（諸如管理 表及其類似物）被儲存於由該兩個NAND記憶體30a及30b組 成之記憶體空間之全部之外。 147208.doc 201111987 在该第一實施例中，—儲存群組A包含ram 2〇a、 NAND „己憶體3〇a、ram控制電路25a及NAND控制電路 35a，且僅可在該儲存群組A中之ram 與記憶體 3〇a之間執行資料傳送。_儲存群組8包含ram 2〇b、 NAND。己憶體30b、尺入肘控制電路25b及控制電路 35b ’且僅可在該儲存群組B中之ram 2〇b與記憶體 30b之間執仃資料傳送。Μρυ ι〇_ι可存取該等儲存群組a 及B，且MPU 10-2亦可存取該等儲存群組八及丑。 在-亥第實施例中，固定分配待*Mpu 1〇1及1〇_2所執 灯之處理功能。若該等處理功能係固定分配至該等MM 及0 2之各者，則可容易製造且簡化操作於每個Μρυ 上之H MPU ΗΜ基本上執行與對該等儲存群組八及 Β之者之來自主機！請求之讀取/寫入處理有關的處理（ιρ_ RAM_NAND之間之資料傳送）。MPU〗0-2基本上執行除了 對該等儲存群組磁之另一者之來自主機！請求之讀取/寫 入處理以外的處理。除了讀取/寫入處理以外的處理包含 另一儲存群組之NAND記憶體之維護處理（包含損耗均衡處 理、刷新處理及廢棄項目收集處理）、自_錢娜記情 體之清空處理以及原生命令❹UNCQ)處理。 當該等處理功能不係固定分配至刪ι〇·Μΐ〇_2之各者 且該等MPU中之—者執行讀取/寫人處理時，待命之另一 削可執行除了讀取/寫人處理以外之上述處理。在此情 形下，當該等卿中之—者執行除了讀取/寫人處理以外 之處理時’另一卿執行讀取/寫入處理。以此方式，在 U7208.doc 201111987 及第實施例中，如圖2中所示，包含ram 2〇a及财仙記 憶體3 〇 &之储存群組A以及包含R A Μ 2 0 b及N A N D記憶體 30b之儲存群組b可獨立且並行執行不同處理。 NAND型快閃記憶體為一半導體記憶體，其中在寫入之 前需要執行擦除處理，且其壽命取決於重寫次數。另一方 由主機K己錄之資料具有時間局部性及空間局部性兩 者。因此’當記錄資料時，若直接在由該主機】指定之一 位址中記錄該資料（即’重寫）’則擦除處理在很短時間内 暫時集中在一特定區域中且擦除次數之偏差增加。因此， fNAND型快閃記憶體中，執行用於均等分佈資料更新部 分之所謂損耗均衡的處理。在損耗均衡處理中，使重寫次 數均等分佈於區塊之間，以防止寫入及擦除集中於一特定 掭除早雄塊）上。在靜態損耗均衡中，未長時間執行重 寫且重寫次數較小之一區塊被交換為重寫次數較大之-區 塊。例如’當_ 1〇]引起該儲存群組A執行IF-RAM_ N娜之間之資料傳送時，咖ι〇2引起該儲存群㈣執 行與資料傳送並行之損耗均衡處理。藉此，總體上在料 統中可增加資料傳送處理速度相應速度。 、 在NAND型快閃記憶體中，儲存於一記憶體單元電晶體 :貧料在-些情形下隨著時間推移而被反相。刷新處理 出一記憶體單元中之資料且將該資料寫入於一不同單 疋中以防止此反相的處理。你丨l 上 奐理例如，當MPU UM引起儲存群 、.且Α執行IF-RAM-NAND間之資料傳送時，刪ι〇·2 儲存群組Β執行與資料僂接* +得廷並行之刷新處理。藉此，總體 147208.doc 201111987 上在該系統中可增加資料傳送處理速度及回應速度。 在NAND 5己憶體中’引入所s胃組合複數個實體區塊之邏 輯區塊的虛擬區塊的概念，且在此實體區塊之單元中執行 擦除、寫入及讀出。當資料擦除（邏輯區塊）單元不同於資 料管理單元時，根據該NAND記憶體之重寫進度，無效資 料使邏輯區塊成為多孔的。當處於此多孔狀態中之邏輯區 塊增加時，大體上可用之邏輯區塊減少，且該NAND記憶 體之一儲存區域不能被有效使用◦因此，執行用於收集有 效資料且將有效資料重新寫入於一不同邏輯區塊中之所謂 緊密（compaction)的處理。廢棄項目收集處理包含此緊密 處理。例如，當MPU 1(M引起儲存群組A執行if_ram_ 間之資料傳送時，MPU 1〇_2引起儲存群組B執行與 貧料傳送並行之廢棄項目收集處理。藉此，總體上在該系 統中可增加資料傳送處理速度及回應速度。 自RAM至NAND記憶體之清空處理係在ram之快取區域 二滿之前或當在RAM之快取區域變滿時將一快取區域中之 H月工至NAND δ己憶體的處理。例如，當^ !引起 健存群組A執行IF_RAM_NAND間之資料傳送時，刪1〇_ 2引起儲存群組Β執行與資料傳送並行之清空處理。藉此， 總體上在該系統中可增加資料傳送處理速度及回應速度。 Q處理係依^丁列將命令赌存至ΝΑ仙記憶體且當改 -填序時執灯違等命令的處理。當.陳行讀取/ =入處理時，鹏10錢行NCQ處理。藉此，總體上在該 系統中可增加資料傳送處理速度及回應速度。 147208.doc 201111987 由MPU管理之管理表包含用於管理ram中之快取區域的 一表、用於管理NAND記憶體中之資料之一儲存位置的一 表、用於管理一自由區塊的一表、用於管理使用中之一區 塊的一表、用於管理因大量錯誤或其類似物而不能用作一 儲存區域之一區塊的一表以及用於管理每個區塊之重寫次 數的一表。管理資訊除了包含此等管理表以外亦包含作為 此等官理表之改變差異資訊的一日誌。此管理資訊係儲存 於RAM 20a及2〇b中。用於儲存群組A之管理資訊可儲存於 該儲存群組A之RAM 20a中，且用於儲存群組B之管理資訊

可儲存於該儲存群組B之RAM2〇b中；或者用於儲存群組A 之笞理資sfL可儲存於該儲存群組B之中，且用於 儲存群組B之管理資訊可儲存於該儲存群組A之ram 2〇a 中。 在用於儲存群組A之管理資訊係儲存於該儲存群組b RAM鳥中且用於儲存群組B之管理資訊係储存於該儲 群組A之RAM 2Ga中的情形下，#Μρυ A執行IF-RAM-NAND間之資料傳送時，Μρυ ι〇_2可執 與資料傳送並行之用於儲存群組kRAM 2(>b上之儲存 組A中所執行之IF_RAM_NAND間之f料傳送的管理資訊 更新。藉此’總體上在㈣統中可增加資料傳送處理速 及回應速度。 入處理（IFsRAMs B之間的選擇。該 接著，解釋在MPU 10-!中所執行之寫 NAND之間的資料傳送）在儲存群組八與 選擇方法包含以下步驟： 147208.doc •12- 201111987 (a) 基於RAM之自由空間切換 (b) 基於NAND記憶體之疲勞度（重寫次數）切換 (c) 基於RAM之快取區域中是否存在小於頁單元之資料 而切換 (d)考慮自主機指定之邏輯位址（LBA)的局部性（指定之 邏輯位址（LBA)是否為頻繁更新資料之位址）而切換 解釋（a)之切換《在自主機丨接收寫入請求的情形下， MPU 10-1檢查RAM 20a及20b之各個快取區域之自由空間 且將資料自該主機1寫入至具有較大自由空間的該等RAM 之一者。例如，當RAM 20a充滿有效資料時，來自該主機 1之該貢料被寫入於該RAM 2〇13中。根據此切換處理，減 少自RAM至NAND記憶體之不必要清空處理，且增加對自 該主機1之寫入睛求的高速回應之概率。 解釋（b)之切換。在自主機1接收寫入請求的情形下， MPU 10-1判定此寫入請求之寫入大小是否大，且進一步藉 由獲得NAND記憶體術及抓之各者之重寫次數之平均值 而判定該等NAND記憶體3Ga及鳥哪個具有—較高疲勞 度。接著，該MPU 1(M引起包含具有較高疲勞度之ναν〇 記憶體之該儲存群組的R A M寫人具有大寫人大小的資料且 引起包含具有較低疲勞度之_記憶體之該儲存群組的 RAM寫人具有小寫人大小的資料。在寫人具有小寫入大小 之資料的NAND記憶體中，增加廢棄項目收集且因此增加 一區塊之重寫次數，使得具有大寫人大小之資料被寫入具 有較高疲勞度樣職憶體中。藉此，延長N娜記憶 147208.doc 13 201111987 體之壽命’從而能夠改良可靠性。 解釋（C)之切換。在自主機i接收寫入請求的情形下，當 在RAM 20a中存在大小比财仙記憶體之寫入單元⑴更 小之資料時，MPU 10_丨擇優選擇該RAM2〇a且引起來自該 主機1之-貝料寫入於該所選RAM 2〇a中以產生比該nand記 隐體之寫入單元（頁）更大之資料。藉此，清S係在該RAM · 中儲=大資料之後而執行，且改良寫入效率以及改良加速 及可罪度。寫入效率意味著邏輯區塊之擦除量相對於在一 預定週期中自主機寫入之資料量的一靜態值。 解釋（d)之切換。在自主機丨接收寫入請求的情形下， MPU 1 〇· 1判疋該寫入請求是否為對頻繁更新之邏輯位址的 寫入味求。在邏輯位址係頻繁使用之位址的情形下，該 MPU 10-1引起該等RAM中之一者寫入資料。在邏輯位址 不係頻繁使用之位址的情形下，該Μρυ 1(μι引起另一 RAM寫入資料。藉此，該等RAM之目的變得清晰，使得 可最佳化（最小化）管理表且可最佳化清空處理。 接著，參考圖3中所示之流程圖，解釋當在該等儲存群 、’且之者中執行寫入處理且在另一儲存群組中執行與寫入 處理並行之損耗均衡處理時的處理。當自主機丨接收寫入 . 請求時（步驟S100)，MPU HM執行以上（3)至（£1)之判定以 判疋來自該主機1之資料待寫入於哪個RAM中（步驟 s 110)。在此實例中’判定該資料被寫入於ram 2〇a中。 接著’該MPU 10-1判定所選RAM 2〇&是否為滿（步驟 S120) 〇當判定該所選RAm 20a為滿時，執行自該rAm 2〇a 147208.doc 14 201111987 至NAND記憶體3〇a之清空處理（步驟sn〇)。當執行清空處 理呀，清空處理之結束係自NAND控制電路35a而通知匯流 排3。當偵測到所選RAM 2〇a沒滿或偵測到清空處理結束 之通知時，該MPU 10-1將經由該匯流排3之寫入資料之傳 送指令通知該主機1(步驟S150)。 自主機1至RAM 20a之資料傳送係藉由此傳送指令通知 而開始（步驟S160)。當MPU HM自RAM控制電路25a接收 自"面2至该RAM 20a之資料傳送的結束時（步驟Sl7〇)，該 MPU 10-丨經由該匯流排3發送一完成通知至該主機步驟 S180)。此後，該MPU 1〇-1在自該主機丨接收一請求之前都 處於待命。 另一方面，在傳送指令通知之偵測作為一觸發的情況 下，當MPU 10-2偵測到經由該匯流排3自河1>1; 1〇_丨至該主 機的傳送指令通知時’該MPU 1〇_2自财·記憶體娜選 擇需要執行靜態損耗均衡的一區塊（步驟S2〇〇卜接著，該 MPU 10-2執行將該NAND記憶體通上重寫：欠數小的一區 塊交換為重寫次數大的—區塊的靜態損耗均衡處理（步驟 S210)。以此方式’並行執行寫人處理及損耗均衡處理。 =其是，當RAM 20a中不需要執行步驟su〇處所執行的清 空處理時’可較早開始該NAND記憶體3Gb中之損耗均衡明 使得可有效並列化寫入處理及損耗均衡處理。 、 :以上解釋中’在靖送指令通知之後而執行靜態損 耗均衡處理（步驟S15G), “，如圖4中所示，在^产 理之偵測作為-觸發的情況下，當卿叫貞測:: 147208.doc 15 201111987 iO 1執行用空處理時（步驟S130)，該^^卩。l〇2可自 記憶體30b選擇需要執行靜態損耗均衡的一區塊（步驟 S200)接著，该MPU 10-2執行將該NAND記憶體3〇b上重 寫人數小的一區塊交換為重寫次數大的一區塊的靜態損耗 句衡處理（步驟S21G)。以此方式，並行執行寫人處理及損 耗均衡處理。根據此一控制，可有效並行化寫入處理及損 耗均衡處理。 接著，參考圖5甲所示之流程圖解釋當並行執行寫入處 理及表更新處理時的—操作實例。在此操作實例中，與儲 存群組A有關的管理資訊係儲存於儲存群組b之ram 2〇b中 且與儲存群組B有關的管理資訊係儲存於儲存群組A之 RAM 20a 中。 备自主機1接收寫入請求時（步驟S300)，MPU 10-1執行 乂上(a)至⑷之判定以判定來自該主機】之資料將寫入於哪 個RAM中（步驟S3 1〇)。在此實例中，判定該資料係寫入於 RAM 20a 中。 接著，MPU 10-1判定所選RAM 2〇a是否為滿（步驟 S320)。當判定所選RAM 2〇a為滿時，執行自ram 2〇a至 nand記憶體30a之清空處理（步驟s33〇卜當執行清空處理 時，/空處理之結束係自NAND控制電路35a而通知匯流排 3田偵測到所選RAM 20a沒滿或偵測到清空處理結束之 通知時，該MPU 10-1將經由該匯流排3之寫入資料之傳送 指令通知該主機1 (步驟S350)。 在此實例中，在步驟S330處執行清空處理。在該傳送指 147208.doc -16- 201111987 令通知之偵測作為一觸發的情況下，當MPU 10-2偵測到經 由該匯流排3自MPU 10-1至該主機的傳送指令通知時，該 MPU 10-2引起儲存群組b之ram 20b執行歸因於步驟333〇 處所執行之自該RAM 2〇a至NAND記憶體30a之清空處理的 管理資訊之更新（步驟S400)e換言之，與儲存群組A有關 的官理表係儲存於儲存群組B之RAM 20b中且該MPU 10-2 更新與儲存於該RAM 20b中之儲存群組A有關的管理表。 此外’藉由步驟S350處之傳送指令通知而開始自主機1 至RAM 20a之資料傳送（步驟S36〇)e當^^^ 1〇1|RAM控 制電路25a接收自介面2至該RAM 2〇a之資料傳送的結束時 (步驟S370)’該MPU 1〇_丨經由該匯流排3發送完成通知至 該主機1(步驟S380)。此後，該MPU 1(M在自該主機i接收 一請求之前都處於待命。 在完成通知之偵測作為一觸發的情況下，當Mpu丨心二偵 測到自MPU 1 0-1至主機！之完成通知時，該引起 儲存群組B之RAM鳩執行歸因於與儲存群組A有關的if_ RAM間之資料傳送處理的管理表之更新（步㈣彻）。 以此方式，在第一實施例中，在一儲存群組中之IF_ RAM-NAND間之資料傳送處理及與另—㈣群組之職d 記憶體之維護相關之控制係分配至複數個咖以獨立執 行’使得可改良該系統之平均速度。此外，管理資訊係儲 存於一不同儲存群組之—RAM中，且在一赌存群組中之 ㈣AM.NANDfs1之f料傳送處理及與if_ram_n層間之 «料傳送處理相關之管理資訊之更新處理係分配至該等 147208.doc 17 201111987 MPU以獨立執行’使得可改良該系統之平均速度。此外’ 在一儲存群組中之IF-RAM-NAND間之資料傳送處理及另 一儲存群組之清空處理係分配至該等MPU以獨立執行’使 得可改良該系統之平均速度。 (第二實施例） 圖6為繪示作為根據第二實施例之記憶體系統之SSD 100 之一組態實例的一方塊圖。在該第二實施例中之該SSD 中，不執行清除分群組。該SSD包含一儲存單元、該儲存 單元包含複數個RAM 20a、20b、…、複數個RAM控制電 路25a、25b、...、複數個NAND記憶體30a、30b、…及複 數個NAND控制電路35a、35b、…。NAND控制電路35a可 藉由一專線16存取NAND記憶體30a及30b，且NAND控制 電路35b亦可藉由該專線16存取該等NAND記憶體30a及 30b ° 在該第二實施例中之該SSD中’如圖7中所示，可同時 啟動一 RAM及複數個NAND記憶體且執行資料傳送，且一 不同RAM可存取該等NAND記憶體。換言之，可在RAM 20a與NAND記憶體30a及30b之間以及在RAM 20b與NAND 記憶體30a及30b之間執行資料傳送。 在該第二實施例中’因為改良該等NAND記憶體之並行 處理能力（parallelism) ’所以增加自RAM至NAND記憶體之 傳送速度且可在該傳送期間未使用之RAM中執行表更新處 理。此外，當在MPU 10-1中執行讀取/寫入處理時，MPU 10-2可執行NCQ處理。 147208.doc • 18 - 201111987 此外，在該第二實施例中，在選擇用於資料傳送之RAM 中，有可能執行基於該RAM之自由空間的切換、基於在該 RAM之快取區域中是否存在小於頁單元之資料的切換及其 類似物。在該第二實施例中，可固定分配待由MPU 1 0-1及 1 0-2執行之處理功能。另外，當該等MPU中之一者執行讀 取/寫入處理時，待命之另一 MPU可執行除了該讀取/寫入 處理以外的處理。 以此方式，在該第二實施例中，因為RAM與NAND記憶 體之間的頻寬大，所以可加速該RAM與該NAND記憶體之 間的資料傳送，且可執行在該資料傳送期間未使用之RAM 中之處理。 (第三實施例） 圖8為繪示作為根據第三實施例之記憶體系統之SSD 100 之一組態實例的一方塊圖。在該第三實施例中之該SSD 中，亦不執行清除分群組。該SSD包含一儲存單元，該 儲存單元包含複數個RAM 20a、20b、...、複數個RAM控 制電路25a、25b、…、複數個NAND記憶體30a、30b、... 及複數個NAND控制電路35a、35b、…。 在該第三實施例中，以類似於圖1之方式，NAND控制電 路35a僅可存取NAND記憶體30a且NAND控制電路35b僅可 存取NAND記憶體30b。然而，如圖8中所示，RAM控制電 路25a係藉由一專線17a而連接至該等NAND控制電路35a及 3 5b，且該RAM 20a可獨立地執行資料傳送至該等NAND記 憶體30a及30b之兩者。此外，RAM控制電路25b係藉由一 147208.doc •19· 201111987 專線17b而連接至該等NAND控制電路35a及35b，且該 RAM 20b可獨立地執行資料傳送至該等NAND記憶體30a及 30b之兩者。因此，在該第三實施例中之該SSD可選擇掛 在複數個NAND控制電路之複數個NAND記憶體中之一者 且自該RAM存取所選NAND記憶體，如圖9中所示。因 此，在圖8中所示之系統中，舉例而言，當儲存於該RAM 中之資料被清空至NAND記憶體時，可靈活選擇該NAND 記憶體，使得有可能選擇具有高清空效率之NAND記憶體 且執行該等NAND記憶體之間之處理（損耗均衡處理、刷新 處理及其類似物）。 在該第三實施例中，可執行可在該苐一實施例中執行之 並行處理之全部。並行處理包含以下： (a) IF-RAM-NAND間之資料傳送處理及維護處理的並 行化 (b) IF-RAM-NAND間之資料傳送處理及清空處理的並 行化 (c) IF-RAM-NAND間之資料傳送處理及NCQ處理的並 行化 (d) IF-RAM-NAND間之資料傳送處理及表更新處理的 並行化 表更新處理係藉由使用在資料傳送處理中未使用之RAM 而執行。 此外，在該第三實施例中，當選擇用於資料傳送（寫入 處理）之RAM時，有可能執行在該第一實施例中所解釋之 147208.doc -20- 201111987 切換的全部，即基於RAM之自由空間的切換、基於NAND 記憶體之疲勞度（重寫次數）的切換、基於RAM之快取區域 中是否存在小於頁單元之資料的切換以及考慮自主機指定 之邏輯位址（LBA)的局部性的切換。 當執行基於RAM之自由空間的切換時，該MPU選擇具有 較大自由空間之RAM且將來自主機2之資料寫入於該所選 RAM中。當執行基於NAND記憶體之疲勞度的切換時，該 MPU基於NAND記憶體30a及30b之疲勞度以及寫入時之資 料大小而選擇寫入資料之NAND記憶體。當執行基於RAM 之快取區域中是否存在小於頁單元之資料的切換時，該 MPU判定在RAM 20a及20b中是否存在小於頁單元之資 料，擇優選擇存在有小於頁單元之資料的RAM，且引起來 自主機2之資料寫入於該所選RAM中。當執行考慮自該主 機指定之邏輯位址（LBA)的局部性的切換時，該MPU當頻 繁使用位址時引起該等RAM及該NAND記憶體之一預定者 寫入該資料，且當不頻繁使用該位址時引起其他RAM及該 NAND記憶體之一預定者寫入該資料。 在該第三實施例中，固定分配待由MPU 10-1及10-2所執 行之處理功能。另外，當該等MPU中之一者執行讀取/寫 入處理時，待命之另一 MPU可執行除了該讀取/寫入處理 以外的處理。 在該第三實施例中，可選擇執行維護且容易寫入資料的 NAND記憶體，且可利用一不同NAND記憶體執行刷新或 損耗均衡處理，使得可執行高速資料傳送且可改良可靠 147208.doc -21 · 201111987 性0 熟s此項技術者將很容易地想到另外優點及修飾。因 此，本發明在其更廣態樣中並不限於本文中所顯示及描繪 之該等特定細節及代表性實施例。因此，在不偏離隨附專 利申請範圍及其類似物所界定之一般發明性概念之精神或 範圍的情況下可作出各種修飾。 【圖式簡單說明】 圖1為繪示根據本發明之一第一實施例之一記憶體系統 之一組態實例的一方塊圖； 圖2為繪示根據該第一實施例之一 RAM及一 NAND記憶 體之一資料傳送形式的一示意圖； 圖3為繪示根據該第一實施例之一操作實例的一流程 圖， 圖4為繪示根據該第一實施例之一操作實例的一流程 圖； 圖5為繪示根據該第一實施例之另一操作實例的一流程 圖； 圖6為繪示根據本發明之一第二實施例之一記憶體系統 之一組態實例的一方塊圖； 圖7為繪示根據該第二實施例之一 RAM及〆NAND記憶 體之一資料傳送形式的一示意圖； 圖8為繪示根據本發明之〆第三實施例之一記憶體系統 之一組態實例的一方塊圖；及 圖9為繪示根據該第三實施例之一 RAM及一 NAND °己隐 147208.doc •22- 201111987 體之一資料傳送形式的一示意圖 【主要元件符號說明】 1 主機 2 記憶體連接介面 3 匯流排 10-1 微處理器單元 10-2 微處理器單元 15a 專線 15b 專線 16 專線 17a 專線 17b 專線 20a 隨機存取記憶體 20b 隨機存取記憶體 25a 隨機存取記憶體控制電路 25b 隨機存取記憶體控制電路 30a N AND記憶體 30b N AND記憶體 35a NAND記憶體控制電路 35b N AND記憶體控制電路 100 固態驅動器 147208.doc •23-

Claims (1)

1. 201111987 七、申請專利範圍： 1 · 一種記憶體系統，其包括： 儲存群組，每個儲存群組包含…第-儲存軍 • 711 〃第—儲存單元係非揮發性的且包含作為眘… 除單元之複數個區塊；作為該第—儲存;作為—貧料擦 ， 愔舻沾—铂 子早兀之—緩衝記 :第、=Γ存單元;控制該第一儲存單元之驅動的 第一&制電路及控制該第二錯存單元之驅動的 =電路；且每㈣存群組可執行在料儲 : 2之該第—儲存單元與該第二儲存單元之間的資料: 一介面，其係連接至一主機裝置；及 複數個卿，其等係匯流排連接至該介面及 群組之各者之該第一控制電路及該第二控制電路，且控子 =群組之各者之該第-控制電路及該第二控： 對該等儲存群組之至少-者經由該第二健存單元的入 於该主機裝置與該第-鍺存單元之間的資料傳送的—第 一控制及包含對其他儲存群組之該第—料單元之 的控制的-第二控制係分配至該等Μρυ以 MPU獨立執行。 田邊專 2. 如請求们之記憶體系統，其中對維護之控制包含損耗 均衡處理、廢棄項目收集處理及刷新處理之至少—者貝 3. ㈣求項！之記憶體系統，其中對該等健存群^之至。少 一者經由該第二儲存單元的介於該主機裝置與該第 M7208.doc 201111987 單元之間的資料傳送的該第一控制及對自其他儲存群 組之该第二儲存單元至該第—儲存單元之資料清空的該 第控制係分配至該等MPU以待由該等MPU獨立執行。 4. 如請求項1之記憶體系統，其中 u第—儲存單元儲存用於管理儲存於與該第二儲存單 μ自身所屬之该儲存群組不同之儲存群組之該第一儲存 單兀及遠第二儲存單元中之資料的管理資訊，且 對該等儲存群組之至少一者經由該第二儲存單元的介 於該主機褒置與該第—儲存單元之間的資料傳送的該第 控制及對知因於該第一控制之該管理資訊之更新處理 的5亥第二控制係分配至該等Μρυ以待由該等Μρυ獨立執 行。 5. 如請求項3之記憶體系統，其中 _ ^第―儲存單70儲存用於管理儲存於與該第二儲存單 :自身所屬之該儲存群組^同之儲存群組之該第一儲存 早元及該第二儲存單元中之資料的管理資訊，且 ，對該等料群組之至少—輕由㈣二料單元的介 ； 機裝置與S亥第一儲存單元之間的資料傳送的該第 一控制及對歸因於該第—控制之該管理資訊之更新處理 的邊第二控制係分配至該等Mpu以待由該等Mpu獨立執 行0 二。月求項1之記憶體系統，其中當執行經由該第二儲存 早元將資料自該主機裝置寫人至㈣—儲存單元時，執 仃該第—控制之該MPU選擇具有大自由空間之該第二儲 147208.doc •2· 201111987 存單元所屬之儲存群組β 7.,請求項i之記憶體系統，其中當執行經由該第二儲存 早^資料自該主機裝置寫人至該第—儲存單元時，執 打该第-控制之該MPU基於該第1存單元之—疲勞度 以及執行寫人時之-資料大小而選擇該儲存群組。 8. ^請永们之記憶體系統，其中當執行經由該第二儲存 早兀將資料自該主機裝置寫入至該第—儲存單元時，執 ㈣第—控制之該刪判；t在-第二儲存單元中是否存 在大小小於該第一儲存單元之一寫入單元之資料且擇優 選擇存在大小小於該第一儲存單元之該寫入單元之資料 的該第二儲存單元所屬之儲存群組。 9·如請求们之記憶體系統’其中當執行經由該第二儲存 早兀將資料自該主機裝置寫入至該第—儲存單元時，執 行該第-控制之該MPU判定該寫入是否係對頻繁使用之 —邏輯位址之寫人，且根據判定之—結果而選擇儲 組。 10. —種記憶體系統，其包括： 複數個儲存群組，每個儲存群組包含：一第一儲存單 元’該第-儲存單s係非揮發性的且包含作為—資Z 除單元之複數個區塊；作為該第一儲存單元之一緩衝= 憶體的-第二儲存單元；控制該第一儲存單元之驅動的 一第一控制電路及控制該第二儲存單元之驅動的—第二 控制電路’·且每個前群組可執行在料料群組之各 者中之該第-儲存單元與該第二儲存單元之間的資料傳 I47208.doc 201111987 送； 一介面，其係連接至一主機裝置；及 複數個MPU’其等係匯流排連接至該介面及該等儲存 群組之各者之該第一控制電路及該第二控制電路，且控 制該等儲存群組之各者之該第一控制電路及該第二控： 電路，其中 對該等储存群組之至少一者經由該第二儲存單元的… 於-亥主機裝置與该第—儲存單元之間的資料傳送的—斧 —控制及對自其他儲存群組之㈣二儲存單元至該第一 儲存單元之貝料清空的—第二控制係分配至該等⑽U 〇 待由該等MPU獨立執行。 11. 種5己憶體糸統，其包括： 複數個儲存群組，每個儲存群組包含：一第一儲存單 元，該第-儲存單元係非揮發性的且包含作為—資料擦 除單元之複數個區塊；作為該第—儲存單元之' 緩衝記 憶體的一第二儲存單元；控制該第-儲存單元之驅動的 -第-控㈣路及控制該第二儲存$元之驅動的一第二 控制電路，·且每個料縣可執行在料财群組之各 者中之該第—儲存單元與該第二儲存單元之間的資料傳 一介面，其係連接至一主機裝置；及 至5亥介面及該等儲存 第一控制電路，且控 制電路及該第二控制 複數個MPU ’其等係匯流排連接 群組之各者之該第一控制電路及該 制该等儲存群組之各者之該第一控 147208.doc 201111987 電路，其中 該第二儲存單元儲存用於管理健存 元自身所屬之該健存群組不同之 储存早 單元及該第：儲存單元t 、.且之&第—儲存 T之貧枓的管理資訊，且 對該等健存群組之至少一者經由該第二儲 於該主機裝置與該第一儲存單 凡的介 -控制及對歸因於該第一控制之該管理資訊： =第二控㈣分配至該等胸以待由該等卿獨 12 .一種記憶體系統，其包括： 一儲存單元，其包含：複數個第—儲存單元，該複數 個第-儲存單元係非揮發性的且包含作為―資料擦除單 凡之複數個區塊；作為該等第-儲存單it之-緩衝記恃 體的複數個第二儲存單S;控制該等第—储存單元之驅 動的複數個第-控制電路及控制該等第：儲存單元之驅 動的複數個第：控制電路；且_存單元可執行在該等 第二儲存單元與該等第一儲存單元之一者之間的資 送； 一介面，其係連接至一主機裝置；及 複數個MPU，其等係匯流排連接至該介面及該儲存單 元之該等第一控制電路及該等第二控制電路，且控制該 儲存單元之該等第一控制電路及該等第二控制電路， 其中 對經由該等第二儲存單元之一者的介於該主機裴置與 I47208.doc 201111987 該等第一儲存單元之間的資料傳送的一第一控制以及包 含使用未用㈣第一㉟制之該第二儲存單元之-處理的 一第二控制係分配至該等Mpu以待由該等Mpu獨立執 行0 13. 如請求項12之記憶體系統，其中 該第二健存單元儲存用☆管理儲存於該第一儲存單元 及該第二儲存單元中之資料的管理資訊，且 該第二控制包含該管理資訊之更新處理。 14. 一種記憶體系統，其包括： 一储存單元，其包含：複數個第—儲存單元，該複』 個第-儲存單元係非揮發性的且包含作為—資料擦除』 元之複數個區塊；作為該等第—儲存單元之—緩衝記^ 體的複數個第二儲存單元；控制料第—儲存單元之馬 動的複數個第-控制電路及控制該等第：儲存單元之馬 動的複數個第二控制電路；且該儲存單元可執行在㈣ 第二儲存單元之—者與該等第—儲存單元之—者 資料傳送； 一介面，其係連接至一主機裝置；及 複數個MPU，其㈣匯流排連接至該介面及該儲存 兀之該等第一控制電路及該等第二控制電路，且控 該儲存單元之該等第-控制電路及該等第二控制電路 其中 對在該主機裝置盘自該蓉笛_ 咬衣1/、目。茨寻弟一儲存早元選出之該等第 儲存單元之一者之間經由該 矛一储存早兀的資料傳送 147208.doc 201111987 «V 一第 役市！J以及 六„ iέ對未用於該第一控制之該第一储 存早元之維護之一控制的— 第二控制係分配至該等MPU 以待由該等MPU獨立執行。 1 5 _如請求項丨4之記憶體系 味也 '、、·先其中對在該主機裝置與自該 寺第二儲存單元選出之該黧 專第一儲存單元之一者之間經 由该第二儲存單元的資料 Τ叶得送的该第一控制以及對自未 用; 於該第—控制之該第：儲存單元至未用於該第-控制 之及第-儲存單元之資料清空的該第二控制係分配至該 等MPU以待由該等肘1>1;獨立執行。 16.如請求項14之記憶體系統，其中 該第二儲存單元儲存用於管理儲存於該第一儲存單元 及泫第二儲存單元中之資料的管理資訊，且 對在該主機裝置與自該等第二儲存單元選出之該等第 -儲存單7G之-者之間、經由該第二儲存單元&資料傳送 的該第-控制以及包含藉由使用未用於該第一控制之該 第二儲存#元之該管王里資訊之更新處王里的該帛二控制係 分配至該等MPU以待由該等MPU獨立執行。 17.如請求項14之記憶體系統，其中當執行經由該第二儲存 單元將資料自該主機裝置寫入至該第一儲存單元時，執 行該第一控制之該MPU選擇具有一大自由空間之第二儲 存單元。 1 18_如請求項14之記憶體系統，其中當執行經由該第二儲存 單元將資料自該主機裝置寫入至該第一儲存單元時，執 行該第一控制之該MPU基於該第一儲存單元之—疲勞产 147208.doc 201111987 19. 20. 以及執行寫入時之—資料夫, ,. _ 小而選擇該第一儲存單元。 如相求項14之記憶體系統，其 單元將資料自該主機裝置寫二至：執行經由該第二儲存 行該第-控制之該MPU判定在^儲存單几時’執 存在大小小於該第-儲存單元：―第二儲存單元中是否 優選擇存在大小小於該第〜儲在：寫入單元之資料且擇 料的該第二儲存單元。 J^之該寫人單元之資 如請求項丨4之記憶體系統，其中杏 單元將資料自該主機裝置寫入至仃經由該第二儲存 行該第一控制之該MPU判定誃^ θ 一儲存單元時’執 ·’" &否係對頻繁使用之 一邏輯位址之寫入，且根據列定之 儲存單元及該第二儲存單元。 &果而選擇該第 147208.doc