TW201108618A - Modulated supply spread spectrum - Google Patents

Description

201108618 六、發明說明： 【發明所屬之技術領域】 本發明係有關於抑制在電子電路中（特別是在電子通 信電路中）之雜訊，更特別的是有關於抑制經由空氣傳遞之 EMI(電磁干擾）雜訊信號。 【先前技術】 通常將電子電路中之雜訊描述爲經由共用信號回路或 接地路徑傳遞共用電源及經由空氣傳遞EMI。 熟知的保護方法包括··信號返回之接地面具有非常低 的阻抗，此導致小的電壓雜訊；在電源接線上之濾波器阻 礙信號經由該電源在電路間傳遞；以及周到的佈局規則及 遮蔽，以減少EMI。對於EMI而言，習知技藝教示遮蔽和 佈局電路及電路模組，以便最小化互感、電容路徑以及EMI 產生及接收。 ^ 在現代電子產品中，電子電路包括數位時鐘（在此與振 盪器係屬同義使用）及邏輯電路，其中該等邏輯電路以非常 高速執行電腦及通信系統（PC、手持裝置等）。這些高頻信 號亦具有尖銳邊緣，以及一起產生EMI雜訊，其中該EMI 雜訊可能在RF接收器之選擇性範圍內呈現具有充分能量 之RF (射頻）諧波，而不利地影響該RF接收器之性能。 第 1圖描述一CLK CKT(時鐘電路）及一邏輯電路 (LOGIC CKTA)之習知技藝電路設計，每一電路具有一用於 電源VDD及接地面2之個別濾波器。這些電路實際上表示 任何電子電路。VDD亦具有對在一寬的頻譜上之信號頻率 201108618 呈現低阻抗之C 1及C 2旁路電容器。該等個別濾波器分別 具有一串接電感器L1及L2與一旁路電容器C3及C4,該 串接電感器及該旁路電容器過濾經由該VDD接線至或來自 該CLK CKT及該LOGIC CKT A之信號。然而，每當發生 高速頻率或快速邊緣，EMI信號5可以經由所示之空氣傳 遞。這些EMI信號可以包括RF天線4所要接收之RF諧波。 這些被CKTRY B所接收之諧波增加雜訊，以及因而減少該 接收器之靈敏度。 在手持電子產品中，遮蔽常常不是一實用選擇，以及 佈局考量無法去除EMI產生，並且其RF諧波與RF接收器 之耦合。無論如何小心設計，這樣的RF接收器會遭受因 EMI所造成之雜訊的增加及靈敏度的減少。 【發明內容】 本發明提出EMI RF諧波至RF接收器之耦合。完全相 反於該習知技藝之隔離教示，本發明主要調變或改變時鐘 及時鐘相關信號之頻率。時鐘相關信號尤其包括以時鐘所 選通輸出之資料。當一時鐘頻率改變時，亦在某一頻譜上 改變或擴散該時鐘之諧波。在此方式中，當諧波頻率隨著 時鐘頻率而改變時，將減少天線所可以接收之時鐘的任何 諧波之振幅。因而，當該改變諧波頻率本身移離該天線之 選擇性範圍時’將減少那個諧波振幅，而不具在RF接收器 上所接收之有害固定頻率EMI RF諧波。因此，增加該RF 接收器之性能。 在另一實施例中，時鐘之工作週期的改變亦可以在某 201108618 —頻譜上擴散該EMI RF諧波含量，以及因此減少在RF接 收器上所接收之EMIRF諧波。 本發明提供由本發明方法所產生之數個益處。一益處 爲：可以需要很少的電子產品或電路或不需要額外電子產 品或電路，因爲一參考時鐘及邏輯驅動器已存在。另一益 處爲：可以以一相反方式（如下面所述）使用在電源與時鐘 及其它邏輯電路間之被動濾波器，以允許更易驅動該時鐘 電路上之電源節點（power node)。被動濾波器分量値之某些 改變及連接一緩衝器輸出至該時鐘電路電源節點可以全部 是必需的。 舉例說明，大部分時鐘具有在某些程度上相依於連接 至振盪器之電源的大小之頻率。在本發明之一實施例中， 一緩衝器以可以從一參考時鐘（該參考時鐘係在系統中之 其它處產生的）獲得之某一頻率驅動及改變在一時鐘電路 之電源節點上的電壓。此改變時鐘頻率，以及因而，在某 —頻譜上擴散EMI RF諧波。意外地，LC濾波器（第1圖及 第2A圖）提供有助於該電源節點之電壓驅動的阻抗。事實 上，可針對既定應用探索地決定該LC之數値及驅動功能。 在一實施例中，一時鐘電路包括一環式振盪器。在這 樣的電路中，當改變供應至該環式振盪器之電源時，則頻 率改變。其它振盪器（例如，VCO(壓控振盪器）時鐘）及其它 時鐘電路係設計成使頻率無關於電源變化。然而，這些時 鐘電路不完全無關於電源變化及仍然可以受益於本發明。 第2B圖之VCO時鐘電路提供一控制端20，其中可以 201108618 使外部電容器連接至該控制端20，以改變頻率。像一電容 或電阻分壓器（第2D圖）從REF CLK經由一緩衝器25至該 控制端20的耦接強加一信號至該控制端20’以改變時鐘 頻率。此可以實現相同於驅動電壓節點之有利效果。 在本發明之又另一實施例中，加長及縮短時鐘之工作 週期，其中這樣的改變亦可在某一頻譜上擴散EMI RF諧 波含量。 熟習該項技藝者將察知到，雖然下面詳細敘述將參考 說明實施例、圖式及使用之方法，但是本發明並非侷限於 這些實施例及使用之方法。更確切地說，本發明具有廣的 範圍及意欲如所附申請專利範圍來界定。 【實施方式】 第2A圖描述一從一DC電源VDD供電之邏輯電路。以 —電感器L3及一電容器C5過濾該VDD。通常，L3包括一 包圍電壓接線之鐵氧體珠（ferrite bead)。這樣的珠在該項 技藝中係已知的。使一振盪器（OSC) 8連接於該過濾電源節 點V 1與接地間。在此情況中，該OSC 8產生一時鐘CLK OUT，該時鐘CLK OUT驅動其它邏輯13。該OSC 8亦從 移位暫存器10選通輸出資料（一次一資料位元）。CLKOUT 及DATA OUT兩者將分享共用時序（comm〇ntiming)，兩者 可以具有快速邊緣，以及兩者可以是EMI 5之來源。 第2A圖亦具有一用以驅動一緩衝器12之reF CLK 14。該緩衝器12從VI汲取一電流II，此改變vi之電壓 値’以及因而改變 CLK OUT之頻率。該頻率之改變使該 201108618 EMI 5及它的諧波在某一頻譜上擴散。任何可能已從該EMI 5接收一 RF諧波之RF接收器將因該頻譜擴散而接收一較 低振幅。 第2B圖描述本發明之另一實施例。在此，振盪器係— 具有一設計成用於一外部頻率設定電容器C6之節點20的 VCO。如所述’可以使REF CLK緩衝25及經由一電容器 C7耦接至該節點20，其中該電容器C7係按一定尺寸製造 的，以在節點20上產生一電壓信號。此電壓信號通常以相 似於第2A圖之電源節點VI的驅動方式調變VCO輸出頻 率。 第3圖描述來自第2A圖之電路的CLK OUT及DATA OUT之時序圖。在此，該CLKOUT30以該CLKOUT信號 之前緣34從移位暫存器10選通輸出資料DATA OUT 32。 該接收器可以使用CLK OUT之後緣36，以在所接收之資 料信號中做選通。清楚地，CLK OUT30與DATA OUT32之 時序共用某些共同時序。 在第2C圖之另一實施例中，一單發電路22產生一脈 衝24。一電容器C8以在該電容器C8上之電壓決定該脈衝 寬度，其中該電壓上升，直到它觸發一比較器（未顯示）爲 止。在第2C圖中，使REFCLK緩衝25，其沒有與0SC頻 率同步，以及其係接近該OSC頻率或比該OSC頻率慢。經 由C9之耦接將是隨機的及該脈衝寬度CLKOUT A 24將是 隨機的。該單發CLK OUT A之任意脈衝寬度輸出可用於 另一電路之時鐘，其中其將如前所述產生EMI 5。然而’ 201108618 可將該CLK OUT A饋送至OR電路23，以產生該CLK OUT»該OR電路23之輸出將比該OSC輸出信號或該單發 脈衝長。該脈衝寬度之改變會改變該工作週期，以及因而， 改變該EMI5之諧波含量。除了 R1及R2電阻分壓器耦接 該緩衝25 REF CLK至該單發時序電容器C8之外，第2D 圖描述第2C圖之電路，其中該電路在CLKOUTA24上產 生一隨機單發脈衝寬度。 第4圖描述在第2A圖中將VI從Via改變至Vlb及至 Vic之效果，其中該OSC頻率分別從Fa改變至Fb及至Fc。 在下面所述之一範例中，從Fa至Fc之變化爲約9MHz，但 是針對其它應用可以如上所述決定實際數値》 第5A及5B圖描述使用本發明之有利效果。這裡是一時 鐘信號之EMI對一RF頻率（1.9385GHz)之干擾的記錄，該 RF頻率係使用於通信電子產品中。第5A圖顯示來自一固 定頻率時鐘信號之約10dBm振幅的干擾信號》第5A圖之 記錄係在該中心頻率周圍之100 MHz範圍的掃描。第5B圖 描述在某一頻譜上擴散該時鐘頻率時之干擾信號，其中沒 有可察覺的干擾信號。在此情況中，在第2A圖之VI上的 已緩衝25 REF CLK頻率信號爲約0.2伏特（峰對峰値），以 及該OSC頻率變化（第4圖中之Fa至Fc)爲約9MHz。 應該了解到，在此以範例來呈現上述實施例及其變化 及變更係可能的。因此，應該將本發明廣泛地視爲僅由下 面所附申請專利範圍所界定者。 【圖式簡單說明】 201108618 本發明敘述參考所附圖式，其中 第1圖係習知技藝電路之電路方塊圖； 第2A、2B、2C及2D圖係描述本發明之實施例的電路 方塊圖； 第3圖係時序圖； 第4圖係藉由改變對一時鐘電路之供應電壓來調變時 鐘頻率之圖形表示； 第5A及5B圖描述因本發明所造成之EMI雜訊的減少》 【主要元件符號說明】 2 接地面 4 RF天線 5 EMI信號 8 振盪器 10 移位暫存器 12 緩衝器 13 邏輯電路 14 REF CLK 20 控制端 22 單發電路 23 OR電路 24 脈衝 30 CLK OUT 32 資料 34 前緣 201108618

Cl 電容器 C2 電容器 C3 電容器 C4 電容器 C5 電容器 C6 外部頻率設定電容器 C7 電容器 C8 電容器 CLK OUT 時鐘 LI 電感器 L2 電感器 L3 電感器 11 電流 R1 及 R2 電阻分壓器 VI 電源節點 V D D 電源 -10- i C 1

Claims (1)

1. 201108618 七、申請專利範圍： 1·—種邏輯電路，該邏輯電路在一頻譜上擴散EMI信號之 諧波含量，該邏輯電路包括： 一振盪器，產生一時鐘，該振盪器具有一電源節點， 其中該振盪器頻率係相關於該電源節點上之電壓位準； 一參考時鐘，耦接至該電源節點，其中該參考時鐘 改變在該電源節點上之電壓，此改變該振盪器之頻率， 其中該振盪器之頻率的改變使EMI信號之諧波含量在一 頻譜上擴散。 2_如申請專利範圍第1項之邏輯電路，其中該振盪器係一 壓控振盪器。 3. 如申請專利範圍第2項之邏輯電路，其中該壓控振盪器 對一外部電容器提供一控制節點，其中在該電容器上之 電壓決定該壓控振盪器頻率。 4. 如申請專利範圍第3項之邏輯電路，其中該參考時鐘耦 接至該控制節點，而不是該電源節點，以及其中該參考 時鐘改變在該控制節點上之電壓，此改變該壓控振盪器 之頻率及在一頻譜上擴散該等EMI信號之諧波含量。 5·如申請專利範圍第4項之邏輯電路，其中該參考時鐘經 由一電容分壓器或一電阻分壓器耦接至該控制節點。 6.如申請專利範圍第1項之邏輯電路，進一步包括一射頻 接收器，該射頻接收器接收該等EMI信號之展頻諧波含 量，其中相較於非擴散EMI信號之諧波含量，在該射頻 接收器之選擇性範圍內的任何諧波信號具有減少之能 11 - 201108618 7. —種邏輯電路，該邏輯電路在—頻譜上擴散emi信號之 諧波含量，該邏輯電路包括： —振盪器，產生一第一時鐘； 一單發電路，具有一控制節點、—耦接至該第一時 鐘之輸入及一包括回應該第一時鐘之一連串脈衝之輸出 時鐘，其中在該控制節點上之電壓決定該等脈衝之寬 度，以及該第一時鐘決定該輸出時鐘頻率； . 一參考時鐘，耦接至該控制節點，其中該參考時鐘 改變該控制節點上之電壓，進而改變該脈衝寬度’其中 -地h據 該脈衝寬度之改變使EMI信號之諧波含量在一 _譜> 散。 8. —種用以在一頻譜上擴散EMI信號之諧波含量的方法 該方法包括下列步驟： . 其中 過濾供應至一時鐘電路上之電源節點的電源’ / 該時鐘頻率係有關於在該電源節點上之電壓位準； 、麻節點 由一參考時鐘驅動該電源節點，此改變該璽 上之電壓，進而改變該時鐘之頻率，以及其中誃時g 頻率的改變使該時鐘所產生之EMI信號的諧波含囊# 頻譜上擴散。

   -12-