TW201104620A - Graphics processing unit with deferred vertex shading - Google Patents

Graphics processing unit with deferred vertex shading Download PDF

Info

Publication number
TW201104620A
TW201104620A TW099117468A TW99117468A TW201104620A TW 201104620 A TW201104620 A TW 201104620A TW 099117468 A TW099117468 A TW 099117468A TW 99117468 A TW99117468 A TW 99117468A TW 201104620 A TW201104620 A TW 201104620A
Authority
TW
Taiwan
Prior art keywords
vertex
vertices
image
visible
attributes
Prior art date
Application number
TW099117468A
Other languages
English (en)
Inventor
guo-fang Jiao
Yun Du
ling-jun Chen
Chun Yu
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201104620A publication Critical patent/TW201104620A/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/10Geometric effects
    • G06T15/40Hidden part removal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/005General purpose rendering architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Image Generation (AREA)
  • Image Processing (AREA)

Description

201104620 六、發明說明: 【發明所屬之技術領域】 本發明係關於使用圖像處理單元處理圖像影像。 本專利中請案主張2_年5月29日中請之臨時中請案第 6職,4U號的優先權,該案之全文以引用之方式併入本 文中且主張該案的優先權。 【先前技術】 圖像處理單TL (GPU)係-專用圖像呈現裝置,用以操縱 圖像影像且將圖像影像顯示於顯示裝置上。Gpu常常由$ 度平行之結構建構而成’因為增加了 一系列複雜演算法而 提供^典型通用中央處理單元(cpu)更為有效的處理。舉 例而σ ?复雜决算法可對應於對三維電腦化圖像之處理表 不法。與CPU直接將影像繪製於顯示裝置相比,咖可實 施若干圖⑽像操作(諸如,形成點、線及三角形)以便更 快地在顯示裝置上產生複雜之二維或三維影像。 在視5fl遊戲產業中,常使用頂點遮影及片段(像素)遮影 技術判定電腦化影像之最終表面性質。GPU通常在基於避 =之典型圖像核心中包括至少三個主要管線級:頂點遮 此及、圖元設定與内插級,及片段遮影器級。 頂點遮影器可應用於影像之影像幾何形狀,且可對於¥ 像幾何形狀内所含之圖元產生相關的頂點座標及頂^ 性。頂點屬性可包括(例如)與頂點相關聯之色彩座標、法 線座仏及紋理座標。圓元設定模組可形成諸如點、線或三 角形之圖兀。可將影像幾何形狀之圖元轉換成像素,且可 148702.doc 201104620 執行隱藏圖元及像素移除(隱藏表面移除)。屬性 著針對影像幾何形狀之圖元内的像素來内插屬性: 插屬性值發送至片段遮影器以用於像素、 自片俨碑货口。 、 可接著將來 自片&遮㈣之結果輸出至後處理區塊及圖框緩衝器 於將經處理之影像顯現在顯示裝置上。 處=ΓΓ,裝置可多次通過或多次重複—特定咖 屬J二Γ影像資料。第—次通過GPU管線,僅提取 屬性且關於頂點座標及位置執行頂點遮影計算、 通過咖管線期間,GPU管線可丟棄不可見圖元,且^ ”可見® 7L有關之資訊儲存於記憶體緩衝器中。在 :次:虛過GPU管線時,GPU管線自記憶體緩衝器掏取資 °處理可見圖元,且完成頂點遮影計算。 【發明内容】 本發明描述用於藉由一佶用 頂點遮㈣圖像處理 ()來處理圖像影像的技術。舉例而言,一GPU可 :括二吏用多個::遮影器來處理圖像影像的圖像處理管 幾何形狀可針對一表示—圖像影像的特定影像 可見圖一 Γ之圖元之頂點產生頂點座標,使得可識別 -之盲t吝同頂點遮影器可接著僅針對產生可見圖 :此二生頂點屬性以便判定該圖像影像之表面性質。 元肖除對執行用於與不可見圖 1算:㈣面相關聯之頂點之頂點提取及遮影的某些需要 耗=功能的需要’此可幫助在該咖内降低功率消 耗並改良效能。另外印 外eGPU可能能夠在單次而非多次通 148702.doc 201104620 ..«_ 過其咖®像處理管線_執行此等各種任務。 -在一貫例中’一種方法包括以下步驟:在-圖像處理單 〜㈣)之處理管線内針對—影像幾何形狀内之每-圖元 2頂點二生頂點座標,其中該等頂點座標包含該等 之母一者的位置及透視參數,且其令該影像幾何形 :圖像影像;在該GPU之處理管線内基於該等頂點座掉來 :該影像幾何形狀内之可見圖元;及回應於識別該等; 而在該GPU之處理管線内僅針對該等可見圖元之頂 點產生頂點屬性以便判㈣圓像影像之表面性質。 在實例中’ 一裝置包括—圖像處理單元(Gpu) 咖經組態以在該GPU之處理管線内針對—影像幾何㈣ 頂點產生頂點座標,其中該等頂點座標包 4頂財之每—者的位置及透視參數,且其中心傻 幾何形狀表示—圖像影像。該GPU亦經组態以:在該^ 之處理管線内基於該等頂點座標來識別該影像幾何形狀内 之可見圖元;及回應於識別該等可見圖元而僅針對該等可 2圖元之頂點產生頂點屬性以便判定該圖像影像之^面性 在-實例中,一電腦可讀儲存媒體包含用於 處理器執行以下操作的可執行指令:在一圖像處理: (GPU)之處理管線内針對一影像幾何形狀内之每—圖元之 頂點產生頂點座標’其中該等頂點座標包含該等頂點中之 每一者的位置及透視參數,且#中該影像幾何形狀表示— 圖像影像;在該GPU之處理管線内基於該等頂點座標I識 148702.doc 201104620 =該影像幾何形狀内之可見圖^·及回應於識別該等可見 ==在該咖之處理管線内僅針對該等可見圖元之頂點 頂點屬性以便判定該圖像影像之表面性質。 ,可以硬體、軟體、_或其任何組合來實施本發明中所 \技# #以軟體實*,則可在處理器中執行該軟 體’處理n可指代_或多個處理器(諸如微處理器)、特殊 應用積體電路(ASIC)、場可程式化閘陣列(fpga)或數位信 號處理器(DSP)或其他等效之積體或離散邏輯電路。包含 用乂執行„亥等技術之指令的軟體可最初被儲存於電腦可讀 媒體中且由處理器載入且執行。 因此,本發明亦涵蓋包含使處理器執行如本發明中所描 述之多種技術中之任__者的指令之電腦可讀媒體。在—些 狀況下,電腦可讀媒體可形成一電腦程式產品之部分,該 電腦程式產品可被銷售給製造商及/或用於一裝置中。爷 電腦程式產品可包括電腦可讀媒體,且在一些狀況下亦可 包括封裝材料。 在隨附圖式及以下描述中陳述一或多個態樣之細節。其 他特徵、目標及優點將自該描述及該等圖式以及自申請專 利範圍顯而易見。 【實施方式】 圖1為說明一實例裝置2之方塊圖,該裝置2包括一用以 實施一用於影像處理之延缓之頂點提取器/遮影器機構的 圖像處理單元(GPU)14。在圖1之實例中,裝置2包括—輕 接至一主記憶體裝置28及一顯示裝置20的處理系統丨〇。處 148702.doc 201104620 理糸統Η)包括-控制器12、GPU14、-内部記憶體裂置Μ 及-顯示處理器26。控制器12、咖14及/或顯示處理器 26可將資料寫入至内部記憶體“及/或主記憶體28,或自 内部記憶體24及/或主記憶體以讀取資料。在―些情況 下,内部記憶體24可包含快取記憶體。 裝置2可包含-獨立裝置或可為一較大系統之部分。舉 例而言,裝置2可包含以下各項或可為以下各項之部分: 無線通信裝置(諸如無線行動手機)、數位相機、視訊相 機、視訊電話、數位多媒體播放器、個人數位助理 (湯)、視訊遊戲機、個人電腦或膝上型裝置,或能夠顯 不圖像資料之其他裝置。裝置2亦可包括於可在上文所描 述之裝置中之一此或全都Φ/古田ΛΑ ,, . 一 P中使用的一或多個積體電路或晶 片内。 在处里系、·先1 〇内,控制器J 2能夠控制處理系統1 〇中之其 他處理器(諸如GPU 14及/或顯示處理器26)的操作。根據 本文:所描述之技術’ GPU 14包括一㈣管線以及耦接至 GPU g線18之頂點快取記憶體/緩衝器16。頂點快取記憶體/ 緩衝器16可包含—晶載緩衝器,該晶載緩衝器為與们* 相同之積體電路或晶片之部分。頂點快取記憶體/緩衝器 16之併入可減少通過Gpu 14内之Gpu管線18的資料的量。 在一些情況下,GPU 14可自控制器12接收一表示一圖像 影像之影像幾何形狀連同用於呈現及顯示該影像之一或多 條命令或指令。該影像幾何形狀可對應於二維(2D)或三維 (3D)電腦化圖像影像之表示。Gpu 14根據呈現命令處理該 i48702.doc 201104620 影像幾何形狀以經由顯示裝置2〇(例如)向裝置2之使用者顯 現影像效果、背景影像、視訊遊戲影像或其他影像。隨著 時間的流逝,GPU 14可處理可被顯示為一視訊框序列中之 視afl框的影像之此等影像幾何形狀中之一或多者。顯示裝 置20可包含與處理系統1〇整合或經由顯示處理器%而耦接 至處理系統1〇的液晶顯示器(LCD)、陰極射線管(crt)顯示 器、電漿顯示器或另一類型之顯示裝置。 在一些狀況下,控制器12可自在裝置2内操作之應用程 式(諸如視訊遊戲應用程式)接收一或多個影像幾何形狀。 其他狀况下,控制器丨2可自在裝置2外部操作之應用程 式(諸如經由有線或無線網路而耦接至裝置2的外部伺服器) :收-或多個影像幾何形狀。舉例而t,裝置2可經由串 机媒體或廣播媒體而自外部伺服器接收影像幾何形狀。 自控制器12接收到—影像幾何形狀之後’ 4可處 理遠影像幾何形狀以使相應影像準備經由顯示處理器^顯 :在顯不裝置20上。舉例而言,Gpu 14可實施若干圖元圖 =作(諸如形成點、線及三角形),以在顯示裝置2〇上產 ―口由接收到之影像幾何形狀表示⑽或扣影像。顯示 二理盗26可在將該影像顯示於顯示裝置紙之前執行特定 钿作(諸如按比例縮放、旋轉或其他操作 各插常GPU ^線1 8包括用以處理影像幾何形狀之圖元的 :種處理級。圖元係最簡單類型的幾何圖形,《包括點、 ,、三角形及其他多邊形,且可由影像幾何形狀内之一或 q㈣形成n或圖元之部分在影像之—特定框内 148702.d〇( 201104620 不可見(例如,位於物件之背面)時, 期間可丟棄該等圖元或圓元之該等部分二=的處理 可移除可見圖元之隱藏 予考慮’且亦 位於另一物件後面或為透明的=表面為可能在影像圖内 “列而。’如圖2A至圖2B及圖3A至圖3B之實 示,咖管線18可包 之貫例中所 頂點的特定資訊之頂點^ 碼對應於該等圖元之 於頂點迻麥操作 騎碼操作’該資訊接著被用 U遮“,作。如圖”所示,咖管線 之頂點提取器/遮影器22,如在下 延、.友 該延緩之頂點提取器/逨與器2” W ’更“地描述’ 包括多個頂點提取器/解碼 =及:個頂點遮影級。第-頂點提取器及解碼器可提取 影像幾何形狀内所含之圖元之頂點相關聯的特定 俨:性’且將此等座標屬性提供給第-頂點遮影器。座 為輸入至頂點遮影器且有助於在頂點遮影器中計算 ㈣位置及透視參數的屬性。第一頂點遮影器可針對影像 幾何形狀内之每-圖元之頂點產生頂點座標,其中該等頂 點座標可包含位置及透視參數。 第頂點遮衫器可將該等頂點座標儲存於頂點快取記憶 體/緩衝器1 6内。在―此愔.,兄下,Tg a $ Α 仕二If况下頂點快取記憶體/緩衝器 16可包括一用以儲存頂點座標的專用儲存區域。頂點座標 可基於(例如)四維座標系統來識別影像幾何形狀内之圖元 的頂點,該四維座標系統具有識別影像幾何形狀内之頂點 之位置的X座標、γ座標及z座標(例如,χ軸、γ軸、2軸 上之XYZ座標)及一包含影像幾何形狀之透視參數的w座 148702.doc •10- 201104620 GPU管線18之圖元設定元件可操取儲存於頂點快取記憶 衝器〗6中之頂點座# ’且可使用此等座標來識別影 像成何形狀内之可見圖元。.回應於識別該等可見圖元,第 -提取器及解碼If可提取並解碼㈣可見圖元之頂點 定非座標屬性(例如,與座標資訊無關聯之屬…,且可將 此等非座標屬性提供給第二頂點遮影器。非座標屬性為輸 入至頂點遮影器且有助於在頂點遮影器中計算除座標位置 及透視參數之外的屬性之屬性。在一些情況下,座標屬性 可具有與非座標屬性重疊之特定屬性,因為此等屬性可能 有助於計算頂點位置與其他屬性。 在接收到非座標屬性後,第二頂點遮影器可接著僅針對 了見圖7C之頂點產生了音CTJL Jg liL ,Μ 性u便敎®像#彡像之表面性 質。舉例而言,頂點屬性可句 、 括與任一給定頂點相關聯之 色彩座彳示、法線座標及紋理座標。 以此方式,GPU官線18可最小化或消除對針對某些 見表面及/或隱藏表面執行㈣提取及頂點遮影㈣算密 集型功能的需要。在過去,通f已在圖元設 像幾何形狀中之所有圖元 兀之頂點執仃頂點提取/解碼及 點遮影’而不管相應圖元是可見或是不可見。藉由延緩某 些頂點提取/解碼及遮影操作,有可能僅對-給定影像幾 何形狀内之可見圖元之頂點提供頂點屬性之 $ :=:了在不裝置2内降低功率消耗且…效能(= 有效地移除了不必要之馆 頂站流耠取及頂點遮影計算)。 14S702.doc -11. 201104620 GPU管線18及延緩之頂點提取器/遮影器22可以並排式或非 並排式呈現架構來實施。 圖2A至圖2B說明根據第一實例之Gpu管線3〇的方塊圖, 該GPU管線30實施用於影像處理之多個頂點提取器/解碼写 32、48及多個頂點遮影器34、5〇。在此實例中,圖2a至圖 2B中所不之GPU官線3G可為圖i中所示2Gpu管線18之部 分。根據一態樣,頂點提取器/解碼器32(頂點提取器/解碼 器#1)、頂點遮影器34(頂點遮影器#1)、頂點提取器/解碼 器48(頂點提取器/解碼器#2)及頂點遮影器5〇(頂點遮影器 #2)可為圖!中所示的延緩之頂點提取器/遮影器22之部分。 藉由實施多個頂點提取器/解碼器32、48及多個頂點遮影 益34、50 ’ GPU 30可將某一功能性延緩至頂點提取器/解 碼器48(頂點提取器/解碼器#2)及頂點料器5〇(頂點遮影 #2) ’且最小化或消除對執行用於某些不可見圖元之頂 點之頂點提取及遮影的一些計算密集型功能的需要。
在圖2Α中,命令引擎31可自Gpu管線3〇所在之裝置(例 如,圖1令所示之裝置2)的控制器接收一影像之影像幾何 形狀及呈現命令。影像幾何形狀可對應於複雜之2D*3D 電腦化圖像之表示。命令引擎31沿GPU管線將影像幾何形 狀及呈現命令傳遞至其他處理級。 舉例而言,命令引擎31將影像幾何形狀内所含之圖元之 頂點的頂點索引傳遞至第一頂點提取器/解碼器3 2。頂點 提取益/解碼器32接收此等頂點索引且可接著提取該等頂 點之屬性。舉例而言’在一些狀況下,頂點提取器/解碼 148702.doc 12 201104620 =可首先針對一頂點快取記憶 包括於頂點快取記情辦& π屬性(诸如可 對於任何未命中之=快取記憶體之部分。) 心月點而δ ’頂點提取器/ 記憶體緩衝器提取屬性 盗/解碼器32可自 内)。 (堵如可包括於内部記憶體24(圖1) 在圖2Α至圖2Β之會仓,,士 ^ 實例中,所提取之屬性可對麂於盥頂 點之座標相關聯的屬性(_ f於^、頂 含與頂點之位置(例如,在 及影像幾何形狀之透視參 之XYZ座標) 屬性。此等座… 座標)的計算有關的 之f w〜 田弟11點遮影益3 4用於判定頂點 貫二座Μ例如’用於位置及透視之XYZW座標)。然 之座j多情況下’頂點提取器/解碼器32可解碼所提取 標屬性的>1性格式且將其轉換成㈣遮㈣ 之内部格式。 又 ^遮影器34被應用於影像幾何形狀且判定在影像幾何 二狀内之頂點處該影像之表面性質。以此方式,頂點遮影 Ό十對影像幾何形狀内之該等頂點令之每一者產生頂點 岛。該等頂點座標基於(例如)四維座標系統來識別影像 &何形狀内之頂點’該四維座標系統具有識別影像幾何形 狀内之-頂點之位置的X.座標、γ座標及z座標以及一包含 影像幾何形狀之透視參數的W座標。在產生頂點座標後, 頂點遮影器可將該等座標儲存於頂點快取記憶體/緩衝器 148702.doc -13- 201104620 38中。 如圖2A之實例中所示,頂點快取記憶體/緩衝器%可包 括用於不同類型之頂點資料的不同 取記憶體/緩衝器38之座標儲存區域4〇能夠儲存可(例如)由 頂點遮影器34提供之頂點純。頂點快取記憶體/緩衝号 38之屬性儲存區域42能_存可(例如)由n點遮影器 50提供之頂點屬性,如下文中將更言羊細地描述。在一些情 況下’頂點遮影器34可向圖元設定模組36提供頂點快取記 憶體/緩衝器38之座標儲存區域4〇内之所儲存頂點座標的 I·夬取索引值纟此等情況下,該等快取索引值可由頂點提 取器/解碼器3 2計算出且可被傳達至頂點遮影器3 4。 圖元》又定模組36可自頂點快取記憶體/緩衝器之座標_ 存區域40讀取圖元頂點之頂點座標(例如,χ座標、γ座 標、Ζ座標、W座標)。圖元設定模組%可使用由頂點遮影 器3 4提供之快取索引值來定位座標儲存區域利内供擷取之 頂點座標。圖元設定模組36用影像幾何形狀内之一或多個 頂點來形成圖元。圖元為最簡單類型之幾何圖形,且可包 括點、線、三角形及其他多邊形。 圖元設定模組36可執行對任何不可見圖元之初始丟棄。 舉例而σ彳月匕位於視域或檢視區域外的任何圖元可能由 於疋不可見圖兀而遭到丟棄。圖元設定模組36亦可藉由使 用圖元内之頂點的ΧΥ座標執行剪裁及背面剔除來丟棄圖 元。當圖元及圖S之部分在影像之一特定框内不可見時, 在對該影像框的處理期間,剪裁及背面剔除丟棄該等圖元 148702.doc -14- 201104620 及圖元之該等部分而不予考慮。舉例而言’該等圖元及圖 70之5亥4部分可位於影像框内之-物件的背面。 /元設定模組36可將影像幾何形狀内之可見以提供給 知描轉換器44 ’在該掃描轉換器44中,可基於(例如)圖元 内之頂點中之每一者的χγ座標及圖元中所包括之像素的 數目而將圖元光栅化成像素。 並行地,圖元設定模組36可將可見圖元之頂點索引提供 給第二頂點提取器/解碼器48。頂點提取器/解碼器48接收 此等頂點索引且可接著提取頂點之屬性。舉例而言,在一 些=下’頂點提取器/解碼器48可首先針對—頂點快取 =幾構中之屬性(諸如可包括於頂點快取記憶體/緩衝 器8内)執行命令/未命中檢查。針對任何未命中之頂點, 頂點提取器/解碼器48可自記憶體緩衝器提取屬性(諸如可 包括於内部記憶體24(圖1)内)。 ^圖2Α至圖2Β之實例中’由頂點提取器/解碼器48提取 之屬性可對應於W標或座標操作無關聯的屬性, 且可柄為非座標屬性。此等非座標屬性可由第二 器则於計算影像幾何形狀令之可見圖元之頂點的頂點屬 性。頂點屬性可包括(例如給定頂點相關^&㈣ 標、法線座標及/或紋理座標。在計算後,頂點遮影器5〇 可將頂點屬性儲存於頂點快取記憶體/緩衝器&之屬 存區域42内。在-態樣中,使用〇penGL/〇penGL叫開放 圖像程式庫/開放圖像程式庫遮影語言)規格之 屬性稱為「變化的」。 〇〇 1 ^ 148702.doc 201104620 如先前所描述,且如圖2A至圖2B中所示,頂點快取記 憶體/緩衝器38可被邏輯劃分成兩個區域:座標儲存區域 40及屬性儲存區域42。頂點快取記憶體/缓衝器38之此等 兩個區域可由一GPU(例如,圖iiGPU 14)獨立地管理以 供GPU管線30使用。座標儲存區域4〇含有由頂點遮影器μ 產生並由圖元設定模組36使用的頂點座標。屬性儲存區域 42含有由頂點遮影器5〇產生並由屬性設定與内插模組w使
用的頂點屬性。頂點遮影器5〇可向屬性設定與内插模組W 提供頂點快取記憶體/緩衝器3 8之屬性儲存區域*2内之所 儲存頂點屬性的快取索引值。此等快取索引值可由頂點提 取器/解碼器48計算出。 在圖2A之實例中,頂點提取器/解碼器料及頂點遮们 5〇可在GPU管線3G内大體上涵蓋掃描轉換器44及早期^ 組46之f線潛時。結果’提取器/解碼器似頂點遮影录 5〇之操作可與掃描轉換器44及早期z模組46之操作大體』 錢地執行,此可達成各種效能效率。早期z模組^結名 掃描轉換盗44而工作’以基於圖元内之頂點的z座標使用 (例如)早期深度及模板測試來移除可見圖元之隱藏表面。 山或圖元内之像素(例如,表面)位於影像之—特定相 1之另—物件(例另—圖元)後面或在影像框内為透印 二::為該等圖元或圖元内之該等像素係隱藏的且㈣ 在對該影像框的處理期間不予考慮。 ^頂點遮景彡_已將㈣屬性料至屬性儲存區域^ 後,延緩之屬性設定與内插模組52可自屬性儲存區域4: 148702.doc •16- 201104620 擷取此等屬性。屬性設定與内插模組52可使用由頂點遮影 器5〇提供之快取索引值來定位屬性儲存區域42内供操取之 頂點屬性。屬性設定盥內许 疋”内插模組52亦可自早期z模組46獲 得未被丢棄之圖元的像素。屬性設定與内插模組52可接著 基於⑽如)屬性梯度值針對圖元内之像素來内插屬性。 在一態樣中,屬性梯度包含在水平⑻方向或垂直⑺方 向上移動之在圖元内的第— 弟像素處之屬性值與第二像素處 之屬性值之間的差。頂點屬性可用以計算屬性梯度。在一 些狀況下,屬性梯度設定速率可在报大程度上取決於盘圖 兀相關聯之頂點屬性的數目。因此,藉由延緩特定的提 2、解碼及遮影功能性’咖管線观制需要由屬性設定 〇内插模㈣處理之靠的數目,藉此增加靠設定愈内 ==奸操作之效率。延緩之屬性設定與内插模組 所到I/要擷取並處理與可見圖元(如圖元設定模組36 相關聯之頂點的頂點屬性,其中隱藏表面(如早期 =組:斤判定)可能亦已被移除。在另一態樣中,延緩之 替與⑽模組52可由另—機構(諸如係數產生器)所 :換或予以貫施。在此態樣中,可對所產生之係數執行内 提示’屬性設定與内插模組52可將内插屬性值 =:素:片段遮影器54以執行該等圖元之像素呈現。 象=,54可判定在影像幾何形狀之圖元内的像 處“象之表面性質。像素/片段遮影器54之结果可接著 被輸出至後處簡⑽歧像素準備顯㈣(諸 148702.doc 201104620 示之顯示裝置20上。 在一態樣中,頂點遮影器34及頂點遮影器5〇可以實體方 式共用同一遮影器處理器(未圖示)來實施GPU管線3 〇,以 便節約硬體成本。在一態樣中,頂點流提取器/解碼器32 及頂點流提取器/解碼器48可共用同一流快取記憶體(未圖 示),以便節約硬體成本。 GPU管線30可最小化或消除了對某些不可見表面及/或 隱藏表面執行用於提取及頂點遮影之某些計算密集型功能 的需要。藉由延緩某些頂點提取/解碼操作及頂點遮影操 作,可僅對一給定影像幾何形狀内之可見圖元的頂點提供 提取及遮影操作。因為此操作有效地排除了對由於不可見 而遭丟棄之圖元進行不必要的頂點流提取及頂點遮影計 算,所以有助於降低功率消耗且亦可改良效能。 圖3A至圖3B說明根據一第二實例之Gpu管線6〇的方塊 圖’該GPU管線60實施用於影像處理之多個頂點提取器/解 碼器及多個頂點遮影器。類似於圖2A至圖2B中所示之Gpu 管線30,GPU管線6〇包括一命令引糾、—第一頂點提取 器/解碼器62、一第一頂點遮影器64、一圖元設定模組 66、一掃描轉換器68、一早期z模組7〇、一第二頂點提取 盗/解碼器78、一第二頂點遮影器8〇、一延緩之屬性設定 與内插模組82、一像素/片段遮影器84及一後處理模組 根據一態樣’頂點提取器/解碼器62(頂點提取器/解碼 益#1)、頂點遮影器64(頂點遮影器#1)、頂點提取器/解碼 窃78(頂點提取器/解碼器#2)及頂點遮影器8〇(頂點遮影器 148702.doc -18· 201104620 #2)可為圖1中所示之延緩之頂點提取器/遮影器η的部分。 圖3A至圖3B亦展示:Gpu管線6〇與頂點快取記憶體/緩 衝器72相互作用。類似於圖2A至圖2B中所示之頂點快取 記憶體/緩衝器38,頂點快取記憶體/緩衝器72包括用於頂 點座標及頂點屬性之不同儲存區域:座標儲存區域Μ及屬 性儲存區域7 6。 j似於GPU管線30, GPU管線6〇在與頂點快取記憶體/緩 衝器72相互作用時儲存並操取頂點座標及頂點屬性資料。 舉例而"T,頂點遮影器64可將頂點座標 ㈣内。圖元設定模祕可接著擷取影像幾何形 70之頂點的頂點座標以識別並丟棄不可見圖元。然而,不 同於卿管線30, GPU管線6〇僅向掃描轉換_及早期z 模組70提供來自圖元設定模組66之輸出。掃描轉換器㈣ 行光栅化功能以產生像素’且早期z模組7〇可吾棄任何隱 藏表© 〇 ^ /妾著將可見圖元傳遞至第二頂點提取器/解碼器78,該 第二頂點提取器/解碼器78接著對此等圖元之頂點索引執 行命中/未命中檢查。頂點提取器/解碼器78可接著提取並 解碼此等頂點之非座標屬性’使得第二頂點遮影請可產 生該等頂點之頂點屬性(例如,色彩、法線、纹理)並將此 等屬性儲存於屬性儲存區域76内。延緩之屬性設定與内插 模組82、像素/片段遮影器84及後處理模組%可接著執行 類似於延緩之屬性設定與内插模組52、像素/片段遮费: 54及後處理模組56(圖2A至圖2B)之魏1便處理待顯示 148702.doc -19· 201104620 之資料》 GPU管線60可提供某此優。奧A _ 一馒點舉例而言,因為頂點提取 器/解碼器78接收來自早期z馗如7Λ 4认, _ ’模、,且70之輸出,所以頂點提取 器/解碼器78及頂點遮影器8〇盔一 ^ ^ ^ ^ .、'、為疋要針對任何隱藏表 面之頂點處理頂點索引哎古+笪 厅、)丨次寸舁頂點屬性。早期2模組7〇可 移除此專隱藏表面中之一咬客去而尤名从.杜 &夕者而不予作進一步處理,此 可節約頂點提取器/解碼器78及頂點遮影器⑼之處理頻 寬。(在圖2A至圖2B之實例+,頂點提取器/解碼器48及頂 點遮影器50與掃描轉換器44及早期z模組46大體上並行地 操作。在此實例中’有可能頂點提取器/解碼器48及頂點 遮衫益50可能需要花費若干個循環來處理潛在的隱藏表面 之頂點。)然而,在許多情形中,相比於早期z模組7〇,圖 元設定模組66可丟棄的圖元之數目要大很多,此可削弱 GPU 線60之實例之此潛在優點。(舉例而言,絕大多數 圖兀可由於不可見而遭到圖元設定模組66丟棄而僅小得 多的百为比之表面圖元/像素可由於被隱藏而遭到早期乙模 組70丟棄)。 與GPU管線30相比,GPU管線6〇亦可具有某些限制。因 為頂點提取器/解碼器78及頂點遮影器8〇並非像圖2a至圖 2B之實例中一樣與掃描轉換器68及早期Z模組70大體上並 行地操作,所以管線潛時可能會增加。 另外’在某些狀況下,自早期Z模組70輸出之資料(例 如’像素/圖元)可能需要得到緩衝,隨後由屬性設定與内 插模組82擷取。如先前參看圖2A至圖2B所描述,屬性設 148702.doc 201104620 定與内插模組通常併有由早期z模組與計算頂點屬性之第 二頂點遮影器所提供之資訊並會利用此資訊。因此,在圖 3A至圖3B之實例中,早期z模組7〇可能需要將其輸出資料 儲存至一緩衝器(例如,一獨立FlF〇(先進先出)緩衝器) 中。在頂點遮影器80將頂點屬性資訊儲存至屬性儲存區域 76中之後,延緩之屬性設定與内插模組82可能接著需要自 頂點快取記憶體/緩衝器72擷取頂點屬性且亦擷取由早期Z 模組70儲存之緩衝資訊。此額外緩衝及設計成本可能會新 增原本可由圖2A至圖2B中所示之實例潛在地避免或最小 化的額外負擔。在圖2A至圖2B之實例中,掃描轉換器44 及早期Z模組46與頂點提取器/遮影器牝及頂點遮影器“大 體上並行地操作。 圖4為說明多個頂點提取器/遮影器機構之實施已被停用 的一實例GPU管線90之方塊圖。在一些情況下,延緩之頂 點提取器/遮影器機構之使用可為可組態的。該機構可由 可於咖(例如,GPU 14)内執行之驅動程式進行啟用心 態。舉例而言,在圖2A至圖⑸之實例中,當一可由控制 益12執行之驅動程式判定到所有益處或處理效率可能已到 達最小時,可選擇性地停用頂點流提取器/解碼器牦及頂 點遮影器50。 在一種情形中,驅動程式可 座標所作的延緩處理及頂點遮 緩處理可能提供優於一計算頂 影器更為顯著處理或功率節約 判疋.頂點遮影器3 4對頂點 影器5 0對頂點屬性所作的延 點座標與屬性之單個頂點遮 。在此狀況下,驅動程式可 148702.doc •21 - 201104620 停用頂點提取器/解碼器48及頂點遮影器5Qm兄 下,驅絲式可基於以下統計資料作出此心,即藉由對 可由該驅動程式存取之圖像指令進行編譯所提供的料資 料。在厂些情況下,驅動程式可基於對給定影像幾何形狀 之先前資料框所作的處理作出此判定。 圖4之GPU管線90展示當第二頂點提取器/解碼器及頂點 遮影器已被停用時且僅使用單個頂點提取器/解碼器及頂 點遮影器的情況下之-實例實施。Gpu管線9〇包括一命令 引擎9一1、單個頂點提取器/解碼器%、一頂點遮影器二、 -圖元設定模組96、一掃描轉換器98、—早期z模植剛、 -延緩之屬性設定與内插模組1〇2、一像素/片段遮影器 104及一後處理模組1〇6。 說月之目的,在一實例中’命令引擎91以類似於 "引擎30(圖2A)的方式起作用,接收圖像命令及一影像 幾何形狀。然而,不同於頂點提取器/解碼器32,圖4之頂 =器/解碼晴於頂點㈣提取頂點之所有屬性(包 標之屬性及基於非座標之屬性)。頂點遮影㈣ 接著針對接收到的影像幾何形狀中所含之圖元之頂點產生 =Γ集合與頂點屬性之集合且將其儲存於頂點快取 s己憶體/緩衝器1〇8中。 與(例如)圖2Α至圖2Β中浙-—a』 中所不之包括用於頂點座標及屬性 反圖子區域(4〇 ' 42)的頂點快取記憶體/緩衝器38相 之頂點快取記憶體/緩衝器⑽係作為-組 記憶體加以管理。在另一態樣令,頂點快取記憶 I48702.doc •22- 201104620 體/緩衝器108可包括用於頂點座標及屬性之獨立儲存區 域圖元3又定模組96擷取影像幾何形狀中所含之圖元之所 有頂點的頂點座標且丢棄任何不可見圖元。掃描轉換器98 將可見圖元光柵化成像素,且早期2模組1〇〇可進一步移除 任何隱藏的圖元/像素(例如,表面)。 延緩之屬性設定與内插模組102接收來自早期z模組1〇〇 之輸出’且亦自頂點快取記憶體/緩衝器1〇8擷取所有可見 圖元頂點之頂點屬性。延緩之屬性設定與内插模組1〇2僅 對對應於未被丟棄之圖元之頂點(例如,對應於可見圖元 及可見圖元之未隱藏表面的頂點)的屬性執行屬性設定及 内插像素/片段遮影器1 〇4及後處理模組丨06類似於圖2B 中所示之像素/片段遮影器54及後處理模組56而起作用。 圖5為說明可由一 GPU管線(諸如圖2A至圖⑼及/或圖 至圖3B中所不之GPU管線3G及/或6())之各種組件執行的— 種貫例方法之流程圖。僅為達成說明之㈣,將假定圖$ 中所不之方法係由圖2A至圖2B中所示之GPU管線3〇執行。 頂點遮影器34可在GPU處理管線3G内針對—影像幾何形 狀内之每-圖元之頂點產生頂點座標⑴〇),該影像幾何形 狀係由命令引擎31自-控制器(諸如圖1中所示之控制器12) 接收到。命令引擎31亦可自該控制器接收呈現命令。頂點 座=可包含位置及透視參數’且影像幾何形狀可表示—圖 象"像纟一些情況下,頂點遮影器34可在對該圖像影像 的表面性質進行判定期間在該影像幾何形狀之每一圖元之 頂點處產生頂點座標。 148702.doc -23· 201104620 圖几设定模組36可基於頂點座標來識別影像幾何形狀内 之可見圖元(112)。在-些狀況下,圖元設定模組刊可藉由 基於頂點座標丟棄影像幾何形狀内之不可見圖元來識 見圖元。 回應於識別可見以,頂點遮影器50可在GPU管線3〇内 僅針對可見圖元之頂點產生頂點屬性(例如,色彩、纹 理、透明度)以便判定圖像影像之表面性質⑴4)。頂點屬 性可用以基於由GPU管線3G執行之呈現命令而產生可見圖 元之一表示。在一態樣中’頂點遮影器50可僅針對可見圖 元之頂點產生頂點屬性(僅當此產生被致能時)。如上文所 描述,在某些情況下,GPU之驅動程式停用使用多個頂點 提取器/解碼器及頂點遮影器之延緩功能性。當被停用 時’可能不使用頂點提取器/解碼器48及頂點遮影器, 且GPU可貫施圖4中所示之gpu管線9〇。 頂點遮影器34可自頂點提取器/解碼器32獲得影像幾何 形狀中之每—圖元之頂點的座標屬性。頂點遮影器34可接 著基於自頂點提取器/解碼器3 2接收之頂點座標屬性而針 對每-圖元之頂點產生頂點座標。頂點遮影器3何將頂點 座標儲存於頂點緩衝器之第一專用區域中(諸如,頂點快 取記憶體/緩㈣38内之座標儲存區域4〇内)。(如先前所描 述’頂點快取記憶體/緩衝器38可包括一第二專用區域(屬田 性儲存區域42),其儲存已由頂點遮影器⑽生之頂 性。) 在一態樣中,頂點遮影器5〇可自頂點提取器/解碼器钝 148702.doc •24- 201104620 獲得每一可見圖元之頂點的非座標屬性。頂點遮影器5〇可 接著基於頂點之非座標屬性而產生每一可見圖元之頂點的 頂點屬性。可將此等頂點屬性儲存於頂點快取記憶體/緩 衝器.3 8之屬性儲存區域4 2中以供屬性設定與内插模組$ 2稍 後擷取。 圖2Α中所示之早期Ζ模組46能夠基於可見圖元中之至少 一者之一或多個隱藏表面相對於可見圖元中之至少另一者 的相對位置來移除該一或多個隱藏表面。舉例而言,若一 可見圖元之一表面完全位於一影像幾何形狀内之另一圖元 後面,則該表面可被隱藏而看不見。在此情況下,早期ζ 模組46可移除此隱藏表面。早期ζ模組邨可與頂點遮影器 5〇所執行之操作大體上並行地執行其操作中之任一者。舉 例而言,在頂點遮影器50自頂點提取器/解碼器48獲得非 座標屬性且僅針對可見圖元之頂點產生頂點屬㈣同時, 早期Ζ模組46可移除隱藏表面。頂點遮影器5〇可將所產生 之頂點屬性儲存於頂點快取記憶體/緩衝器3 8之屬性儲存 區域42内。 如先前所描述,在一此眘你丨士 λα- ^ 二貰例中,第二頂點提取器/解碼 器及頂點遮影器可位於平期ΖΜ έΒ 、枝 ,ri U乙楨組下游,如圖3A至圖3B之 貫例中所ητ纟j貫例中,頂點提取器/解碼器π直接接 收來自早期Ζ模組70之輸出。因此,早期Ζ模組70及頂點提
取器/解碼器78連續地而非並耔砧拙 L F X仃地執仃其功能性。在頂點 遮影器80自頂點提取器/解辑哭 , 亞鮮碼盗78獲得非座標屬性且產生 此等可見圖元之頂點的頂點屬w & 點鴒性之刖,早期Ζ模組70可移 148702.doc -25 201104620 除可見圖元之隱藏表面。 頂點遮影器8 〇可自頂點描敌哭/ 4 - m 了自能&取_碼㈣獲得或接收每 • 之頂點的非座標屬性。頂點遮影㈣可接著| 座‘屬性而產生母-可見圖元之頂點的頂點屬 且可將此等頂點屬性儲存於屬性儲存區域%中。 一圖6A至圖6(:說明可由—㈣管線(諸如圖2八至圖⑼中所 ^二?線3〇)之各種組件執行的—種實例方法之流程 各種^至圖Μ亦指示咖管線内之可執行所指示動作的 種組件。為達成說明之目的,將假定圖6A至圖6C中所 不之方法係由GPU管線30之組件執行。 最初參看圖6A,命令引擎31可自一控制器(諸如自圖艸 所不之裝置2的控制器12)接收影像幾何形狀及呈現命入 ⑽):命令引擎31接著將頂點索引發送至第一頂點提取^ 解碼盗32(122) »頂點索引與該影像幾何形狀内所含之圖元 之頂點有關。 頂點提取器/解碼器32可基於頂點索引來提取頂點之座 f屬性(例如’與位置及透視有關之屬性)(124)。舉例而 言,頂點提取器/解碼器32可對一頂點快取記憶體機構(例 如,頂黑i快取記憶體/緩衝器38)針對座標屬性執行命中/未 °榀查且可針對未命中之頂點自一獨立記憶體緩衝器 (例如,内部記憶體24)提取屬性。頂點提取器/解碼器Μ可 解碼屬性格式並將其轉換成頂點遮影器可識別或可接受之 内。P格式(126)。頂點提取器/解碼器32可接著將經轉換之 座標屬性發送至第—頂點遮影器34(128)。 148702.doc -26· 201104620 在自頂點提取器/解碼器32接收到座標屬性資訊後,頂 點遮影器34針對該影像幾何形狀内所含之圖元之頂點產生 頂點座標(例如,用於位置及透視之XYZW座標)(_。頂 遮办器3 4可將此等頂點座標儲存於頂點快取記憶體厂緩 衝器38内之座標儲存區域侧(132)n頂點遮影器34 可將所儲存之頂點座標的快取索引值(可能已由頂點提取 器/解碼器32計算出)提供給圖元設定模組%。 現參看圖6B ’圖元設定模組36可自頂點快取記憶體/緩 衝器38之座標f堵存區域4_取頂點座標(i34)。冑元設定模 、·且36可使用由頂點遮影器34提供之快取索引值來定位座標 儲存區域40内供擷取之頂點座標。圖元設定模㈣基於影 像幾何形狀内之圖元之頂點座標來識別影像幾何形狀内之 可見圖元且丢棄不可見圖邱36)。舉例而言,—特定圖元 之頂點座標可位於檢視區域之邊界外、視域之邊界外。在 些情況下,視域之位置可由應用程式定義、由裝置定 義’或由命令引擎31接收到之呈現命令規定。在一些情況 下’圖元設;t模組36可在執行背面剔除之後丢棄—圖元。 背面剔除可収哪些圖元對於檢視者而言可能不可見(因 為其並非定向為朝向或面對檢視者)。此等圖元可遭到圖 元設定模組36丟棄。 在圖2A至圖2B之實例Gpu管線中,圖元設定模㈣可將 可見圖元之頂點的索引發送至第二頂點提取器/解碼器 48(140)。大體上並行地,圖元設定模組咐可將可見圖元 提供給掃描轉換器44(138)。掃描轉換器44可將可見圖元轉 148702.doc -27· 201104620 換成像素(142)。早期2模組46可移除影像幾何形狀之任何 隱藏的圖元/像素(例如,表面)(146)。當圖元或圖元内之 像素位於影像之-特定㈣之另—物件後面或在影像框内 為透明時,可認為該㈣元或圖元内之該等像素係隱藏 的,且因此可在對該影像框的處理期間不予考慮。 在掃描轉換器44及早期Z模組46執行其個別操作的同 時,頂點提取器/解碼器48及頂點遮影器5〇亦可執行某些 操作。頂點提取器/解碼器48可使用由圖元設定模也顺 供之索引來提取可見圖元之頂點的非座標屬性(例如,與 XYZW座標無關之屬性)(144卜頂點提取器/解碼器48可解 碼並轉換頂點之非座標屬性(148)且接著可將經轉換之非座 標屬性發送至第二頂點遮影器500 5〇)。 現參看圖6C,頂點遮影器50可產生影像幾何形狀内之可 見圖7L之頂點中之每一者的頂點屬性(例如,色彩紋 理)(152) ^頂點遮影器5〇可接著將頂點屬性儲存於頂點快 取記憶體/緩衝器38之屬性儲存區域42内〇54)。另外·,頂 點遮影器50可將所儲存之頂點屬性的快 以屬性設定與,《额52.此等絲 取器/解碼器48计算出且被提供給頂點遮影器5〇。 屬性設定與内插模組5 2可自頂點快取記憶體/緩衝器3 8 之屬性儲存區域42擷取此等頂點屬性(156)。屬性設定與内 插模組52可使用由頂點遮影器5〇提供之快取索引值來定位 屬性儲存區域42内供擷取之頂點屬性。屬性設定與内插模 組52亦可自早期Z模組46獲得未被丟棄之圖元的像素。屬 148702.doc -28- 201104620 性設定與内插模組52可接著基於⑼如)屬性梯度值針對可 見圖元之像素來内插頂點屬性(15 8)。 錯由延緩特定的提取、解碼及遮影功能性,GPU管線30 可限制需要由屬性設定與内插模組52處理之屬性的數目, 错此增加屬性収與⑽模組52可進行操作之效率。屬性 。又疋與内插模組52可能僅需要擷取並處理與可見圖元(如 圖兀5又疋模組36所判定)相關聯之頂點及亦並非為隱藏表 面(如早期Z模組46所判定)之部分之頂點的頂點屬性。 屬性設定與内插模組52可將内插屬性值提供給像素/片 段遮影H 54。像素/片段遮影器5何接著執行圖元之像素/ 片奴遮办(160)。像素/片段遮影器54可判定在影像幾何形 狀之圖元内之像素處影像之表面性質。接著可將像素/片 段遮影器54之結果輸出至後處理模組56。後處理模組56可 執行一或多個後處理操作(162),諸如像素混合操作,以使 像素準備顯不於(諸如)圖i中所示之顯示裝置2〇上。 本發明中所描述之技術可實施於以下各項中之一或多者 内:通用微處理器、數位信號處理器(Dsp)、特殊應用積 體電路(ASIC)、場可程式化閘陣列(FpGA)、可程式化邏輯 裝置(PLD)或其他等效邏輯裝置。因此,如本文中所使用 之術語「處理器」或「控制器」可指代前述結構中之任何 一或多者,或適合於實施本文中所描述之技術的任何其他 結構。 本文中所說明之各種組件可藉由硬體、軟體、韌體之任 何合適組合或其任何組合來實現。在圖中,將各種組件描 148702.doc -29- 201104620 繪為單獨之單元或模組。然而,參看此等圖所描述之各種 組件中的全部或料組件可整合至共同硬體、或 軟體内之組合式單元或模組中。因此,將特徵表示為组 件、皁疋或模組意欲為了易於說明而強調特定功能特徵, 且未必要求藉由單獨之硬體、韌體或軟體組件來實現此等 特徵。在-些狀況下,可將各種單元實施為由一或多個處 理器執行的可程式化程序。 可將本文中被描述為模組、裝置或組件之任何特徵一起 貫施於—整合式邏輯裝置中或單獨地實施為離散但可交互 刼作的邏輯裝置。在各種態樣中, .. . ^ 此寻組件丁至少部分地 Π-或多個積體電路裝置,該一或多個積體電路裝置 可統稱為積體電路裝置諸如 渚如積體電路晶片或晶片組。此 ^於早個積體電路晶片裝置中或多 裝置中’且可用於多種影像、顯示、音訊或 山媒體應用程式及裝置中的任 中,舉例而言,此箄細杜Α 二態樣 行動裝置的部分。,…如無線通信裝置手機之 :以軟體實施’則該等技術可至少部分地藉由包含且有 在二之=碼的電腦可讀資料儲存媒體來實現,該等指令 在由一或夕個處理器執行時執 式容去 j工又所拖述之方法中的一 /者。電腦可讀儲存媒體可形 腦葙彳洋a t 了包括封裝材料之電 動態隨機存取記憶體咖媒體可包含:諸如同步 心 )之隨機存取記憶體(RAM)、 唯心憶體⑽Μ)、非揮發性隨機存取記憶體(跑AM)、 I48702.doc •30· 201104620 電可抹除可程式化唯讀記憶體(EEPR0M)、嵌入式動態隨 機存取記憶體(eDRAM) '靜態隨機存取記憶體(SRAM)、 快閃記憶體、磁性或光學資料儲存媒體。所使用之任何軟 體了由或多個處理器(諸如,一或多個DSP、通用微處理 器、ASIC、FPGA或其他等效積體或離散邏輯電路)執行。 本發明中已描述各種態樣。此等及其他態樣係在以下申 請專利範圍之範疇内。 【圖式簡單說明】 圖1為說明一實例裝置之方塊圖,該裝置包括一圖像處 理單元(GPU),該GPU實施一用於影像處理之延緩之頂點 提取器/遮影器機構。 圖2A至圖2B為根據第一實例之GPU管線的方塊圖,該 GPU管線實施用於影像處理之多個頂點提取器/解碼器及多 個頂點遮影器。 圖3 A至圖3B說明根據第二實例之Gpu管線的方塊圖,該 GPU f線貫施用於影像處理之多個頂點提取器/解碼器及多 個頂點遮影器。 圖4為說明多個頂點提取器/遮影器機構之實施已被停用 的一實例GPU管線之方塊圖。
圖5為說明可由一 GPU管線(諸如圖2A至圖2]8及/或圖3A 至圖3B中所示之GPU)内之組件執行的一種實例方法之流 程圖。 圖6A至圖6C說明可由一 GPU管線(諸如圖2A至圖2B中所 示之GPU)内之各種組件執行的—種實例方法之流程圖。 148702.doc 31 201104620 【主要元件符號說明】 2 裝置 10 處理系統 12 控制器 14 圖像處理單元(GPU) 16 頂點快取記憶體/緩衝器 18 圖像處理單元(GPU)管線 20 顯示裝置 22 延緩之頂點提取器/遮影器 24 内部記憶體 26 顯示處理器 28 主記憶體 30 圖像處理單元(GPU)管線 31 命令引擎 32 頂點提取器/解碼器# 1 34 頂點遮影器# 1 36 圖元設定模組 38 頂點快取記憶體/緩衝器 40 座標儲存區域 42 屬性儲存區域 44 掃描轉換器 46 早期Z模組 48 頂點提取器/解碼器#2 50 頂點遮影器#2 148702.doc -32- 延缓之屬性設定與内插模組 像素/片段遮影器 後處理模組 圖像處理單元(GPU)管線 命令引擎 頂點提取器/解碼器#1 頂點遮影器# 1 圖元設定模組 掃描轉換器 早期Z模組 頂點快取記憶體/緩衝器 座標儲存區域 屬性儲存區域 頂點提取器/解碼器#2 頂點遮影器#2 延缓之屬性設定與内插模組 像素/片段遮影器 後處理模組 圖像處理單元(GPU)管線 命令引擎 頂點提取器/解碼器 頂點遮影器 圖元設定模組 掃描轉換器 -33· 201104620 100 早期Z模組 102 延緩之屬性設定與内插模組 104 像素/片段遮影器 106 後處理模組 108 頂點快取記憶體/緩衝器 148702.doc -34-

Claims (1)

  1. 201104620 七、申請專利範圍: —種方法,其包含: 在一圖像處理單元(GPU)之一處理管線内針對一影像 幾何形狀内之每一圖元之頂點產生頂點座標,其中該等 頂點座標包含該等頂財之每―者的―位置^透視參 數’且其中5亥影像幾何形狀表示一圖像影像; 在該GPU之該處理管線内基於該等頂點座標來識別該 影像幾何形狀内之可見圖元;及 回應於識別該等可見圖元而在該咖之該處理管線内 僅針對料可見圖元之料頂點產生頂點屬性則更判定 該圖像影像之表面性質。 2. 3. 如請求項1之方法,其中產生該等頂點座標包含在對該 圖像影像之該等表面性質進行該判定期間在該影像幾何 形狀内之每一圖元的該等頂點處產生該等頂點座標。 如請求机方法’其中該等頂點屬性包含與每一頂點 相關聯之一色彩或紋理參數中的一或多者。 4. 如請求項1之方法’其進-步包含:使用該等頂點屬性 在該GPU之該處理管線内基於該Gpu接收到之呈現命令 而產生對該等可見圖元之一表示。 5. 如咕求項1之方法’其進一步包含:在該㈣之該處理管 :内獲得該影像幾何形狀中之每一圖元之該等頂點的座 ,屬H ’其中產生該等頂點座標包含基於該等頂點之該 等座標屬性而產生每一圖元之該等頂點的該等頂點座 148702.doc 201104620 6. 如請求項丨之方法,其進一步包含: 域=°亥等頂點座標儲存於一頂點緩衝器之一第一專用區 將該等頂點屬性儲存於該頂點緩衝器之一第 用區域中。 寻 7. :明求項1之方法’其進_步包含··基於該等可 ^者的一或多個隱藏表面相對於該等可見圖元 中之至少另一者的相對位置來移除該一或多個隱藏表 面。 8·如請求項7之方法’其中移除該一或多個隱藏表面係與 僅針對該等可見圖元之該等頂點產生該等頂點屬性並行 地執行。 月求員7之方法中移除該一或多個隱藏表面係在 僅針對該等可見圖元之該等頂點產生該等頂點屬性之前 執行。 10·如请求項1之方法’其進_步包含:獲得每—可見圖元 之該等頂點的非座標屬性’且其中產生該等頂點屬性包 含基於該等頂點之該等非座標屬性而產生每-可見圖元 之該等頂點的該等頂點屬性。 U.如請求項1〇之方法,其進一步包含基於該等可見圖元中 之至少-者的-或多個隱藏表面相對於該等可見圖元中 之至少另一者的相對位置來移除該一或多個隱藏表面, 其中移除該-或多個隱藏表面係與獲得該等非座標屬性 及產生該等頂點屬性並行地執行。 148702.doc 201104620 12.t請求項1G之方法,其進—步包含:基於該等可見圖元 之至少-者的一或多個隱藏表面相對於該等可見圖元 中之至少另一者的相對位置來移除該一或多個隱藏表 面,其中移除該—或多㈣藏表面係在獲得該等非座標 屬性及產生該等頂點屬性之前執行。 T 13. 如請求項10之方法,i .'、中僅針對該等可見圖元之該等頂 點產生該等頂點屬性發味太立丨丨中z丨# 士, 生在判疋到該產生被致能後。 14. 一種裝置,其包含: 圖像處理單元(GpU),該GPU經組態 在該GPU之-處理管線内針對—影像幾何形狀内之 每-圖元之頂點產生頂點座標,《中該等頂點座標包 含該等頂點中之每—者的-位置及L數,且其 中該影像幾何形狀表示一圖像影像; ^ 在該GPU之該處理管線内基於該等頂點座標來識別 s亥影像幾何形狀内之可見圖元;且 回應於識別該等可見圖元而在該Gpu之該處理管線 内僅針對該等可見圖元之該等頂點產生頂點屬性以便 判定該圖像影像之表面性質。 Π.如請求項14之裝置,其中該Gpu經組“在對該圖像影 像之該等表面性質進行該判定期間在該影像幾何形狀内 之母圖元之该等頂點處產生該等頂點座標。 16. 如請求項U之裝置,其中該等頂點屬性包含與每一頂點 相關聯之一色彩或紋理參數中的一或多者。 17. 如β月求項14之裝置,其中該仰㈣—步經組態以使用該 148702.doc 201104620 等頂點屬性在該G P U之該處理管線内基於該G p u接收到 之呈現命令而產生對該等可見圖元之一表示。 18·如請求項14之裝置,其中該GPU進一步經組態以在該 GPU之該處理管線内獲得該影像幾何形狀中之每一圖元 之該等頂點的座標屬性,且其中該Gpu經組態以基於該 等頂點之該等座標屬性而產生每_圖元之該等頂點的該 等頂點座標。 19. 如請求項14之穿』,其進一步包含一具有第一專用區域 及第二專用區域之晶載頂點緩衝器,其中該GPIJ進一步 、.呈’、且忍以.將5亥專頂點座標儲存於該頂點緩衝器之該第 專用區域中,且將该等頂點屬性儲存於該頂點緩衝器 之該第二專用區域中。 20. 如請求項14之|置,纟中該Gpu進一步經组態以基於該 等可見圖元中之至少一者的一或多個隱藏表面相對於該 等可見圖A中之i少另-者的相對位置來移除該一或多 個隱藏表面。 21. 如請求項20之裝置,其中該Gpu經組態以與僅針對該等 可見圖元之該等頂點產生該等頂點屬性並行地移除該一 或多個隱藏表面。 22. 如請求項20之裝置,其中該Gpu經組態以在僅針對該等 可見圖元之該等頂點產生該等頂點屬性之前移除該一或 多個隱藏表面。 23. 如請求項14之裝置’其中該Gpu進一步經組態以獲得每 一可見圖元之該等頂點的非座標屬性,且其中該GPU經 148702.doc 201104620 組態以基於該等頂點之該等非座標屬,性而產纟每一可見 圖元之該等頂點的該等頂點屬性。 24·如請求項23之裝置,其中該咖進—步經組態以基於該 ,可見圖元中之至少—者的—或多個隱藏表面相對於該 等可見圖元中之至少另—者的相對位置來移除該一或多 個隱藏表面,且其㈣GPU經組態以與獲得該等非座標 屬性及產生該等頂點屬性並行地移除該—或多個隱藏表 面。 〃月长項23之裝置’其中該Gpu進-步經組態以基於該 =可見圖tl中之至少—者的—或多個隱藏表面相對於該 寺可見圖7G中之至少另—者的相對位置來移除該一或多 個隱藏表面’且其中該咖經組態以在獲得該等非座標 屬性及產生該等頂點屬性之前移除該一或多個隱藏表 面。 ^ :月求項23之裝置,其中該Gpu經組態以使得僅針對該 °見圖元之°亥等頂點產生該等頂點屬性發生在判定到 該產生被致能後。 27.如印求項14之裝置’其中該裝置包含一無線通信裝置手 機。 28’如凊求項14之裝置’其中該裝置包含一或多個積體 裝置。 29· -種電腦可讀儲存媒體,其包含用於使一或多個處理器 執行以下操作的可執行指令: 在—圖像處理單元(GPU)之一處理管線内針對一影像 148702.doc 201104620 幾何形狀内之每一圖元之頂點產生頂點座標,其中該等 頂點座標包含該等頂財之每―者的―位置及—透視參 數,且其中該影像幾何形狀表示一圖像影像; 在該GPU之該處理管線内基於該等頂點座標來識別該 影像幾何形狀内之可見圖元;及 回應於識別該等可見圖元而在該GPU之該處理管線内 僅針對該等可見圖元之該等頂點產生頂點屬性以便判定 該圖像影像之表面性質。 3〇_如請求項29之電腦可讀儲存媒體,其中該等用於使該一 或多個處理器產生該等頂點座標的指令包含:用於使該 一或多個處理器在對該圖像影像之該等表面性質進行該 判定期間在該影像幾何形狀内之每一圖元之該等頂點處 產生该寻頂點座標的指令。 31. 如請求項29之電腦可讀儲存媒體,其中該等頂點屬性包 含與每一頂點相關聯之一色彩或紋理參數中的一或多 者。 32. 如請求項29之電腦可讀儲存媒體,其進一步包含用於使 該一或多個處理器使用該等頂點屬性在該Gpu之該處理 官線内基於該GPU接收到之呈現命令而產生對該等可見 圖元之一表示的指令。 33. 如請求項29之電腦可讀儲存媒體,其進一步包含用於使 該一或多個處理器在該GPU之該處理管線内獲得該影像 幾何形狀中之每一圖元之該等頂點之座標屬性的指令, 其中该等用於使該一或多個處理器產生該等頂點座標的 I48702.doc 201104620 指令包含:用於使該—或多個處理器基於該等頂點之該 等座標屬性而產生每—圖元之該等頂點之該等頂點座標 的指令。 34. 35. 36. 37. 38. 如請求項29之電腦可讀儲存媒體,其進一步包含用於使 該一或多個處理器執行以下操作的指令: 將該等頂點座標儲存於一頂點緩衝器之一第一專用區 域中; 將該等頂點屬性儲存於該頂點緩衝器之一第二不同專 用區域中。 如請求項29之電腦可讀儲存媒體,其進一步包含用於使 該一或多個處理器基於該等可見圖元中之至少一者的一 或多個隱藏表面相對於該等可見圖元中之至少另一者的 相對位置來移除該一或多個隱藏表面的指令。 如請求項35之電腦可讀儲存媒體,其中該等用於使該一 或多個處理器移除該一或多個隱藏表面的指令包含:用 於使該一或多個處理器與僅針對該等可見圖元之該等頂 點產生該等頂點屬性並行地移除琴一 ^ . 秒陈肩或多個隱藏表面的 指令。 吨廿邾體,其中該等用於使該 如請求項35之電腦 或多個處理器移除該一或多個障菡矣 人7 口丨悬臧表面的指令包含:用 於使該-或多個處理器在僅針對該等可見圖元之該等頂 點產生該等頂點屬性之前移除該一或多個隱藏表面的指 〇 如請求項29之電腦可讀儲存媒體,立 、進一步包含用於使 148702.doc 201104620 S玄一或多個處理器獲得每—可見圖元之該等頂點之非座 私屬性的指令,且其中該等用於使該一或多個處理器產 生該等頂點屬性的指令包含:用於使該一或多個處理器 基於該等頂點之該等非座標屬性而產生每一可見圖元之 5玄專頂點之該等頂點屬性的指令。 39·如請求項38之電腦可讀儲存媒體,其進一步包含用於使 該一或多個處理器基於該等可見圖元中之至少一者的一 或多個隱藏表面相對於該等可見圖元中之至少另一者的 相對位置來移除該一或多個隱藏表面的指令,其中該等 用於使該一或多個處理器移除該一或多個隱藏表面的指 令包含:用於使該一或多個處理器與獲得該等非座標屬 性及產生該等頂點屬性並行地移除該一或多個隱藏表面 的指令。 40.如請求項38之電腦可讀儲存媒體,其進一步包含用於使 該一或多個處理器基於該等可見圖元中之至少一者的一 或多個隱藏表面相對於該等可見圖元中之至少另一者的 相對位置來移除該一或多個隱藏表面的指令,其中該等 用於使該一或多個處理器移除該一或多個隱藏表面的指 令包含:用於使該一或多個處理器在獲得該等非座標屬 性及產生忒等頂點屬性之前移除該一或多個隱藏表面的 指令。 41·如請求項38之電腦可讀儲存媒體’其中該等用於使該一 或多個處理器僅針對該等可見圖元之該等頂點產生該等 頂點屬性的指令包含:用於使該—或多個處理器使得僅 148702.doc 201104620 針對該等可見圖元之該等頂點產生該等頂點屬性發生在 判疋到該產生被致能後的指令。 42.—種裝置,其包含: 在—圖像處理單元(GPU)之一處理管線内針對一影像 歲何形狀内之每一圖元之頂點產生頂點座標,其中該等 頂點座標包含該等頂點中之每一者的一位置及—透視參 數且其中該影像幾何形狀表示一圖像影像; 旦在該GPU之該處理f線内基於該等頂點座標來識別該 影像幾何形狀内之可見圖元;及 回應於識別該等可見圖元而在該咖之該處理管線内 僅針對該等可見圖元之該等頂點產生頂點屬性以便判定 該圖像影像之表面性質。 43.2ί項42之裝置,其中該用於產生該等頂點座標的構 — 0像衫像之該等表面性質進行該判 疋期間在該影像幾何形肤 j小狀内之母一圖元之該等頂點處產 生5玄專頂點座標的構件。 44. 如請求項42之裝置,其 M m Λ , 、 μ荨頂點屬性包含與每一頂點 相關聯之-色彩或紋理參數中的一或多者。 45. 如請求項42之裝置,荒 ^^gpu^ ^ ^ ^ y包含用於使用該等頂點屬 「王在〇系CjPU之s亥處理管綠 ^ ,7η ^ ^ ^ ,、内基於該GPU接收到之呈現命 认如請求項42之裝置,其進之—表示的構件。 理管線内獲得該影像幾何开^包含:於在該GPU之該處 之座標屬性的構件n 中之每-圖元之該等頂點 八該用於產生該等頂點座標的構 148702.doc 201104620 性產生每一圖元 件包含用於基於該等頂點 之。玄等頂點之該等頂點座標的構件 47. 48. 49. 50. 51. 如請求項42之裝置,其進一步包含: 第一專 用於將該等頂點座標儲存於一頂點緩衝器之 用區域中的構件 用於將„玄等項點屬性儲存於該頂點緩衝器之—第二 同專用區域中的構件。 如-月求項42之裝置,其進一步包含用於基於該等可見圖 一 者的或多個隱藏表面相對於該等可見圖 元中之至少另一者的相對位置來移除該-或多個隱藏1 面的構件。 如請求項48之裂置,其中該用於移除該等隱藏表面中之 該:或多者的構件包含:用於與僅針對該等可見圖元之 5亥等頂點產生該等頂點屬性並行地移除該等隱藏表面中 之該一或多者的構件。 如°月求項48之裝置’其中該用於移除該等隱藏表面中之 該一或多者的構件包含:用於在僅針對該等可見圖元之 -亥等頂點產生該等頂點屬性之前移除該等隱藏表面中之 該一或多者的構件。 如請求項42之裝置,其進一步包含用於獲得每一可見圖 元之-亥等頂點之非座標屬性的構件,且其中該用於產生 該等頂點屬性的構件包含:用於基於該等頂點之該等非 座心屬)·生而產生每—可見圖元之該等頂點之該等頂點 性的構件。 148702.doc 201104620 52.如請求項51之裝置, 元中之 一 ,、進—步包含用於基於該等可見圖 夕 的或多個隱藏表面相對於該等可見圖 兀τ之5小S —去u ^ 面的構杜使由 目對位置來移除該一或多個隱藏表 面勺構件’其中該用於 矛、°亥專隱滅表面中之該一或多 者的構件包含:用於盘媒u 、/、獲寸该專非座標屬性及產生該等 ::點屬性並行地移除該等隱藏表面中之該一或多者的構 53」:求項51之裝置’其進_步包含用於基於該等可見圖 至^者的或多個隱藏表面相對於該等可見圖 兀之至少另一者的相對位置來移除該一或多個隱藏表 面的構件’其中該用於移除該等隱藏表面中之該一或多 者的構件包含:用於在獲得料非座標屬性及產生該等 頂點屬性之前移除該等隱藏表面中之該一或多者的構 件0 认如請求項51之裝置,其中該用於僅針對該等可見圖元之 該等頂點產生該等頂點屬性的構件包含:用於使僅針對 該等可見圖元之該等頂點產生該等頂點屬性發生在判定 到該產生被致能後的構件。 148702.doc • 11 ·
TW099117468A 2009-05-29 2010-05-31 Graphics processing unit with deferred vertex shading TW201104620A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18241409P 2009-05-29 2009-05-29
US12/557,427 US8436854B2 (en) 2009-05-29 2009-09-10 Graphics processing unit with deferred vertex shading

Publications (1)

Publication Number Publication Date
TW201104620A true TW201104620A (en) 2011-02-01

Family

ID=43219705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099117468A TW201104620A (en) 2009-05-29 2010-05-31 Graphics processing unit with deferred vertex shading

Country Status (7)

Country Link
US (1) US8436854B2 (zh)
EP (1) EP2435988A2 (zh)
JP (1) JP5596136B2 (zh)
KR (1) KR101281258B1 (zh)
CN (1) CN102598062B (zh)
TW (1) TW201104620A (zh)
WO (1) WO2010138870A2 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810592B2 (en) * 2009-10-09 2014-08-19 Nvidia Corporation Vertex attribute buffer for inline immediate attributes and constants
KR101681056B1 (ko) * 2010-10-01 2016-12-01 삼성전자주식회사 정점 처리 방법 및 장치
US9142002B2 (en) 2011-02-03 2015-09-22 L-3 Communications Corporation FPGA packet processing engine
FR2964775A1 (fr) 2011-02-18 2012-03-16 Thomson Licensing Procede d'estimation de l'occultation dans un environnement virtuel
GB201103698D0 (en) * 2011-03-03 2011-04-20 Advanced Risc Mach Ltd Graphics processing
GB201103699D0 (en) 2011-03-03 2011-04-20 Advanced Risc Mach Ltd Graphic processing
US8854383B2 (en) * 2011-04-13 2014-10-07 Qualcomm Incorporated Pixel value compaction for graphics processing
US8884963B2 (en) * 2011-05-04 2014-11-11 Qualcomm Incorporated Low resolution buffer based pixel culling
US9019280B2 (en) 2011-07-22 2015-04-28 Qualcomm Incorporated Area-based rasterization techniques for a graphics processing system
JP5845910B2 (ja) 2012-01-13 2016-01-20 富士通株式会社 画像描画装置、画像描画プログラム、及び、画像描画方法
US9412197B2 (en) 2012-04-04 2016-08-09 Qualcomm Incorporated Patched shading in graphics processing
US10176621B2 (en) 2013-06-10 2019-01-08 Sony Interactive Entertainment Inc. Using compute shaders as front end for vertex shaders
US10102603B2 (en) 2013-06-10 2018-10-16 Sony Interactive Entertainment Inc. Scheme for compressing vertex shader output parameters
US10096079B2 (en) 2013-06-10 2018-10-09 Sony Interactive Entertainment Inc. Fragment shaders perform vertex shader computations
US10134102B2 (en) 2013-06-10 2018-11-20 Sony Interactive Entertainment Inc. Graphics processing hardware for using compute shaders as front end for vertex shaders
CN103974062B (zh) * 2013-06-24 2018-10-26 福州瑞芯微电子股份有限公司 图像显示装置、图像显示系统和图像显示方法
US9208602B2 (en) * 2013-09-27 2015-12-08 Intel Corporation Techniques and architecture for improved vertex processing
KR102066533B1 (ko) 2013-11-19 2020-01-16 삼성전자 주식회사 도메인 쉐이딩 방법과 이를 수행하는 장치들
GB2521171B (en) * 2013-12-11 2020-02-05 Advanced Risc Mach Ltd Clipping of graphics primitives
KR20150069617A (ko) * 2013-12-13 2015-06-24 삼성전자주식회사 그래픽 프로세싱 유닛, 이를 포함하는 soc, 및 이를 포함하는 그래픽 프로세싱 시스템
US9767602B2 (en) * 2014-06-30 2017-09-19 Intel Corporation Techniques for reduced pixel shading
US9773294B2 (en) * 2014-07-03 2017-09-26 Mediatek Inc. Graphics processing system for determining whether to store varying variables into varying buffer based at least partly on primitive size and related graphics processing method thereof
GB2527822B (en) * 2014-07-03 2020-10-07 Advanced Risc Mach Ltd Graphics processing
US20160035128A1 (en) * 2014-08-03 2016-02-04 Mediatek Singapore Pte. Ltd. Graphics processing system for performing deferred vertex attribute shading based on split vertex bitstreams and related graphics processing method
US9424686B2 (en) * 2014-08-08 2016-08-23 Mediatek Inc. Graphics processing circuit having second vertex shader configured to reuse output of first vertex shader and/or process repacked vertex thread group and related graphics processing method thereof
US9824412B2 (en) * 2014-09-24 2017-11-21 Intel Corporation Position-only shading pipeline
KR20160051155A (ko) * 2014-10-31 2016-05-11 삼성전자주식회사 렌더링 장치 및 방법
GB2535493B (en) * 2015-02-18 2021-02-24 Advanced Risc Mach Ltd Graphics processing systems
WO2017083821A1 (en) 2015-11-12 2017-05-18 Linamar Corporation Rear drive module having a ring gear disconnect and synch-lock mechanism
GB2546073B (en) * 2016-01-05 2018-09-26 Advanced Risc Mach Ltd Graphics processing
US10192280B2 (en) * 2016-04-08 2019-01-29 Qualcomm Incorporated Per-vertex variable rate shading
GB2550358B (en) 2016-05-16 2020-08-26 Advanced Risc Mach Ltd Graphics processing systems
US10062139B2 (en) * 2016-07-25 2018-08-28 Qualcomm Incorporated Vertex shaders for binning based graphics processing
US10460513B2 (en) * 2016-09-22 2019-10-29 Advanced Micro Devices, Inc. Combined world-space pipeline shader stages
US11379941B2 (en) * 2016-09-22 2022-07-05 Advanced Micro Devices, Inc. Primitive shader
CN106709982B (zh) * 2016-10-20 2020-03-17 哈尔滨安天科技集团股份有限公司 一种基于连续折线形三维管道的绘制方法及系统
US10235811B2 (en) 2016-12-29 2019-03-19 Intel Corporation Replicating primitives across multiple viewports
US10510181B2 (en) * 2017-06-27 2019-12-17 Samsung Electronics Co., Ltd. System and method for cache management using a cache status table
GB2564400B (en) 2017-07-06 2020-11-25 Advanced Risc Mach Ltd Graphics processing
KR102067423B1 (ko) * 2017-09-12 2020-02-12 주식회사 케이쓰리아이 지피유 가속 컴퓨팅을 이용한 3차원 복원 클라우드 포인트 생성 방법
CN108022201B (zh) * 2017-11-24 2021-09-14 中国航空工业集团公司西安航空计算技术研究所 一种三角形图元并行光栅化定序方法
US10628910B2 (en) 2018-09-24 2020-04-21 Intel Corporation Vertex shader with primitive replication
CN109816761B (zh) * 2018-12-25 2023-03-21 东软集团股份有限公司 图形转换方法、装置、存储介质和电子设备
US11189073B2 (en) 2020-03-20 2021-11-30 Arm Limited Graphics processing
US11790479B2 (en) * 2021-01-29 2023-10-17 Arm Limited Primitive assembly and vertex shading of vertex attributes in graphics processing systems
CN117292039B (zh) * 2023-11-27 2024-02-13 芯瞳半导体技术(山东)有限公司 顶点坐标生成方法、装置、电子设备及计算机存储介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2883523B2 (ja) * 1992-08-26 1999-04-19 株式会社ナムコ 画像合成装置及び画像合成方法
US5986669A (en) * 1996-09-10 1999-11-16 Intergraph Corporation Graphics processing with efficient clipping
JP3409987B2 (ja) * 1997-02-05 2003-05-26 シャープ株式会社 3次元画像生成方法および装置とこの方法および装置を用いた3次元画像処理装置
US6891533B1 (en) * 2000-04-11 2005-05-10 Hewlett-Packard Development Company, L.P. Compositing separately-generated three-dimensional images
JP2004102841A (ja) * 2002-09-11 2004-04-02 Toshiba Corp クリッピング処理装置、グラフィックスシステム、クリッピング処理方法及びグラフィックス方法
US7148888B2 (en) * 2003-04-04 2006-12-12 Via Technologies, Inc. Head/data request in 3D graphics
US7400325B1 (en) * 2004-08-06 2008-07-15 Nvidia Corporation Culling before setup in viewport and culling unit
US7292239B1 (en) * 2004-08-06 2007-11-06 Nvidia Corporation Cull before attribute read
US7468726B1 (en) * 2005-12-01 2008-12-23 Nvidia Corporation Culling in a vertex processing unit
US7952588B2 (en) * 2006-08-03 2011-05-31 Qualcomm Incorporated Graphics processing unit with extended vertex cache
US8212840B2 (en) * 2006-10-23 2012-07-03 Qualcomm Incorporated 3-D clipping in a graphics processing unit

Also Published As

Publication number Publication date
CN102598062B (zh) 2016-03-09
US20100302246A1 (en) 2010-12-02
KR20120025534A (ko) 2012-03-15
JP2012528410A (ja) 2012-11-12
JP5596136B2 (ja) 2014-09-24
CN102598062A (zh) 2012-07-18
US8436854B2 (en) 2013-05-07
EP2435988A2 (en) 2012-04-04
KR101281258B1 (ko) 2013-07-03
WO2010138870A3 (en) 2012-04-12
WO2010138870A2 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
TW201104620A (en) Graphics processing unit with deferred vertex shading
JP7098710B2 (ja) 中心窩ジオメトリテッセレーション
JP7112549B2 (ja) 複数のレンダーターゲット内でアクティブカラーサンプルカウントを変更することによりスクリーンの位置によって有効解像度を変動させること
JP6947352B2 (ja) グラフィックス処理システム、グラフィックスプロセッサ及び該システム又はプロセッサを動作させる方法
EP3179448B1 (en) Foveated rendering
KR101923562B1 (ko) 가변 렌더링 및 래스터화 파라미터 하에서 가변 뷰포트에 대하여 오브젝트를 효율적으로 리렌더링하는 방법
US8135212B2 (en) Use of ray tracing for generating images for auto-stereo displays
US11170577B2 (en) Generating and modifying representations of objects in an augmented-reality or virtual-reality scene
TW200830220A (en) Graphics processing unit with shared arithmetic logic unit
US11539935B2 (en) Videotelephony with parallax effect
US20080117204A1 (en) Rendering performance regulator
CN113302658A (zh) 并行纹理采样
US20230128288A1 (en) Compositor layer extrapolation
US20210090322A1 (en) Generating and Modifying Representations of Objects in an Augmented-Reality or Virtual-Reality Scene
US11748842B2 (en) Methods and apparatus for content shifting in foveated rendering
JP5846373B2 (ja) 画像処理装置、画像処理方法、画像処理プログラム、および、画像処理システム
US20220326527A1 (en) Display System Optimization
Barbagallo et al. Vertex discard occlusion culling
TWI359388B (en) Triangle setup and attribute setup integration wit