JP5596136B2 - 遅延頂点シェーディングを用いたグラフィックス処理ユニット - Google Patents
遅延頂点シェーディングを用いたグラフィックス処理ユニット Download PDFInfo
- Publication number
- JP5596136B2 JP5596136B2 JP2012513316A JP2012513316A JP5596136B2 JP 5596136 B2 JP5596136 B2 JP 5596136B2 JP 2012513316 A JP2012513316 A JP 2012513316A JP 2012513316 A JP2012513316 A JP 2012513316A JP 5596136 B2 JP5596136 B2 JP 5596136B2
- Authority
- JP
- Japan
- Prior art keywords
- vertex
- primitive
- visible
- gpu
- attributes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Geometry (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
Description
本特許出願は、その全体が参照により本明細書に組み込まれ、その優先権が主張される、2009年5月29日に出願された仮出願第61/182,414号の利益を主張する。
本開示は、グラフィックス処理ユニットを使用したグラフィックス画像の処理に関する。
GPUパイプライン30と比較して、GPUパイプライン60もいくつかの制限を有し得る。頂点フェッチャ/デコーダ78及び頂点シェーダ80は、図2A〜図2Bの例の場合のように、スキャン・コンバータ68及び初期Zモジュール70と実質的に並行して動作するので、パイプライン・レイテンシの増加があり得る。
一態様では、頂点シェーダ50は、頂点フェッチャ/デコーダ48から各可視プリミティブの頂点の非座標アトリビュートを取得し得る。頂点シェーダ50は、次いで、頂点の非座標アトリビュートに基づいて各可視プリミティブの頂点の頂点アトリビュートを生成し得る。これらの頂点アトリビュートは、アトリビュート・セットアップ及び補間モジュール52による後の検索のために、頂点キャッシュ/バッファ38のアトリビュート記憶領域42に記憶され得る。
Claims (54)
- グラフィックス処理ユニット(GPU)の処理パイプライン内で、画像ジオメトリ内の各プリミティブの頂点の頂点座標を生成することと、ここで、前記頂点座標は、前記頂点の各々のロケーションとパースペクティブ・パラメータとを含み、前記画像ジオメトリは、グラフィックス画像を表す、
前記GPUの前記処理パイプライン内で、前記頂点座標に基づいて前記画像ジオメトリ内の可視プリミティブを識別することと、
前記可視プリミティブを識別することに応答して、前記グラフィックス画像の表面特性を判定するために、前記GPUの前記処理パイプライン内で、前記可視プリミティブの前記頂点のみについて頂点アトリビュートを生成することを含む方法。 - 前記頂点座標を生成することは、前記画像ジオメトリ内の各プリミティブの前記頂点における前記グラフィックス画像の前記表面特性の前記判定中に前記頂点座標を生成することを含む、請求項1に記載の方法。
- 前記頂点アトリビュートは、各頂点に関連付けられた色パラメータまたはテクスチャパラメータのうちの1つまたは複数を含む、請求項1に記載の方法。
- 前記GPUの前記処理パイプライン内で、前記GPUによって受信されたレンダリング・コマンドに基づいて前記可視プリミティブの表現を生成するために前記頂点アトリビュートを使用することをさらに含む、請求項1に記載の方法。
- 前記GPUの前記処理パイプライン内で前記画像ジオメトリ中の各プリミティブの前記頂点の座標アトリビュートを取得することをさらに含み、
前記頂点座標を生成することは、前記頂点の前記座標アトリビュートに基づいて各プリミティブの前記頂点の前記頂点座標を生成することを含む、請求項1に記載の方法。 - 頂点バッファの第1の専用エリア中に前記頂点座標を記憶することと、
前記頂点バッファの第2の異なる専用エリア中に前記頂点アトリビュートを記憶することをさらに含む、請求項1に記載の方法。 - 前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除することをさらに含む、請求項1に記載の方法。
- 前記1つまたは複数の隠れ面を削除することは、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することと並行して実行される、請求項7に記載の方法。
- 前記1つまたは複数の隠れ面を削除することは、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することの前に実行される、請求項7に記載の方法。
- 各可視プリミティブの前記頂点の非座標アトリビュートを取得することをさらに含み、
前記頂点アトリビュートを生成することは、前記頂点の前記非座標アトリビュートに基づいて各可視プリミティブの前記頂点の前記頂点アトリビュートを生成することを含む、請求項1に記載の方法。 - 前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除することをさらに含み、
前記1つまたは複数の隠れ面を削除することは、前記非座標アトリビュートを取得すること及び前記頂点アトリビュートを生成することと並行して実行される、請求項10に記載の方法。 - 前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除することをさらに含み、
前記1つまたは複数の隠れ面を削除することは、前記非座標アトリビュートを取得すること及び前記頂点アトリビュートを生成することの前に実行される、請求項10に記載の方法。 - 前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することは、前記生成が可能であると判定したときに行われる、請求項10に記載の方法。
- グラフィックス処理ユニット(GPU)を含むデバイスであって、
前記グラフィックス処理ユニット(GPU)は、
前記GPUの処理パイプライン内で、画像ジオメトリ内の各プリミティブの頂点の頂点座標を生成し、ここで、前記頂点座標は、前記頂点の各々のロケーションとパースペクティブ・パラメータとを含み、前記画像ジオメトリは、グラフィックス画像を表す、
前記GPUの前記処理パイプライン内で、前記頂点座標に基づいて前記画像ジオメトリ内の可視プリミティブを識別し、
前記可視プリミティブを識別することに応答して、前記グラフィックス画像の表面特性を判定するために、前記GPUの前記処理パイプライン内で、前記可視プリミティブの前記頂点のみについて頂点アトリビュートを生成するように構成されるデバイス。 - 前記GPUは、前記画像ジオメトリ内の各プリミティブの前記頂点における前記グラフィックス画像の前記表面特性の前記判定中に前記頂点座標を生成するように構成される、請求項14に記載のデバイス。
- 前記頂点アトリビュートは、各頂点に関連付けられた色パラメータまたはテクスチャパラメータのうちの1つまたは複数を含む、請求項14に記載のデバイス。
- 前記GPUは、前記GPUの前記処理パイプライン内で、前記GPUによって受信されたレンダリング・コマンドに基づいて前記可視プリミティブの表現を生成するために前記頂点アトリビュートを使用するようにさらに構成される、請求項14に記載のデバイス。
- 前記GPUは、前記GPUの前記処理パイプライン内で前記画像ジオメトリ中の各プリミティブの前記頂点の座標アトリビュートを取得するようにさらに構成され、
前記GPUは、前記頂点の前記座標アトリビュートに基づいて各プリミティブの前記頂点の前記頂点座標を生成するように構成される、請求項14に記載のデバイス。 - 第1及び第2の専用エリアを有するオンチップ頂点バッファをさらに含み、
前記GPUは、前記頂点バッファの前記第1の専用エリア中に前記頂点座標を記憶し、前記頂点バッファの前記第2の専用エリア中に前記頂点アトリビュートを記憶するようにさらに構成される、請求項14に記載のデバイス。 - 前記GPUは、前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除するようにさらに構成される、請求項14に記載のデバイス。
- 前記GPUは、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することと並行して前記1つまたは複数の隠れ面を削除するように構成される、請求項20に記載のデバイス。
- 前記GPUは、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することの前に前記1つまたは複数の隠れ面を削除するように構成される、請求項20に記載のデバイス。
- 前記GPUは、各可視プリミティブの前記頂点の非座標アトリビュートを取得するようにさらに構成され、前記GPUは、前記頂点の前記非座標アトリビュートに基づいて各可視プリミティブの前記頂点の前記頂点アトリビュートを生成するように構成される、請求項14に記載のデバイス。
- 前記GPUは、前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除するようにさらに構成され、前記GPUは、前記非座標アトリビュートを取得すること及び前記頂点アトリビュートを生成することと並行して前記1つまたは複数の隠れ面を削除するように構成される、請求項23に記載のデバイス。
- 前記GPUは、前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除するようにさらに構成され、前記GPUは、前記非座標アトリビュートを取得すること及び前記頂点アトリビュートを生成することの前に前記1つまたは複数の隠れ面を削除するように構成される、請求項23に記載のデバイス。
- 前記GPUは、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することが可能であると判定したときに前記生成を行うように構成される、請求項23に記載のデバイス。
- 前記デバイスは、無線通信デバイス・ハンドセットを含む、請求項14に記載のデバイス。
- 前記デバイスは、1つまたは複数の集積回路デバイスを含む、請求項14に記載のデバイス。
- 1つまたは複数のプロセッサに、
グラフィックス処理ユニット(GPU)の処理パイプライン内で、画像ジオメトリ内の各プリミティブの頂点の頂点座標を生成させ、ここで、前記頂点座標は、前記頂点の各々のロケーションとパースペクティブ・パラメータとを含み、前記画像ジオメトリは、グラフィックス画像を表す、
前記GPUの前記処理パイプライン内で、前記頂点座標に基づいて前記画像ジオメトリ内の可視プリミティブを識別させ、
前記可視プリミティブを識別することに応答して、前記グラフィックス画像の表面特性を判定するために、前記GPUの前記処理パイプライン内で、前記可視プリミティブの前記頂点のみについて頂点アトリビュートを生成させるための実行可能命令を含むコンピュータ読み取り可能な記憶媒体。 - 前記1つまたは複数のプロセッサに前記頂点座標を生成させるための前記命令は、前記1つまたは複数のプロセッサに、前記画像ジオメトリ内の各プリミティブの前記頂点における前記グラフィックス画像の前記表面特性の前記判定中に前記頂点座標を生成させるための命令を含む、請求項29に記載のコンピュータ読み取り可能な記憶媒体。
- 前記頂点アトリビュートは、各頂点に関連付けられた色パラメータまたはテクスチャパラメータのうちの1つまたは複数を含む、請求項29に記載のコンピュータ読み取り可能な記憶媒体。
- 前記1つまたは複数のプロセッサに、前記GPUの前記処理パイプライン内で、前記GPUによって受信されたレンダリング・コマンドに基づいて前記可視プリミティブの表現を生成するために前記頂点アトリビュートを使用させるための命令をさらに含む、請求項29に記載のコンピュータ読み取り可能な記憶媒体。
- 前記1つまたは複数のプロセッサに、前記GPUの前記処理パイプライン内で前記画像ジオメトリ中の各プリミティブの前記頂点の座標アトリビュートを取得させるための命令をさらに含み、
前記1つまたは複数のプロセッサに前記頂点座標を生成させるための前記命令は、前記1つまたは複数のプロセッサに、前記頂点の前記座標アトリビュートに基づいて各プリミティブの前記頂点の前記頂点座標を生成させるための命令を含む、請求項29に記載のコンピュータ読み取り可能な記憶媒体。 - 前記1つまたは複数のプロセッサに、
頂点バッファの第1の専用エリア中に前記頂点座標を記憶させ、
前記頂点バッファの第2の異なる専用エリア中に前記頂点アトリビュートを記憶させるための命令をさらに含む、請求項29に記載のコンピュータ読み取り可能な記憶媒体。 - 前記1つまたは複数のプロセッサに、前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除させるための命令をさらに含む、請求項29に記載のコンピュータ読み取り可能な記憶媒体。
- 前記1つまたは複数のプロセッサに前記1つまたは複数の隠れ面を削除させるための前記命令は、前記1つまたは複数のプロセッサに、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することと並行して前記1つまたは複数の隠れ面を削除させるための命令を含む、請求項35に記載のコンピュータ読み取り可能な記憶媒体。
- 前記1つまたは複数のプロセッサに前記1つまたは複数の隠れ面を削除させるための前記命令は、前記1つまたは複数のプロセッサに、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することの前に前記1つまたは複数の隠れ面を削除させるための命令を含む、請求項35に記載のコンピュータ読み取り可能な記憶媒体。
- 前記1つまたは複数のプロセッサに各可視プリミティブの前記頂点の非座標アトリビュートを取得させるための命令をさらに含み、前記1つまたは複数のプロセッサに前記頂点座標を生成させるための前記命令は、前記1つまたは複数のプロセッサに、前記頂点の前記非座標アトリビュートに基づいて各可視プリミティブの前記頂点の前記頂点座標を生成させるための命令を含む、請求項29に記載のコンピュータ読み取り可能な記憶媒体。
- 前記1つまたは複数のプロセッサに、前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除させるための命令をさらに含み、
前記1つまたは複数のプロセッサに前記1つまたは複数の隠れ面を削除させるための前記命令は、前記1つまたは複数のプロセッサに、前記非座標アトリビュートを取得すること及び前記頂点アトリビュートを生成することと並行して前記1つまたは複数の隠れ面を削除させるための命令を含む、請求項38に記載のコンピュータ読み取り可能な記憶媒体。 - 前記1つまたは複数のプロセッサに、前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除させるための命令をさらに含み、
前記1つまたは複数のプロセッサに前記1つまたは複数の隠れ面を削除させるための前記命令は、前記1つまたは複数のプロセッサに、前記非座標アトリビュートを取得すること及び前記頂点アトリビュートを生成することの前に前記1つまたは複数の隠れ面を削除させるための命令を含む、請求項38に記載のコンピュータ読み取り可能な記憶媒体。 - 前記1つまたは複数のプロセッサに前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成させるための前記命令は、前記1つまたは複数のプロセッサに、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することが可能であると判定したときに前記生成を行わせるための命令を含む、請求項38に記載のコンピュータ読み取り可能な記憶媒体。
- グラフィックス処理ユニット(GPU)の処理パイプライン内で、画像ジオメトリ内の各プリミティブの頂点の頂点座標を生成するための手段と、ここで、前記頂点座標は、前記頂点の各々のロケーションとパースペクティブ・パラメータとを含み、前記画像ジオメトリは、グラフィックス画像を表す、
前記GPUの前記処理パイプライン内で、前記頂点座標に基づいて前記画像ジオメトリ内の可視プリミティブを識別するための手段と、
前記可視プリミティブを識別することに応答して、前記グラフィックス画像の表面特性を判定するために、前記GPUの前記処理パイプライン内で、前記可視プリミティブの前記頂点のみについて頂点アトリビュートを生成するための手段とを含むデバイス。
- 前記頂点座標を生成するための前記手段は、前記画像ジオメトリ内の各プリミティブの前記頂点における前記グラフィックス画像の前記表面特性の前記判定中に前記頂点座標を生成するための手段を含む、請求項42に記載のデバイス。
- 前記頂点アトリビュートは、各頂点に関連付けられた色パラメータまたはテクスチャパラメータのうちの1つまたは複数を含む、請求項42に記載のデバイス。
- 前記GPUの前記処理パイプライン内で、前記GPUによって受信されたレンダリング・コマンドに基づいて前記可視プリミティブの表現を生成するために前記頂点アトリビュートを使用するための手段をさらに含む、請求項42に記載のデバイス。
- 前記GPUの前記処理パイプライン内で前記画像ジオメトリ中の各プリミティブの前記頂点の座標アトリビュートを取得するための手段をさらに含み、
前記頂点座標を生成するための手段は、前記頂点の前記座標アトリビュートに基づいて各プリミティブの前記頂点の前記頂点座標を生成するための手段を含む、請求項42に記載のデバイス。 - 頂点バッファの第1の専用エリア中に前記頂点座標を記憶するための手段と、
前記頂点バッファの第2の異なる専用エリア中に前記頂点アトリビュートを記憶するための手段とをさらに含む、請求項42に記載のデバイス。 - 前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除するための手段をさらに含む、請求項42に記載のデバイス。
- 前記隠れ面のうちの前記1つまたは複数を削除するための前記手段は、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することと並行して前記隠れ面のうちの前記1つまたは複数を削除するための手段を含む、請求項48に記載のデバイス。
- 前記隠れ面のうちの前記1つまたは複数を削除するための前記手段は、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することの前に前記隠れ面のうちの前記1つまたは複数を削除するための手段を含む、請求項48に記載のデバイス。
- 各可視プリミティブの前記頂点の非座標アトリビュートを取得するための手段をさらに含み、
前記頂点アトリビュートを生成するための前記手段は、前記頂点の前記非座標アトリビュートに基づいて各可視プリミティブの前記頂点の前記頂点アトリビュートを生成するための手段を含む、請求項42に記載のデバイス。 - 前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除するための手段をさらに含み、
前記隠れ面のうちの前記1つまたは複数を削除するための前記手段は、前記非座標アトリビュートを取得すること及び前記頂点アトリビュートを生成することと並行して前記隠れ面のうちの前記1つまたは複数を削除するための手段を含む、請求項51に記載のデバイス。 - 前記可視プリミティブのうちの少なくとも1つの可視プリミティブの、1つまたは複数の隠れ面を、前記可視プリミティブのうちの少なくとも別の1つの可視プリミティブに対する、前記1つまたは複数の隠れ面の相対位置に基づいて、削除するための手段をさらに含み、
前記隠れ面のうちの前記1つまたは複数を削除するための前記手段は、前記非座標アトリビュートを取得すること及び前記頂点アトリビュートを生成することの前に前記隠れ面のうちの前記1つまたは複数を削除するための手段を含む、請求項51に記載のデバイス。 - 前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成するための前記手段は、前記可視プリミティブの前記頂点のみについて前記頂点アトリビュートを生成することが可能であると判定したときに前記生成を行うための手段を含む、請求項51に記載のデバイス。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18241409P | 2009-05-29 | 2009-05-29 | |
US61/182,414 | 2009-05-29 | ||
US12/557,427 US8436854B2 (en) | 2009-05-29 | 2009-09-10 | Graphics processing unit with deferred vertex shading |
US12/557,427 | 2009-09-10 | ||
PCT/US2010/036661 WO2010138870A2 (en) | 2009-05-29 | 2010-05-28 | Graphics processing unit with deferred vertex shading |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012528410A JP2012528410A (ja) | 2012-11-12 |
JP5596136B2 true JP5596136B2 (ja) | 2014-09-24 |
Family
ID=43219705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012513316A Active JP5596136B2 (ja) | 2009-05-29 | 2010-05-28 | 遅延頂点シェーディングを用いたグラフィックス処理ユニット |
Country Status (7)
Country | Link |
---|---|
US (1) | US8436854B2 (ja) |
EP (1) | EP2435988A2 (ja) |
JP (1) | JP5596136B2 (ja) |
KR (1) | KR101281258B1 (ja) |
CN (1) | CN102598062B (ja) |
TW (1) | TW201104620A (ja) |
WO (1) | WO2010138870A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11769294B2 (en) | 2012-04-04 | 2023-09-26 | Qualcomm Incorporated | Patched shading in graphics processing |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8810592B2 (en) * | 2009-10-09 | 2014-08-19 | Nvidia Corporation | Vertex attribute buffer for inline immediate attributes and constants |
KR101681056B1 (ko) * | 2010-10-01 | 2016-12-01 | 삼성전자주식회사 | 정점 처리 방법 및 장치 |
US9142002B2 (en) | 2011-02-03 | 2015-09-22 | L-3 Communications Corporation | FPGA packet processing engine |
FR2964775A1 (fr) | 2011-02-18 | 2012-03-16 | Thomson Licensing | Procede d'estimation de l'occultation dans un environnement virtuel |
GB201103698D0 (en) * | 2011-03-03 | 2011-04-20 | Advanced Risc Mach Ltd | Graphics processing |
GB201103699D0 (en) | 2011-03-03 | 2011-04-20 | Advanced Risc Mach Ltd | Graphic processing |
US8854383B2 (en) * | 2011-04-13 | 2014-10-07 | Qualcomm Incorporated | Pixel value compaction for graphics processing |
US8884963B2 (en) * | 2011-05-04 | 2014-11-11 | Qualcomm Incorporated | Low resolution buffer based pixel culling |
US9019280B2 (en) | 2011-07-22 | 2015-04-28 | Qualcomm Incorporated | Area-based rasterization techniques for a graphics processing system |
JP5845910B2 (ja) | 2012-01-13 | 2016-01-20 | 富士通株式会社 | 画像描画装置、画像描画プログラム、及び、画像描画方法 |
US10176621B2 (en) | 2013-06-10 | 2019-01-08 | Sony Interactive Entertainment Inc. | Using compute shaders as front end for vertex shaders |
US10102603B2 (en) | 2013-06-10 | 2018-10-16 | Sony Interactive Entertainment Inc. | Scheme for compressing vertex shader output parameters |
US10096079B2 (en) | 2013-06-10 | 2018-10-09 | Sony Interactive Entertainment Inc. | Fragment shaders perform vertex shader computations |
US10134102B2 (en) | 2013-06-10 | 2018-11-20 | Sony Interactive Entertainment Inc. | Graphics processing hardware for using compute shaders as front end for vertex shaders |
CN103974062B (zh) * | 2013-06-24 | 2018-10-26 | 福州瑞芯微电子股份有限公司 | 图像显示装置、图像显示系统和图像显示方法 |
US9208602B2 (en) * | 2013-09-27 | 2015-12-08 | Intel Corporation | Techniques and architecture for improved vertex processing |
KR102066533B1 (ko) | 2013-11-19 | 2020-01-16 | 삼성전자 주식회사 | 도메인 쉐이딩 방법과 이를 수행하는 장치들 |
GB2521171B (en) * | 2013-12-11 | 2020-02-05 | Advanced Risc Mach Ltd | Clipping of graphics primitives |
KR20150069617A (ko) * | 2013-12-13 | 2015-06-24 | 삼성전자주식회사 | 그래픽 프로세싱 유닛, 이를 포함하는 soc, 및 이를 포함하는 그래픽 프로세싱 시스템 |
US9767602B2 (en) * | 2014-06-30 | 2017-09-19 | Intel Corporation | Techniques for reduced pixel shading |
US9773294B2 (en) * | 2014-07-03 | 2017-09-26 | Mediatek Inc. | Graphics processing system for determining whether to store varying variables into varying buffer based at least partly on primitive size and related graphics processing method thereof |
GB2527822B (en) * | 2014-07-03 | 2020-10-07 | Advanced Risc Mach Ltd | Graphics processing |
US20160035128A1 (en) * | 2014-08-03 | 2016-02-04 | Mediatek Singapore Pte. Ltd. | Graphics processing system for performing deferred vertex attribute shading based on split vertex bitstreams and related graphics processing method |
US9424686B2 (en) * | 2014-08-08 | 2016-08-23 | Mediatek Inc. | Graphics processing circuit having second vertex shader configured to reuse output of first vertex shader and/or process repacked vertex thread group and related graphics processing method thereof |
US9824412B2 (en) * | 2014-09-24 | 2017-11-21 | Intel Corporation | Position-only shading pipeline |
KR20160051155A (ko) * | 2014-10-31 | 2016-05-11 | 삼성전자주식회사 | 렌더링 장치 및 방법 |
GB2535493B (en) * | 2015-02-18 | 2021-02-24 | Advanced Risc Mach Ltd | Graphics processing systems |
WO2017083821A1 (en) | 2015-11-12 | 2017-05-18 | Linamar Corporation | Rear drive module having a ring gear disconnect and synch-lock mechanism |
GB2546073B (en) * | 2016-01-05 | 2018-09-26 | Advanced Risc Mach Ltd | Graphics processing |
US10192280B2 (en) * | 2016-04-08 | 2019-01-29 | Qualcomm Incorporated | Per-vertex variable rate shading |
GB2550358B (en) | 2016-05-16 | 2020-08-26 | Advanced Risc Mach Ltd | Graphics processing systems |
US10062139B2 (en) * | 2016-07-25 | 2018-08-28 | Qualcomm Incorporated | Vertex shaders for binning based graphics processing |
US10460513B2 (en) * | 2016-09-22 | 2019-10-29 | Advanced Micro Devices, Inc. | Combined world-space pipeline shader stages |
US11379941B2 (en) * | 2016-09-22 | 2022-07-05 | Advanced Micro Devices, Inc. | Primitive shader |
CN106709982B (zh) * | 2016-10-20 | 2020-03-17 | 哈尔滨安天科技集团股份有限公司 | 一种基于连续折线形三维管道的绘制方法及系统 |
US10235811B2 (en) | 2016-12-29 | 2019-03-19 | Intel Corporation | Replicating primitives across multiple viewports |
US10510181B2 (en) * | 2017-06-27 | 2019-12-17 | Samsung Electronics Co., Ltd. | System and method for cache management using a cache status table |
GB2564400B (en) | 2017-07-06 | 2020-11-25 | Advanced Risc Mach Ltd | Graphics processing |
KR102067423B1 (ko) * | 2017-09-12 | 2020-02-12 | 주식회사 케이쓰리아이 | 지피유 가속 컴퓨팅을 이용한 3차원 복원 클라우드 포인트 생성 방법 |
CN108022201B (zh) * | 2017-11-24 | 2021-09-14 | 中国航空工业集团公司西安航空计算技术研究所 | 一种三角形图元并行光栅化定序方法 |
US10628910B2 (en) | 2018-09-24 | 2020-04-21 | Intel Corporation | Vertex shader with primitive replication |
CN109816761B (zh) * | 2018-12-25 | 2023-03-21 | 东软集团股份有限公司 | 图形转换方法、装置、存储介质和电子设备 |
US11189073B2 (en) | 2020-03-20 | 2021-11-30 | Arm Limited | Graphics processing |
US11790479B2 (en) * | 2021-01-29 | 2023-10-17 | Arm Limited | Primitive assembly and vertex shading of vertex attributes in graphics processing systems |
CN117292039B (zh) * | 2023-11-27 | 2024-02-13 | 芯瞳半导体技术(山东)有限公司 | 顶点坐标生成方法、装置、电子设备及计算机存储介质 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2883523B2 (ja) * | 1992-08-26 | 1999-04-19 | 株式会社ナムコ | 画像合成装置及び画像合成方法 |
US5986669A (en) * | 1996-09-10 | 1999-11-16 | Intergraph Corporation | Graphics processing with efficient clipping |
JP3409987B2 (ja) * | 1997-02-05 | 2003-05-26 | シャープ株式会社 | 3次元画像生成方法および装置とこの方法および装置を用いた3次元画像処理装置 |
US6891533B1 (en) * | 2000-04-11 | 2005-05-10 | Hewlett-Packard Development Company, L.P. | Compositing separately-generated three-dimensional images |
JP2004102841A (ja) * | 2002-09-11 | 2004-04-02 | Toshiba Corp | クリッピング処理装置、グラフィックスシステム、クリッピング処理方法及びグラフィックス方法 |
US7148888B2 (en) * | 2003-04-04 | 2006-12-12 | Via Technologies, Inc. | Head/data request in 3D graphics |
US7400325B1 (en) * | 2004-08-06 | 2008-07-15 | Nvidia Corporation | Culling before setup in viewport and culling unit |
US7292239B1 (en) * | 2004-08-06 | 2007-11-06 | Nvidia Corporation | Cull before attribute read |
US7468726B1 (en) * | 2005-12-01 | 2008-12-23 | Nvidia Corporation | Culling in a vertex processing unit |
US7952588B2 (en) * | 2006-08-03 | 2011-05-31 | Qualcomm Incorporated | Graphics processing unit with extended vertex cache |
US8212840B2 (en) * | 2006-10-23 | 2012-07-03 | Qualcomm Incorporated | 3-D clipping in a graphics processing unit |
-
2009
- 2009-09-10 US US12/557,427 patent/US8436854B2/en active Active
-
2010
- 2010-05-28 JP JP2012513316A patent/JP5596136B2/ja active Active
- 2010-05-28 EP EP10722495A patent/EP2435988A2/en not_active Ceased
- 2010-05-28 CN CN201080022750.9A patent/CN102598062B/zh active Active
- 2010-05-28 WO PCT/US2010/036661 patent/WO2010138870A2/en active Search and Examination
- 2010-05-28 KR KR1020117030389A patent/KR101281258B1/ko active IP Right Grant
- 2010-05-31 TW TW099117468A patent/TW201104620A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11769294B2 (en) | 2012-04-04 | 2023-09-26 | Qualcomm Incorporated | Patched shading in graphics processing |
Also Published As
Publication number | Publication date |
---|---|
CN102598062B (zh) | 2016-03-09 |
US20100302246A1 (en) | 2010-12-02 |
TW201104620A (en) | 2011-02-01 |
KR20120025534A (ko) | 2012-03-15 |
JP2012528410A (ja) | 2012-11-12 |
CN102598062A (zh) | 2012-07-18 |
US8436854B2 (en) | 2013-05-07 |
EP2435988A2 (en) | 2012-04-04 |
KR101281258B1 (ko) | 2013-07-03 |
WO2010138870A3 (en) | 2012-04-12 |
WO2010138870A2 (en) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5596136B2 (ja) | 遅延頂点シェーディングを用いたグラフィックス処理ユニット | |
US11282162B2 (en) | Tile based computer graphics | |
Tarini et al. | Ambient occlusion and edge cueing for enhancing real time molecular visualization | |
JP4938850B2 (ja) | 拡張型頂点キャッシュを備えたグラフィック処理装置 | |
US9129443B2 (en) | Cache-efficient processor and method of rendering indirect illumination using interleaving and sub-image blur | |
US7042462B2 (en) | Pixel cache, 3D graphics accelerator using the same, and method therefor | |
US8421794B2 (en) | Processor with adaptive multi-shader | |
US8009172B2 (en) | Graphics processing unit with shared arithmetic logic unit | |
US9761037B2 (en) | Graphics processing subsystem and method for updating voxel representation of a scene | |
KR20110016938A (ko) | 기하 셰이더를 사용하는 테셀레이션 엔진을 위한 시스템, 방법, 및 컴퓨터 프로그램 제품 | |
US20170032567A1 (en) | Three-dimensional (3d) rendering method and apparatus | |
EP1759355B1 (en) | A forward texture mapping 3d graphics system | |
KR20180037838A (ko) | 텍스쳐를 처리하는 방법 및 장치 | |
JP2006517705A (ja) | コンピュータグラフィックスシステム及びコンピュータグラフィクイメージのレンダリング方法 | |
US20140176546A1 (en) | Shadow softening graphics processing unit and method | |
US20100277488A1 (en) | Deferred Material Rasterization | |
JP2008502979A (ja) | 逆テクスチャマッピング3dグラフィックスシステム | |
US20140160124A1 (en) | Visible polygon data structure and method of use thereof | |
US9589316B1 (en) | Bi-directional morphing of two-dimensional screen-space projections | |
Nielsen et al. | Shader-based wireframe drawing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130819 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140307 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5596136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |