TW201037527A - DMA controller, information processing device and DMA management method - Google Patents

Description

201037527 六、發明說明： 【發明所屬之技術領域】 本發明係關於直接記憶體存取(DMA, Direct Mem〇ry Access) 控制态、資訊處理裝置及直接記憶體存取管理方法。 ^申請案係根據並主張日本專利申請案第2〇〇9_〇89875號之 優先權，其於2009年4月2日提出申請，其内容全部併入本文以 供參考。 【先前技術】 近來貧料傳輸速率隨儲存裝置容量的增加而大幅提升。此外 儲存裝置處理的資料量提高至百億位元。 在資料傳輸以序列方法執行的序列先進技術配置(ATA， ^vanced technology attachment)巾，6GbpSi標準化在盛行傳輸標 f 3G^>ps的背景下受到檢視。除實質加速外，亦引入其他如原生 =令分列(native command queuing)之加速。在原生指令佇列中，— —些傳輸命令，接著透過改變這些傳輸命令的序列來執行 傳輸|存裝置本身的㈣傳輸速率依紐—技術已然提升。 μ ΐ i量資料在半導體積體電路中使㈣統匯流排以及連接多 排的資料ίϊί。°因此提升半導體積體電路系統匯流 開專利公報第2〇〇4_287654號(龄木，Suzuki)揭示— ㈣白其於單一啟動DMA傳輸中執行多重DMA傳輸， Ξί t L 處理器(CPU，Central Process㈣ _之輪詢向 CPU 報告多重DMA傳輪之結束。 【發明内容】 之以上Suzuki案中’中斷之發生是由祕傳輸終結 U“理。-種多個_程式之傳_ 以應用程式為單位來㈣巾㈣糸、見月b SU_ Μ Γ 所發生。然而，若在此系統運用 因為應用程式為單位來管理帽之發生。此外 為產生不必要的㈣’所以導致高匯流量，系統匯流排的資料 201037527 傳輸效率因而降低。另外，依照產生的 得多餘。 J个乂要中斷使控制中斷變 ϋ過以上描述可以很清楚得知由於多餘f 随排傳輸效率有降低關題。 肖錄專送， 根據本發明的一實施例，提供一種包含—資訊 號產生器之DMA控制器。根據對應則固別執行之°D 相關性的DMA雜分組，來_職輯行Μ 理ΐ ^ ^個別資訊對應個別DMA傳輸。該信號產生器基 訊 管理的個別資訊產生一信號。該信號以DM 群貝t = ο 明該DMA粬之完成。 簡之群組為早位指 群組為單位通知CPU該DMA傳輪之完成， 傳迗多餘資訊通過匯流排。 迎兄 根據本發明的另-實施例’提供—種資訊處理裝置， -t^4il^(CPU, Central Processing Unit) ^ 〇 $ = ^連接該cpu *該記憶體之一 DMA控制器。該DMA控 益包含一資訊處理器和一信號產生器。根據對應於個別執行之 傳輸間之相關性白勺DMA傳輸分組，來對個別資訊進行分組 以官理該資訊。該個別資訊對應個別DMA傳輸。該信號產生器美 於該資訊f理器管理的個別資訊產生一信號。該信號以DMA傳^ 之群組為單位通知cpu該DMA傳輸之完成。 再根據本發明的另一實施例，提供一 DMA管理方法，1 下列步驟(1)與(2)。 八⑴根據對應於個別執行之DMA傳輸間之相關性的DMA傳輪 分組’儲存對應個別DMA傳輸的個別資訊於共同記憶體區域；以 及 (2)基於存於該記憶體區域的個別資訊產生一信號，該信號以 DMA傳輸之群組為單位指明DMA傳輸之完成。. 根據本發明’匯流排傳輸效率較習知技術更為提高。 201037527 【實施方式】 贿制本發明之—⑽實施例。 過’所以本發明技術範嗨不應根據圖樣描述 。 =全用===題，且每個圖示元件並不反應實際 ΐ牛在樣中以相同的參考符號代表，且在適當時 了解:任一技術皆可使用以實現功能方 免此表不力月b方塊了由硬體或軟體實現。 [第一示範性實施例] =圖1所不’種貝訊處理褒置1〇〇包含一中央處理器认 c_al Unit)1、唯讀記憶體（r〇m,以以 emory)、5己憶體控制器3、隨機存取記憶體(ram.

Random ίΐΐϊ Direct Memory Access) 5、輸入/輸出(1/0, Input/〇utput)裝置6、匯流排7、匯流排 及，Λ 9。DMA控制器5包含啟動暫存器群組1〇和一中斷控 I斷11包含—傳輸指令監視器12、—傳輸資訊 .Γ 器14。請注意DMA控制器係單石積體電 路(MIC, monolithic integrated circuit)。 姑7 ^PU1由、R0M2、€憶體控制器3 A DMA控制器5透過匯流 連記憶體控制器3以匯流排8與趣犧。麵 控制益5以匯流排9與I/O裝置6連接。 貝5fl處理叙置1〇〇為一般電腦，且執行儲存於⑽組的程式 =過^pu 1解譯程式。R0M2儲存多支程式且cpm執行多支 支程式時，命令dma傳輸之傳輸指令由 於於八i 制器5°DMA控制器5回應來自cpui的傳 輸扣T執行DMA傳輸於RAM4及I/O裝置6之間。 ΡλλΪ注意從1/〇裝置6至以綱的傳輸方向1後稱為讀’從 值2至1/〇襄置6的資料傳輸此後稱為寫(請看® 4)。當DMA 行讀:方向時’ DMA控制器5透過記憶體控制器3把ι/〇裝 棱供的貧料寫入至RAM4。當DMA傳輸執行寫—方向時，〇ΜΑ 201037527 ，過記憶體控制器3從狀祕讀出資料並傳輸該 I/O裒置6。順帶一提，DMA控制器5於cpm未介入下勃J 料傳輪(換言之，DMA傳輪）。 丁貝 根據本示範性實施例，由下所述可以报清楚得知〇嫩 單isn送傳輸指令的連貫性’將每個傳輸指令以應用^式ί ί=Ζ而:ί高嶋7的傳輪效率 貝性與DMA傳輸的連貫性相等。 Η曰7扪運 ο 因為CPU1、R0M2、記憶體控制器3、^祕、Ρ ΓΓ:ί熟ί此技藝者的恤術，這些麵 制器暫包 =啟 =存器群錢及中斷控 至D隱控制器5的傳輸指令^3 =曰傳輸 組1〇的每個暫存器儲存用以定義或形曰& 動暫存器群 位址、㈣尺核傳輸方向。# 日令的減，如開始 祕控制器5根據此龍指令執存器時， 示，麯指令係由開始位址、資料 ^^。^主思如圖4所 如上所述，中斷控制器u包 八:方向所明確說明。 〇 管理器及中斷產生器^曰·^視心、傳輸資訊 輸而來的個別傳輪指令，並從此12接收由CPU1傳 的連貫性，根據判斷結果把凄到的傳輪指令之間 的分組管理個別傳輸指令的個次^日7刀、、且，並根據傳輸指令 的群組為單位產生—中斷信中斷產生器Μ以傳輸指令 成。請注意個別資訊與個別^於；^α CPU1該DMA傳輸之完 束位址、傳輸方向及傳輸狀熊，曰7目關並對應如識別數值、結 制的-成及運作。 器13。傳輸資訊管理器13 1 i2之輸出連接至傳輸 資訊管理 生器14的輪出連接至傳輪資訊^出理H中斷產生器'14。中斷產 201037527 -開傳輸_取器21、 :，產生…含:暫東 如圖3所示，傳輸資訊管理哭a人 輸方向比較器32、一傳於次比較器31、—傳 34、-傳輸方向選擇器=°第=制益33、—結束位址選擇器 域)36、第21 =訊儲存暫存ϋ(記憶體區 暫存器(記憶體區域)38 4方體J,)37及第3紐資訊儲存 又稱為資訊儲存暫存器3 訊儲存暫存器36 訊儲存暫存器38盥第i 儲存暫存器37及第3組資 存器。資訊儲存暫存器的數“—個胃訊儲存暫 可設定至啟動暫存器群组1〇 翻財數量及 如圖2所示，傳於—數里來決定。 22、結束位址計算哭21的輸出與開始位址計算界 地，開始位址計算器22 傳輸貝訊官理器13。相似 24 3J ° 存==，㈣第2組資訊 控制器41及中斷發生控=^2曰存:3= 〜38的輸出連接至暫存器 =儲存暫存器36〜38 °存“，制器41的輸出連接^ 控制器仏情發生暫存器子的^連接至中斷發生 叫如圖3所示，位址比較哭31 ^出山連f至暫存器控制器41。 =33。相似地，傳輸方向“ 2連接至傳輸資訊儲存控制 °傳輸資訊儲存控制器接至傳輪資訊儲存控 相連接。傳輸資訊儲存控制器33 儲存暫存器36〜38 結綠址轉器34及 201037527

傳輸方向選擇哭％ AA 儲存暫存器36〜38的輪I相 =連接。結束位址選擇器34與資u 暫存器36〜38的輪出相連接。。傳輪方向選擇器35與資訊儲存 值可省略。另外，開始位址貝專^向。請注意識別數 ^位數值。為說明方便，舉例來說寸=== 傳輪^開始位址、資料尺寸及 貧訊管理器13根據每•傳輪指令。如圖4所示，傳輪 組，並以組為單位管理傳輪”J關性將每個傳輪指令分 理器π包含三個指請注意傳輪資訊處 指令^別4資訊儲存麵三個資訊_1存^36363〜a%，將傳輸 指令。資訊儲存暫存器36、37 存每個值二二I以儲存三個傳輸 束位址、傳輸方向及傳輸狀能 的識別數值、結 更傳輪狀態’傳==== 根據本發明示範性實施例， ， 個別傳輸指令傳輸時產生中斷:^不會在每次 在中斷發生控制器器為單位而 指令皆傳輸完成時產生中斷。因此可q ^ ^ ^所有傳輸 已完成麵傳輸。然後就可避免根據多餘^斷i早 要的資訊通過匯流排7，並 生而傳达不必 傳輸設定操取器21 ==由 輸至DMA控制器5的傳輪指令中呈：匕匕由咖1傳 21娜的傳輸指令擁取開始位址、資。及 201037527 ^含他們的傳輸設战號(sigl2、吨13)。請注音 === 器21從傳輸指令擷取必要資訊，其根據啟動暫存器 鲆組ίο的暫存器所持有數值。 冬 μ 22娜傳輸奴嫩11 21的輸罐輸設定 1二琥)汁射·位址。開始德計算胃 中的開始位址產生信號(sigl4)並輸出之。冢已3於傳輸汉疋仏號 仲算1123雜雜設取1121的_傳輸設定 中的貧料尺寸及開始位址計算結束位iit，以 信號(Sigl5)並輸出之。 嫌據汁异結果產生 作號根據傳輸設定操取器21的輸出(傳輸設定 根據包含於傳輸設定信號 資訊儲存控制器33根據傳輸設定信號之輸入，使 輪出至位ϋ二器3138 輸指令之結束位址 Ή 斷傳輸指令的連貫性，以及使位址比 束位址的 S序傳輸; V暫存„0根據位址比較器31與傳輸方 ^ =存此次傳輸指令的個別f訊 °Q結果 (未傳輸）。 “ G1U乃J貝讯包含傳輸狀態 ，輸資訊儲存控制器' 33以選擇信號 2；'35 ° 33」空制結束位址選擇器34以依序輸出第“專ί㈣ ^存器％、第2組資訊儲存暫存器π及第3 =訊儲 38之輸出。傳輪方向選擇器35以相似方式控制。貝峋存暫存器 4止比車乂為31比較此次傳輸指令的開始位址與結束位址選擇 201037527 根據比 紐。她比較器31 傳輪方向比較哭32^^tl否輸出判斷信號。 ’選擇器35選擇性輸崎立址與傳輪方向 結束位址出觸信號。 36〜38個出之結纽虎—從資爾存暫存器 傳輸方向選擇器％根據選摆 36〜38/固職出之傳輸方向並擇寸賴儲存暫存器 ❹ 存每個傳〜38根據傳輪資賴存控繼、33的命令儲 和每個傳(未址、每個傳輸方向 ：數量可由需要D以 f可存A母個資訊儲存暫存Β 36〜38 I右疋 :;r„存器—的傳輸 述說明’-個別數健為方便而設定，因此 〇 如上所述，暫存态控制器41根據信號3〇更新士 f令ί傳輸狀態。此信號(sig3G)__麵傳輸ΐϊ 之傳輸u。舉例來說，當暫存器管理器μ根據上述信號 2測到傳輸指令Ε3、结束，暫存器控制器4!變更傳輸指令ε(3 ‘ ΪΐίΐΙ未傳輸」為「已傳輸」。而後暫存11控制器41輸^ 月中斷產生之判斷的信號(Slg27)至中斷發生控制哭42。 伸號嫩7) ’中斷發生控制器42判斷所有傳輸指令的 傳輸狀恶疋否已變更’其儲存於已更新傳輸狀態的資訊儲存暫存 盗36〜38。f斷發生控制器42根據判斷結果產生信號_9)。此 信號(S1g29)通知CPU1已完成DMA傳輸。中斷發生控制器 出通訊信號(sig28)至暫存器控制器、4卜此通訊信號(啦28)傳達^ 201037527 產生中斷信號至暫存器控制器4卜 尤其=斷^ 士描迷一制器5之運作， CPUl^l DMA 〇 #|§ 是⑽a控制器5暫存此傳m月，傳輸之傳輪指令。於 暫存群組1〇的 器22基於此傳輸設定信號言輪出之。隨後開始位址計算 ^亚根據計算結果輸出信 ^虎計鼻結束位 傳輸取傳輸方向，並根基於此 ^ 51β35^Γ2Γ〇^ _，並赌束她34 制器33 存暫存器提供之結束位址。相似姑 &擇11輸出由特定資訊錯 選擇信號，使傳輸方向選擇^ 35 諸存控制器33輸出 器提供之傳輸方向。、—35顧_^轉定資訊儲存暫存 然後，傳輸資訊管理器判斷傳八θ 103)。具體來說，位址比較器31比較此欠、貝性(步驟 結束位址選擇器34輸出的結束位===令的f始位址與 性，並根據此判斷結果輸出判斷俨卢 ^二位址疋否有連貫 ，令的傳輸方向與傳=擇=方輪= g斷判斷此讀輪指令與暫存器讀出的 '貝 明庄思上述比較過程對應三個資訊儲存暫存哭36〜38 禝執行。另外，最低階資料設定由每個資訊儲存暫^輸出而重 201037527 具體來說’傳輸資訊儲御：=存=器ί否有空位 ^請注意μ為—以上的之傳輸指令《是否小於 的最=輪指令數4。_”、、數i表柯存於資謂存暫存器 ο s if則為存儲位置的資訊儲存訊儲存控制 意如上所述，可能 未指派給傳輪指令 存器無空位的情況下，由 106)。具體麵，傳暫存时儲存_資訊(步驟 令群組的資訊儲存暫儲f上，33使被指派給新的傳輸指 傳輪方向。 °"储存傳輸心令的識別數值、結束位址及 ο 有連ΐ性二^專輸指令El、E2與E5的位址 既然傳輸指令E3與;，、同的貝汛儲存暫存器36。相似地， 資訊儲存暫存器/7、。勺連貫性，這些指令儲存於共同的 多於資訊儲存暫存器^諸存下，個別資訊數量不得 隨後參照圖6心貝讀量。 對中斷控制器i i之^。乂坪迷DMA控制器5之運作，尤其針 首先，DMA和制哭ς 驟2〇1)。具體來^= DMA傳輪已結束的傳輸指令(步 控制器5產生明確旨令的〇嫩傳輸已結束，DMA (如3〇)至暫存器控制專f指令的信號_〇)，並提供此信號 位址、資料尺寸及值^ ^主意信號_30包含必要資訊如開始 接下來，說明傳輸指令。 ，态5取件设定至資訊儲存暫存器36〜38的 13 201037527 =資訊(步驟202)。具體來說，暫存器控制器 暫存器36〜38的輸出信號，取得如開始位址與傳輸方向 訊以明確說明傳輸指令。 接著’ DMA控制器5更新與DMA傳輸 t 。具體來說，暫存 ϊ指:傳r與令相關連之傳輸狀態由以= 暫控制器41由開始位置和資料尺寸計算 接下來，DMA控制器5以群組為單位 驟撕)。具體來說，中斷發生控制器42根據二 ^&制為41通況的傳輸狀態，判斷已更新傳輸 暫存器的所有傳輸指令是否已結束。 氣“之貝箱存 (步。當且有 已結ί ^傳輸，眶控制器垮生中斷 骑〇5)具體末說，巾斷發生控制器4 之所有傳輪狀態已進行傳輸，該等傳輸指; 之資訊儲存暫存器中，並產生中斷以通知cp=更3 f MA傳輸。中斷發生控制器42通知暫存器控制器41此中 具體^，’ 5刪除情產生組別㈣料(步驟高）。 暫存器對應資訊儲存暫存器的儲存數值，其 性實關’ D嫩控㈣5根據 程式為貫性(腦傳輸之間的連貫性)以應用 位產生中斷=ΐΪ: (D靖輸)進行分組，並以此組為單 輸致率！^ (免產生不必要的中斷資訊並提高匯流排7的傳 果。ίΐίΓ圖\描ίλ蝴生實施例丽控制器所實現之效 〜0傳輪礼令被初步分組。此外本示範性實施例對 201037527 應圖7的下半部’而先前技_顧7的上半部。 廿斜空命]器5透過匯流排7接收來自CPU1的傳輸指令Ε1， Ζϋ1執行麵傳輪。依照傳輸指令E1的職傳輸， ^ ί H輸通過匯流排7。其他傳輸指令E2〜E5與指令Ei相同。 二Z p/LT令严2對應資料D2、傳輸指令E3對應資料D3、傳 則曰:a ’應一貧料D4、傳輸指令E5對應資料D5。 ΝΡ 清楚可知’在本示範性範例中…中斷處理(圖7中以 排7 Μ一組傳輸指令為單位而執行。此減少傳輸通過匯流 ^立中斷信號，並有效地抑龜流排7傳輸效率的減少。 ❹ 〇 技術！ ’中斷於每次DMA傳輸完成時產生，而非 旦而、+ f私令為單位產生。如此多餘的中斷增加匯流排7的流 里，而減少匯流排7的傳輸效率。 於太在Hi情況下’儘f於先前技術中產生5次的中斷，然而 料n例中中斷次數減少為2 :欠。純讀輸指令：資 可提ΐ =統處理=1:2:2 ’總傳輸時間可減少且傳輸速率 成~rf t本德性實施例中，擁有序列位址的DMA傳輸之完 並可有效抑觀誤-顧程式的傳輸資料之開始貝=_之兀成’ 明範述實施例，而是能在不離本發 外’各種判斷連貫性之方法皆可使用。 雖然已由數個示範性實施例描述本發明，欢籴太址二 瞭解本發明可在隨附專利中請範圍之精神與範;種丁=二 仃，且本發明不限於上述範例。 。種仏改執 此外申請專繼L林僅限於上述 ”，應當注意即使日射請過程中有所變更，'，; 5)為涵盍所有專利申請範圍元素之均等物。 申响者之思 201037527 【圖式簡單說明】 上述及其他示範性實施態樣之優點及特點由上 μ 實施例之描述及隨附圖樣當可更加明白，其中： 不靶性 圖1係一呈現本發明示範性實施例資訊處理裝置之方塊 圖2係一呈現本發明示範性實施例中斷控制器之方塊圖:， 圖3係一呈現本發明示範性實施例傳輪資訊處理器之^塊 圖4係一說明本發明示範性實施例傳輸指令分組^說明圖.’ 圖5係一說明本發明示範性實施例DMA控制器運作之^程 圖； 圖6係一說明本發明示範性實施例DMA控制器運作之流程 圖，以及 圖7係一呈現本發明示範性實施例資訊處理裝置達成效果之 說明圖。 【主要元件符號說明】 1 中央處理器(CPU, Central Processing Unit) 2 唯3買 §己憶體(R_〇M, Read Only Memory) 3 記憶體控制器 4 ^機存取記憶體(RAM, Random Access Memory) 5 直接記憶體存取(DMA，Direct Memory Access)控制器 6 輸入/輸出(I/O, Input/Output)裝置 7 匯流排 8 匯流排 9 匯流排 10 啟動暫存器群組 11 中斷控制器 12 傳輪指令監視器 13 傳輸資訊管理器 14 中斷產生器 21 傳輪設定搁取器 22 開始位址計算器 201037527 23 結束位址計算器 24 傳輸方向擷取器 31 位址比較器 32 傳輸方向比較器 33 傳輸資訊儲存控制器 34 結束位址選擇器 35 傳送方向選擇器 36 第1組資訊儲存暫存器(記憶體區域) 37 第2組資訊儲存暫存器(記憶體區域) 38 第3組資訊儲存暫存器(記憶體區域) 41 暫存器控制器 42 中斷發生控制器 100 資訊處理裝置 sigll、sigl2、sigl3、sigl4、sigl5、sigl6 信號 sig21、sig22、sig23、sig24、sig25、sig26、sig27、sig28、sig29 信號 sig30、sig31、sig32、sig34、sig35 信號 sigsel 信號 ❹ 17

Claims (2)

1. 201037527 七、申請專利範圍： ^ :一種直接記憶體存取①祖⑽耽⑽贿yAc—控制器，包 ㈣訊f f器，其根據對應於個別執行之DMA傳輸間之相關 組’來對個別資訊進行分組以管理該資訊，該： 別貝Λ對應個別DMA傳輸；以及 ^咕彳。號產生益，其基於該資訊管理器所管理的個別資訊產峰 -信號’該信號以DMA傳輸之群組為單位指明D·傳輸^完成。 2含-tit利2第1項所述之難控制器，其中該個別資訊包 ί狀態數值指明DMA傳輸之傳輸狀態、，以及 測‘Α'ί輸於該狀態數值以DMA傳輸之群組為單位偵 項，咖·11，其中信號產生器基 通過匯流綱㈣之狀驗值，該#訊指明傳輸 利範圍第1項所述之舰控繼，其中該資訊管理器 ιΐ、二址與另一結束位址間之連貫性判斷13·傳輪之連貫 性，该DMA傳輸係為一比較標的。 ㈣之運貝 a二第2項職之DMA控啦，其巾該資訊管理器 ^該^傳^=Ϊ=之連貫性導晴輪之連貫 6. 其於一 H利範圍第3項所述之〇退控制器’其中該資訊管理器 r生，'該之繼__輪之連貫 18 201037527 圍第1項所述之應八控制器，其中該資訊管理器 =向與另一傳輸方向之結果判斷〇河八傳輸之相關 性，5亥DMA傳輪係為—比較標的。 t ί圍第2項所述之〇嫩控制器，其中該資訊管理器 二向與另一傳輸方向之結果判斷0河八傳輸之相關 性，3亥DMA傳輪係為—比較標的。 申3專利範圍弟3項所述之DMA控制器，其中該資訊管理芎 ❹ ^於比較傳輸方向與另—傳輸方向之結果觸DMA傳輸之相關 性，該DMA傳輸係為一比較標的。 祁關 控制器，其中個別資訊包含 ^如申請專利範圍第7項所述之DMA控制器，其中個別資訊 礼明該DMA傳輸的傳輸方向之資訊。 、 ^夕如^請專利範圍第1項所述之DMA控制器，其中資訊管理器包 〇 區域，該多個記憶體區域以dma傳輸之群組為單位 〜如申請專利範圍第1項所述之DMA控制器，更包含一資訊取得 ，元其基於一明確說明DMA傳輸的傳輸指令以取得或產生資 於°亥貝曰明疋義DMA傳輸之一開始位址、一結束位址及一傳 輸方向，另外該資訊取得單元輸出該資訊至該資訊管理器。 14.—種資訊處理裝置，包含： 中央處理器(CPU, Central Processing Unit); 一記憶體；以及 19 201037527 一 DMA控制器，其透過 其中該DMA控制器包含：叫排連接該CPU與該記憶體， 相關 訊；以及 一資訊管理器，其根據_, 性的DMA傳輸分組，來對^^=了之miA傳輸間之 以及 了個別貝矾進行分組以管理該資 產生 ί吕號產生器，其基於該 您 m 、/貝0孔g >土命/π言埋的f 1口現 3亥尨號以DMA傕齡夕热4从οσ H +丄、 ^ 1寻输之群組為單位通知 DMA傳輪之完成 理器所管理的個別資訊CPU該
2. 15. -DMA管理方法，其包含： 組，儲傳Ϊ間之相關性的DMA傳輸分 基於存於誃&惜、傳輸的，別資汛於共同記憶體區域；以及 } DMA 八 、圖式：