TW201023046A - Delegated virtualization across physical partitions of a multi-core processor (MCP) - Google Patents
Delegated virtualization across physical partitions of a multi-core processor (MCP) Download PDFInfo
- Publication number
- TW201023046A TW201023046A TW098126786A TW98126786A TW201023046A TW 201023046 A TW201023046 A TW 201023046A TW 098126786 A TW098126786 A TW 098126786A TW 98126786 A TW98126786 A TW 98126786A TW 201023046 A TW201023046 A TW 201023046A
- Authority
- TW
- Taiwan
- Prior art keywords
- processing
- sub
- pseudo
- entity
- segmentation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/48—Indexing scheme relating to G06F9/48
- G06F2209/483—Multiproc
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
201023046 六、發明說明: 【發明所屬之技術領域】 本發明大體而言係關於一(例如’對稱)多核心處理器 (MCP)中之邏輯分割。具體而言,依據本發明,虛擬化之 委派可橫越界定MCP中之實體分割之實體邊界。 本發明在一些態樣中有關於具有代理人案號 END920080352US1的同在申請中且共同擁有的題為「多核 心處理器(MCP)中虛擬化(Virtualization in a Multi-Core Processor (MCP))」的申請案,其申請於2008年9月11曰且 被指派申請案號12/208,651,其全部内容以引用之方式併 入本文中。本發明在一些態樣中亦有關於具有代理人案號 END920080353US1的同在申請中且共同擁有的題為「多核 心處理器(MCP)中委派虛擬化(Delegated Virtualization in a Multi-Core Processor (MCP))」的申請案,其申請於 2008 年9月30日且被指派申請案號12/241,332,其全部内容以引 用之方式併入本文中。本發明在一些態樣中亦有關於具有 代理人案號END920080354US1的同在申請中且共同擁有的 題為「多核心處理器(MCP)之實體分割之虛擬化 (Virtualization Across Physical Partitions of a Multi-Core Processor (MCP))」的申請案,其申請於2008年9月30曰且 被指派申請案號12/241,429,其全部内容以引用之方式併 入本文中。 【先前技術】 多核心處理器(MCP)之低利用已為對稱MCP之主要缺 142418.doc 201023046 點。又,設計無彈性促成無負載且待命之子元件(諸如, 子處理元件(SPE))中之連續漏電流,以致電力被浪費。舉 例而言,在一對稱MCP中,可存在1個主處理元件(MPE)及 8個SPE。在許多狀況下,僅利用一部分SPE且總MCP利用 常為低的。此等待命SPE消耗高位準之電力且連續地漏 電。通常,MCP用於高效能數位處理器按比例調整,但歸 因於MCP設計之複雜性,隨著MCP尺寸增加,軟體之利用 及效率對於最佳化而言變得具有挑戰性。 〇 【發明内容】 本發明描述關於MPE以及跨越界定一對稱MCP中之實體 分割之實體邊界的虛擬化的裝置、電腦架構、方法、作業 系統、編譯器及應用程式產品。本發明尤其應用於一通用 微處理器架構,其具有一組(例如,一或多個)控制/主處理 元件(例如,MPE)及一組子處理元件(例如,SPE)群。該配 置亦使MPE能夠將功能性委派給一或多個SPE群,以使得 此(等)SPE群可充當偽MPE。能夠跨越界定實體分割之實 _ 體邊界發生此類委派。該等偽MPE可接著利用偽虛擬化控 制執行緒來控制其他SPE群(例如,在本文中被稱為邏輯分 . 割)之行為。偽虛擬化控制執行緒之此使用亦可橫越界定 該等實體分割之實體邊界。在一典型實施例中,該裝置包 括一 MCP,該MCP耦接至一與多個核心耦接以將一供應電 壓提供給每一核心(或核心群)之電源供應器且控制數位元 件及子處理元件之多個執行個體。該MCP以規則構成實體 地分割以減小硬體及編譯器設計複雜性,諸如一 MPE控制 142418.doc 201023046 M*SPE,且在該MCP中存在n個MPE+M*SPE群。 本發明之第一態樣提供一種多核心處理器,其包含:— 第實體分割,其包含一第一主處理元件;一第二實體分 割,其包含一第二主處理元件及一子處理元件群該子處 理元件群由該第一實體分割中之該第一主處理元件指定為 一偽主處理元件;子處理元件之一邏輯分割;及一 化控制執行緒,其使該第二實體分割之該偽主處理元件與 子處理元件之該邏輯分割相關聯。 、 本發明之第二態樣提供一種處理方法,其包含:將一多 核心處理器之—第—實體分割中之-主處理元件之一組功 能委派給該多核心處理器之—第二實體分割中之—子處理 元件群以使該子處理元件群充當一偽主處理元件;使用一 組偽虛擬化控制執行緒使該偽主處理元件與子處理元件之 一邏輯分割之相關聯’·及使用該組偽虛擬化控制執行緒^ 制子處理元件之該邏輯分割。 二 本發明之第三態樣提供-種多核心處理器,其包含:_ 第-實體分割,其包含一第一主處理元件;一第二: 割’其包含-第二主處理元件及—子處理元件群,該子 理=由該第一實體分割中之該第-主處理元件;;定為 理讀,子處理兀件之-邏輯分割;其處於該多 核心處理器中之該第-實體分割及—第三實體分判中之至 少一者中;及-偽虛擬化控制執行緒,其使該第二 割之該偽主處理元件與子處理元件之該邏輯分❹關聯。刀 本發明之第四態樣提供一種用於部署一處理系統之方 142418.doc • 6 - 201023046 、,其包含:提供-多核心處理器’該多核心處理器經組 態以:將該多核^處理ϋ之—第—實體分财之__主處理 元件之一組功能委派給該多核心處理器之—第二實體分割 中之-子處理元件群以使該子處理元件群充當一偽主二 元件;使用-組偽虛擬化控制執行緒使該偽主處理元件與 子處理元件之一邏輯分割相關聯;且使用該組偽虛擬化控 制執行緒控制子處理元件之該邏輯分割。 本發明之第五態樣提供一種電腦實施之處理方法,其包 含:將一多核心處理器之一第一實體分割中之一主處理元 件之一組功能委派給該多核心處理器之一第二實體分割中 之一子處理元件群以使該子處理元件群充#—偽主處理元 件;使用一組偽虛擬化控制執行緒使該偽主處理元件與子 處理元件之-邏輯分割相關聯;及❹該組偽虛擬化控制 執行緒控制子處理元件之該邏輯分割。 【實施方式】 自下文結合隨附®式進行之本發明之各種態樣之詳細描 述,將更容易地理解本發明之此等及其他特徵。 本發明描述關於MPE以及跨越界定一對稱河(:1>中之實體 分割之實體邊界的虛擬化的裝置、電腦架構、方法、作業 系統、編譯器及應用程式產品。本發明尤其應用於一通用 微處理器架構,其具有一組(例如,—或多個)控制/主處理 元件(例如,MPE)及一組子處理元件(例如,spE)群。該配 置亦使MPE能夠將功能性委派給一或多個SpE群,以使得 此(等)SPE群可充當偽MPE。能夠跨越界定實體分割之實 I42418.doc 201023046 體邊界發生此類委派。該等偽厘!^可接著利用偽虛擬化控 制執行緒來控制其他SPE群(例如’在本文中被稱為邏輯分 割)之行為。偽虛擬化控制執行緒之此使用亦可橫越界定 該等實體分割之實體邊界。在一典型實施例中,該裝置包 括一 MCP,該MCP耦接至一與多個核心耦接以將一供應電 壓提供給每一核心(或核心群)之電源供應器且控制數位元 件及子處理元件之多個執行個體。該MCP以規則構成實體 地分割以減小硬體及編譯器設計複雜性’諸如一 MPE控制 M*SPE,立在該MCP中存在N個MPE+M*SPE群。 ❿ 一習知設計使用每一 MPE(VMPE,1〜VMPE,n),該MPE控 制作為一群(GSPE,1〜GSPE,n)之若干SPE部分。將MPE活動 解釋為一虛擬化VMPE,n,且將經指派之SPE視為每一分割 中之第一群GSPE,n。藉由採用以上方法,其實現以下各 者: -一 MPE將虛擬化(Vk)委派給空閒SPE ; -經委派之SPE(偽MPE,Pk)形成虛擬化執行緒(Vk); -記載(account)跨越實體分割之空閒SPE ; © -經請求之SPE被指派給Vk;及/或 -Vk控制邏輯分割内之SPE。 根據先前技術系統(諸如,圖1中所展示之系統),MCP 10可具有多個實體分割12A至12N。每一分割12A至12N展 示為具有一 MPE 14A至14N、由一各別MPE 14A至14N控制 之一群SPE 16A至16N。每一分割12A至12N亦具有保持未 利用之保留或待命SPE 18 A至18N。因為僅利用一部分 142418.doc • 8 - 201023046 SPE,所以總MCP利用常為低的。此外,待命SPE 18A至 18N消耗高位準之電力且連續地漏電。通常,MCP用於高 效能數位處理器按比例調整,但歸因於MCP設計之複雜 性,隨著MCP尺寸增加,軟體之利用及效率對於最佳化而 言變得具有挑戰性。 為解決此等問題,提供諸如圖2中所展示之組態的組 態。如所描繪,MCP 20包含多個實體分割22A至22N。每 一分割22A至22N展示為具有一 MPE 24A至24N、由一各別 Ο MPE 24A至24N控制之SPE 26A至26N之群G1至GN。應理 解,僅出於說明之目的而在每一實體分割22A至22N中展 示單一 MPE及單一 SPE群,且每一實體分割22A至22N可實 際上具有多個MPE以及多個SPE群。無論如何,圖2進一步 展示SPE 3 0A至3 0N之邏輯分割L1。如所描繪,邏輯分割 L1包括來自實體分割22A至22N之SPE 30A,而邏輯分割 LN包括來自實體分割22B之SPE 30N。 又依據本發明,一或多個SPE群可被委派來自MPE 24A W 至24N之功能,其將使此等SPE群變成偽MPE。此之實例 展示於圖2中(在已發生委派之後)。具體而言,偽MPE P1 , 至PN展示於圖2中。通常藉由利用MPE 24A上之一或多個 虛擬化控制執行緒VI至VN發生此類功能性之委派。依據 本發明,此類委派可如由箭頭表示在一共同實體分割内發 生,可如由箭頭32A至32N表示橫越MCP 20中之多個實體 分割,或如由箭頭34表示橫越多個實體分割。 每一虛擬化控制執行緒及偽虛擬化控制執行緒用來使至 142418.doc 201023046 少一個MPE與至少一個SPE群相關聯/連結。此允許控制該 等SPE。此外,每一虛擬化控制執行緒及偽虛擬化控制執 行緒PV1至PVN通常實施為電腦程式碼(例如,包含於一電 腦可讀媒體上)。虛擬化控制執行緒VI至VN及偽虛擬化控 制執行緒PV1至PVn具有若干功能,包括(尤其)以下各者: 將程式碼及資料發送至該組子處理元件群;收集來自該組 - 子處理元件群之計算結果;在該組主/偽處理元件與該組 子處理元件群之間發送且接收電力控制請求;及控制該組 子處理元件群之時脈速度、電力消耗及計算負載。在圖2 φ 中所展示之實例中,偽MPE P1與邏輯分割L1相關聯/連 結,而偽MPE PN與邏輯分割L2相關聯/連結。 因此,本發明實現功能性之委派/偽MPE之產生、SPE之 邏輯分群,及虛擬化控制執行緒與SPE群及/或邏輯分割之 相關聯以超越/橫越界定實體分割之實體障壁。無論如 何,MPE 24 A至24N可記錄正發生之所有事件、資訊交 換、控制等。在下文進一步展示此等及其他細節: MPE及該(等)記錄被儲存且可由所有MPE存取。使用該 〇 記錄記載計算負載之SPE及無負載/空閒SPE。藉由軟體或 硬體請求起始虛擬化。一作業系統(OS)經設計以使用虛擬 化實現多個獨立執行緒。電腦程式設計語言及機器碼編譯 器使用若干程式庫支援虛擬化。在請求之後,MPE將請求 若干SPE(來自空閒/未使用SPE)形成一群(GN)。藉由最大 化匯流排分配及連接性來最佳化群效率。MPE執行所有虛 擬化V0...VN,其中分時資源共用及OS層級先佔式任務管 142418.doc •10· 201023046 理實現多任務及虛擬化。若SPE之經請求數目大於MPE之 實體分割中之可用空閒SPE之數目,則召集鄰近實體分割 中之最近的空閒SPE加入該邏輯群。一 SPE群(G)被指派給 虛擬化控制執行緒(V)。如圖中所展示,MPE在該等SPE上 維持不同虛擬化控制執行緒。虛擬化執行緒V將可執行程 ‘式碼及資料載入至SPE群G,且監視進展並控制SPE群G之 效能及電力消耗。當SPE群G產生計算結果時,虛擬化控 制執行緒V將該等結果遷移至MPE,從而實現進一步計算 或外部I/O。 總虛擬化控制執行緒之數目受限於用以保持虛擬化之 MPE容量及可用SPE之數目。可藉由共用分時執行緒共用 來拒絕或接受對虛擬化之進一步請求。MPE中之虛擬化控 制執行緒(V)對每一 SPE群(Gk)控制電源供應電壓及時脈頻 率,以使得作用中電流及待命電流關於所需計算最佳化。 通常,當供應電壓升高時數位電路速度增加,且時脈速度 可增加。在所允許供應電壓範圍内,其係基於計算要求來 曹 調整。 當所負載之計算需要密集型操作時,電壓及時脈頻率升 ^ 高以使得其在時間框内完成。當所負載之計算寬鬆時且若 存在大量時間來用於處理,則電壓及時脈頻率降低以最大 化效能/電力比率。一極端狀況為當SPE正待命時。供應電 壓可減小至0電壓以使SPE處於睡眠模式。可使用稍高電壓 及漏電流與喚醒時間之間的權衡。當一元件處於較深睡眠 模式中時,將其喚醒將花費更多時間。此做法之一些益處 142418.doc - 11 - 201023046 尤其為:(1)MCP利用及計算容量最大化;及(2)Mcp之電 力效率最佳化。總體而言,MCP改良效能/電力比率以實 現較環保之計算。 應理解,本發明可部署於-電腦基礎架構内之—或多個 =算器件⑽如’飼服器、用戶端等)上。此意欲尤其表 明,本發明可實施於一網路環境(例如,網際網路、廣域 路(WAN)、區域網路(LAN) '虛擬專用網路(vpN)等) 内’或「獨立電腦系統上。在前者之狀況下,可經由各種 員型之通信鏈路之任—組合發生遍相路之通信。舉例而 ::信鏈路可包含可利用有線及/或無線傳輸方法之任 組》的可定址S接。在,經由網際網路發生通信之情況 下’可藉由習知基於Tcp/Ipii訊端之協定提供連接性且 可使用網際網路服務業者來建立對網際網路之連接性。 又’該電腦基礎架構意欲表明,此實施方案之一些或全部 組件可由意圖為其他者實施、部署及,或執行本發明之功 能的服務業者部署、管理、服務等。 在k供電腦硬體之情況下,應理解所利用之任何電腦將 :括標準元件’諸如,處理單元、記憶體媒體、匯流排及 輸入/輸出⑽)介面。此外,此等電腦系統可與外部ι/〇器 件/貢源通信。一般而言’處理單元執行儲存於記憶體媒 體内之電腦程式碼,諸如,上文描述之功能性(例如,本 文中所論述之所有程式庫)。在執行電腦程式碼時,該處 理早-可自記憶體、1/0介面等讀取資料,及/或將資料寫 入至記憶體、而介面等。該匯流排提供電腦中之組件中 142418.doc -12- 201023046 之每一者之間的通信鍵路。外部器件可包含使使用者能夠 與電腦系統互動之任何器件(例如,鍵盤、指標器件、顯 示器等)’及/或使電職_ —或多個其他計算^件通信 之任何器件(例如,網路卡、數據機等)。 用於實施本發明之硬趙可包含:包含用於執行特定功能 之硬體及/或電腦程式碼的任何專用計算製品; 包含專用 ❹
及通用硬體/軟體之一組合的任何計算製品;或其類似 者。在每一狀況下,可分別使用標準程式設計及工程技術 產生程式碼及硬體。此外,其中之處理單元可包含單一處 理單元,或跨越一或多個位置中之一或多個處理單元(例 如’在用戶端及伺服器上)分散。類似地,該記憶體媒體 可包含常駐於一或多個實體位置處之各種類型之資料儲存 器及/或傳輸媒體之任一組合。此外,該等1/0介面可包含 用於與一或多個外部器件交換資訊之任一系統。又,應理 解’一或多個額外組件(例如,系統軟體、數學共處理單 元等)可包括於該硬體中。 雖然在本文中展示且描述為跨越多核心處理器(MCP)上 之實體分割之委派虛擬化,但應理解本發明進一步提供各 種替代實施例。舉例而言,在一實施例中,本發明提供電 腦可讀/可用媒體,其包括用以使一電腦基礎架構能夠提 供跨越多核心處理器(MCP)上之實體分割之委派虛擬化的 電腦程式碼。就此而言,該電腦可讀/可用媒體包括實施 本發明之程序之程式碼。應理解,術語電腦可讀媒體或電 腦可用媒體包含程式碼之任何類型之實體實施例中之一或 142418.doc -13· 201023046 :者。特定言之’電腦可讀/可用媒體可包含體現 個揭帶型儲存製品(例如,緊密光碟、磁碟、磁帶等)上 :程::磁:現算器件之一或多個資料儲存部分(例 固接磁碟、唯讀記憶體、隨機存取記憶體、快取記憶 體等)上的程式碼’及/或體現為(例如,在程式瑪之有線/ 無線電子散佈期間)在網路上行進之資料信 如 信號)的程式碼。 1寻播 在m例中,本發明提供基於訂用、廣告及,或費 用執仃本發明之程序的方法(例如,商業)。亦即服務業 者(諸如,解決方案整合商)可意圖提供跨越多核心處理器 (MCP)上之實體分割之委派虛擬化。在此狀況下,服務業 者可為-或多個消費者產生、維護、支援(等)—電腦基礎 架構(諸如’執行本發明之程序之電腦基礎架構)。作為回 報’該服務業者可依據訂用及/或費用協議自消費者接收 付款’及/或該服務業者可自廣告内容向一或多個第三方 之銷售接收付款。 在又-實施例中’本發明提供一種處理方法。在此狀況 下,可提供一電腦基礎架構’且可獲得(例如,產生、購 買、使用、修改等)用於執行本發明之程序之一或多個系 統且將其部署至該電腦基礎架構。就此而言系統之部署 可包3以下各者中之-或多者:⑴自—電腦可讀媒體將 式碼安裝於-計算器件上;⑺將—或多個計算器件添加至 該電腦基礎架構;及⑺併人及/或較該電腦基礎架構之 一或多個現有系統以使該電腦基礎架構能夠執行本發明之 142418.doc -14- 201023046 程序。 如本文中所使用,應理解術語「程式碼」及「電腦程式 馬」為同義的且意謂意欲使一具有資訊處理能力之計算器 彳直接或在以下兩者中之任-者或兩者之後執行-特定功 . 能的指令集的任何表達(呈任何語言、程式碼或記法形 式)·⑷轉換成另一語言、程式碼或記法;及/或(b)以一不 同材料形式再現。就此而言,程式碼可體現為以下各者中 之或多者.應用程式/軟體程式、組件軟體/函式庫、作 ❿業系統、用於—特料算及/或卿件之基本I/O系統/驅 動器及其類似者。 f合於儲存及/或執行程式碼之資料處理系統可在下文 中提供,且可包括經由系統匯流排直接或間接地通信地福 接至記憶體元件之至少一個處理器。該等記憶體元件可包 括(仁不限於)在程式碼之實際執行期間所使用之本端記憶 體、大容量儲存器及快取記憶體,快取記憶體提供至少某 程式碼之暫時儲存,以便減少在執行期間必須自大容量 儲存器操取程式碼的次數。輸入/輸出或1/〇器件(包括但不 限於鍵盤、顯示器、指標器件等)可直接地耦接至系統或 經由介入I/O控制器耦接至系統。 網路配接器亦可麵接至系統以使資料處理系統能夠經由 介入專用或公眾網路之任一組合耦接至其他資料處理系 統、遠端印表機、儲存器件及/或其類似者。說明性網路 配接器包括(但不限於)數據機、電魏據機及乙太網路 卡0 142418.doc •15- 201023046 已出於說明及描述之目的呈現本發明之各種態樣之先前 描述。其並非意欲為詳盡的或將本發明限於所揭示之精確 形式,且顯然,許多修改及變化為可能的。熟習此項技術 者可顯而易見之此等修改及變化意欲包括於如由隨附申請 專利範圍界定之本發明之範疇内。 【圖式簡單說明】 圖1展示一先前技術處理器; 圖2展示根據本發明之多核心處理器。 該等圖式未必按比例繪製。該等圖式僅為示意性表示, 其並不意欲描繪本發明之特定參數。該等圖式意欲僅描繪 本發明之典型實施例,且因此不應被視為限制本發明之範 疇。在該等圖式中,類似編號表示類似元件。 【主要元件符號說明】 10 多核心處理器(MCP) 12A 至 12N 實體分割 14A 至 14N 主處理元件(MPE) 16A 至 16N 子處理元件(SPE) 18A至18N 保留或待命子處理元件(SPE) 20 多核心處理器(MCP) 22A至 22N 實體分割 24A至 24N 主處理元件(MPE) 26A至 26N 子處理元件(SPE) 30A 子處理元件(SPE) 30N 子處理元件(SPE) I42418.doc -16- 201023046 G1 子處理元件(SPE)之群 GN 子處理元件(SPE)之群 LI 邏輯分割 L2 邏輯分割 LN 邏輯分割 PI 偽主處理元件(MPE) PN 偽主處理元件(MPE) ❹ 142418.doc -17-
Claims (1)
- 201023046七、申請專利範圍: 1 · 一種多核心處理器,其包含: 二-實體分割,其包含—第一主處理元件; 第二實體分割,其自冬—势 , 理元件群,兮“、包含-第二主處理元件及-子處 , 一主虚_μ處理几件群由該第一實體分割中之該第 理元件指定為一偽主處理元件; 子處理元件之—邏輯分割;及 域==化_執行緒’錢該第二實體㈣之該偽 2如奢Γ 處理元件之該邏輯分割相關聯。 之多核"處理器,子處理元件之該邏輯分割 處於該第—實體分割中。 3.如請求項1之多核心處理器 處於該第二實體分割中。 如》奢求項1之多核心處理器 處於—第三實體分割中。 如明求項1之多核心處理器 4. 5. 子處理元件之該邏輯分割 子處理元件之該邏輯分割 ❹ 該偽虛擬化控制執行緒經 知 ^ ^ sg- ^ ^ 程式碼及資料發送至該邏輯分割之該等 7G件。 6.如請求項1之玄 核心處理器,偽虛擬化控制執行緒經進 一步組態以收集來自該邏輯分割 具結果。 之該等子處理元件之計 7. 如請求項1之多 該邏輯分割之該 及計算負載。 核心處理器,偽虛擬化控制執行緒控制 等子處理元件之一時脈速度、電力消耗 142418.doc 201023046 8. —種處理方法,其包含: 將一多核心處理器之一第一實艚 耳通令割中之一主處理元 件之一組功能委派給該多核心虛 慝理器之一第二實體分割 中之一子處理元件群以使該子處 __ 理元件; 一 ^于處理凡件群充當一偽主處 該偽主處理元件與子 使用一組偽虛擬化控制執行緒使 處理元件之一邏輯分割相關聯;及 使用該組偽虛擬化控制執行緒控制子處理元件之該邏 輯分割。 9. 如請求項8之處理方法 該第一實體分割中。 子處理元件之該邏輯分割處於10. 如請求項8之處理方法 該第二實體分割中。 11. 如請求項8之處理方法 一第三實體分割中。 12. 如靖求項8之處理方法, 以將程式碼及資料發送 件0 ’子處理元件之該邏輯分割處於 子處理元件之該邏輯分割處於該偽虛擬化控制執行緒經組態 至該邏輯分割之該等子處理元 13.如明求項8之處理方法,該偽虛擬化控制執行緒經進一 步組態W收集來自該邏輯分割之該等子處理元件之計算 結果。 胃求項8之處理方法,該偽虛擬化控制執行緒控制該 邏輯刀割之該等子處理元件之一時脈速度、電力消耗及 計算負載。 142418.doc -2 - 201023046 15· —種多核心處理器,其包含· 一第:實體分割,其包含-第-主處理元件. 一第一實體分割,其包含一第_ , 理元件群,該子處理元件群由該第件及—子處 -主處理元件指定為-偽主處理元件,·刀割中之該第 子處理元件之-邏輯分割;其處 之該第一實體分割及一第三實體分财之至少Π理器中 一偽虛擬化控制執行緒,其 ,及主處理元件與子° 一實體分割之該偽 件與子處理凡件之該邏輯分割相關聯。 16. —種用於部署一處理系統之方法·· 提供一多核心處理器,該多核心處理器經組態以: 將該多核心處理器之一第一實體分割中之一主處理 =件之-組功能委派給該多核心處理器之一第二實體 刀e'J中之+處理元件群以使該子處理元件群充當一 偽主處理元件;使用組偽虛擬化控制執行緒使該偽主處理元件與 邏輯分割之子處理元件相關聯;且 使用該組偽虛擬化控制執行緒控制子處理元件之該 邏輯分割。 17. 如請求項16之方法,子處理元件之該邏輯分割處於該第 一實體分割中。 18. 如請求項16之方法,子處理元件之該邏輯分割處於該第 二實體分割中。 19. 如請求項16之方法,子處理元件之該邏輯分割處於一第 三實體分割中。 142418.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/241,697 US8341638B2 (en) | 2008-09-30 | 2008-09-30 | Delegated virtualization across physical partitions of a multi-core processor (MCP) |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201023046A true TW201023046A (en) | 2010-06-16 |
Family
ID=41258380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098126786A TW201023046A (en) | 2008-09-30 | 2009-08-10 | Delegated virtualization across physical partitions of a multi-core processor (MCP) |
Country Status (3)
Country | Link |
---|---|
US (1) | US8341638B2 (zh) |
TW (1) | TW201023046A (zh) |
WO (1) | WO2010037745A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8365171B2 (en) * | 2010-03-22 | 2013-01-29 | International Business Machines Corporation | I/O agent assignment for jobs using an MPI library |
KR101738641B1 (ko) | 2010-12-17 | 2017-05-23 | 삼성전자주식회사 | 멀티 코어 시스템의 프로그램 컴파일 장치 및 방법 |
US8695008B2 (en) * | 2011-04-05 | 2014-04-08 | Qualcomm Incorporated | Method and system for dynamically controlling power to multiple cores in a multicore processor of a portable computing device |
WO2018227549A1 (en) * | 2017-06-16 | 2018-12-20 | Alibaba Group Holding Limited | Determining processor utilization of multiprocessing system with virtualization |
CN108549583B (zh) * | 2018-04-17 | 2021-05-07 | 致云科技有限公司 | 大数据处理方法、装置、服务器及可读存储介质 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6205259B1 (en) * | 1992-04-09 | 2001-03-20 | Olympus Optical Co., Ltd. | Image processing apparatus |
KR970002740B1 (ko) * | 1993-12-21 | 1997-03-08 | 양승택 | 계층 구조를 갖는 분산 교환 시스템의 상위 프로세서 과부하 제어 방법 |
EP0715264B1 (en) * | 1994-03-28 | 2004-05-12 | Sony Corporation | Method and apparatus of compiling parallel image processing programs |
US6289488B1 (en) * | 1997-02-24 | 2001-09-11 | Lucent Technologies Inc. | Hardware-software co-synthesis of hierarchical heterogeneous distributed embedded systems |
US6215898B1 (en) * | 1997-04-15 | 2001-04-10 | Interval Research Corporation | Data processing system and method |
JP3560447B2 (ja) * | 1997-07-28 | 2004-09-02 | シャープ株式会社 | 画像処理装置 |
US6240090B1 (en) * | 1997-12-19 | 2001-05-29 | Telefonaktiebolaget Lm Ericcson (Publ) | Self-configuring processors in an asynchronous transfer mode switch |
JP4484288B2 (ja) * | 1999-12-03 | 2010-06-16 | 富士機械製造株式会社 | 画像処理方法および画像処理システム |
JP2002158862A (ja) * | 2000-11-22 | 2002-05-31 | Fuji Photo Film Co Ltd | 医用画像処理方法及び医用画像処理装置 |
US20060250514A1 (en) * | 2001-01-09 | 2006-11-09 | Mitsubishi Denki Kabushiki Kaisha | Imaging apparatus |
US6829378B2 (en) * | 2001-05-04 | 2004-12-07 | Biomec, Inc. | Remote medical image analysis |
US6567622B2 (en) * | 2001-10-22 | 2003-05-20 | Hewlett-Packard Development Company, L.P. | Image forming devices and image forming methods |
US7102777B2 (en) * | 2001-12-20 | 2006-09-05 | Kabushiki Kaisha Toshiba | Image processing service system |
US6922783B2 (en) * | 2002-01-16 | 2005-07-26 | Hewlett-Packard Development Company, L.P. | Method and apparatus for conserving power on a multiprocessor integrated circuit |
US7080267B2 (en) * | 2002-08-01 | 2006-07-18 | Texas Instruments Incorporated | Methodology for managing power consumption in an application |
US7028196B2 (en) * | 2002-12-13 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | System, method and apparatus for conserving power consumed by a system having a processor integrated circuit |
US7519008B2 (en) * | 2003-06-05 | 2009-04-14 | International Business Machines Corporation | Ineligible group member status |
US7134031B2 (en) * | 2003-08-04 | 2006-11-07 | Arm Limited | Performance control within a multi-processor system |
KR100503094B1 (ko) * | 2003-08-25 | 2005-07-21 | 삼성전자주식회사 | 넓은 메모리 밴드위스를 갖는 디지털 신호 처리 장치 및그 메모리 맵핑 방법 |
US20050071578A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for manipulating data with a plurality of processors |
US7614053B2 (en) * | 2004-02-20 | 2009-11-03 | Sony Computer Entertainment Inc. | Methods and apparatus for task management in a multi-processor system |
US7730456B2 (en) * | 2004-05-19 | 2010-06-01 | Sony Computer Entertainment Inc. | Methods and apparatus for handling processing errors in a multi-processing system |
JP2005341136A (ja) * | 2004-05-26 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
US7249268B2 (en) * | 2004-06-29 | 2007-07-24 | Intel Corporation | Method for performing performance optimization operations for a processor having a plurality of processor cores in response to a stall condition |
US20060268357A1 (en) * | 2005-05-25 | 2006-11-30 | Vook Dietrich W | System and method for processing images using centralized image correction data |
GB0519981D0 (en) | 2005-09-30 | 2005-11-09 | Ignios Ltd | Scheduling in a multicore architecture |
KR100817052B1 (ko) * | 2006-01-10 | 2008-03-26 | 삼성전자주식회사 | 높은 메모리 대역폭을 요구하지 않는 영상 신호 처리 장치및 영상 신호 처리 방법 |
EP2126694A2 (en) * | 2006-12-22 | 2009-12-02 | VirtualLogix SA | System for enabling multiple execution environments to share a device |
US7418368B2 (en) * | 2007-01-18 | 2008-08-26 | International Business Machines Corporation | Method and system for testing processor cores |
US7647483B2 (en) * | 2007-02-20 | 2010-01-12 | Sony Computer Entertainment Inc. | Multi-threaded parallel processor methods and apparatus |
US20080244222A1 (en) * | 2007-03-30 | 2008-10-02 | Intel Corporation | Many-core processing using virtual processors |
US8103855B2 (en) * | 2007-09-22 | 2012-01-24 | Navosha Corporation | Linking functional blocks for sequential operation by DONE and GO components of respective blocks pointing to same memory location to store completion indicator read as start indicator |
US8645965B2 (en) * | 2007-12-31 | 2014-02-04 | Intel Corporation | Supporting metered clients with manycore through time-limited partitioning |
-
2008
- 2008-09-30 US US12/241,697 patent/US8341638B2/en active Active
-
2009
- 2009-08-10 TW TW098126786A patent/TW201023046A/zh unknown
- 2009-09-29 WO PCT/EP2009/062615 patent/WO2010037745A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2010037745A1 (en) | 2010-04-08 |
US20100082938A1 (en) | 2010-04-01 |
US8341638B2 (en) | 2012-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Huang et al. | Power consumption of virtual machine live migration in clouds | |
US11181970B2 (en) | System and method for performing distributed power management without power cycling hosts | |
Uddin et al. | Evaluating power efficient algorithms for efficiency and carbon emissions in cloud data centers: A review | |
CN102946433B (zh) | 云公共服务平台下的大规模计算机资源的监控和调度方法 | |
Lee et al. | A dynamic resource management with energy saving mechanism for supporting cloud computing | |
Chen et al. | Adaptive resource allocation optimization in heterogeneous mobile cloud systems | |
De Alfonso et al. | An energy management system for cluster infrastructures | |
TW201023046A (en) | Delegated virtualization across physical partitions of a multi-core processor (MCP) | |
Ciesielczyk et al. | An approach to reduce energy consumption and performance losses on heterogeneous servers using power capping | |
Anan et al. | SLA-based optimization of energy efficiency for green cloud computing | |
Bagein et al. | Energy efficiency for ultrascale systems: Challenges and trends from nesus project | |
US8775840B2 (en) | Virtualization in a multi-core processor (MCP) | |
Shrivastava et al. | An energy efficient VM allocation using best fit decreasing minimum migration in cloud environment | |
Leite et al. | Power‐aware server consolidation for federated clouds | |
US9361160B2 (en) | Virtualization across physical partitions of a multi-core processor (MCP) | |
US8438404B2 (en) | Main processing element for delegating virtualized control threads controlling clock speed and power consumption to groups of sub-processing elements in a system such that a group of sub-processing elements can be designated as pseudo main processing element | |
Bhuiyan et al. | Capability-aware energy-efficient virtual machine scheduling in heterogeneous datacenters | |
Wang et al. | Truthful strategy and resource integration for multi-tenant data center demand response | |
Kessaci et al. | Multi-level and multi-objective survey on cloud scheduling | |
Guo et al. | Heuristic algorithms for energy and performance dynamic optimization in cloud computing | |
Yezdani et al. | Power and Performance Issues and Management Approaches in Cloud Computing | |
US20230418688A1 (en) | Energy efficient computing workload placement | |
Lu et al. | Synchronous Dislocation Scheduling Quantum Algorithm Optimization in Virtual Private Cloud Computing Environment | |
Quang-Hung et al. | Energy-efficient vm scheduling in iaas clouds | |
Tomar et al. | Dynamic Task Migration Mechanisms in Cloud Environment: Literature Review and Future Trends |