TW201023043A - Methods and systems for allocating interrupts in a multithreaded processor - Google Patents

Description

201023043 六、發明說明： 【發明所屬之技術領域】 本文中所揭示之發明性概念之實施例大體而言係關於資 料處理系統之領域。更特定言之，本文中所揭示之發明性 概念之實施例係關於在多執行緒處理器中配置中斷。 【先前技術】 多執打緒處理器可包括兩個或兩個以上執行緒以增加任 務可被的速纟。執㈣可為任務在其上被處理的硬 ❹

體。任務可為與系統函式（諸如，應用程式或程式）相關聯 之指令序列…些應用程式或程式可同時與兩個或兩個以 上任務相關聯。執行緒可藉由執行與一任務相關聯之指令 序列而處理或執行該任務。 -執行緒可在另-執行緒處理另—任務之同時處理一任 務。處理之階段可包括提取（獲得與任務相關聯之指令）、 解碼（將指令分解為操作及運算元）、自暫存器播案操取運 算元、執行該指令及寫回結果。彳針對任務中之下一指令 重複該處理，直至執行任務之所有指令。每—任務可^ 優先順序相關聯且基於該優先順序而指派至執行緒。舉例 而言，軟體可將-魏順序指派至每—任務且㈣器可判 :具：最高優先順序之下-任務以提供準備好處理任務之 執行緒亦可能能夠處理中斷。中斷可為與來自系統裝置 或由軟體產生之中斷處理常式（handler)相關聯的通知。、 斷處理常式可係為未排程任務之f式。t接收到—中斷 143427.doc 201023043 時可藉由多執行緒處理器之任何執行緒處理該中斷。舉 例而言，可在提取階段處將該中斷處理常式提供至第一執 打緒（無論該執行緒當前是否正處理任務之指令或是否其 他執行緒正處於等㈣式（料，未處理任何任務））。處理 該中斷包括-執行緒終止對任務之指令的處理且處理與中 斷處理常式相關聯之指令序列。 、 終止處理其當前任務以處理中斷之執行緒可諸如藉由處 理局優先順序任務而為高優先順序執行緒。若一或多個執 行緒處於等待模式或處理低優先順序之執行緒可用以處理 中斷’則需要高優先順序執行緒繼續處理高優先順序任務 且不終止其對於中斷之處理。 因此t要可配置中斷以藉由在其他執行緒可用以處理 中斷時在高優先順序執行緒上執行中斷來減少附加項的用 於多執行緒處理器之系統及處理。 【發明内容】 在實施例中，描述一種多執行緒處理器。該多執行緒 處理器包括-巾斷❹及料執行任務之若干執行緒。每 執订緒可執彳了-任務。該巾龍組可朗該等執行緒中 之每一者之—優先順序U少基於其優先順序將-中斷指 派至該等執行緒中之一者。 提及此說明性實施例不為了限制或定義本文中所揭示之 發明性概念’而在於提供實例以幫助理解該等發明性概 〜在審閱整申请案之後，本發明之其他態樣、優點及 特徵將變得顯而以’完整中請案包括以下部分·[圖式 143427.doc 201023043 簡單說明]、[實施方式]及[申請專利範圍]。 【實施方式】 在參考隨附圖式閱讀以下[實施方式]時，可較佳地理解 本文中所揭示之發明性概念之此等及其他特徵、態樣及優 點。 貫穿描述，出於解釋之目的，闡述眾多特定細節以便提 供對本文中所揭示之發明性概念之透徹理解。然而，可在 不具有此等特定細節中之一些的情況下實踐本文中所揭示 ® 之發明性概念，此對於熟習此項技術者將為顯而易見的。 在其他情形下’以方塊圖形式展示熟知之結構及裝置以避 免混淆本文中所揭示之發明性概念之基礎原理。 本文中所揭示之發明性概念之實施例係關於能夠基於執 行緒優先順序配置中斷至執行緒的多執行緒處理器。一執 仃緒之優先順序可係基於該執行緒是否正執行一任務及/ 或其正執行之任務的優先順序。在一些實施例中，每一任 〇 務之優先順序由軟體產生且由多執行緒處理器之一處理器 °一接收‘執行緒正執行一任務時，該執行緒之優先 順序可對應於其正執行之任務。當一執行緒處於等待模式 (亦即，未執行任務）時，其優先順序可對應於可 優先順序。在-些實施例中，諸如「ljA「〇」之兩= 先順「序用以指示執行緒正執行一任務（Γ1」）或處於等待模 式(/〇」），且基於該等優先順序配置中斷（諸如，至處於 等待模式且與「〇」相關聯之執行緒之配置）。 一任務可包括彼此相關聯之一指令序列。處理器執行緒 143427.doc 201023043 :藉=理=任務相關聯之指”之每-者而執行彼任 緒處理器可藉由處理與一執行緒上之一任務相 關聯之指令序列及與另―執行Up ^務相 令序列而同時執行兩個或兩個以上任務。 之心 多執行緒處理器之一處理器單元可接收一中斷且基於執 灯緒之優先順序判1執行緒以提供該中斷。舉例而古， 該處理器單元可識別處於等待模式之執行緒或者若多執 仃緒處理器中之所有執行緒皆正執行任務，則識別具有最 ❹ 低優先順序之執行緒1處理器單元可將中斷指引至 別之執行緒。 中斷可為與自—I置或系、統軟體接收之未排程事件（諸 如，中斷處理常式）相關聯的通知。舉例而言，中斷處理 常式可為包括待由執行緒處理之指令序列的未排程任務。 在-，實施例中，豸中斷包括一優先順序。處理器單元可 判定是否基於執行緒之優先順序及中斷之優先順序而終止 -執行中之任務。舉例而言’處理器單元可判定中斷優先 順序疋否南於執行緒之優先順序。若中斷優先順序高於執❿ 行緒優先順序’則可終止具有最低優先順序之執行緒且可 將中斷提供至彼執行緒。若中斷優先順序低於執行緒，則 可將中斷排入仔列直至一執行緒完成執行其當前任務或者 直至已執行優先順序高於中斷之任務。藉由基於執行緒優 先順序來配置中斷’特定處理器單元實施例可減少附加項 (諸如，歸因於中斷處理之潛時）及/或允許較早執行高優先 順序任務。 143427.doc -6 - 201023043 根據一些實施例之多執行緒處理器可藉由處理系統之各 種組件來實施以在執行任務期間存取資料。圖i展示包括 一處理器單元102的多執行緒處理器之一實施例之實施的 方塊圖，該處理器單元102用於將與中斷處理常式1〇1相關 聯之中斷100配置至處理器執行緒。在一些實施例中，處 理器單元102包括諸如任務佇列中之任務或其他任務的可 執行任務104,每一任務包括待由一處理器執行緒執行之 指令序列。可在執行模組106中執行與任務相關聯之指 令，執行模組106包括若干執行緒及一暫存器或與每一執 行緒相關聯之儲存該相關聯執行緒之優先順序的其他臨時 儲存組件。執行模組106可包括任何數目之執行緒（諸如， 有限數目之執行緒）。每一執行緒可（諸如）藉由執行與一任 務相關聯之指令序列而執行一任務。處理器單元1〇2亦可 包括一中斷模組108，該中斷模組1〇8能夠判定一執行緒以 提供-中斷或以其他方式判定中斷1〇〇之配置及其相關聯 @ 之中斷處理常式101。 每-任務可與一優先順序(諸如’由作業系統指派之優 先順序）相關聯。處理器單元1〇2或軟體（諸如，作業系統） 可使用該優先順序來判定何時在一執行緒上執行一任務。 在-些實施例中，同時接收若干任務且基於該等任務之優 先順序將該等任務提供至有限數目之執行緒。可在與低優 先順序相關聯之任務之前執行與高優先順序相關聯之任 務。 處理器單元1〇2可耦接至一記憶體管理單元ιι〇及一輔助 143427.doc 201023043 該處理器單元102執行任務之資源112。在執行期間，處理 器單元102可經由該記憶體管理單元11〇存取資源ιΐ2。舉 例而言，處理器單元102可提供對資料、指令、運算元或 來自資源112之其他資訊之請求。記憶體管理單元可 (諸如）藉由使用轉譯後備緩衝器（translaii〇n l〇〇kaside buffer)或其他組件以提供處理器單元1〇2搜尋之資訊所在 的s己憶體位置之實體位址來管理對資源112之存取。 可接收來自系統裝置之中斷100(諸如，資源112或其 他），且其相關聯之中斷處理常式1〇1可由處理器單元1〇2 執行。中斷模組108經組態以基於執行模組1〇6中之執行緒 之優先順序（諸如）藉由終止相對較低優先順序執行緒或識 別處於等待模式之執行緒以執行中斷來配置中斷1〇〇。 處理器單元102之實施例可包括用以在執行緒當中配置 中斷之各種組件（包括將中斷配置至處於等待模式之執行 緒及/或基於執行緒及等待執行之任務的優先順序配置中 斷之組件）。圖2及圖3說明經組態以配置中斷之處理器單 元之實施的實施例。圖2說明使用經定標之執行緒優先順 序至處於等待模式之執行緒之中斷配置的實例。圖3說明 基於兩選擇優先順序（two-selection priority)至執行緒之中 斷配置的實例。 圖2中之處理器車元為包括具有若干執行緒202之執 行模組的一多執行緒處理器。出於說明性目的，執行緒 2〇2包括六個執行緒八至1?。可使用任何數目之執行緒。執 行模組亦包括儲存該等執行緒2〇2中之每一者之一優先順 I43427.doc 201023043 序的執行緒暫存器204A至震。每—執行緒暫存器與一執 行緒相關聯。舉例而言’執行緒暫存器2〇4a對應於執行緒 202A。當-㈣緒正執行-任務時，對應於該任務優先順 序之一優先順序儲存於與該執行__之—暫存器中。 當該執行緒完成或以其他方式終止執行—任務時，相關聯 暫存器中之優先順序改變成「零」1「零」之優先順序 可對應於可能的最低優先順序。當該執行緒獲得另一任務

來執行時’對應於齡務之優㈣序的—優先順序儲存於 相關聯之暫存器中。 在-些實施例中，暫存器儲存識別優先順序之值的一或 多個位元。任何優先順序標度可用以表示相對執行緒優先 順序。在圖2中所說明之實施例中，使用在「丨」與「99」 之間的數字，其中較小數字表示較高優先順序。舉例而 言，執行緒暫存器204A包括為「5」的優先順序，其表示 執行緒202A之相對優先順序。執行緒暫存器2〇4b包括為 「25」的優先順序，其表示執行緒2〇2B之相對優先順序且 指不執行緒202A具有比執行緒2〇2B高之優先順序。執行 緒暫存器204C包括為「零」的優先順序，其指示執行緒 202C當前未執行任務且處於等待模式。出於例示性目的， 使用包括用以指示執行緒優先順序之值的數值及「零」之 標度，且可使用相對執行緒優先順序及處於等待模式之執 行緒之任何識別。 執行模組亦包括耦接至執行緒暫存器2〇4之一優先順序 編碼器206。該優先順序編碼器2〇6可經組態以接收執行緒 143427.doc 201023043 暫存器204中之優先順序且判定包括最低優先順序之暫存 器。在所展示之實施例中，優先順序編碼器206判定與包 括「零」（由於其為最低優先順序）之暫存器相關聯的執行 緒。舉例而言，執行緒暫存器204可各自將與該執行緒暫 存器相關聯之執行緒之優先順序及識別提供至優先順序編 碼器206。在圖2所示之實施例中，執行緒暫存器2〇4C包括 「零」且由優先順序編碼器206識別為具有最低優先順序 之執行緒。 由優先順序編碼器206識別之執行緒提供至中斷模組 2〇8，該中斷模組208經組態以基於自優先順序編碼器2〇6 接收之優先順序資訊配置中斷。在一些實施例中，優先順 序編碼器206連續地將優先順序資訊提供至中斷模組2〇8。 在其他實施例中，優先順序編碼器206在自中斷模組2〇8接 收到對優先順序資訊之請求之後將該資訊提供至該中斷模 組 208。 中斷模組208可接收一中斷且將其配置至執行緒2〇2中之 一者。在一些實施例中，中斷模組2〇8判定中斷之優先順 序且除自優先順序編碼器206接收之執行緒優先順序之外 亦使用該中斷優先順序來配置中斷。在其他實施例中，中 斷模組208在不判定中斷之優先順序的情況下配置中斷。 中斷模組208可藉由識別具有最低優先順序之執行緒（諸 如’處於等待模式之執行緒）而配置中斷且將該中斷提供 至所識別之執行緒。舉例而言，由於執行緒2〇2c為最低優 先順序執行緒（因為其處於等待模式），故中斷模組2〇8識別 143427.doc •10· 201023043 執行緒202C且將中斷提供至執行緒2〇2(：。執行緒2〇2(：;在 不破壞其他執行緒（諸如，高優先順序執行緒）之執行的情 況下執行中斷。 若所有執行緒202皆在執行任務，則中斷模組2〇8亦可經 組態以向低優先順序執行緒提供中斷。低優先順序執行緒 可終止執行一任務且藉由執行與該中斷相關聯之中斷處理 常式之指令而開始處理該中斷。舉例而言，若執行緒2〇2c 正執订具有為「1 7」之優先順序之一任務，則優先順序編 ® 碼器206識別執行绪2Q2E(因為其具有最低優先順序）且將 202E之識別提供至中斷模組2〇8。中斷模組2〇8可終止執行 於執行緒202E中之任務且接收執行之中斷。舉例而言，執 行緒2 0 2 E可終止執行與任務相關聯之指令序列之指令且開 始執行與中斷相關聯之中斷處理常式之指令。執行緒2〇2e 在不破壞較高優先順序執行緒的情況下執行中斷。可停止 正式地執行於執行緒202E中之任務直至一執行緒完成執行 @ 且準備好執行另一任務為止。 在一些實施例中，可基於較簡單執行緒優先順序（諸 如，指示一執行緒處於等待模式或正執行一任務的執行緒 優先順序）配置中斷。圖3說明處理器單元1〇2之—實施 例，》亥處理器單元1〇2包括具有執行緒3〇2八至3〇21?及對應 於執行緒302A至302F之執行緒暫存器3〇4a至3〇4F的—執 行模組。執行緒暫存器3〇4A至304F各自包括用以指示每— 執行緒之優先順序之「丨」或Γ〇」βΓι」可指示相關聯之 執订緒當刖正執行-任務，纟「G」可指示相關聯之執行 143427.doc 201023043 緒處於等待模式。舉例而言’執行緒暫存器3〇4a、 304C、304D及304F各自包括一指示相關聯之執行緒 302A、302C、302D及302F正執行一任務的「1」。執行緒 暫存器304B及304E各自包括一指示相關聯之執行緒3〇2b 及302E未執行任務且處於等待模式的「〇」。 執行緒暫存器304A至304F耦接至一識別至一中斷模組 308之執行緒優先順序的優先順序編碼器3〇6。在一些實施 例中’優先順序編碼器306經組態以基於來自執行緒暫存 器304A至304F之優先順序來識別至中斷模組3〇8之處於等 待模式之一或多個執行緒。舉例而言，在圖3所示之實施 例中，優先順序編碼器306可識別至中斷模組3〇8之執行緒 302B及302E。中斷模組308可將中斷提供至所識別之執行 緒302B或3〇财之-者，其中可在無需當前正處理任務的 執行緒終止並接受該中斷的情況下處理該中斷。 在一些實施例中，所有執行緒3〇2A至3〇2F可能皆正處 理一任務且執行緒暫存器”々八至⑽仆中之每一者可包括一 指示每一相關聯之執行緒當前正處理任務的「丨」。優先順⑩ 序編碼器306可經組態以將所有執行緒3〇2八至3〇21?正處理 任務的指示提供至中斷模組。中斷模組3()8可將中斷及 . 其中斷處理常式提供至執行緒3〇2A至3〇2F中之一者。該執 灯緒可終止處理其任務且藉由執行與其中斷處理常式相關 聯之指令而開始處理該中斷。 如以上所描述，可實施各種方法以在多執行緒處理器中 配置中斷。配置方法之特^實施例可基於執行緒優先順 143427.doc -12· 201023043 序、中斷優先順序及/或任務仔列中之任務之優先順序配 置中斷。圖4說明根據一實施例之基於執行緒優先順序及 中斷優先順序配置中斷的例示性中斷配置方法。 該方法可開始於區塊402處，此時一處理器單元接收用 於執行之任務及每一任務之一優先順序。該等任務可係自 軟體程式或其他系統應用程式接收，且包括由一多執行緒 處理器中< ^行緒執行之—指令序列。每—任務之優先 順序可由諸如作業系統之系統軟體判^。在—些實施例 中，處理器單元包括經組態以當接收每一任務時判定每一 任務之優先順序的邏輯。 在區塊404中，在一執行緒上執行每一任務。假定任務 之數目超過可用於執行任務之執行緒之數目。在一些實施 例中，一排程器識別每一任務之優先順序且將最高優先順 序任務首先提供至執行緒以供執行。 在區塊406中，處理器單元基於任務優先順序識別每一 執行緒之優先順序。在一些實施例中，處理器單元監視執 订緒且識別執行於每一執行緒上之任務的優先順序。每一 執打緒之優先順序可對應於執行於該執行緒上之任務的優 先順序》處理器單元亦可識別處於等待模式之執行緒之優 先順序。處理器單元可將每一執行緒之優先順序儲存於與 該執行緒相關聯之暫存器中。 在區塊408中，處理器單元自系統裝置或軟體應用程式 接收一中斷且判定其優先順序。該中斷可與為未排程任務 的中斷處理常式相關聯。在一些實施例中，中斷優先順序 143427.doc -13· 201023043 係與中斷-起接收。舉例而言，當建立中斷時，諸如作業 系統之系統軟體將-優先順序指派至該中斷。在其他實施 例中，處理器單元藉由存取記憶體或其他系統組件 中斷之優先順序。 參 在區塊41〇中，處理器單元中之中斷模組判定中斷優先 順序是否高於至少一執行緒。在一些實施例中’中斷模組 接收執行緒中之每一者之優先順序且將其與中斷優先順序 進行比較。若中斷優先順序高於至少—執行緒則在區塊 化中，識別具有最低優先順序之執行緒，終止處理其任 務，且將與該中斷相關聯之中斷處理常式提供至該具有最 低優先順序之執行緒。若中斷優先順序不高於至少一執行 緒，則在區塊414中，將該中斷儲存於一佇列卜該方法 返回至區塊410以判定十斷優先順序是否高於至少Γ執行 緒且繼續直至中斷優先順序高於至少一執行緒為止。在一 些實施例中，將中斷储存於一仵列中，且當執行緒可用且 該中斷為該仔列中之最高優先順序之中斷及/或任務時， 將該中斷提供至執行緒。 包括以上所述之特徵之實例裝置 能夠將中斷配置至處理器執行緒之處理器單元可包括於 任何類型之處理器（諸如，數位信號處理器）中。以至圖9 之總圖說明可併有處理器單元以用於將中斷配置至多執行 緒處理器之執行緒的實例裝置。 圖5為說明攜帶型通信裝置5〇〇之-例示性實施例的圖。 如圖5之總圖中所說明，該攜帶型通信裝置包括一包括一 143427.doc -14, 201023043 數位信號處理器（DSP)504之晶載系統502。圖5之總圖亦展 示耦接至該DSP 504及一顯示器508之一顯示控制器506。 此外，一輸入裝置510耦接至該DSP 504。如所展示，一記 憶體512躺接至該DSP 504。另外，一編瑪器/解碼器 (CODEC)514可耦接至該DSP 504。一揚聲器516及一麥克 風518可耦接至該CODEC 514。 圖5之總圖進一步說明耗接至數位信號處理器$ 〇4及一無 線天線522之一無線控制器52〇。在一特定實施例中，一電 © 源供應器524耦接至晶載系統5〇2。顯示器5〇8、輸入裝置 510、揚聲器516、麥克風518、無線天線522及電源供應器 524可在該晶載系統5〇2外部。然而，各自可耦接至該晶載 系統5 0 2之一組件。 在一特定實施例中，DSP 504包括一處理器單元562(如 參考圖2或圖3所描述），該處理器單元562可將中斷配置至 執行緒且減少附加項（諸如，歸因於中斷處理之潛時）及/或 參允許較早執行高優先順序任務。舉例而言，DSP 5〇4可為 多執行緒處理器，其中可基於執行緒正處理之任務的優先 项序向每一執行緒指派一優先順序。處理器單元562可接 收一中斷且基於每一執行緒（諸如，未處理任務之執行緒 或低優先順序執行緒）之優先順序判定將該中斷發送（以用 於處理）至的—執行緒。 圖6為說明蜂巢式電話600之一例示性實施例的圖。如所 ^不，蜂巢式電話_包括一晶載系統6〇2，日曰日載系統6〇2 包括耦接在一起之數位基頻處理器6〇4及類比基頻處理器 143427.doc -15- 201023043 606。在一特定實施例中，該數位基頻處理器604為一數位 信號處理器。如在圖6之總圖中所說明，一顯示控制器608 及一觸控螢幕控制器610耦接至該數位基頻處理器604。 又，晶載系統602外部之一觸控螢幕顯示器612耦接至該顯 示控制器608及該觸控螢幕控制器610。 圖6之總圖進一步說明一視訊編碼器614(例如，一逐行 倒相（phase alternating line，PAL)編碼器、一連續色彩記 憶（SECAM)編碼器或一國家電視系統委員會（NTSC)編碼 器）耦接至該數位基頻處理器604。另外，一視訊放大器 616耦接至該視訊編碼器614及該觸控螢幕顯示器612。 又，一視訊埠618耦接至該視訊放大器616。一通用串列匯 流排（USB)控制器620耦接至該數位基頻處理器604。又， 一USB埠622耦接至該USB控制器620。一記憶體624及一用 戶識別模組（SIM)卡626亦可耦接至該數位基頻處理器 604。另外，如圖6之總圖所示，一數位相機628可耦接至 該數位基頻處理器604。在一例示性實施例中，該數位相 機628為一電荷耦合裝置（CCD)相機或一互補金屬氧化物半 導體（CMOS)相機。 如圖6之總圖中進一步說明，一立體音訊CODEC 630可 耦接至該類比基頻處理器606。此外，一音訊放大器632可 耦接至該立體音訊CODEC 630。在一例示性實施例中，一 第一立體聲揚聲器634及一第二立體聲揚聲器636耦接至該 音訊放大器632。一麥克風放大器638亦可耦接至該立體音 訊CODEC 030。另外，一麥克風040可耦接至該麥克風放 143427.doc -16- 201023043 大器638。在一特定實施例中，一調頻（FM)無線電調諧器 642可耦接至該立體音訊CODEC 630。一 FM天線644可耦 接至該FM無線電調諧器642。另外，立體聲耳機646可耦 接至該立體音訊CODEC 63 0。 圖6之總圖進一步說明可耦接至該類比基頻處理器606之 一射頻（RF)收發器648。一 RF開關650可耦接至該RF收發 器648及一 RF天線652。一小鍵盤654可耦接至該類比基頻 處理器606。又，具有麥克風之一單聲道頭戴耳機656可耦 ® 接至該類比基頻處理器606。另外，一振動器裝置658可耦 接至該類比基頻處理器606。圖6之總圖亦展示可耦接至該 晶載系統602之一電源供應器660。在一特定實施例中，該 電源供應器660為將電力提供至蜂巢式電話600之各種組件 的直流（DC)電源供應器。另外，在一特定實施例中，該電 源供應器為可再充電DC電池或自耦接至一 AC電源之交流 (AC)至DC轉換器得出之DC電源供應器。 如圖6之總圖中所描繪，觸控螢幕顯示器612、視訊埠 618、USB埠622、相機628、第一立體聲揚聲器634、第二 立體聲揚聲器636、麥克風640、FM天線644、立體聲耳機 646、RF開關650、RF天線652、小鍵盤654、單聲道頭戴 耳機656、振動器658及電源供應器660可在晶載系統602外 部。在一特定實施例中，數位基頻處理器604可包括一處 理器單元662(如參考圖2或圖3所描述），該處理器單元662 可將中斷配置至執行緒且減少附加項（諸如，歸因於中斷 處理之潛時）及/或允許較早執行高優先順序任務。舉例而 143427.doc -17- 201023043 言，DSP 604可為多執行緒處理器，其中可基於執行緒正 處理之任務的優先順序向每一執行緒指派一優先順序。處 理器單元662可接收一中斷且基於每一執行緒（諸如，未處 理任務之執行緒或低優先順序執行緒）之優先順序判定將 該中斷發送（以用於處理）至的一執行緒。 圖7為說明無線網際網路協定（IP)電話700之一例示性實 施例的圖。如所展示，該無線IP電話700包括一包括一數 位信號處理器（DSP)704之晶載系統702。一顯示控制器706 可耦接至該DSP 704且一顯示器708耦接至該顯示控制器 φ 706。在一例示性實施例中，該顯示器708為液晶顯示器 (LCD) 〇圖7進一步展示一小鍵盤7 10可耦接至該DSP 704 〇 一快閃記憶體712可耦接至該DSP 704。一同步動態隨機 存取記憶體（SDRAM)714、一靜態隨機存取記憶體 (SRAM)716及一電可抹除可程式化唯讀記憶體 (EEPROM)718亦可耦接至該DSP 704。圖7之總圖亦展示一 發光二極體（LED)720可耦接至該DSP 704。另外，在一特 定實施例中，一語音CODEC 722可耦接至該DSP 704。一 ® 放大器724可耦接至該語音CODEC 722且一單聲道揚聲器 726可耦接至該放大器724。圖7之總圖進一步說明耦接至 該語音CODEC 722之一單聲道頭戴耳機728。在一特定實 施例中，該單聲道頭戴耳機728包括一麥克風。 一無線區域網路（WLAN)基頻處理器730可耦接至該DSP 704。一 RF收發器732可耦接至該WLAN基頻處理器730且 一 RF天線734可耦接至該RF收發器732。在一特定實施例 143427.doc -18· 201023043 中，一藍芽控制器Ή6亦可耦接至該DSP 7〇4且一藍芽天線 738可耦接至該控制器736。圖7之總圖亦展示一USB埠740 亦可耦接至該DSP 704。此外，一電源供應器742耦接至該 晶載系統702且將電力提供至該無線IP電話700之各種組 件。 如圖7之總圖中所指示，顯示器708、小鍵盤710、LED 720、單聲道揚聲器726、單聲道頭戴耳機728、RF天線 734、藍芽天線738、USB埠740及電源供應器742可在晶載 © 系統702外部且耦接至晶載系統702之一或多個組件。在一 特定實施例中，DSP 704包括一處理器單元762(如參考圖2 或圖3所描述），該處理器單元762可將中斷配置至執行緒 且減少附加項（諸如，歸因於中斷處理之潛時）及/或允許較 早執行高優先順序任務。舉例而言，DSP 704可為多執行 緒處理器，其中可基於執行緒正處理之任務的優先順序向 每一執行緒指派一優先順序。處理器單元762可接收一中 斷且基於每一執行緒（諸如，未處理任務之執行緒或低優 先順序執行緒）之優先順序判定將該中斷發送（以用於處理） 至的一執行緒。 圖8為說明攜帶型數位助理（PDA)800之一例示性實施例 的圖。如所展示，該PDA 800包括一包括一數位信號處理 器（DSP)804之晶載系統802。一觸控螢幕控制器806及一顯 示控制器808耦接至該DSP 804。另外，一觸控螢幕顯示器 810耦接至該觸控螢幕控制器806且耦接至該顯示控制器 808。圖8之總圖亦指示一小鍵盤812可耦接至該DSP 804。 143427.doc -19- 201023043 在一特定實施例中，一立體音訊CODEC 826可耦接至該 DSP 804。一第一立體聲放大器828可耦接至該立體音訊 CODEC 826且一第一立體聲揚聲器830可耦接至該第一立 體聲放大器828。另外’一麥克風放大器832可耦接至該立 體音訊CODEC 826且一麥克風834可耦接至該麥克風放大 器832。圖8之總圖進一步展示可耦接至該立體音訊CODEC 826之一第二立體聲放大器83 6及可耦接至該第二立體聲放 大器83 6之一第二立體聲揚聲器83 8。在一特定實施例中， 立體聲耳機840亦可耦接至該立體音訊CODEC 826。 圖8之總圖亦說明可耦接至該DSP 804之一 802.11控制器 842及可耦接至該802.11控制器842之一 802.11天線844。此 外，一藍芽控制器846可耦接至該DSP 804且一藍芽天線 848可耦接至該藍芽控制器846。一 USB控制器850可耦接 至該DSP 804且一 USB埠852可耦接至該USB控制器850。 另外，智慧卡854(例如，多媒體卡（MMC)或安全數位卡 (SD))可耦接至該DSP 804。另外，一電源供應器856可耦 接至該晶載系統802且可將電力提供至該PDA 800之各種組 件。 如圖8之總圖中所指示，顯示器810、小鍵盤812、IrDA 埠822、數位相機824、第一立體聲揚聲器830、麥克風 834、第二立體聲揚聲器838、立體聲耳機840、802.11天 線844、藍芽天線848、USB埠852及電源供應器856可在晶 載系統802外部且耦接至晶載系統802上之一或多個組件。 在一特定實施例中，DSP 804包括一處理器單元862(如參 143427.doc • 20· 201023043 考圖2或圖3所描述），該處理器單元862可將中斷配置至執 行緒且滅少附加項（諸如，歸因於中斷處理之潛時）及/或允 許較早執行高優先順序任務。舉例而言，DSP 804可為多 執行緒處理器’其中可基於執行緒正處理之任務的優先順 序向每一執行緒指派一優先順序。處理器單元862可接收 一中斷基於每一執行緒（諸如，未處理任務之執行緒或 低優先順序執行緒）之優先順序判定將該中斷發送（以用於 處理）至的一執行緒。 〇 圖9為說明—音訊檔案播放機（例如，MP3播放機）900之

一例示性實施例的圖解。如所展示，該音訊檔案播放機 900包括〆包括一數位信號處理器（DSP)904之晶載系統 902。一顯示控制器906可耦接至該DSP 904且一顯示器908 耦接至該顯示控制器906。在一例示性實施例中，該顯示 器908為浪晶顯示器（LCD)。一小鍵盤910可耦接至該DSP 904。 如圖9之總圖中進一步描繪，一快閃記憶體912及一唯讀 記憶體（R〇M)9l4可耦接至該DSP 904。另外’在一特定實 施例中，一音訊CODEC 916可耦接至該DSP 904。一放大 器918可耦接至該音訊CODEC 916且一單聲道揚聲器920可 耦接至該放大器918。圖9之總圖進一步指示一麥克風輸入 端922及一立體聲輸入端924亦可耦接至該音訊CODEC 916。在一特定實施例中，立體聲耳機926亦可耦接至該音 訊 CODEC 916。 一 USB埠928及一智慧卡930可耦接至該DSP 904。另 143427.doc -21- 201023043 外’ -電源供應器932可耦接至該晶載系統9〇2且可將電力 提供至該音訊檔案播放機900之各種組件。 如圖9之總圖中所指示，顯示器9〇8、小鍵盤㈣單聲 道揚聲器920、麥克風輸入端922、立體聲輸入端924、立 體聲耳機926、USB琿928及電源供應器932在晶載系統9〇2 外部且耗接至晶载系統9〇2上之一或多個組件。在一特定 實施例巾’DSP 904包括一處理器單元⑹(如參考圖2或圖 3所描述）’該處理器單元962可將中斷配置至執行緒且減 少附加項（諸如，歸因於令斷處理之潛時）及/或允許較早執 仃兩優先順序任務。舉例而言，Dsp 9〇4可為多執行緒處 理器，其中可基於執行緒正處理之任務的優先順序向每一 執打緒指派一優先順序。處理器單元962可接收一中斷且 基於每一執行緒（諸如’未處理任務之執行緒或低優先順 序執行緒）之優先順序判定將該中斷發送（以用於處理）至的 一執行緒。 總則 本文中所揭示之發明性概念之實施例的前述描述已僅出 於說明及描述之目的而呈現，且不意欲為詳盡的或將本文 中斤揭示之發明性概念限於所揭示之精確形式。在不脫離 本文中所揭示之發明性概念之精神及範疇的情況下眾多 修改及調適對於熟習此項技術者而言為顯而易見的。 【圖式簡單說明】 圖1為說明配置中斷至處理器執行緒的處理器單元之一 實例的總圖。 143427.doc -22- 201023043 圖2為說明圖1之處理器單元之一實施例的總圖β 圖3為說明圖1之處理器單元之一第二實施例的總圖。 圖4為說明用於配置一中斷至處理器執行緒之例示性處 理的流程圖。 圖5為說明可包括一處理器單元之一實施例的一實例攜 帶型通信裝置的總圖。 圖6為說明可包括一處理器單元之一實施例的一實例蜂 巢式電話的總圖。 圖7為說明可包括一處理器單元之一實施例的一實例無 線網際網路協定電話的總圖。 圖8為說明可包括一處理器單元之一實施例的一實例攜 帶型數位助理的總圖。 圖9為說明可包括一處理器單元之一實施例的一實例音 訊檔案播放機的總圖。 【主要元件符號說明】 100 中斷 101 中斷處理常式 102 處理器單元 104 可執行任務 106 執行模組 108 中斷模組 110 記憶體管理單元 112 資源 202 執行緒 143427.doc -23- 201023043 204 執行緒暫存器 206 優先順序編碼器 208 中斷模組 302 孰行緒 304 執行緒暫存器 306 優先順序編碼器 308 中斷模組 500 攜帶型通信裝置 502 晶載系統 504 數位信號處理器（DSP) 506 顯示控制器 508 顯示器 510 輸入裝置 512 記憶體 514 編碼器/解碼器（CODEC) 516 揚聲器 518 麥克風 520 無線控制器 522 無線天線 524 電源供應器 562 處理器單元 600 蜂巢式電話 602 晶載系統 604 數位基頻處理器 143427.doc -24- 201023043 606 類比基頻處理器 608 顯示控制器 610 觸控螢幕控制器 612 觸控螢幕顯示器 614 視訊編碼器 616 視訊放大器 618 視訊埠 620 通用串列匯流排（USB)控制器 參 622 USB埠 624 記憶體 626 用戶識別模組（SIM)卡 628 數位相機 630 立體音訊CODEC 632 音訊放大器 634 第一立體聲揚聲器 636 第二立體聲揚聲器 638 麥克風放大器 640 麥克風 642 調頻（FM)無線電調諧器 644 FM天線 646 立體聲耳機 648 射頻（RF)收發器 650 RF開關 652 RF天線 143427.doc · 25 - 201023043 654 小鍵盤 656 具有麥克風之單聲道頭戴耳機 658 振動器裝置 660 電源供應器 662 處理器單元 700 無線網際網路協定（IP)電話 702 晶載系統 704 數位信號處理器（DSP) 706 顯示控制器 708 顯示器 710 小鍵盤 712 快閃記憶體 714 同步動態隨機存取記憶體（SDRAM) 716 靜態隨機存取記憶體（SRAM) 718 電可抹除可程式化唯讀記憶體（EEPROM) 720 發光二極體（LED) 722 語音CODEC 724 放大器 726 單聲道揚聲器 728 單聲道頭戴耳機 730 無線區域網路（WLAN)基頻處理器 732 RF收發器 734 RF天線 736 藍芽控制器 143427.doc -26- 201023043 738 藍芽天線 740 USB埠 742 電源供應器 762 處理器單元 800 攜帶型數位助理（PDA) 802 晶載系統 804 數位信號處理器（DSP) 806 觸控螢幕控制器 參 808 顯示控制器 810 觸控螢幕顯示器 812 小鍵盤 822 IrDA 璋 824 數位相機 826 立體音訊CODEC 828 第一立體聲放大器 830 第一立體聲揚聲器 832 麥克風放大器 834 麥克風 836 第二立體聲放大器 838 第二立體聲揚聲器 840 立體聲耳機 846 藍芽控制器 848 藍芽天線 850 USB控制器 143427.doc -27- 201023043 852 USB琿 854 智慧卡 856 電源供應 862 處理器單元 900 音訊檔案播放機 902 晶載系統 904 數位信號處理器（DSP) 906 顯示控制器 908 顯示器 910 小鍵盤 912 快閃記憶體 914 唯讀記憶體（ROM) 916 音訊CODEC 918 放大器 920 單聲道揚聲器 922 麥克風輸入端 924 立體聲輸入端 926 立體聲耳機 928 USB淳 930 智慧卡 932 電源供應器 962 處理器單元 842 802.11控制器 844 802.11天線 143427.doc -28-

Claims (1)

1. 201023043 七 申請專利範圍： 1. 一種多執行緒處理器，其包含： 複數個執行緒，該複數個執行緒中之每 一任務；及 者能夠執行 ^斷模組，其經組態以識別該複數個 :者之一優先順序且至少基於該複數個執行緒中Γ: 行緒之該優先順序將—中斷指派至該複 該執行緒。 151钒仃緒中之 2.如：求項1之多執行緒處理器，其中-執行緒之該優先 順序對應於正由該執扞@ > μ優先 3…… 订任務的-優先順序。 月求項1之多執行緒處理器，其進-步包含. 複數個暫存器，該複數個暫存器中之每一 複數個執行緒中之—本 ί應於該 勒— 複數個暫存器經組態以儲存 執订緒優先順序；及 柄接至該複數個暫存器之一優先順序編碼器，該優先 順序編碼器經組態以識別該複數個執行緒中之具有一最 低優先順序之一執行緒至該中斷模組。 4·如請求項3之多執行緒處理器，其中該中斷模組經組態 4由將該中斷配置至該複數個執行緒中之具有該最低 ^先順序之該執行㈣將財斷指派至該複數個執行緒 之具有該最低優先順序之該執行緒，其中該複數個執 订緒中之具有該最低優先順序之該執行緒經組態以終止 處理一任務且處理該中斷。 5.如請求項4之多執行緒處理器，其中該中斷與一中斷處 I43427.doc 201023043 理常式相關聯；且 —其中該複數個執行緒中之具有該最低優先順序 之該執 往、卫尤、以藉由處理該t斷處理常式來處理該t斷。 、+、、項〗之多執行緒處理器其中該中斷模組經組態 磁：#疋該複數個執行绪中之一或多者是否處於等待 j且衫該複數個執行緒中之處於等待模式之該-或 多者中之每—JbL 旦 、一最低優先順序而識別該複數個執行 緒中之每-者之該優先順序；且 中該中斷模組經組態以將該中斷指派至該複數個執 订緒中之具有該最低優先順序之一執行緒。 I 執行緒處理器，其中該中斷模組經組態 二=複數個執行緒之該優先順序識別該複數個執行 待模式之—執行緒且將該中斷指派至該複 數個執订緒巾之處於等待模叙該執行緒。 8.如請求項1之多執行緒處理器， 係安置於一攜帶型通信裝置卜以多執行緒處理器 9. 一種方法’其包含： 在一第一執行緒上執行一第一任務； 在一第二執行緒上執行一第二任務； 基於該第-任務之-優 之 第一優先順序； 朝*订緒 基於該第二任務之一優先順序判 第二優先順序； 口第-執行緒之一 接收具有一中斷優先順序之一中斷； 143427.doc -2- 201023043 基於該中斷優先順序、第一優先順序及第二優先順序 配置該中斷。 10. 如請求項9之方法，其進_步包含： 識別處於等待模式之一第三執行緒；且 其中配置該中斷係基於處於等待模式之該第三執行緒 且包含將該中斷指派至該第三執行緒。 11. 如請求項9之方法，其中配置該中斷包含： 判定該第一優先順序高於該第二優先順序； 終止該第二任務；及 將該中斷提供至該第二執行緒以用於處理。 12·如請求項11之方法，其中配置該中斷包含： 判定該中斷優先順序高於該第二優先順序。 13. 如請求項11之方法，其進一步包含： 藉由該第二執行緒處理與該中斷相關聯之—中斷處理 常式來處理該中斷。 14. 如請求項9之方法，其中配置該中斷包含： 判定該中斷優先順序低於該第一優先順序及該第 先順序；及 將該中斷配置至一佇列。 15. —種處理器單元，其包含： 一執行模組，其包含： 第一優先順序 一第一執行緒，其經組態以執行與_ 相關聯之一第一任務； 一第一暫存器，其經組態以 儲存對應於該第一 優先 143427.doc 201023043 順序之一第一執行緒優先順序； 一第二執行绪，其經組態以執行與一第二優先順序 相關聯之一第二任務；及 一第二暫存器，其經組態以儲存對應於該第二優先 順序之一第二執行緒優先順序；及 一中斷模組，其經組態以接收—中斷且部分地基於該 第一執行緒優先順序及該第二優先順序判定該中斷之— 配置。 16. 如請求項15之處理器單元，其中該中斷模組經組態以： 判疋一中斷優先順序高於該第一執行緒優先順序丨及 藉由將該中斷提供至該第一執行緒而將該中斷配置至 該第一執行緒， 其中該第一執行緒經組態以終止處理該第一任務且處 理該中斷。 17. 如請求項16之處理器單元，其中該執行模組經組態以儲 存該第一任務且修改該第一優先順序以使其對應於該中 斷優先順序。 18. 如請求項16之處理器單元，其中該第一執行緒藉由處理 與該中斷相關聯之一中斷處理常式來處理該中斷。 19. 如請求項15之處理器單元，其中該執行模組包含組態成 處於一等待模式之一第三執行緒及經組態以儲存指示該 等待模式之一第三執行緒優先順序之一第三暫存器；且 其中該中斷模組經組態以基於該第三優先順序將該中 斷配置至該第三執行緒。 143427.doc •4- 201023043 20.如請求項15之處理器單元，其中該處理器單元係安置於 一攜帶型通信裝置中。

   143427.doc