TW201014189A - Phase calibration circuit and related phase calibration method - Google Patents
Phase calibration circuit and related phase calibration method Download PDFInfo
- Publication number
- TW201014189A TW201014189A TW097136620A TW97136620A TW201014189A TW 201014189 A TW201014189 A TW 201014189A TW 097136620 A TW097136620 A TW 097136620A TW 97136620 A TW97136620 A TW 97136620A TW 201014189 A TW201014189 A TW 201014189A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- phase
- phase correction
- module
- group
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000012545 processing Methods 0.000 claims abstract description 44
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000012937 correction Methods 0.000 claims description 104
- 238000004891 communication Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 235000006040 Prunus persica var persica Nutrition 0.000 description 1
- 240000006413 Prunus persica var. persica Species 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0069—Loop filters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
201014189 九、發明說明: 【發明所屬之技術領域】 本發明係有關相位校正電路,尤指一種設置於通訊系統中接 收端的相位校正電路及其校正方法。 【先前技術】 在通帶(pass-band)通訊系統中,傳送端會藉由調變 ❿ (modulati〇n)的技術將基頻訊號(basebandsignal)載在一載波 (earner)上而產生一調變後訊號,調變後訊號之後經過通道 (channel)而到達接收端。而在接收端一般會把接收到的訊號作 解調(demodulation)以將載波移除或是降低載波頻率’以方便後 續訊號的處理,然而,傳送端與接收端的載波通常不會完全同步, 因此會有載波頻率偏差(carrier frequency offset)以及載波相位偏 差(camerphaseoffset)等效應產生,因此,接收端會具有載波回 _ 復(carrierrecovery)電路以克服上述的效應。 一般的載波回復電路包含有訊號處理模組、相位校正模組、 相位偵測器、濾波器以及載波相位累加器。其中之相位校正模組 係依據設計者的考量以決定所設置的位置,亦即相位校正模組可 以設置於訊號處理模組之前或之後。然而,若是將相位校正模組 設置於訊號處理模組之前,亦即用來校正輸入訊號,則對於變化 較快的相位,其回授訊號與輸入訊號會有相位上的偏差,亦即無 法確實校正輸入訊號的載波相位,而有追跡(tracking)上的問題; 201014189 另-方面’若是將相位校正模組設置於訊號處理模組之後,雖然 沒有追跡上關題’但是所處理的訊號仍會具錢波相位偏差, 因此在設計上需要考慮有載波相位偏差存在時的效應。 【發明内容】 因此’本發明的目的之-在於提供一種具有多個相位校正模 組的相位校正電路及其相位校正方法,以解決上述的問題。 ❹ 依據本發明之_實關,-種她校正桃包含註少—組訊號 處理模組、至少2個相位校正模組、一相位價測模組以及一遽波 馳。-帛丨她校賴組之輸㈣祕m她號處理模 組之輸入端,-第2相位校正模組之輸入端耦接於該第i組訊號 處理模組之輸出端,該第1組訊號處理模組於輸入端接收該第i 相位校正模組的校正後訊號並於輸出端產生該第!組訊號處理模 ❹ 組的處理後訊號。該相位侧模組侧來依據-第帅位校正模 組的校正後訊號產生-相位縣峨,其中河為大於等於2的正 整數。該濾波模組係用來依據該相位誤差訊號以產生至少一第1 相位校正域以及-第2相位校正訊號,其巾該第丨相位校正模 組依據該第1相位校正訊號以產生該第i相位校正模組的校正後 訊號,而該第2相位校正模組依據該第2相位校正訊號以產生該 第2相位校正模組的校正後訊號。 依據本發明之另一實施例,一種相位校正方法包含有:提供 201014189 至少一組訊號處理模組,其中每一組訊號處理模組包含至少一訊 號處理模組;提供至少2個相位校正模組,其中一第〗相位校正 模組之輸出端耦接於一第1組訊號處理模組之輸入端,一第2相 位校正模組之輸入端耦接於該第丨組訊號處理模組之輸出端該 第1組訊麟雜組於輸从接找第丨她校正模組的校正後 訊號並於輸出端產生該第1組訊號處理模組的處理後訊號;依據 第Μ相位权正模組的校正後訊號產生一相位誤差訊號,其中Μ ❿社於等於2的正整數;以及依據該相位誤差訊號以產生至少一 第1相位杈正訊號以及一第2相位校正訊號;其中該第〗相位校 正模組依翻帛1她校正喊以魏帛丨她校正模組的校正 後峨’而該第2她校正模驗獅第2她校正訊號以產生 該第2相位校正模組的校正後訊號。 【實施方式】 Ο 第1圖為依據本發明一實施例之應用於2組訊號處理模組202 以及204的相位校正電路2〇〇的示意圖,其中每一組訊號處理模 組係包含至少—峨處理歡。如第1圖所示,相位校正電路200 c含有兩個相位校正模組21〇以及212、一相位偵測模組22〇以及 一濾波模組230。 本發明相位校正電路2〇〇係用來分別校正在通訊系統中接收 #的解調電路中不同區段的載波相位,以使縣一區段的訊號處 模'且所處理的吼號均具有正確的載波相位,以下將說明本實施 201014189 例之相位校正電路200的操作。 在相位校正電路2〇〇的操作中,首先,相位校正模組21〇接 收-輸人峨Vin ’並依據—她校正峨V—來校正輸入訊號 m的相位以產±校正後訊號V—丨至訊號處理模、址202,接著, 訊號處理模組202接收校正後訊號Vi—並產生一處理後訊號 νΡ1;之後’相位校正模組212接收處理後訊號%,並依據一相 ❹健正訊號Veal_2來校正處理後訊號Vpi的相位以產生一校正後訊 號vPleal至訊處理模組204,而訊處理模組2〇4接收校正後訊號 Vpi_cal並產生一回授參考訊號Vfbref。 之後’相位偵測模組22〇依據回授參考訊號以產生一相 位誤差訊號vphase err ’接著,濾波模組23〇依據相位誤差訊號 vphaseeiT以分別產生相位校正訊號Vcai」以及至相位校正模組 210 以及 212。 ' ❹ 必須注意的是,其中訊號處理模組204並非絕對必要,在相 位偵測模組220可直接依據校正後訊號γη)獲得相位誤差訊號 Vphase_err的應用之下,訊號處理模組204可予以省略。 另需注意的是,在本實施例中,訊號處理模組204的輸出訊 號係作為回授參考訊號Vfb_ref,而相位偵測模組220再依據回授參 考訊號Vft w以產生相位誤差訊號,然而,在本發明之其 9 201014189 他實施例中,相位校正模組212所輸出之校正後訊號vP1_cal亦可 作為回授參考訊號Vfb_ref,亦即相位偵測模組220可依據校正後訊 號VPl__eal以產生相位誤差訊號Vphase err。 此外,相位校正訊號veal l以及veal 2係分別對應至相位誤差 訊號Vphase ejr的不同頻率區段’在本實施例中,相位校正訊號vcai】 係對應至相位誤差訊號Vphase erT中較低頻率區段,而相位校正訊號 ❹ Vca1-2係對應至相位誤差訊號Vphase eiT中較高頻率區段。第2圖為 相位校正訊號對應至相位誤差訊號不同頻率區段的示意圖。 在實作上,相位校正電路200中的濾波模組230係包含濾波 器及相位累加器等相關電路,第3圖為第i圖所示之濾波模組23〇 的一實施例,其實現方式甚多,而其中第3圖僅為此一實施例的 不意圖。如第3圖所示,濾波模組230包含一濾波器410、加法器 _ 〇以及432、乘法器424以及430、以及延遲單元422以及434, 其中乘法器424以及430的係數分別為ai以及(1_ai),而在本實施 例中’ a,係設定為遠小於]的值,在以下的敘述巾,%係設定為 0.001 〇 在濾波模組230的操作中,假設相位誤差訊號vphaseerr為一緩 陵變化的訊號(亦即相位誤差訊號vphase_OT趨近-定值 ,具有很低 的,率則會因為乘法器424的係數為0.999(1-0.001),而使得 訊號在多次經過乘法器似、加法器—以及延遲單元422的迴圈 201014189 後會漸漸舰G,亦即_-段_之後,她校正喊H 趨近0 ;同時’相位校正訊號VcaLi則會因為乘法器、加法器 432以及延遲單it W的相位累加功能而慢慢增加至所需的校正 值。 相反地,若是相位誤差訊號Vphase_OT為一快速變化的訊號(亦 即相位誤差訊號具有高的頻率),則相位校正訊號乂^^會漸漸趨 ❹ 近0 ’而相位校正訊號Vcal_2則會即時反應出所需的校正值。 另外需注意的是,在本發明之其他實施例中,相位校正電路 甚至可包含Μ個相位校正模組(M>2),且濾波模組係依據相位誤 差訊號以分別產生Μ個相位校正訊號至M個相位校正模組。 請參考第4圖,第4圖為依據本發明第二實施例之應用於2 組訊號處理模組502以及504的相位校正電路5⑻的示意圖,其 ’中每一組訊號處理模組係包含至少一訊號處理模組。相位校正電 路500包含有兩個相位校正模組51〇以及512、一相位偵測模組 520以及一;慮波模組530 ’其中濾波模組530包含有兩個遽波器。 在相位校正電路500中,濾波器532以及534分別接收相位 誤差§fl遗Vphase en· ’並分別產生相位校正訊號Veai_2以及Vealj,其 中濾波器532以及534中的參數係經過設計而使得相位校正訊號 Vcal_2以及Vcal l能夠分別對應至相位誤差訊號vphase err的不同頻率 11 201014189 區段。至於相位校正電路5〇〇其他元件的操作係與第1圖所示之 相位权正電路2〇〇的操作類似,熟悉此技藝者應該可以依據上述 有關相位校正電路200的相關敘述來實現相位校正電路500各元 件的操作,因此於此將不再贅述。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為依據本發明第一實施例之應用於2組訊號處理模組的相 位校正電路的示意圖 第2圖為相位校正訊號對應至相位誤差訊號不同頻率區段的示音 圖。 第3圖為第1圖所示之濾波模組的示意圖。 第4圖為依據本發明第二實施例之應用於2組訊號處理模組的相 位校正電路的示意圖。 【主要元件符號說明】 200、500 , 相位校正電路 ~一 202、204、502、504 訊號處理模組 一''-- 210、212、510、512 相位校正模組 ~ 220、520 相位偵測模組 230'530 據波模組 * - 12 201014189 410、532、534 濾、波器 420、432 加法器 424、430 乘法器 422 、 432 延遲單元
13
Claims (1)
- 201014189 、申請專利範圍: 一種相位校正電路,包含有·· 至模組’每-組訊號處理模組包含至少-訊號 接於一第1 _財賴組之私端,—帛2她校正模組之輸入端輕接於該第1組訊號處理模組之輸出端’該第 1組訊號處賴婦輸人雜⑽帛1她校正模組的校 ,後訊號並於輸出端產生該第1組峨處理模組的處理後 訊號; -相位侧模組,絲依據—第_位校正模組的校正後訊 號產生一她誤差訊號,其中M為大於等於2的正整數; 以及 ’ -遽波模組’減於該她偵繼組,絲依據_位誤差訊 號以產生至少-第1她校正訊號以及—第2相位校正訊 號; ° 其中該第1相位校正模組依據該第丨相位校正訊號以產生該第 1相位校正模組的校正後訊號,而該第2相位校正模組依據該 第2相位枝正訊號以產生該第2相位校正模組的校正後訊號。 2.如申請專利範圍第1項所述之相位校正電路,其中該第丨相位 校正訊號以及該第2相位校正訊號分別對應至該相位誤差訊 號的不同頻率區段。 201014189 3. 如申請專利範圍第2項所述之相位校正電路,其中該第2相位 校正訊號所對應之該相位誤差訊號的頻率區段高於該第j相 位校正訊號所對應之該相位誤差訊號的頻率區段。 4. 如申請專利範圍第1項所述之相位校正電路,其中該濾波模組 包含分別耦接於該相位偵測模組之複數個濾波器,該些濾波器 Ο 分別依據該相位誤差訊號產生至少該第1相位校正訊號以及 該第2相位校正訊號。 5. 如申請專利範圍第1項所述之相位校正電路,其係設置於一通 訊系統中接收端的解調電路。 6. —種相位校正方法,包含有: .提t、至J/ 一組訊號處理模組,其中每一組訊號處理模組包含至 少一訊號處理模組; 提供至少2個她校正模組,射-第丨她校正模組之輸出 端轉接於—第1組訊號處賴組之輸人端,-第2相位校 正模組之輸人端減於該第1組訊號處職組之輸出端, 該第1組訊號處理模組於輸入端接收該第丨相位校正模組 的校正後訊號並於輸出端產生該第}組訊號處理模組的處 理後訊號; 依據-第Μ相位校正模組的校正後訊號產生一相位誤差訊 15 201014189 號’其中Μ為大於等於2的正整數;以及 依據該相位誤差訊號以產生至少一第〗相位校正訊號以及一 第2相位校正訊號; 其中該第1相位校正模組依據該第丨相位校正訊號以產生該第 1相位校正模組的校正後訊號,而該第2相位校正模組依據該 第2相位权正讯號以產生該第2相位校正模組的校正後訊號。 Ο 7.如申請專利範圍第6項所述之相位校正方法,其中該第〗相位 校正訊號以及該第2相位校正訊號分別對應至該相位誤差訊 號的不同頻率區段。 8. 如申請專利範圍第7項所述之相位校正方法,其中該第2相位 校正訊號所對應之該相位誤差訊號的頻率區段高於該第1相 位校正訊號所對應之該相位誤差訊號的頻率區段。 ❹ 9. 如申請專利範圍第6項所述之相位校正方法,其係應用於一通 訊系統中接收端的解調電路。 十一、囷式: 16
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097136620A TWI385928B (zh) | 2008-09-24 | 2008-09-24 | 相位校正電路及其相位校正方法 |
| US12/565,761 US8325869B2 (en) | 2008-09-24 | 2009-09-24 | Phase calibration circuit and related phase calibration method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097136620A TWI385928B (zh) | 2008-09-24 | 2008-09-24 | 相位校正電路及其相位校正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201014189A true TW201014189A (en) | 2010-04-01 |
| TWI385928B TWI385928B (zh) | 2013-02-11 |
Family
ID=42037667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097136620A TWI385928B (zh) | 2008-09-24 | 2008-09-24 | 相位校正電路及其相位校正方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8325869B2 (zh) |
| TW (1) | TWI385928B (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072195A (en) * | 1990-04-05 | 1991-12-10 | Gazelle Microcircuits, Inc. | Phase-locked loop with clamped voltage-controlled oscillator |
| US5950115A (en) * | 1997-08-29 | 1999-09-07 | Adaptec, Inc. | GHz transceiver phase lock loop having autofrequency lock correction |
| US6903585B2 (en) * | 2003-06-27 | 2005-06-07 | Analog Devices, Inc. | Pulse width modulated common mode feedback loop and method for differential charge pump |
| EP1551102B1 (en) * | 2003-12-29 | 2007-02-14 | STMicroelectronics S.r.l. | Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method. |
| US7024324B2 (en) * | 2004-05-27 | 2006-04-04 | Intel Corporation | Delay element calibration |
| DE102004027887B4 (de) | 2004-05-28 | 2010-07-29 | Feinmetall Gmbh | Prüfeinrichtung zur elektrischen Prüfung eines Prüflings |
| TWI312613B (en) * | 2005-10-06 | 2009-07-21 | Novatek Microelectronics Corp | Calibration circuit and operation method for voltage-controlled oscillator |
| TWI308825B (en) * | 2006-02-09 | 2009-04-11 | Avermedia Tech Inc | Digital phased-lock loop apparatus and phase-locking method |
-
2008
- 2008-09-24 TW TW097136620A patent/TWI385928B/zh active
-
2009
- 2009-09-24 US US12/565,761 patent/US8325869B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI385928B (zh) | 2013-02-11 |
| US20100074374A1 (en) | 2010-03-25 |
| US8325869B2 (en) | 2012-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8854128B2 (en) | Amplifying device and signal processing device | |
| CN103219946B (zh) | 极坐标发射器、调频路径及方法、参考相位产生器及方法 | |
| KR20230040925A (ko) | 송신 회로에서의 위상 및 진폭 오차 보정 | |
| CN101902235B (zh) | 解调器和通信装置 | |
| TW201038028A (en) | Carrier recovery device and related method | |
| KR20190109718A (ko) | 직각 클록 생성 회로 및 방법 | |
| CN106656168A (zh) | 时钟数据恢复装置及方法 | |
| CN106253945A (zh) | 一种超大动态环境的扩频信号广义载波同步系统及方法 | |
| EP2106042A1 (en) | Optical receiver | |
| US11212070B2 (en) | Clock phase recovery apparatus and method, and chip | |
| JP2002217880A (ja) | クロック同期回路及びクロック同期方法 | |
| WO2010118596A1 (zh) | 一种纠正频偏的方法和装置 | |
| TW201014189A (en) | Phase calibration circuit and related phase calibration method | |
| JP4967977B2 (ja) | 受信装置及び受信方法 | |
| WO2009142027A1 (ja) | 搬送波再生装置及び方法、並びに復調装置 | |
| JP5281979B2 (ja) | 受信機 | |
| CN101741789B (zh) | 相位校正电路及其相位校正方法 | |
| CN101401378A (zh) | 载波再生装置和载波再生方法 | |
| CN101276067A (zh) | 铌酸锂调制器的动态控制方法和装置 | |
| CN103312343B (zh) | 发射器及其降低频率偏移的方法 | |
| US6914945B2 (en) | Clock recovery circuit | |
| CN113810893B (zh) | 用于时钟信号恢复的装置及方法、nfc芯片 | |
| US8078127B2 (en) | Reception device, reception method and program | |
| TWI291817B (en) | Method and system for residual frequency offset compensation of multi-carrier communication | |
| KR100285434B1 (ko) | 브이.에스.비 방식 수신기의 적응 위상추적장치 및 방법 |