TW201013899A - Semiconductor device and method of forming the same - Google Patents
Semiconductor device and method of forming the same Download PDFInfo
- Publication number
- TW201013899A TW201013899A TW098129850A TW98129850A TW201013899A TW 201013899 A TW201013899 A TW 201013899A TW 098129850 A TW098129850 A TW 098129850A TW 98129850 A TW98129850 A TW 98129850A TW 201013899 A TW201013899 A TW 201013899A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor
- dielectric
- semiconductor device
- transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 146
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 239000004575 stone Substances 0.000 claims description 3
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 claims description 2
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 238000005496 tempering Methods 0.000 claims description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 238000005234 chemical deposition Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 238000004945 emulsification Methods 0.000 claims 1
- 239000001272 nitrous oxide Substances 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 3
- -1 nitride nitride Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 description 3
- 229910017121 AlSiO Inorganic materials 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
201013899 • 六、發明說明： 【發明所屬之技術領域】 本發明係關於半導體技術，且特別是有關於一種具 有高介電常數介電質與複晶矽閘極之半導體元件及其製 _ 造方法。 【先前技術】 半導體積體電路(ic)產業已歷經快速的成長，每一新 0 世代的1C皆比前一世代更小且包含更複雜的電路。然 而，這也代表1C製程的複雜度越來越高，因此1C製程 也需要取得同樣的進展才能實現新世代的積體電路。 積體電路不斷朝著微縮化發展（在更小的幾何尺寸上 製作出更高密度的功能性電路）以增加生產效率並降低製 作成本。此微縮化造成了相對高的功耗值（power dissipation value)，為了解決此問題，可採用低功耗的元 件例如互補式金氧半 （Complementary 0 Metal-Oxide-Semiconductor ; CMOS)元件。 為了配合元件的微縮化趨勢，許多材料已被應用作 為CMOS元件的閘極與閘介電層，例如可使用金屬材料 作為閘極，並以高介電常數介電質（high-k dielectric)作為 閘介電層。然而，NMOS與PMOS元件各自的閘極需要 不同功函數。雖然目前已經有許多方法可同時形成金屬 閘極之N功函數與P功函數，例如雙金屬閘極結構及/ 或蓋層，然而這些方法並非在所有方面皆令人滿意。例 如’有效功函數不足與金屬的熱安定性太差可能導致在 0503-A33945TWF/esmond 201013899 製程中臨界電壓上升錢子移動率下降。 【發明内容】 本發明提供一種半導體元件，包括 =括：一界面層位於半導體基底上…高介Γ常； 上’其中蓋層包括氧切、氮氧化石夕、氮化:數：巧 之組合，以及，-複晶梦層位於蓋層上。 $月』逑 本發明更提供-種半導體元件的製 形成-界面層於-半導體 1、括· 電層於界面層上；形成—蓋成1介電常數介 其中蓋層包括氧切氮常數介電層上， 高介電常數介電層、蓋：層f圖案化界面層、 構。 & i層、及複㈣層以形成-間極結 本發明另提供_種半導體元件，包括， 底；一電晶體形成於半導體基底上，電晶體4 :基 結構，包括：_界面層 ^日日體具有一閘極 氧化石夕、氮氧切、氮切、或前 常數介電層位於界面屏上，—a之·，且。，一尚介電 層上，其中蓋屛^一盍層位於高介電常數介電 層上具1^盍層包括氧化矽、f顏 友 电 述之組合；以及，一複晶石夕層位於蓋層上。氣石夕、或前 明顯】他目的、特徵、和叫 文特舉出較佳實施例，並配合所附圖式， 050.-A5^^5T\v-r.e.sm〇nd 201013899 作詳細說明如下： 【實施方式】 以下將說明本發明之各種實施例，在本說明書的各 種例子中可能會出現重複的元件符號以便簡化描述，但 這不代表在各個實施例及/或圖示之間有何特定的關連。 再者，當提到某一元件位在另一元件“之上”或“上 方”，可代表兩元件之間直接接觸或中間更插有其他元 ^ 件或膜層。為了簡化圖示與突顯本發明之特徵，各元件 之間可能未照實際比例描繪。 請參見第1圖，其顯示本發明實施例中具有高介電 常數介電質與複晶矽閘極之半導體元件的製作流程 100。第2A〜2F圖為一系列刮面圖，用以配合第1圖說明 本發明實施例製作半導體元件200的流程。應注意的是， 第2A〜2F圖之半導體元件200可更包含其他元件，但為 了突顯本發明之特徵，僅繪示PMOS元件與NMOS元件 φ 之閘極結構。再者，第1圖之方法100可以實施於CMOS 製程中，因此在方法100之前，之中，或之後皆可以加 入額外的製程。 請參見第2A圖，首先提供一半導體基底（步驟110)。 半導體元件200包含一半導體基底202，例如矽基底。基 底202也可以是碳化矽（SiC)、砷化鎵（GaAs)、或其他適 合之半導體基底。基底202可更包含其他元件例如摻雜 區（p-井或η-井）、埋藏層（buried layer)、及/或蠢晶層。基 底202也可以是絕緣層上覆石夕（Silicon on Insulator ; SOI) 050?-Α3?()45Τ>λΤ esmond ( 201013899 基底。在其他實施例中，基底202可包含摻雜磊晶層、 梯度（gradient)半導體層、及/或更包括一半導體層位於另 一不同的半導體層之上’例如一發層位於一發錯層上。 在其他例子中，化合物半導體基底可包含多層矽結構或 矽基底可包含多層化合物半導體結構。 半導體元件200可更包含一隔離結構203例如淺溝 槽隔離（STI)或局部矽氧化（LOCOS)結構以電性隔離基底 上的主動區204、206。舉例而言，淺溝槽隔離的形成可 包含乾蝕刻基底以形成一溝槽，然後以氧化矽、氮化矽、 或氮氧化矽等絕緣材料填入上述溝槽。淺溝槽隔離可包 含多層結構，例如一熱氧化物襯層加上氧化石夕或氮化石夕 之填充材料。在一實施例中，淺溝槽隔離的形成之製程 可包含：成長一墊氧化層、以低壓化學氣相沉積法 (Low-pressure chemical vapor deposition ; LPCVD)开》成一 氮化層、以微影與蝕刻技術形成STI開口、蝕刻基底形 成溝槽、視需要（optionally)成長一熱氧化襯層以改善溝 槽界面、以CVD氧化物填入溝槽、以化學機械研磨 (Chemical Mechanical Polishing ; CMP)進行平坦化、去除 氮化層。主動區204可用來形成PM0S元件，主動區206 可用來形成NM0S元件。 接著，形成一界面層210於半導體基底202上（步驟 120)。此界面層210可包含厚度約2-20A之二氧化石夕。 界面層210可採用熱氧化製程形成，或者使用原子層沈 積（ALD)、化學氣相沉積（CVD)、化學處理（例如化學氧 化）、前述之組合、或其他適合之熱製程形成。在其他實 (-5 (- A ? ? c>-! 5 T V·? F - & sm one 201013899 施例中，界面層210可包含氮氧化石夕或氮化石夕。 請參見第2Β圖，形成一高介電常數介電層212於界 面層210上（步驟130)。高介電常數介電層212可使用 ALD、CVD、有機金屬化學氣相沈積法（Metal Organic Chemical Vapor Deposition，MOCVD)、物理氣相沈積法 (PVD)、前述之組合、或其他適合之沉積製程形成。高介 電常數介電層212的厚度約5-50A。高介電常數介電層 212可包含二元或三元高介電常數材料，例如HfO, LaO, • A10, ZrO, TiO, Ta205, Y203, STO, BTO, BaZrO, HfZrO,
HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, BST, A1203, Si3N4、前述之組合、或其他適合之材料。此外，高介電 常數介電層212可包含矽化物（silicate)例如HfSiO、 LaSiO、AlSiO、前述之組合、或其他適合之材料。 請參見第2C圖，形成一蓋層214於高介電常數介電 層212上（步驟140)。蓋層214可用來降低及/或避免高介 電常數介電層212與其上方複晶矽層220之間的費米能 φ 階釘扎效應（Femi level pinning)。蓋層214例如可包含氧 化矽、氮氧化矽、或氮化矽。蓋層214可使用ALD、CVD、 PVD、或其他適合之沉積製程形成在高介電常數介電層 212上。另外’可在高介電常數介電層212上先形成氧化 層，然後對此氧化層進行氮化製程以形成蓋層214。例 如，先以CVD、ALD、及/或PVD沉積氧化層，再對氧 化層進行熱氮化製程。上述熱氮化製程可包括在含氮氣 體下進行約500-1200°C之熱回火，其中含氮氣體例如 NH3、N20、NO、或N2。在其他實施例中，可先以cVD、 05()3-A3?Q45TWF./esmonc! 201013899 ALD、及/或PVD沉積氧化層，再對氧化層進行自由基氮 化（radical nitridation)製程。自由基氮化製程係使用氮自 由基作為氮的來源。蓋層214的厚度例如約2-20A。應注 意的是，高介電常數介電層212與蓋層214的形成可以 在原位（in-situ)進行。 請參見第2D圖，以適當的沉積方式於蓋層214上形 成一複晶矽層220(步驟150)。複晶矽層220的厚度例如 約 200-2000A。 請參見第2E圖，將上述各層圖案化以形成一閘極結 構（步驟160)。在一實施例中，可先以適當沉積方式（如旋 轉塗佈法）形成一光阻層，然後進行微影製程以形成光阻 圖案231、232。然後藉由數個適當的製程步驟將光阻圖 案231、232轉移至底下之複晶矽層220、蓋層214、高 介電常數介電層212、以及界面層210。光阻圖案231、 232可以習知之適當製程剝除。在另一實施例中，可將一 硬罩幕層形成於複晶矽層220上，並將上述光阻層形成 於硬罩幕層上。之後，光阻圖案先轉移到硬罩幕層上， 再轉移至底下的材料層以形成閘極結構。上述硬罩幕層 可包含氮化矽、氮氧化矽、碳化矽、氧化矽、及/或其他 適合之介電材料，且可以CVD或PVD形成。 請參見第2F圖，藉由乾蝕刻、濕蝕刻、或乾蝕刻與 濕蝕刻之組合形成PM0S元件204之閘極堆疊241與 NM0S元件206之閘極堆疊242。閘極堆疊241可包含： 界面層210p、高介電常數介電層212p、蓋層214p、複晶 矽層220p。閘極堆疊242可包含：界面層210η、高介電 201013899 常數η電層212η、蓋層2l4n、複晶梦層；220n。閘極堆疊 241與閘極堆疊242分別作為pM〇s元件2〇4與nm〇s 元件206之閘極。複㈣層2卿與複晶碎層22此可分 別摻雜p型與n型摻質。複晶_層之摻雜可與後續形成 源極/汲極區的離子佈植一併進行，或在沉積複晶矽層的 同時進行摻雜。或者，利用其他習知之製程進行摻雜。 接著，進行CMOS製程步驟以完成半導體元件的製 作（步驟170)。其餘的CM0S製程步驟例如包括：形成輕 • 摻雜源極/汲極區（LDD)、閘極間隔物、源極/汲極區、金 屬矽化物、接觸插塞、内連線層、金屬層、内層介電層、 保護層等。 θ 例如，可藉由離子佈植在基底202中形成與閘極堆 疊241、242對齊之輕摻雜源極/波極區（ldd)。在pM〇s 元件204中，閘極堆疊241兩側的LDD可包含p型摻質 例如硼。在NMOS元件206中，閘極堆疊242兩侧的LDD 可包含N型摻質例如碟或珅。在閘極堆疊241、242兩側 • 之侧壁上可形成閘極間隔物，其可包含介電材質例如氧 化矽、氮化矽、碳化矽、氮氧化矽、或前述之組合。此 外，閘極間隔物可包含多層結構。閘極間隔物可用習知 的沉積與回蝕刻（非等向性蝕刻）技術形成。 本發明之實施例具有許多優點，例如本發明提供一 種簡單且低成本之方法以降低或避免高介電常數介電層 與複晶閘極之間的費米能階釘扎效應（Femi level pinning)，因此可改善臨界電壓與載子移動率。此外，本 發明之方法與結構可以輕易整合在現有的CM〇s製程與 ()503UQ45TWPesmond 201013899 半導體设備’因此可开彡出一入 .._ 成向介電常數閘極介電層。爯者， 此處所使用之材料例如氧化 ^ 再者 晶矽等都比金屬閘極更適 _、氮化矽、複 . 、 、5整口在現有的CMOS製程。 ^ 之方法與結構可以避免高介電常數金屬閘極 技術之各種問題，例如N/J) ^ 金屬圖案化（如光阻剝落）、金 :間極複雜的功函數最佳化製程、載子移動率下降、可 靠性度與電容-電壓阻滯(c-v hysteresis)等問題。 雖然本發明已以數個較佳實施例揭露如上，然其並 非用以限疋本發明’任何所屬技術領域中具有通常知識 者，在不脫離本發明之精神和範圍内，當可作任奄 動與潤飾’例如本發明之半導體裝置不限於特^電晶 體，而可包括其他裝置例如鰭式場效電晶體、高壓電晶 體、雙極性接面電晶體（BJT)、電阻、二極體、電容、及 電熔絲（eFuse)等，因此本發明之保護範圍當視後附之申 請專利範圍所界定者為準。 esnionc 201013899 【圖式簡單說明】 第1圖為一流程圖，其顯示本發明實施例中具有高 介電常數介電質與複晶矽閘極之半導體元件的製作流 程。 第2A〜2F圖為一系列剖面圖，用以配合第1圖說明 本發明實施例製作半導體元件的流程。 【主要元件符號說明】 110、120、130、140、150、160、170〜流程步驟； 200〜半導體元件； 202〜半導體基底； 203〜隔·離結構； 204〜PMOS元件； 206〜NMOS元件； 210〜界面層； 212〜高介電常數介電層； 214〜蓋層； 220〜複晶矽層； 231、232〜光阻圖案； 241、242〜閘極堆疊。 0503-Α33〇45Τ\\Τ^5ΐηοηί]
Claims (1)
- 201013899 七、申請專利範圍： i.—種半導體元件，包括： 一半導體基底； 一電晶體形成於該半導體基底上，該電晶體具有一 閘極結構，包括： 一界面層位於該半導體基底上； 一高介電常數介電層位於該界面層上； 一蓋層位於該高介電常數介電層上，其中該蓋層包 括氧=石夕、氮氧化石夕、氮化石夕、或前述之組合；以及 一複晶石夕層位於該蓋層上。 2.如申請專利範圍第1項所述之半導體元件，其中該 電晶體包括一 PM0S電晶體或一 NM〇s電晶體。八 、3.如申睛專利範圍第1項所述之半導體元件，其中該 複晶石夕層的厚度約200-2000A。 4.如申凊專利範圍帛i項所述之半導體元件，其中該 蓋層的厚度約2-20A。 _ .如申明專利範圍第1項所述之半導體元件，其中該 高介電常數介f層包括：师，UQ，A1G,风风％〇5 ΑΚ Π BTG，BaZr〇J HfZr〇5 HfLa0^ HfSio^ LaSiO, 她〇, HfTa0，卿〇,謝，Ai2〇3,咖、或前述之組合。 6. 如中w專利㈣第5項所述之半導體元件，其中該 面”電常數介電層的厚度約5_5〇A。 7. 如中凊專利範圍第丨項所述之半 界面f包括氧切、氮氧切、氮切、或前述之組合: .如申明專利範圍第7項所述之半導體元件，其中該 201013899 界面層的厚度約2-20A。’ 9·種半導體元件的製造方法，包括： 形成一界面層於一半導體基底上； 形成一高介電常數介電層於該界面層上； 2-蓋層於該高介電常數介電層上，其中該蓋層 氧化H氧切、氮切、或前述之組合； 形成—複晶矽層於該蓋層上；以及 及兮2化該界面層、該高介電常數介電層、該蓋層、 及該複日日矽層以形成一閘極結構。 方法述之半導體元件的製造 氮化、氮自由基氮之^氮氣體下回火進行 、τ这盍層的形成包括： 積法形成—氧化層、原子層沈積法、或物理氣相沉 度約5.Γ::進仃-熱氮化處理’該熱氮化處理之溫 1〇 T这盍層的形成包括： 以化學氣相沉積法、 積法形成一氧化層；及，、θ沈積法、或物理氣相沉 層進行—自由基氮化處理。 ^利範圍第9項所述之半導體讀的製造 0^0.'-A33Q45TWF/esm〇nd 201013899 方法，其中該界面層的形成方法包括：熱成長製程、原 子層沈積法、化學氣相沉積法、或前述之組合。 14.如申請專利範圍第9項所述之半導體元件的製造 方法’其中該高介電常數介電層與該蓋層的形成係在原 位（in-situ)進行。 15. 樘平導體元件，包括： 一半導體基底； 一電晶體形成於該半導體基底上，該電晶體具有一 閘極結構，包括： ，面層位於該半導體基底上，該界面層包括氧化 石夕、氮氧化碎、氮化碎、或前述之組合； 一高介電常數介電層位於該界面層上； 蓋層位於該高介電常數介電層上，其中該蓋層包 括乳化=、氮氧化石夕、氮化吩、或前述之組合；以及 一複晶矽層位於該蓋層上。 I6.如申請專利範圍第15項所述之半導體元件，其中 該界面層的厚度約2-20A。 ―17·如申請專利範圍第15項所述之半導體元件，其中 該蓋層的厚度2-20A。 、 古如申請專利範圍第15項所述之半導體元件，其令 SC:常數介電層包括二元高介電常數層、三元高 w電常數層、或矽化物。 19.如申請專利範圍第15項所述之半導體元件，其中 〇複晶石夕層的厚度約200-2000A。 如申明專利範圍第15項所述之半導體元件，其中 050'-A/?QJ5T\vp 201013899 該電晶體包括一 NMOS元件或一 PMOS元件。0503-A33c>45TWF^esinond
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US9421808P | 2008-09-04 | 2008-09-04 | |
| US12/270,311 US20100052076A1 (en) | 2008-09-04 | 2008-11-13 | Method of fabricating high-k poly gate device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201013899A true TW201013899A (en) | 2010-04-01 |
Family
ID=41724046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098129850A TW201013899A (en) | 2008-09-04 | 2009-09-04 | Semiconductor device and method of forming the same |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20100052076A1 (zh) |
| CN (1) | CN101667596B (zh) |
| TW (1) | TW201013899A (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100052076A1 (en) * | 2008-09-04 | 2010-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating high-k poly gate device |
| CN103299430A (zh) * | 2010-12-30 | 2013-09-11 | 周星工程股份有限公司 | 薄膜晶体管及其制造方法 |
| US8420477B2 (en) * | 2011-04-27 | 2013-04-16 | Nanya Technology Corporation | Method for fabricating a gate dielectric layer and for fabricating a gate structure |
| US20120299157A1 (en) * | 2011-05-25 | 2012-11-29 | Teng-Chun Hsuan | Semiconductor process and fabricated structure thereof |
| CN109037332A (zh) * | 2017-06-12 | 2018-12-18 | 中兴通讯股份有限公司 | 碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891231B2 (en) * | 2001-06-13 | 2005-05-10 | International Business Machines Corporation | Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier |
| US6713358B1 (en) * | 2002-11-05 | 2004-03-30 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| US6803611B2 (en) * | 2003-01-03 | 2004-10-12 | Texas Instruments Incorporated | Use of indium to define work function of p-type doped polysilicon |
| US6709911B1 (en) * | 2003-01-07 | 2004-03-23 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| US6696327B1 (en) * | 2003-03-18 | 2004-02-24 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| US6974764B2 (en) * | 2003-11-06 | 2005-12-13 | Intel Corporation | Method for making a semiconductor device having a metal gate electrode |
| JP4919586B2 (ja) * | 2004-06-14 | 2012-04-18 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US7115959B2 (en) * | 2004-06-22 | 2006-10-03 | International Business Machines Corporation | Method of forming metal/high-k gate stacks with high mobility |
| US7074680B2 (en) * | 2004-09-07 | 2006-07-11 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| JP2008537347A (ja) * | 2005-04-21 | 2008-09-11 | フリースケール セミコンダクター インコーポレイテッド | 非ＳｉＯ２ゲート誘電体を有するＭＯＳデバイスの製造方法 |
| US7524727B2 (en) * | 2005-12-30 | 2009-04-28 | Intel Corporation | Gate electrode having a capping layer |
| US20090050953A1 (en) * | 2007-08-22 | 2009-02-26 | Macronix International Co., Ltd. | Non-volatile memory device and method for manufacturing the same |
| US20100052076A1 (en) * | 2008-09-04 | 2010-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating high-k poly gate device |
-
2008
- 2008-11-13 US US12/270,311 patent/US20100052076A1/en not_active Abandoned
-
2009
- 2009-09-04 CN CN2009101705070A patent/CN101667596B/zh active Active
- 2009-09-04 TW TW098129850A patent/TW201013899A/zh unknown
-
2011
- 2011-01-26 US US13/014,548 patent/US20110117734A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20100052076A1 (en) | 2010-03-04 |
| CN101667596B (zh) | 2012-04-25 |
| CN101667596A (zh) | 2010-03-10 |
| US20110117734A1 (en) | 2011-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7564108B2 (en) | Nitrogen treatment to improve high-k gate dielectrics | |
| US6759695B2 (en) | Integrated circuit metal oxide semiconductor transistor | |
| TWI296442B (en) | Semiconductor device | |
| US8685814B2 (en) | Transistor device and method of manufacture thereof | |
| TWI379384B (en) | Cmos transistors with dual high-k gate dielectric and methods of manufacture thereof | |
| TWI464809B (zh) | 半導體裝置及其製造方法 | |
| US7344934B2 (en) | CMOS transistor and method of manufacture thereof | |
| US9633856B2 (en) | Method of forming a singe metal that performs N and P work functions in high-K/metal gate devices | |
| JP4939960B2 (ja) | 半導体装置およびその製造方法 | |
| TW201025509A (en) | Method for tuning a work function of high-k metal gate devices | |
| TWI469262B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| CN101421839A (zh) | 使用金属/金属氮化物双层结构作为自对准强按比例缩放cmos器件中的栅电极 | |
| TW201019419A (en) | Method for fabricating semiconductor device | |
| US8551837B2 (en) | Methods of fabricating high-K metal gate devices | |
| US10868133B2 (en) | Semiconductor device structure and method for forming the same | |
| TW201320166A (zh) | 半導體元件的製造方法 | |
| TW201017730A (en) | Implantation method for reducing threshold voltage for high-k metal gate device | |
| US20080146012A1 (en) | Novel method to adjust work function by plasma assisted metal incorporated dielectric | |
| JP5469988B2 (ja) | デュアル仕事関数半導体デバイスの製造方法および製造されたデバイス | |
| US7989896B2 (en) | Semiconductor device and method of fabricating the same | |
| KR102311437B1 (ko) | 삽입 층을 구비한 반도체 구조체 및 이를 제조하는 방법 | |
| TW201013899A (en) | Semiconductor device and method of forming the same | |
| TWI814888B (zh) | 一種製作半導體元件的方法 | |
| CN103943492A (zh) | 一种半导体器件及其制备方法 |