TW201010028A - Package structure - Google Patents
Package structure Download PDFInfo
- Publication number
- TW201010028A TW201010028A TW098135970A TW98135970A TW201010028A TW 201010028 A TW201010028 A TW 201010028A TW 098135970 A TW098135970 A TW 098135970A TW 98135970 A TW98135970 A TW 98135970A TW 201010028 A TW201010028 A TW 201010028A
- Authority
- TW
- Taiwan
- Prior art keywords
- carrier
- package structure
- electronic component
- disposed
- electrically connected
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
201010028 ,ri ,wd 六、發明說明: 【發明所屬之技術領域】 本發明是有關於一種封裝結構,且特別是有關於一種 具有夕個承载器(carrier)的封裳結構。 【先前技術】 封裝結構是經由繁複的封襞製程步驟後所形成的產 品。各種不同的封裝結構具有不同的電氣性能(electrical performance)及散熱性能(eapacity 〇f heat dissipation), 因此没計者可依照其設計需求而選用符合其電氣性能及散 熱性能需求的封裝結構。 清參考圖1,其繪示習知之一種封裝結構的示意圖。 S ♦封裝、、、α 構 1〇〇 包括一印刷電路板(printed circuit board, PCB) 110與多個電子元件12〇。這些電子元件12〇配置於 印刷電路板11〇的一表面112上且與印刷電路板11〇電性 連接。印刷電路板110具有多個接腳(pin) 116,這些接 腳116由印刷電路板110的另一表面114伸出,印刷電路 板Π〇可藉由這些接腳116電性連接至下一層級的電子裝 置(例,主機板,但未繪示)。然而’由於習知封襞結構 100的攻些電子元件i 2〇都是小型的初階封裝體( package) ’且印刷電路板u〇的表面112上有一定的佈線 面^,因此習知封裝結構100的整體體積較大。此外,由 於达些電子元件12〇需預先經由初階的封裝製程而成型, 因此習知封裝結構1〇〇的製造成本較高。另外,封裝結構 100必須以人工方式插入至下一層級的電子楚置,因此封 201010028..doc/d 裝結構100與下一層級的電子裝置無法以自動化機台進行 組裝。 為了改進以上的缺點’習知之另一種封裝結構被提 出。請參考圖2’其繪示習知之另一種封裝結構的示意圖。 習知封裝結構200包括一封裝基板(package substrate)210 與多個電子元件220。這些電子元件220配置於封震基板 210的一表面212上,且這些電子元件220可藉由打線接 合技術(wire bonding technology )或表面黏著技術(surface mount technology)而電性連接至封裝基板21〇。此外,習 知封裝結構200可藉由錫貧(s〇ider paste )或多個銲球 (solder ball)(未繪示)而電性連接至下一層級的電子裝 置(例如主機板’但未緣示)。 雖然習知封裝結構200具有元件配置密度高、體積較 小、製程簡單、成本較低以及可以自動化方式置於下一層 級的電子裝置等優點;然而,習知封裝結構2〇〇在運作而 進行散熱時,只此藉由封裂基板210内的導電孔道 (conductive via) 214將熱以傳導的方式傳 電子裝置的導線上。因此,習知封驗構·的散熱性 (capacity of heat dissipation)較差。 【發明内容】 沖本發明之目的是提供-種封裝結構,其具有多個承載 本發明提出-種封裝結構包括一第一承 承载器、至少一第一電子元件、至少一第一 夕乐一電子元件以及 201010028^ ‘· 一膠體。第一承載器具有多個焊墊,垾蛰配置於第一承載 器之一第一表面上。第二承載器與第〜承載器電性連接, 第一承載器配置於第二承載器旁。第二承載器具有相對之 一第三表面及一第四表面。第一電子元件配置於第一承載 器上且與第一承載器電性連接。第二電子元件配置於第二 承載器的第三表面上且與第二承載器電性連接。膠體至少 包覆第一電子元件、第二電子元件、部分第一承載器與部 分第二承載器,使封裝結構暴露出焊墊與第二承載器的第 四表面。 ® 在本發明之一實施例中,配置於第一承载器之焊塾與 第二承載器之第四表面位於同一平面。 在本發明之一實施例中,封裝結構更包括至少一焊 線,其中第一承載器藉由焊線而與第二承載器電性連接。 基於上述,由於發熱功率較大的這些第二電子元件是 配置於熱阻值較小的第二承載器上,因此封裝結構運作 時,這些第二電子元件所產生的熱可直接藉由第二承載器 傳遞至下一層的電子裝置,進而使得封裝結構不會過熱而 ❹ 能維持正常的運作功能。此外,由於第一承載器内部的佈 線密度較大,因此這些第一電子元件配置於第一承載器上 的數量可較多’進而充分利用第一承載器的配置空間。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂’下文特舉較佳實施例,並配合所附圖式’作詳細說 明如下。 【實施方式】 6 doc/d 201010028 第一實施例 請參考圖3,其繪示本發明第一實施例之封裝結構的 剖面示意圖。第一實施例之封裝結構300包括一第一承載 器310、一第二承載器320、至少一第一電子元件33〇 (圖 3例如續示兩個)與至少一第二電子元件340 (圖3例如繪 示兩個)。第二承載器320與第一承載器310電性連接, 且第一承載器310的熱阻值可大於第二承載器320的熱阻 值。這些第一電子元件330配置於第一承載器31〇上且與 第一承載器310電性連接。這些第二電子元件340配置於 第二承載器上320且與第二承載器320電性連接,且各個 第一電子元件330的發熱功率可小於各個第二電子元件 340的發熱功率。 在第一實施例中’第一承載器310可配置於第二承載 器320上。此外’封裝結構3〇〇更包括一膠體350,膠體 350至少包覆這些第一電子元件33〇、這些第二電子元件 340、部分第一承載器310與部分第二承載器32〇。由圖3 可知’第二承載器320的部分區域是暴露於膠體35〇之外, 其用以電性連接下一層級的電子裝置(例如主機板,但未 繪示)。除了上述功能之外,當封裝結構3〇〇運作而產生 熱時,第二承載器320亦可藉由暴露的區域將熱傳遞至下 一層級的電子裝置。另外,膠體350可藉由一模具(mold) (未繪示)加以灌膠與加熱而形成,膠體35〇可保護所包 覆的兀件,以避免受到外界溫度、濕氣與雜訊的影響,並 且可提供手持的形體。 201010028 --· - *c/d 在第一實施例中,這些第一電子元件330可為邏輯控 制兀件、驅動元件或被動元件,而這些第二電子元件34〇 可為金氧半導體場效電晶體、絕緣閘極雙極性電晶體、二 極體或抗流器(例如電感)。舉例而言,在圖3中,其中 —個第二電子元件340 (例如是金氧半導體場效電晶體) 可藉由多條焊線360而分別與第一承載器310以及第二承 载器320電性連接,換言之,其中一個第二電子元件34〇 是藉由打線接合技術而與第二承載器32〇電性連接。在圖 ^中,另一個第二電子元件340 (例如是抗流器)可藉由錫 ❹ 貧而與第二承載器320電性連接,換言之,另一個第二電 子元件340是藉由表面黏著技術而與第二承載器wo電性 連接。在此必須說明的是,這些第二電子元件34〇可依設 叶需求而藉由打線接合技術、表面黏著技術或覆晶接合技 術(flip chip bonding technology)以電性連接至第二承載 器320。這些第一電子元件33〇亦可依照設計需求而藉由 上述這些技術以電性連接至第一承載器31〇。據此,第一 實施例是用以舉例而非限定本發明。 ❹ 此外,第一承载器310可為線路板,而第二承載器320 可為導線架(其材質例如為金屬)。其中,例如是線路板 的第一承載器310是由多個線路層 (wiring layer) 312 與 多個介電層(dielectric layer) 314交替疊合而成,且至少 兩個線路層312之間是藉由至少一個導電孔道316而相互 電性連接,因此例如是線路板的第一承載器31〇内部的佈 線密度通常較大且線路也較為複雜。在此必須說明的是, 8
201010028 d ; i.doc/d 第一承載器310與第二承載器320的外型可依設計需求而 有所改變,第一實施例是用以舉例而非加以限定。 由上述可知,由於發熱功率較大的這些第二電子元件 340是配置於熱阻值較小的第二承載器320上,因此封裝 結構300運作時,這些第二電子元件340所產生的熱可直 接藉由第二承載器320傳遞至下一層的電子裝置,進而使 得封裝結構300不會過熱而能維持正常的運作功能。與習 知封裝結構200 (見圖2)相較,第一實施例的封裝結構 300的散熱性較佳。此外,由於第一承載器31〇内部的佈 線捃度較大,因此這些第一電子元件330配置於第一承載 器310上的數量可較多,進而充分利用第一承載器31〇的 配置空間(disposing space)。與習知封裝結構1〇〇 (見圖 1)相較,第一實施例的封裝結構3〇〇的體積較小。 第二實施例 請參考圖3與圖4,其中圖4繪示本發明第二實施例 之封裝結構的剖面示意圖。第二實施例之封褒結構彻與 第-實施狀封裝結構3Q()駐要不同之處在於這些第 -電子元件430可配置於第一承載器彻的絲 412、414上I在第二實施例中,第一承載器仍可配置 ^ :承載^畑具有—第一承載部 與-弟-承載# 424與―連接部42 與第二承載部d平面。Hz 承載部424的邊緣並彎軒而連接至第一承載部42= 201010028 >c/d 就圖4所繪示的相對位置而言,第二承載部424與第一承 載部422之間存有一高度差Η。此外,第一承載器410配 置於第一承載部422上,且第二電子元件440配置於第二 承載部424上。 由於這些第一電子元件430配置於第一承載器410的 相對兩表面412、414上,因此與第一實施例相較,第二實 施例之這些第一電子元件430配置於第一承載器410上的 數目更多’亦即第一承載器410的配置空間更大。 第三實施例 請參考圖3、圖4與圖5’其中圖5繪示本發明第三 實施例之封裝結構的剖面示意圖。第三實施例之封裝結構 500與上述這些實施例之封裝結構3〇〇、4〇〇的主要不同之 處在於’第三實施例的第一承載器510可配置於第二承載 器520旁。此外,封裝結構500更包括至少一焊線560(圖 5繪示三條)’第一承載器510藉由這些焊線560的至少 其中之一而與第二承載器520電性連接,一第一電子元件 530配置於第一承載器510上且與第一承載器510電性連 接。另外’第一承载器510可具有多個焊墊516,這些焊 墊516配置於第一承載器510之一第一表面514上且暴露 於膠體550之外。第二承載器520具有相對之一第三表面 522及一第四表面524, 一第二電子元件540配置於第二承 載器520之第三表面522上且與第二承載器520電性連 接。一膠體550包覆第一電子元件530、第二電子元件540、 部分第一承載器51〇與部分第二承載器520,使封裝結構 i.doc/d 201010028 5〇〇暴露出焊塾5i6與第二承載器52〇的第四表面s24。在 本實施例中,配置於第一承載器510之焊 盥 載器520之第四表面524位於同一平面。與上述^些^施 例相較,第三實施例之暴露於膠體55〇之外的這些焊墊516 可傳遞電性訊號於下一層級的電子裝置(例如主機板,但 未繪示),進而增加封裝結構500與下—層級之電子裝置 之間電性連接的通道(channel)。
值得注意的是,請參考圖5與圖6,其中圖6繪示圖 I之第二承載器與第二承載器在形成封裝結構前的連接關 係的示意圖。在形成如圖5所繪示的封裝結構5〇〇之前, 第—承载器510與第二承載器520之間可藉由銲接 (elding)、溶接(soldering)或黏接(adhering)的方 式而彼此連接’亦即第一承載器510與第二承載器520之 間可以鮮錫(solder)或膠材(ghie)等材料作為彼此連接 的1介。第—承载器51〇與第二承載器52〇之所以彼此連 接是為1方便進行後續製程步驟,例如黏晶(die nt^ng)、打線(wire bonding)與膠體成型(encapsulant forming) 〇 接著,通常在形成膠體550之後,進行剪切(trimming) 遠程f驟’使得第一承載器510與第二承載器520的原先 、卩位被切離。經由上述步驟,封裝結構500即可完成。 兒明的是’封裝結構500的第一承載器510與第二承 器520之間最終藉由這些焊線56〇的至少其中之一而互 相電性連接,且膠體550維持第一承載器510與第二承載 11 )c/d 201010028 器520之間的相對位置以及提供可手持的形體。 综上所述,本發明之封裝結構至少具有下列的優點: 一、由於發熱功率較大的這些第二電子元件是配置於 熱阻值較小的第二承彻上,因此雌結構運作時,這些 第-電子7L件所產生的熱可直補由第二承載轉遞至下 A層的電子裝置’進而使得縣結構不會過熱而能維持正 兩的運作功能。 =、由於第-承載器内部的佈線密度較大因 _ ===以器上_可較多, 性連:至Γί發明的封裝結構可藉由表面黏著技術而電 子裝置’因此本發明的封裝結構可 低組裝成本。 進而k回產率以及降 ❹ 雖然本發明已以較佳實施例揭露 限定本發明’任何熟習此技藝者,在不脫離:發=以 蘇圍者、9 4田乍二终之更動與潤飾,因此本發明之伴$ 把圍虽視細之^請專利範圍所 保遵 【圖式簡單朗】 &考為準。 ::示習知之一種封裝結構的示意圖。 Ξ3 :Λ知之另一種封裝結構的示意圖。 圖、林㈣第—實_ 12 doc/d 201010028 圖 圖 圖4繪示本發明第二實施例之封装結構的 剖面示意 圖5繪示本發明第彡實施例之封裝結構的剖面示惫 圖。 〜 圖6繪示圖5之第一承載器與第二承载器在形成封巢 結構前的連接關係的示意圖。
【主要元件符號說明】 100、200、300、400、500 :封装詰構 110 .印刷電路板 112、114、212、412、414 .表面 116 :接腳 120、220 :電子元件 210 .封裝基板 214 :導電孔道 310、410、510 :第一承載器 312 :線路層 314 :介電層 316 :導電孔道 320、420、520 :第二承載器 330、430、530 :第一電子元件 340、440、540 :第二電子元件 350、550 :膠體 360、560 :焊線 13 201010028)c/d 422 :第一承載部 424 :第二承載部 426 :連接部 514 :第一表面 516 :焊墊 522 :第三表面 524 :第四表面 Η :高度差
Claims (1)
- 201010028.doc/d 七、申請專利範園·· 1. 一種封裝結構,包括. 一承載器之表C個烊墊’該些焊墊配置於該第 一第二承載器,與該楚一 載器配置於該第二承載料心電性連接,該第-承 第三表面及-細=时,該第二承彻具有相對之-至少-第-電子元件,配 第一承載器電性連接; X第承載器上且與該 至少-第二電子元件’配置於該第二承載器之該第三 表面上且與該第二承載器電性連接;以及 一膠體’至少包覆該第-電子元件、該第二電子元 件、部分該第-承麵與部分郎:承獅,使該封裝結 構暴露出該些烊墊與該第二承載器的該第四表面。 2. 如申請專利範圍第1項所述之封裝結構,其中配置 於該第一承載器之該些焊墊與該第二承载器之該第四表面 位於同一平面。 3.如申請專利範圍第1項所述之封裝結構,更包括至 少一焊線’其中該第一承載器藉由該焊線而與該第二承載 器電性連接。 15
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098135970A TWI485824B (zh) | 2006-05-04 | 2006-05-04 | 封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098135970A TWI485824B (zh) | 2006-05-04 | 2006-05-04 | 封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201010028A true TW201010028A (en) | 2010-03-01 |
TWI485824B TWI485824B (zh) | 2015-05-21 |
Family
ID=44828038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098135970A TWI485824B (zh) | 2006-05-04 | 2006-05-04 | 封裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI485824B (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW544880B (en) * | 2001-10-26 | 2003-08-01 | Advanced Semiconductor Eng | Method for packaging a multi-chip module and multi-chip module package |
-
2006
- 2006-05-04 TW TW098135970A patent/TWI485824B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI485824B (zh) | 2015-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11605609B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
US10593656B2 (en) | Three-dimensional package structure | |
US7687903B2 (en) | Power module and method of fabricating the same | |
CN108447857B (zh) | 三维空间封装结构及其制造方法 | |
US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
US7551455B2 (en) | Package structure | |
JP5936310B2 (ja) | パワー半導体モジュール及びその取り付け構造 | |
US9000576B2 (en) | Package structure and manufacturing method thereof | |
US20080278917A1 (en) | Heat dissipation module and method for fabricating the same | |
EP3310140B1 (en) | Mounting assembly with a heatsink | |
US8860196B2 (en) | Semiconductor package and method of fabricating the same | |
JP5369798B2 (ja) | 半導体装置およびその製造方法 | |
TW200832657A (en) | Electronic package structure | |
TW200905841A (en) | Electronic package and electronic device | |
US7310224B2 (en) | Electronic apparatus with thermal module | |
CN117293101A (zh) | 一种功率模组及其制作方法、功率设备 | |
CN100505244C (zh) | 封装结构 | |
US7952204B2 (en) | Semiconductor die packages with multiple integrated substrates, systems using the same, and methods using the same | |
TW201010028A (en) | Package structure | |
CN100552946C (zh) | 电子封装结构 | |
JP2001244667A (ja) | 電子回路装置 | |
TW445601B (en) | Die-embedded ball grid array packaging structure with leadframe | |
US20060044771A1 (en) | Electronic module with conductive polymer | |
US20030090876A1 (en) | Module including one or more chips | |
JP4090354B2 (ja) | 部品内蔵モジュール |