TW201007465A - A sharable memory architecture of cache in a embedded controller and a method of sharing memory - Google Patents

Description

201007465 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種記憶體分享之方法及其裝置，尤 指一種内嵌式控制器之分享式快取記憶體方法及裝置。 【先前技術】 按，習知為了提升電腦之效能，因此於電腦内部處理 ι§晶片的設計架構中’分別設置有貢料記憶體與快取記憶 ©體，通常資料記憶體與快取記憶體分別各執不同之任務。 一般外部記憶體内儲存處理器執行處理之所需指令或資 料，而資料記憶體為邏輯運算處理以及變數資料等之存取 空間；另外快取記憶體的設置，主要目標就是減少慢速的 外部記憶體給處理器核心所造成的記憶體存取瓶頸。由於 外部記憶體存取佔用的時間對於處理器之運作速度相對較 長，為了解決這個問題，皆會設置有快取記憶體。快取記 憶體是一種容量小、速度快的記憶體陣列，裡面存放最近 一段時間使用到的外部記憶體區塊内容，因取得資料所需 • 時間只是從外部記憶體取得資料所需時間的數分之一，因 此能夠節省許多時間。 如第一圖所示，習知處理器晶片包含有一處理單元1 . 〇、一記錄控制程式和協議指令之資料記憶體2 0、一供 . 應經常存取之資料之快取記憶體3 0與一匯流排控制器4 0，該匯流排控制器4 0協調運作一内部匯流排4 1與一 外部匯流排4 2。當處理單元1 0需用到該些經常存取之 資料時，便至該快取記憶體3 0進行存取，且由於該處理 201007465 單元1 0不需經由該匯流排控制器4 0透過該外部匯流排 4 2存取該外部記憶體5 〇之資料，故可節省資料存取的 時間，因此該處理器晶片整體處理速度會提昇。然而，為 了追求更好的效能表現或更多的資料存取空間，因此現在 處理器晶月會設置更多的記憶體，以達成需求；但是在處 理器晶片有限的尺寸下，處理器晶片内多設置一記憶體， 皆會增加設計的_度’且提高設計成本，故如何在效能 與成本，間達到-平衡點，實為所需解決的問題。 理Β ^疋’本發明人有感上述缺失之可改善，提出一種合 里且有效改善上述缺失之本發明。 【發明内容】 享式要方裝在置於 求，葬由兮內七·+ 4 因應使用者不同的需 使心記二=用器:=:丨，制記憶體行 能，以符合使用者的需要。 〜_作為身料記憶體之功 為了達成上述之目的，本發 器之分享式快取記憶體褒置，包^七供―種内般式控制 系統匯流排係為資料傳輸之路系統匯流排，該 7L用以進行資料之處算广理早7L ’該處理單 流排；一資料記憶體，Ϊ並且電性連接該系統匯 資料之儲存空間Γ並透過二2思體係為該處理單元運算 元；一控制暫存琴，ϋ新、六匯流排電性連接該處理單 複 性連接該處理單;，=¾過，匯流排電 免I早70之控制指令； 7 201007465 固::排控制器，該複數個匯 該處理單元與該控制暫存Ϊ 二=::r:電性連接該複數個匯流排控： 控制器，該分iUr系統匯流排電性連接該匯流排 予°己隐體^供儲存資料之空間。 方法本式控制器之分享式快取記憶^ ❹ -處理單元使用—資上腦於執行階段， 當該處理單元需要更多存:;為; ===，存器接收該控制二 收該切換扑人固^排控制器；該複數個匯流排控制器接 路徑及“=數Γΐ排控制器進行切換讀出動作 用以當作資料處理二乂處理早70控制—分享記憶體’ 琴卢理留-2處存取空間或邏輯運算之存取空間；當 ::暫存更佳效能表現，其傳送另一控制指令至該 另-切換;广控制暫存雜收該另—控制指令’其傳送 控制器二;該複數個匯流排 :;換讀_路徑及寫:二 存取該處理單元最常使用或最可能使用 尋資料。 皁7L透過該系統匯流排至該分享記憶體搜 本發明具有以下有益效果： 201007465 1、 藉由該處理單元或該快取控制器主控該分享記憶體 之控制權，該分享記憶體能具有該資料記憶體功能或 該快取記憶體功能，使得電腦能擁有較多的計算空間 或者電腦能有較快效能表現，以符合使用者的需求。 2、 藉由該匯流排控制器切換控制讀出動作路徑及寫入 動作路徑，該分享記憶體存取該處理單元最常使用或 最可能使用的資料，該處理單元直接至該分享記憶體 搜尋資料，使得整體處理速度提昇，節省資料存取的 〇 時間。 3、 藉由該匯流排控制器之切換控制讀出動作路徑及寫 入動作路徑，該分享記憶體用以當作資料處理之存取 空間或邏輯運算之存取空間，讓使用者可以使用到更 多的計算空間。 4、 該分享記憶體能具有該快取記憶體之功能或該資料 記憶體之功能，故不需額外增設記憶體於有限尺寸的 處理器晶片中，即可擁有更快的效能表現或更多的資 • 料存取空間，因此減低了製作成本與降低製作的困難 度。 為使能更進一步瞭解本發明之特徵及技術内容，請參 閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提 供參考與說明用，並非用來對本發明加以限制者。 【實施方式】 請參閱第二圖所示，本發明係提出一種内嵌式控制器 之分享式快取記憶體裝置，其裝置架構包括有：一處理單 201007465 ^、-資料記憶體2、-控制暫存器3、一系統匯流排 ^ 一快取控難5、—分享記，_6及複數個匯流排控 器了 A處理單元1、該資料記憶體2、該控制暫存器 > =快取控制器5、該分享記憶體6與該複數個匯流排 二二7係透m舰流排4互相電性連接 入或存取資料。 视 m 過，用以進行#料之處理或邏輯運算’並透 ==，制器7。該處理單 7與“子記憶體6溝通，控制該分享記憶體6。 單元Π:;!;2透過該系統匯流排4電性連接該處理 存取i間;==該處理單元1資料處理之 ，控=暫存器3透過該系統M流排 :i輪;:=3_收該處理單元上= 該複數個匯流排控制器7之運作。“私制益7，指揮 排4為料傳輸之路徑’且該系統匯流 個匯電性連接該複數 == ==== 時間該處理。 201007465 理單元1不需要經由一外部匯流排8 之資料，而能於該分享記憶體6中—外部記憶體9 少慢速的外部記憶體9給該處 斤需要的資料，減 取瓶頸。 ^'所造成的記憶體存 該分享記賴6係提供儲存資料 、統匯流排4電性連接該匯流排控制 其透過該糸 17切換讀出動作路徑及寫入動作，流^控制 〇 權:物里單元1主控或該快:控體6 忒後數個匯流排控制器7係轩夕 能，該複數個匯流排控器之切換路徑功 ^路徑’並透過該====== ::、該控制暫存器3、該快取控制器』分;1憶: 制哭閱第三圖所示’本發明係提出-種内嵌式控 制裔之分旱式快取記憶體方法， 翻肷式& 於電腦初始化階段時，i體程式由該外部 m 透過該外部匯流排8載人。 h 2作===，叫1__記憶體 -處理ί=ί=;!或邏輯運算之存取空間;當該 用時，該處理單元以:=亥資料記憶體2已不敷使 接收該控制指令，該控暫存， 該切換指令，其=行7切個匯流排控制器7接收 進仃切換續出動作路徑及寫入動作路 201007465 徑，使該處理單元彳 理單元1邏輯運算享記憶體6之控制權，該處 記憶體6作為資料處^取至享記億體6，該分享 間。 處理之存取空間或邏輯運算之存取空 .控制=表::該處，1，一 外Μ由轉 控制器5主控，原儲存於該分古 至該資料記憶體2或被清除 茨玳取控制窃5之控制，該分享記情髀心、 單元1最常使用或最可能使用的:賴，而該:二:3 接透過該系統匯流排4至該分享記憶體6搜尋資料。 請配合參考第四圖及第五圖所示，圖中虛線 _路徑及寫人動作路徑未被啟動運作。電腦初^ 二指ί自外部記憶體9經過該外部匯流排8 載入至處理裔晶片中’其中該外部記憶體9係為— 上可使用之唯讀記憶體⑽Μ)或一般、串 = 體(Flash/SPI Flash)。 〈既閃心隐 該處理單元1進行運算時’該處理單元χ使用該 器晶片内嵌之該資料記憶體2，俾藉該資料記憶 = 資料處理之存取空間或邏輯運算之存取空間。马 當該資料記憶體2無多餘存取空間時，_處理^ 12 201007465 1亦：，更多的資料處理之存取空 間，该處理單元1便傳送-控制指令至二存取空 接著，該控制暫存器f早凡1之控制指令； 控制器Y，該補= 、寺曰令至該複數個匯流排 進行切換讀出動作路= =接收到該切換指令， 快取控制器5之系統麟使得電性連接該 作路23:數控制器7讀出動作路徑及寫入動 憶體6之控制權轉:=!快Τ控制器5主控該分享記 控制權，因此早疋1主控該分享記憶體6之 二ΐ該分享記憶體6之分享，該處理單元 空間。 勺貝料處理之存取空間或邏輯運算之存取 動作:圖及第七圖所示’圖中虛線代表讀出 腦效能表啟動運作。當需要更快的電 制指t忿制取接收來自該處理單元1之控 數個匯流排二;;制輸出另-切換指令至該複 另-切換指令，^ 複數個匯流排控制器7接收到該 徑，使得電性連接該動作路徑及寫入動作路 作，而電性連接該快取控糸統匯流排4停止運 當讀出動作敗1工制°° 5之系統匯流排4重新運作。 W 徑及寫入動作路徑切換後，該分享記憶 13 201007465 快取控韻主 之資料將被清除或該資料㈣内儲存 料記憶體2儲存。 机排4傳送至該資 由該快取控制器5控制，該分享 段時間該處理單元1最常使用或最可能;用二取近一 該分享記憶體6能提供該處理單元因此 Φ ❿ 用的資料’該處理單元!不需至該外部;己吏 料，而直接透過該系統匯流排4至該分9中搜哥貢 料；由於從該分享記憶體6取得資二，，尋資 記憶體9取得資料所需時間的數分之二外部 能表現。 故此楗升電腦效 切換贿，藉該控制暫存器3輸出該 動作路徑及寫入動作路徑，該處理單心 δ亥刀旱記憶體6之控制權，該處 拴 即該分心 *門故該處理單711可使用到更多的資料處理i 運算之空間。另外’藉該控制暫存器3輸出另 刀換才曰令，該複數個匯流排控制 ]出另 讀出動作路徑及寫入動作路徑

的二處r元1最常使用或最可能J X处里早70 1不的至該外部記憶體9搜尋資料， 14 201007465 乃直接透過該系統匯流排4至該分享記憶體6搜尋資料， 故該，享記憶體6亦能用以當作快取記憶體，提升整體處 理放肖b，故電腦能有較快效能表現。 <.是以’本發明之方法及裝置具有如下述之特點及功 月巨·该分享記憶體之控制權可由該處理單元主控或該快取 控制益主控’使得分享記憶體具有該資料記憶體之功能或 5亥快取記憶體之功能，使得電腦能擁有較多的計算空間或 者電腦能有較快效能表現，以符合使用者的需求。此外， 不需額外增設記憶體於有限尺寸的處理器晶片中，藉由該 分旱記憶體之分享，使用者就能享受較多的計算空間或能 有較快電腦效能表現，故減少製作成本與減輕製作的困難 度。 、 准以上所述僅為本發明之較佳實施例，非意欲侷限本 發明之專利保護範圍，故舉凡運用本發明說明書及圖式内 容所為之等效變化，均同理皆包含於本發明之權利保 圍内，合予陳明。 【圖式簡單說明】 第一圖係習知處理器晶片之内部架構示意圖。 第二圖係本發明之内嵌式控繼之分享式快取記憶體 之内部架構示意圖。 ι 第三圖係本發明之内嵌式㈣器之分享式 之步驟流程圖。 々在 ^ 料記憶體之示意圖。 第五圖係本發明之分享記㈣切換資料記憶體之步驟流程 15 201007465 圖。 第六圖係本發明之分享記憶體切換快取記憶體之示意圖。 第七圖係本發明之分享記憶體切換快取記憶體之步驟流程 圖。 【主要元件符號說明】 (習知）

10 處理單元 20 資料記憶體 30 快取記憶體 40 匯流排控制器 41 内部匯流排 42 外部匯流排 50 外部記憶體 (本發明） 1 處理單元 2 資料記憶體 3 控制暫存器 4 系統匯流排 5 快取控制器 6 分享記憶體 7 匯流排控制器 8 外部匯流排 16 201007465 外部記憶體

Claims (1)

1. 201007465 十、申請專利範圍： 1、一種内嵌式控制器之分享式快取記憶體裝置，包 括有： 一系統匯流排，該系統匯流排係為資料傳輸之路徑； 一處理單元，該處理單元用以進行資料之處理或邏輯 運算並且電性連接該系統匯流排； 一資料記憶體，該資料記憶體係為該處理單元運算資 ©料之儲存空間，並透過該系統匯流排電性連接該處理單元； 一控制暫存器，該控制暫存器係透過該系統匯流排電 性連接該處理單元，並且接收該處理單元之控制指令； 複數個匯流排控制器，該複數個匯流排控制器透過該 系統匯流排電性連接該處理單元與該控制暫存器； 一快取控制器，透過該系統匯流排電性連接該複數個 匯流排控制器；以及 一分享記憶體，透過該系統匯流排電性連接該匯流排 • 控制器，該分享記憶體提供儲存資料之空間。 - 2、如申請專利範圍第1項所述之内嵌式控制器之分 享式快取記憶體裝置，其中該系統匯流排為單向傳輸或雙 向傳輸。 3、如申請專利範圍第1項所述之内嵌式控制器之分 ' 享式快取記憶體裝置，其中該處理單元透過該匯流排控制 器與該分享記憶體溝通。 4、如申請專利範圍第1項所述之内嵌式控制器之分 18 201007465 快：f憶體褒置，其中該控制暫存器輸出-切換指令 作讀數個匯麵控㈣，轉該複數贿流排控制器運 換讀出動作路徑;寫入動=數個匯流排控制陶 Ο 享上範内嵌式控制器之分 制器與該=溝;機取控制器透過該匯流排控 步驟種⑽·㈣之分享式快取錢體方法，其 電腦於初始化階段，將一韌體程式由— 過一外部匯流排載入； 。卩。己U體透 電腦於執行階段，一處理單元傕用一次 資料處理之存取空間； ❹以4錢體作為 當該處理單元需要更多存取空間，其 至一控制暫存H; 控制指令 該控制暫存器接收該控制指令，其傳送—切 複數個匯流排控制器； 換扣T至 該複數個匯流排控制器接收該切換指令，該 流排控制器進行切換讀出動作路徑及寫入動作路入匯 處理單元控制-分享記憶體，用以當作f I 4 間或邏輯運算之存取空間； ㈣處理之存取空 當該處理單元需要更佳效能表現，其傳送另—控制指 19 201007465 令至該控制暫存器，· 指令控―切換 個匯;===::==-切換指令’該複數 透過-快取控制器使徑;寫入動作路徑， 參 常使用或最可能使用的資存取該處理單元最 排至該分享記億體搜尋資料/枝理早几透過該系統匯流 =、如申請專利範圍第7項所述之内嵌式 二:用:唯其中該外部記憶體係為-般市面二 (Flash/SPI nU) 享式二::^範^ 7項所述之内嵌式控制器之分 換讀出動作路徑及以動^複數個匯流排控制器進行切 分享^; 該處理單元邏輯運算之資料存取至該 享圍第7項所述之内嵌式控制器之分 換堉出動去’其中該複數個匯流排控制器進行切 ^古』乍路徑及寫入動作路徑，使該快取控制器主控該 之㈣權’該處理單元最常使用或最可能使用 的育料存取至該分享記㈣。 定用 、如申請專利範圍第10項所述之内散式控制器之 为子:Ρ、快取記憶體方法，其中原存取於該分享記憶體内之 20 201007465 資料移至該資料記憶體儲存或被清除。

   21