TW200933633A - Charge carrier stream generating electronic device and method - Google Patents
Charge carrier stream generating electronic device and method Download PDFInfo
- Publication number
- TW200933633A TW200933633A TW097144682A TW97144682A TW200933633A TW 200933633 A TW200933633 A TW 200933633A TW 097144682 A TW097144682 A TW 097144682A TW 97144682 A TW97144682 A TW 97144682A TW 200933633 A TW200933633 A TW 200933633A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- base
- emitter region
- electronic device
- bipolar transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Memories (AREA)
Description
200933633 六、發明說明: 【發明所屬之技+ 奸領城】 本發明係有關一種包含用於產生一電荷载子串流之一 產生器的電子裝置。 5 本發明進一步係有關一種用於產生一電荷載子串流之 方法。 有許多電子裝置使用產生諸如電子或電洞之電荷載子 串流來改變一材料之特性。該類特性上的改變可為永久, 10例如熔絲或反熔絲的情況中,或為可逆的。使用可逆的特 性改變之裝置範例包括顯示器裝置,其中電子流可用於將 ' 一亞磷材料從其接地狀態激發為—電子激發狀態。該類電 , 子裝置之其他範例包括場射極式裝置與相變記憶體。 一相變記憶體典型包含諸如可於不同的固態間切換之 15 -硫化物材料或一半導體材料’該等狀態諸如該材料之原 _ +或分子採用—高階定向之—低電阻晶質狀態以及該等原 子或分子隨機排列之一高電阻非晶質狀態。該相變典型由 將该相變材料暴露於造成該材料由於其本質電阻而加熱之 -電流而熱引發。相變可藉請化輯料以及使其降溫來 2〇觸發,其典型可使該材料採用該非晶質狀態,或可藉由將 該非晶質狀態加熱至該晶質啟動溫度以上但低於溶點以改 變該非晶質狀態至一晶質狀態來觸發。 與諸如相變記憶體之該類電荷載子串流產生電子裝置 相關聯的問題是,該電子流之該橫截面區典型由用來製造 3 200933633 該裝置之該印版程序的最小可達到維度來操縱。此限制了 可達到之解析。特別是,相變記憶體中,必須達到一特定 電流密度來觸發該相變材料中之該相位改變。此表示必須 放置一相當大的電位差於該相變材料週遭之該等電極上, 5 導致一相當高的功率耗損。 此問題已於習知技術中辨識出。例如,美國專利申請 案第US2004/0197947A1號揭示使用具有一負微分電阻 (NDR)之一材料的一相變記憶體晶胞。該類材料暴露於一足 夠的電位差時展現一絲狀傳導通道。該絲狀傳導允許該次 10印版維度之相變材料的一區域加熱。然而,NDR材料式裝 置之一著名缺點為其無法輕易使用標準半導體製造技術來 生產。 本發明嘗試提供一種包含一電荷載子串流產生器之電 子裝置,該類電子流可使用標準半導體製造技術來製造。 15 本發明進一步嘗試提供一種用於產生一電荷載子串流 之方法,使得使用標準半導體製造技術來製造之一裝置可 得以實現。
C發明内容;J 根據本發明之一第一觀點,其提供一種包含用於產生 20 一電荷載子串流之一產生器的電子裝置,該產生器包含具 有一射極區、一集極區以及於該射極區與該集極區間定向 之一基極區的一雙極性電晶體、以及用於控制該雙極性電 晶體暴露於超過其開基極崩潰電壓(BVce〇)之一電壓的一 控制器,其使得該射極區從小於該射極區表面區域之一第 200933633 一區域中產生該電荷載子串流。 本發明是根據實現崩潰模式之—雙極性電晶體的該著 名的電流夾止效應可用於諸如場射極與相變記憶體之電子 裝置中’討建立子印版職f子與織翻流。此進一步 ^虞聽年美荷醉舉行之咖第Μ屆年度國際可 理學論射,對PankGeta〗所著‘針對高效能錯化石夕 ^雅電晶體之“混合模式”可靠度的故料_取模型,, ❹ 10 15 鲁 20 ^12-515頁中揭示之理解,其中—雙極性電晶體可於其 朋潰範圍中操作’以延長於崩溃情況下對其效能無不利的 效應之時間週期。因此’用以改變諸如一相變材料之材料 的物理狀態之子印版標度電子流來源可使用習知印版製造 程序來提供。該雙極性電晶體可於反轉模式中操作,因為 此模式中電流夾止現象更加明顯。本發明 =模式之操作包含對該雙極性電晶體之該集極式二極體順 "偏壓以及對該基極射極二極體反向偏壓。本發明之該電 ^裝置典型包含多個雙極性電晶體,例如,多個記憶體晶 胞’母—電晶體安排來觸發-材料之特性改變。 相較於設計在子崩潰電壓範圍中操作之雙極性電晶 ^ ’该雙極性電晶體之該摻雜概況可被選擇使得更增強該 ^止效應。例如’可選擇—低基極摻雜來增加該基極區之 電阻。導致電流夹止現象之該崩潰機制可由該基極隼極空 :區:之-高電場來形成。此電場可藉由增加該集Si 為辰度來增強’因此進—步放大電流失 止現象。於一有 1實施例巾’軸極區之_概況包含—橫向梯度以進一 5 200933633 步集中具有該高摻賴度之舰財的纽現象發生。該 橫向摻雜概況可於該集極區之中㈣遭對稱並可包含 型濃度分佈。 5 該電子裝置可進—步包含暴露於該電荷載子串流之材 料以觸發姆料之—祕改變。於—較佳實施射,該材 料是一相變材料使得該電子裝置可用來作為-相變記憶 體。該相㈣射叹展現上勒變雜之任何著名材 料’並典型放置於姉極區與—電極之間。該相變材料亦 可形成5亥射極區之至少一部分。 10 纟發明進—步根據對該射極區中之該電流夾止孔徑的 位置與該基極電阻有關之理解,該基極電阻可藉由於鱼該 基極區相關之不同位置來提供多個基極端子以受控制。= 有助於控制該内部基極區電阻之電壓降形成使得該射極 區中之該電流夾止區的位置可加以控制。此可用來以—單 15 -雙極性f晶體卿子印轉析之㈣電㈣子串流靈敏 材料區。 根據本發明之另-觀點,其提供一種用於產生一電荷 載子串流之方法,其包含提供具有—射極區、一集極區以 及於該射極區與該集極區間定向之_基極區的一雙極性電 2〇晶體、以及控制該雙極性電晶體暴露於超過其開基極崩潰 電壓(BVCE〇)之-電壓’使得該射極區從小於該射極區表面 區域之一第一區域中產生該電荷載子串流。 本發明之方法可觸發諸如一材料中之子印版維度的— 相變之特性改變,而不需複雜的製造技術來達成此效應。 200933633 圖式簡單說明 經由非限制性範例並參照該等伴隨圖式將更 本發明,其中: 成月 第1圖不意性描繪發生於崩潰情況中操作之 5電晶體的效應; 烛性 第2圖示意性描繪發生於該等情況中之該電流夾止效應; 第3圖顯示—描緣針對正與負基極電流操控時之集極 電流的圖形; ^
第4圖顯示本發明之—電子裝置的-部分之-實施例; 1〇 f 5圖顯示-描繪該產生之電荷載子串流的該維度上 之s亥基極區電阻的效應之圖形; 第6圖顯示本發明之一電子裝置的另一實施例;以及 第7圖顯示本發明之一電子裝置的其他實施例。 【實施方式】 15 理應瞭解的是,該等圖式僅為概略圖例,且並未依比 例緣製。亦應理解的是,通篇圖式中,使用相同的元件標 號來表示相同或相似的元件。 如第1圖所示一NPN雙極性電晶體1〇〇之該正常操作模 式中’以密閉圓圈表示之該等電子從該射極區120跨越基極 20區140流向該集極區160。此使得主要由以開放圓圈表示之 電洞組成的該基極電流IB為正:ΙΒ>0。該射極電子流之橫 截面區等於射極區120之區域。現在,由於改善之印版技術 所以該區相當小。 於其(開基極)崩潰電壓bvceo以上來操作該雙極性電 200933633 晶體時’該基極電流IB變為負而由於該集極基極空乏區i5〇 中之撞擊離子化所以該等電洞離開該基極端子。此現象為 著名的崩潰機制,並由該集極基極空乏區15〇中之高電場所 造成。 5 針對具有非零的本質基極電阻(RB)之實際雙極性裝 置’若該電晶體100於BVCEO&上操作,則該等電子向該電 晶體100之中央集中。此效應為著名的電流夾止現象並且是 該負的電洞基極電流造成§亥基極電阻RB之電壓降的名士 果。當該本質基極電阻之該電壓降變得比得上或大於該熱 10電壓時:|IB X RB|2VT,而ΙΒ<0,該電流之夹止現象變得非 常重要。電流夾止現象使得該電子串流之橫截面區域遠小 於由印版判疋之§亥最小射極尺寸。此描繪'於第2圖。 §亥電晶體摻雜概況之最佳化,諸如該基極區14〇與該集 極區160之該摻雜概況允許此效應在例如相變記憶體中有 15效利用。最佳用於正常模式之雙極性電晶體中典型的集極 摻雜濃度使用範圍從l*l〇16/cm3至PiOWcm3。例如,最佳 用於一電流夾止模式中操作之一雙極性電晶體具有一集極 換雜濃度,例如,_ m〇19/cm3此範圍的上限或 甚至超過此範圍。為了使該射極區之一小部分中的電荷載 20子串流之限制升級,該集極摻雜濃度可展現一橫向梯度。
第3圖顯示該電晶體使用基極電流操控之輸出特性 圖。作為該集極射極電壓Vce<BVce〇之一函數的該電流曲 線1C針對正基極電流而言是“正常,,的集極電流並且❹ 於標準電路中。然而,如第3圖右側板面所示,針對導致V 200933633 > BVCE0之負基極電流操控而言可取得相同的集極電流準 位。該等情況下’該電晶體於夾止模式巾操作。此模式之 特徵在於-貞基極電流IB,而該集極電流IC保持相同的大 5 10 15 ❹ 20 小。第3圖展現針對各種不同的負基極電細之夾止情況下 該集極電流之測量結果。 應體δ忍该夾止效應產生之該夹止電子串流可用於需集 中電子束來改變一材料之狀態的任何電子裝置中。本發明 之概念特別適合應用於相變記憶體中。第4圖顯示本發明之 一電子裝置的-部分之-範例,其十_相變材料層41〇加入 "亥雙極性電晶體100中。第4圖中,該相變材料41〇放置於該 射極區120頂部並由一電極42〇覆蓋。或者,該相變材料41〇 可整合於該射極區12〇中。 該射極區120之寬度由著名的印版程序來判定,並且不 需任何額外、非習知技術的步驟便能產生具次印版程序維 度之電子串流。如第4圖之區域415所展現,藉由將該雙 極性電晶體1GG操作於崩潰範圍中,便會出現電流夾止現象 而該射極之電子會集中該裝置中央。如區域125巾所示,結 果非藉由增加該射㉟電流總量而是藉由減少該有效射極 區,該射極區120中之電流密度開始急劇增加。第4圖中, 該效應展現於操作在順向偏壓之一電晶體中,亦即,具有 順向偏壓射極基極界面與一反向偏壓基極集極界面。然 而,反轉操作之一電晶體,亦即,具有—反向偏壓射極基 極界面與一順向偏壓基極集極界面,會更有效率。 第4圖之該雙極性電晶體由一控制器(未顯示)來操作, 9 200933633 …又為4雙極性電晶體於正常操作中可接受超過其開基 極崩潰電壓BV咖之—錢,使得該射極區從小於該射極區 表面區域之1 —區域中產生該t荷載子_流125。應體認 該類控制n可以任何適㈣方絲設計,並可从配適成 5 10 =雙極性電晶難受超過其料f壓之-電壓而非低於其 崩潰電壓之-電壓的一習知控制器。 應強調針對本發明之該電子襄置同樣可實行於其他應 用領域例如,該雙極性電晶體100之該等各種不同區域的 順序可被反轉來產生該電晶體頂部具有該集極區160之-雙極性電晶體。使賴雙極性f晶體1GG來作為-場射極 時,該類定向會特別有幫助。 如上所述’針對該内部基極射極電壓而言若該基極區 140之該本質電阻145的電壓降夠高而超過該外部施用電壓 時’則出現電流失止現象。此增加該雙極性電晶體100中央 5之該内部基極射極界面順向偏壓。因此,該本質基極電阻 之尺寸是該雙極性電晶體100的一重要參數,並且應夠高足 以產生該基極區14〇之一足夠高的電壓降。 再者’該基極區14〇之電壓降是由該集極基極空乏區 150的撞擊離子化產生電洞所造成。該崩潰機制由該集極基 極空乏區150中之該高電場所觸發。於是,一高集極摻雜是 有助於增強該夾止效應。在此重申該集極摻雜概況可包含 一梯度來進一步增強該夾止效應。 第5圖顯示一描繪該夹止效應之本質基極電阻的影響 之~分析模擬結果的圖形。該y軸顯示該電子串流密度,而 200933633 該射極之該夾止區顯祕冰。計料_之該射極寬度為 2仰m。料各種不同鱗代表_從心㈣之不同的 本質基極電阻。該等不同的本質基極電阻可藉由改變該等 各種不同模擬運轉中之基極摻雜濃度來達成。 5 ❹ 10 15 e 20 第5圖顯示針對一增加的本質基極電阻該爽止串流 125變得更集中於該射極區m中央。該本質基極電阻之範 圍選擇介於1之間,因為此範圍包含該本質基極電 阻之實際值。然、而’亦可使驗高的數值。應體認該本質 基極電阻㈣餘雜準位能厚度基極層厚度之一組合 來判疋嘗式達到該所需之本質基極電阻時必須將該等 兩變數列入考量。 進一步強調失止現象發生之該區域(A)的大小會進一 步根據該⑻基極電狀大小。目此,冑本冑基極電阻以及 低基極電流可給定魏本f基極電阻(RB)以及—高基極電 電流⑽相同尺寸的爽止區;A~RB*IB。於是,於一固定 RB時,該負基極電流增加會造成該夾止區縮小。 第6圖顯示本發明之該電子裝置的一部分之另一實施 例。第6圖中,該基極區14〇由以一控制器(未顯示)控制之多 個基極端子621-624圍繞。該等基極端子621—624可促進對該 基極區140中該電阻概況形狀之控制。如第4圖之箭頭43〇與 第6圖之该等箭頭所示,改變該電阻概況之形狀會於該夾止 電流區域610之位置的一位移中轉譯。該電流夾止區域之位 置可藉由提供該等基極端子621-624適當的偏壓來加以控 制。該控制器(未顯示)可動態判定該等適當的偏壓。然而, 11 200933633 較佳情況是該控制器包含諸如可儲存該等各種不同偏麼之 · -詢查㈣某麵式記憶體,㈣此可降倾控制器之複 雜度。 第6圖之安排可藉由分割諸如—相變材料覆蓋物之一 5材料或於不同區段_中形成該雙極性電晶體之該射極區 120來加以延伸。此顯示於第7圖。提供該等基極端子 621-624適當的偏壓可促進該電荷載子串流125之該區域 610的位置位於該等區段·之_—區段。因此,可取得 -材料中的特性改變可於次印版解析㈣之—電子裝置。 〇 10此即可提供具有§己憶體晶胞之一相變記憶體子印版維度, 其可顯著增加資料儲存的容量。 應體認第6圖與第7圖中基極端子621-624與區段7〇〇之 數量可僅藉由非限制性範例來加以選擇。不同數量的祕 端子與區段會是本發明之考量因素。 15 除了上述該電子裝置外’本發明更提供-種方法,其 提供具有-射極區12〇、-集極區16(m及於該射極區12〇與 該集極區160間定向之一基極區14〇的一雙極性電晶體 〇 麵、以及控制該雙極性電晶體1〇〇暴露於超過其開基極崩 溃電壓BVCEO之一電壓’使得該射極區12〇從小於該射極區 20表Φ區域之一第—區域中產生該電荷冑子串流。 «亥方法可包含藉由該電荷載子串流來觸發一材料之一 特性的改變。較佳情況是’該材料是-相變材料,其中該 電荷載子串流包含該雙極性電晶體產生之一電子流。該電 子流用來改變該材料之一晶質相位。 12 200933633 應注意上述該等實施例係繪示而非限制本發明,而在 不違背該等後附申請專利範圍之範疇的情況下,業界熟於 此技者將可設計許多替代實施例。該等申請專利範圍中, 放置於括號間之任何參考符號不應視為限制該申請專利範 5圍。該單字“包含”並不排除存在有不列於一申請專利範圍 中之元件或步驟。放置一元件前之該單字“一,,或“一個,,並 不排除存在多個該類元件。本發明可藉由包含若干分開元 件之硬體來加以實施。要求列舉若干裝置之該裝置中,若 Ο 干該等裝置可由一個硬體與相同項目之硬體來具體化。特 10定措施可於彼此不同的相依申請專利範圍中列舉的事實並 不表示該等措施之一組合無法用來作為一優勢條件。 【圖式簡單說明】 • 第1圖示意性描繪發生於崩潰情況中操作之一雙極性 電晶體的效應; 15 第2圖示意性描繪發生於該等情況中之該電流夾止效應; 第3圖顯示一描繪針對正與負基極電流操控時之集極 ® €流的圖形; 第4圖顯示本發明之-電子裝置的一部分之一實施例; 第5圖顯示-描繪該產生之電荷載子串流的該維度上 2〇 之該基極區電阻的效應之圖形; 第6圖顯示本發明之一電子裝置的另一實施例;以及 第7圖顯示本發明之一電子裝置的其他實施例。 13 200933633 【主要元件符號說明】 100…NPN雙極性電晶體 120…射極區 125…串流 140…基極層 145···本質電阻 150···集極基極空乏區 160…集極區域 © 410…相變材料 415、610…區域 420…電極 . 430···箭頭 · 600、700…區段 621-624…基極端子 ◎ 14
Claims (1)
- 200933633 七、申請專利範圍: 1. 一種電子裝置,其包含有: 一用於產生-電荷載子串流之產生器,該產生器包含: 一雙極性電晶體,其具有—射極區、—集極區以及 於該射極區與該集極區間定向之_基極區,以及 _ 一用於控難雙極性電晶體暴露於超過其開基極載子串流 =潰電_v⑽)之—電壓的控制器,其使得該射極區 =、於該射極區表面區域之—第—區域中產生該電荷 2.如 於項之電子裝置,更包含安排來暴露 上的\文變 材料,以便觸發該材料之一特性 3. :Γ=:Γ項或第2項之電子裝置,其中該雙極 -心被選擇來從該射極區之該第 £域增強該電荷载子串流之產生。 15 200933633 8.如申請專利範圍第6項之電子裝置,其中該材料形成該 射極區之至少一部分。 9·如上述中請專利軸之任_項的電子裝置,其中 區於不同位置包含多個基極端子以控制該射極區表面 區域之該位置。 10.如上述㈣專利範圍之任—項的電子裝置,其中該雙極 性電晶體受連接來於反轉模式中操作。 U·如上述中請專利範圍之任—項的電子裳置,其包含多個 雙極性電晶體’每—電晶體受安排來弓I動-個別材料部 份之一特性的改變。 種=於產生-電荷载子串流之方法,其包含下列步驟: 提供一具有一射極區、一集極區以及於該射極區與 該集極區間定向之一基極區的雙極性電晶體;以及 控制該雙極性電晶體暴露於超過其開基極崩潰電 壓(bvceo)之一電壓,使得該射極區從小於該射極區表 面區域之一第—區域中產生該電荷載子串流。 13·如申请專利範圍第12項之方法,更包含下列步驟: 提供安排來接收該電荷載子事流之一材料;以及 以該電荷載子串流來觸發該材料之一特性上的改變。 14·如申請專利範圍第13項之方法,其中該材料是一相變材 料’而其中觸發該特性上之改變包含改變該材料之一曰 曰曰 質相位。 15.如申請專利範圍第12、13、14項之任一項的方法,其中 该雙極性電晶體之該基極區於不同位置包含多個基極 200933633端子,該方法更包含藉由將該等基極端子之一預定數量 連接至一控制信號來控制該射極區表面區域中之該第 一區的位置。 16.如申請專利範圍第12、13、14、15項之任一項的方法, 更包含將該雙極性電晶體於反轉模式中操作。 17
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07121345 | 2007-11-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200933633A true TW200933633A (en) | 2009-08-01 |
Family
ID=40427282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097144682A TW200933633A (en) | 2007-11-22 | 2008-11-19 | Charge carrier stream generating electronic device and method |
Country Status (5)
Country | Link |
---|---|
US (1) | US8362821B2 (zh) |
EP (1) | EP2215635B1 (zh) |
CN (1) | CN101868828B (zh) |
TW (1) | TW200933633A (zh) |
WO (1) | WO2009066204A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8230062B2 (en) * | 2010-06-21 | 2012-07-24 | Salesforce.Com, Inc. | Referred internet traffic analysis system and method |
US10049732B2 (en) * | 2015-02-24 | 2018-08-14 | Hewlett Packard Enterprise Development Lp | Determining a state of memristors in a crossbar array |
US11901414B2 (en) * | 2021-09-07 | 2024-02-13 | Nxp B.V. | Semiconductor device with a defect layer and method of fabrication therefor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4607250A (en) * | 1985-05-08 | 1986-08-19 | Burr-Brown Corporation | Bit adjustment and filter circuit for digital-to-analog converter |
EP1449254A1 (en) * | 2001-11-21 | 2004-08-25 | Koninklijke Philips Electronics N.V. | Heterojunction semiconductor device and method of manufacturing such device |
DE10297767T5 (de) * | 2002-08-14 | 2005-08-04 | Intel Corporation, Santa Clara | Verfahren zum Lesen eines Speichers mit einer strukturellen Phasenänderung |
WO2004047181A1 (en) | 2002-11-20 | 2004-06-03 | Koninklijke Philips Electronics N.V. | Radiation-emitting semiconductor device and method of manufacturing such a device |
US20050158950A1 (en) | 2002-12-19 | 2005-07-21 | Matrix Semiconductor, Inc. | Non-volatile memory cell comprising a dielectric layer and a phase change material in series |
US20040197947A1 (en) * | 2003-04-07 | 2004-10-07 | Fricke Peter J. | Memory-cell filament electrodes and methods |
JP2005150243A (ja) * | 2003-11-12 | 2005-06-09 | Toshiba Corp | 相転移メモリ |
TW200537143A (en) | 2004-02-11 | 2005-11-16 | Koninkl Philips Electronics Nv | Integrated optical wave guide for light generated by a bipolar transistor |
US7005665B2 (en) * | 2004-03-18 | 2006-02-28 | International Business Machines Corporation | Phase change memory cell on silicon-on insulator substrate |
JP2008522400A (ja) | 2004-11-30 | 2008-06-26 | エヌエックスピー ビー ヴィ | 熱電プログラマブル装置のアンチヒューズ |
JP2009520374A (ja) | 2005-12-20 | 2009-05-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 縦型相変化メモリセルおよびその製造方法 |
US7436695B2 (en) * | 2006-11-21 | 2008-10-14 | Infineon Technologies Ag | Resistive memory including bipolar transistor access devices |
US7521372B2 (en) * | 2006-12-29 | 2009-04-21 | Industrial Technology Research Institute | Method of fabrication of phase-change memory |
-
2008
- 2008-11-12 US US12/743,400 patent/US8362821B2/en active Active
- 2008-11-12 WO PCT/IB2008/054737 patent/WO2009066204A1/en active Application Filing
- 2008-11-12 CN CN200880117163.0A patent/CN101868828B/zh active Active
- 2008-11-12 EP EP08852588.6A patent/EP2215635B1/en active Active
- 2008-11-19 TW TW097144682A patent/TW200933633A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN101868828B (zh) | 2013-01-23 |
US8362821B2 (en) | 2013-01-29 |
EP2215635A1 (en) | 2010-08-11 |
WO2009066204A1 (en) | 2009-05-28 |
CN101868828A (zh) | 2010-10-20 |
EP2215635B1 (en) | 2015-02-11 |
US20100246249A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Huber et al. | Fully inkjet printed flexible resistive memory | |
Wong et al. | Phase change memory | |
Gibson et al. | An accurate locally active memristor model for S-type negative differential resistance in NbOx | |
Li et al. | High‐uniformity threshold switching HfO2‐based selectors with patterned Ag nanodots | |
US8592791B2 (en) | Electronic devices containing switchably conductive silicon oxides as a switching element and methods for production and use thereof | |
Yao et al. | Intrinsic resistive switching and memory effects in silicon oxide | |
Li et al. | Investigation of resistive switching behaviours in WO3-based RRAM devices | |
US7807478B2 (en) | Nonvolatile memory device and fabrication method thereof | |
JP2006511972A (ja) | 相変化材料を有する電子デバイスおよびその製造方法 | |
US8064247B2 (en) | Rewritable memory device based on segregation/re-absorption | |
JP2006511973A (ja) | 相変化材料および並列ヒータを有する電子デバイス | |
TW200919716A (en) | Programmable fuse/non-volatile memory structures in BEOL regions using externally heated phase change material | |
JP2004312022A (ja) | メモリセルフィラメント電極及び方法 | |
TW200933633A (en) | Charge carrier stream generating electronic device and method | |
US8861266B2 (en) | Planar phase-change memory cell with parallel electrical paths | |
Wang et al. | Effects of sidewall etching on electrical properties of SiOx resistive random access memory | |
Gao et al. | AlxTe1− x selector with high ovonic threshold switching performance for memory crossbar arrays | |
Song et al. | Realization of one-diode–type resistive-switching memory with Cr–SrTiO3 film | |
Lo et al. | Three-terminal probe reconfigurable phase-change material switches | |
KR101166834B1 (ko) | 전자 부품 및 그 제조 방법 | |
US20120049144A1 (en) | Post-Fabrication Self-Aligned Initialization of Integrated Devices | |
Gao et al. | The ovonic threshold switching characteristics in SixTe1− x based selector devices | |
Yu et al. | Flexible write-once–read-many-times memory device based on a nickel oxide thin film | |
KR20160130468A (ko) | 열 절연성 클래딩을 갖는 멤리스터 디바이스 | |
Moon et al. | Flexible logic gates composed of Si-nanowire-based memristive switches |