CN101868828A - 载流子流产生电子器件及方法 - Google Patents

载流子流产生电子器件及方法 Download PDF

Info

Publication number
CN101868828A
CN101868828A CN200880117163.0A CN200880117163A CN101868828A CN 101868828 A CN101868828 A CN 101868828A CN 200880117163 A CN200880117163 A CN 200880117163A CN 101868828 A CN101868828 A CN 101868828A
Authority
CN
China
Prior art keywords
emitter region
bipolar transistor
base
carrier flow
electron device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880117163.0A
Other languages
English (en)
Other versions
CN101868828B (zh
Inventor
托尼·范胡克
雷德弗里德勒·A·M·胡尔克斯
杨·W·斯洛特布曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101868828A publication Critical patent/CN101868828A/zh
Application granted granted Critical
Publication of CN101868828B publication Critical patent/CN101868828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种包括用于产生载流子流(125)的发生器的电子器件。该发生器包括双极晶体管(100)和控制器，该双极晶体管(100)具有发射极区(120)、集电极区(160)和基极区(140)，并且基极区(140)在发射极区(120)和集电极区(160)之间取向，该控制器用于控制双极晶体管(100)暴露于超过其开路基极击穿电压(BVCEO)的电压，使得发射极区(120)从比发射极区的表面区域更小的第一区域产生载流子流(125)。该电子器件还包括设置成接收载流子流的材料(410)，载流子流用于触发所述材料性能的变化，发射极区(120)设置在基极区(140)和材料(410)之间。在操作中，该双极晶体管(100)受到超过其开路基极击穿电压(BVCEO)的电压，使得发射极区(120)从比发射极区的表面区域更小的第一区域产生载流子流，例如电子。因此，可以利用具有亚光刻尺寸的电子流，而不要求复杂的光刻工艺步骤。本发明尤其适合用于相变存储器。

Description

载流子流产生电子器件及方法
技术领域
本发明涉及包括用于产生载流子流发生器的电子器件。
本发明还涉及用于产生载流子流的方法。
背景技术
存在着许多电子器件利用载流子流的产生，例如电子或空穴，以改变材料的性能。例如在熔丝或反熔丝的情况下，这种性能的改变可以是永久性的或者可以是可逆的。利用可逆的性能改变的器件的示例包括显示设备，其中电子流可以用于激发含磷物质从基态到电子激发态。这种电子器件的其他示例包括基于场发射器的器件和相变存储器。
相变存储器典型地包括例如硫族化合物(chalcogenide)的材料或半导体材料，可以在不同的固态如低电阻结晶态和高电阻非晶态之间转换，在低电阻结晶态中材料的原子或分子采用高度有序的取向，在高电阻非晶态中材料的原子或分子随机排序。典型地，通过相变材料暴露于电流造成由于其固有电阻使该材料加热，实现热致相变。可以通过熔化该材料并让其冷却下来触发相变，典型地，造成材料采取非晶态，或者通过加热非晶态至结晶激活温度以上但在熔点以下，从非晶态变为结晶态从而触发相变。
有关这种载流子流产生电子器件例如相变存储器的一个问题是电子流的截面积通常受到用于制造该器件的光刻工艺的可以达到的最小尺寸的控制。这限制了可以实现的分辨率。具体地，在相变存储器中，必须实现某一电流密度，从而触发相变材料中的相变。这意味着在围绕相变材料的电极的上方存在相对巨大的电势差，导致相对高功率消耗。
在现有技术领域已经认识到这个问题。例如，在US专利申请No.US2004/0197947A1公开了一种相变存储器单元，其中使用了具有负微分电阻(NDR)的材料。这种材料当暴露于足够的电势差时，显示出一种丝状传导沟道(filamentary conduction channel)。该丝状传导允许加热亚光刻尺寸的相变材料的一个区域。然而，基于NDR材料的器件的众所周知的缺点是，采用标准的半导体制造工艺不易生产。
发明内容
本发明旨在提供一种包括载流子流发生器的电子器件，例如电子流，可以采用标准的半导体制造技术制造。
本发明还旨在提供一种用于产生载流子流的方法，使得可以实现采用标准的半导体制造技术制造的器件。
根据本发明的第一方面，提供一个电子器件，包括用于产生载流子流的发生器以及控制器，该发生器包括具有发射极区、集电极区和基极区的双极晶体管，并且该基极区在发射极区和集电极区之间取向(oriented)，而控制器用于控制双极晶体管暴露于超过其开路基极击穿电压(BVCEO)的电压，使得发射极区从比发射极区的表面区域更小的第一区域产生载流子流。
本发明基于以下认识，处于击穿模式的双极晶体管的已知的电流箍缩效应(current pinch-in effect)，引起亚光刻规模(sub-lithographic scale)电子和/或空穴流的产生，可以在例如场发射器和相变存储器的电子器件中得以利用。这还基于对以下公开文献的认识：由Panko等人在IEEE 44*Annual International Reliability Physics Symposium，San Jose，USA，2006，第512-515页所著的“Time-To-Fail Extraction Model for the‘Mixed-Mode’Reliability of High-Performance SiGe Bipolar Transistors”中，双极晶体管可以在其击穿状态下长时间操作，在击穿条件下对其性能没有不利影响。因此，用于改变材料例如相变材料的物理状态的亚光刻规模电子流源可以采用常规光刻制造工艺提供。双极晶体管可以以反型模式操作，因为这个模式的电流箍缩更为显著。在本发明中，反型模式操作包括双极晶体管的正向偏置集电极-基极二极管和反向偏置基极-发射极二极管。本发明的电子器件典型地包括多个双极晶体管，例如多个存储器单元，每一个双极晶体管配置为触发材料性能的变化。
选择双极晶体管的掺杂分布，使得箍缩效应与设计在亚击穿电压状态下操作的双极晶体管相比得以增强。例如，选择较低基极掺杂以增加基极区的电阻。由基极-集电极耗尽区中的高电场造成导致电流箍缩的雪崩机制。可以通过增加集电极区的掺杂浓度增强这个电场，因此进一步放大电流箍缩。在一个有利的实施例中，集电极区的掺杂分布包括横向梯度，进一步在具有高掺杂浓度的区域集中箍缩的产生。横向掺杂分布可以在集电极区的中心周围是对称的，并且可以包括钟形(bell-shaped)的浓度分布。
该电子器件还包括暴露于载流子流的材料，用于触发所述材料性能的变化。在一个优选的实施例中，该材料是相变材料，使得该电子器件可以用作相变存储器。该相变材料，可以是表现出上述相变特性的任何已知的材料，典型地位于发射极区和电极之间。该相变材料也可以形成发射极区的至少一部分。
本发明还基于以下认识：发射极区中的电流箍缩开口的位置与基极电阻有关，可以通过在相对于基极区不同的位置提供多个基极端子来控制。这便于控制在内部的基极区电阻上的电势降的形状，使得可以控制在发射极区中的电流箍缩区的位置。这可以用于采用单个双极晶体管以亚光刻分辨率对多个载流子流敏感材料区寻址。根据本发明的另一方面，提供一种产生载流子流的方法，包括提供具有发射极区、集电极区和基极区的双极晶体管，并且该基极区在发射极区和集电极区之间取向，以及控制双极晶体管暴露于超过其开路基极击穿电压(BVCEO)的电压，使得发射极区从比发射极区的表面区域更小的第一区域产生载流子流。
本发明的方法使得在亚光刻尺寸触发材料中性能的变化例如相变成为可能，而不需要复杂制造工艺实现这个效果。
附图说明
参考下面的附图，并以非限制的示例来更加详细阐述本发明，其中：
图1示意性示出在雪崩条件下操作的双极晶体管中的出现的效果；
图2示意性示出在这些条件下发生的电流箍缩效应；
图3示出描述对正和负基极电流导引(base current steering)的集电极电流的图；
图4示出本发明的电子器件的一部分的实施例；
图5示出描述基极区电阻对产生的载流子流的尺寸的影响的图；
图6示出本发明的电子器件的另一实施例；以及
图7示出本发明的电子器件的又一实施例。
应该认识到该附图只是示意性表示并非按比例描绘。还应该认识到相同的参考符号用于在附图中表示相同或类似的部分。
具体实施方式
在如图1所示的NPN双极晶体管的一般操作模式中，由封闭圆圈表示的电子从发射极区120穿过基极层140流向集电极区160。这产生了基极电流IB，主要由开口圆圈表示的空穴组成，正IB＞0。发射极电子流的截面积等于发射极区120的面积。现今，由于改善了光刻技术这个区域相对较小。
当在其(开路基极)击穿电压BVCEO以上操作双极晶体管时，基极电流IB变为负，并且由于在集电极-基极耗尽区150中的碰撞电离，空穴离开基极端子。这种现象被称为雪崩机制，并且是由在集电极-基极耗尽区150中的高电场造成的。
对于具有非零固有基极电阻(RB)的真实双极器件，如果晶体管100在BVCEO以上操作，电子向晶体管100的中心集中。这个效果被称为电流箍缩，并且是负的空穴基极电流造成基极电阻RB上的电压降的结果。当固有基极电阻上的电压降变得与热电压相当或更大时，电流的箍缩变得很重要：|IB×RB|≥VT，当IB＜0。电流箍缩使得电子流的截面积比由光刻决定的最小发射极尺寸小得多。这在图2中表示出。
晶体管的掺杂分布的优化，例如基极区140和集电极区160的掺杂分布，允许在例如相变存储器中有效地利用这种效应。在针对正常模式应用优化的双极晶体管中的典型的集电极掺杂浓度的范围从1*1016/cm3至1*1018/cm3。例如，针对电流箍缩模式操作优化的双极晶体管，其集电极的掺杂浓度在这个范围的高端或者甚至超过这个范围，例如1*1018/cm3-1*1019/cm3。为了在发射极区的小部分中促使对载流子流的限制，集电极掺杂分布可表现出横向梯度。该梯度可以具有不对称或对称的形状。
图3示出了采用基极电流导引的晶体管的输出特性。作为集电极发射极电压VCE＜BVCEO的函数的电流曲线IC是针对正基极电流的“正常”集电极电流，并且在标准电路中使用。然而，如图3的右侧面板中所示，针对VCE＞BVCEO造成的负基极电流导引，可以获得相同的集电极电流水平。在这些条件下，晶体管以箍缩模式操作。这个模式的特点是负基极电流IB，尽管集电极电流IC保持在相同的幅度。图3说明了对于各种负基极电流IB在箍缩条件下集电极电流的测量结果。
应该理解由箍缩效应产生的箍缩电子流可以用于需要集中电子束以改变物质的状态的任何电子器件。本发明的理念尤其适合相变存储器的应用。图4示出本发明的电子器件一部分的示例，其中在双极晶体管100上添加相变材料410的层。在图4中，相变材料410位于发射极区120的顶部并且被电极420覆盖。可替换的，相变材料410可以整合在发射极区120中。
发射极区120的宽度取决于已知光刻工艺，并且不需要任何附加的、非常规的技术步骤来产生亚光刻工艺尺寸的电子流。通过在雪崩状态操作双极晶体管100，产生电流箍缩，并且发射极中的电子集中到器件的中心，如图4中区域415所说明的那样。结果，在发射极区120中的电流密度开始大幅增加，不是通过增加总发射极电流而是通过减小有效的发射极区域，如区域125所示。在图4中，针对正向偏置操作的晶体管来说明该效应，即具有正向偏置的发射极-基极结和反向偏置的基极-集电极结的晶体管。然而，反型操作的晶体管，即具有反向偏置的发射极-基极结和正向偏置的基极-集电极结，更加有效。
图4中的双极晶体管通过控制器(未示出)操作，该控制器设计为使双极晶体管在其正常操作时电压超过其开路基极击穿电压BVCEO，使得发射极区从比发射极区的表面区域更小的第一区域产生载流子流125。应该理解这样的控制器可以以任何适合的方式来设计，并且可以是常规控制器，适于使双极晶体管的电压超过其击穿电压而不是低于其击穿电压。
应当强调的是本发明的电子器件在其他应用领域同样可行。例如，双极晶体管100的各个区域的顺序可以反转从而产生一个在该晶体管的顶部具有集电极区160的双极晶体管。当采用双极晶体管100作为场发射器时，这种取向非常有利。
正如前面提到的，当基极区140的固有电阻145上的电压降对内部基极-发射极电压足够高而超过外加电压时，产生电流箍缩。这增强了双极晶体管100中心的内部基极-发射极结正向偏置。因此，固有基极电阻的值是双极晶体管100中的一个重要参数，并且应当高到足以产生一个足够高的基极区140上的电压降。
此外，在基极-集电极耗尽区150中的空穴产生的碰撞电离造成基极区140上的电压降。通过在集电极-基极耗尽区150中的高电场触发雪崩机制。因此，高集电极掺杂有利于增强箍缩效应。应当重申的是集电极掺杂分布可以包括进一步增强箍缩效应的梯度。
图5示出描述箍缩效应的固有基极电阻的影响的模拟分析结果的图。y轴表示电子束电流密度，在x轴上示出发射极中的箍缩区域。计算中采用的发射极宽度为2.0μm。各种曲线表示从1k至10kΩ范围的不同的固有基极电阻。通过在各种模拟运行中改变基极掺杂浓度实现不同的固有基极电阻。
图5示出了对于增大的固有基极电阻，箍缩流125变得更加集中在发射极区120的中心。固有基极电阻的范围选择在1k至10kΩ之间，因为这个范围包括固有基极电阻的实际值。然而，更高的值也是可能的。应该理解固有基极电阻取决于基极掺杂级别和基极层的厚度的组合，并且当试图实现所需的固有基极电阻时必须考虑这两个变量。
还要强调的是发生箍缩的区域(A)的尺寸还取决于(负)基极电流的幅度。因此，高的固有基极电阻和低的基极电流可以给出与低的固有基极电阻(RB)和高的基极电流(IB)类似尺寸的箍缩区域，A～RB*IB。因此，当RB恒定时，负基极电流的增加造成箍缩区域的减小。
图6示出本发明的电子器件的一部分的另一实施例。在图6中，基极区140与多个基极端子621-624衔接，基极端子由控制器(未示出)控制。该基极端子621-624便于控制在基极区140中的电阻分布的形状。改变电阻分布的形状被转化为箍缩电流的区域610的位置的转变，如图4中箭头430和图6中的箭头所表示。通过向基极端子621-624提供合适的偏置电压，可以控制电流箍缩区域的位置。控制器(未示出)可以动态地确定适合的偏置电压。然而，优选的是控制器包括某些形式的存储器，例如查找表(look-up table)，其中存储各种偏置电压值，因为这降低了控制器的复杂性。
通过划分材料为不同的区段600，例如覆盖或形成双极晶体管的发射极区120的相变材料，可以扩展图6的设置。这在图7中示出。向基极端子621-624提供适合的偏置电压，便于载流子流125的区域610位于区段700中的任何一个。因此，可以获得其中材料性能的改变可以在亚光刻分辨率中得以控制的电子器件。这使得提供一种具有亚光刻尺寸的存储单元的相变存储器是可能的，其数据存储容量显著增加。
应该理解图6中的基极端子621-624和图7中的区段700的数量仅以非限制示例的方式来选择。不同数量的基极端子和区段也在本发明的考虑内。
除了上述电子器件，本发明还提供一种方法，提供双极晶体管100，该双极晶体管100具有发射极区120、集电极区160和基极区140，并且基极区140在发射极区120和集电极区160之间取向，并且控制双极晶体管100暴露于超过其开路基极击穿电压BVCEO的电压，使得发射极区120从比发射极区的表面区域更小的第一区域产生载流子流。
该方法包含借助于载流子流触发材料性能的变化。优选地，该材料为相变材料，其中载流子流包括由双极晶体管产生的电子流。电子流用于改变材料的结晶相。
需要注意的是上述实施例说明了而不是限制本发明，并且在本领域的熟练技术人员在不背离附属的权利要求的范围的情况下能够设计出许多替换的实施例。在权利要求中，在括号内的任何参考符号不应解释为限制该权利要求。词语“包括”不排除除了在权利要求中列出的元件或步骤的存在。在元件前的词“一”或“一个”不排除多个这种元件的存在。本发明可以借助于包括几个不同元件的硬件实施。在该器件权利要求中列举了数个，这些手段中的一些可以通过一个相同的硬件实现。重要是是某些措施在相互不同的从属权利要求中提及，并不表示这些措施的组合不能用于获得优点。

Claims (16)

1.一种电子器件，包括：
用于产生载流子流(125)的发生器，所述发生器包括：
双极晶体管(100)，具有发射极区(120)、集电极区(160)和基极区(140)，所述基极区(140)在所述发射极区(120)和所述集电极区(160)之间取向，以及
控制器，用于控制双极晶体管(100)暴露于超过其开路基极击穿电压(BVCEO)的电压，使得发射极区(120)从比发射极区的表面区域更小的第一区域产生载流子流(125)。
2.根据权利要求1所述的电子器件，还包括设置成对载流子流暴露的材料(410)，所述载流子流用于触发所述材料性能的变化。
3.根据权利要求1或2所述的电子器件，其中选择所述双极晶体管的掺杂分布，以增强从所述发射极区(120)的第一区域的载流子流的产生。
4.根据权利要求3所述的电子器件，其中所述集电极区包括具有横向梯度的掺杂分布。
5.根据权利要求1-4中任一项所述的电子器件，其中所述发生器设置成用作场发射器。
6.根据权利要求2-4中任一项所述的电子器件，还包括电极(420)，其中所述材料(410)包括在所述电极(410)和所述基极区(140)之间取向的相变材料。
7.根据权利要求6所述的电子器件，其中所述材料在所述电极和所述发射极区(120)之间取向。
8.根据权利要求6所述的电子器件，其中所述材料形成所述发射极区(120)的至少一部分。
9.根据前述权利要求中任一项所述的电子器件，其中所述基极区(140)包括多个不同位置的基极端子，用于控制所述发射极区表面区域中第一区域的位置。
10.根据前述权利要求任一项所述的电子器件，其中所述双极晶体管(100)连接成以反型模式操作。
11.根据前述权利要求中任一项所述的电子器件，包括多个双极晶体管(100)，每一个晶体管设置成引起相应的材料部分(410)的性能变化。
12.一种用于产生载流子流的方法，包括：
提供双极晶体管(100)，所述双极晶体管(100)具有发射极区(120)、集电极区(160)和基极区(140)，所述基极区(140)在所述发射极区(120)和所述集电极区(160)之间取向；以及
控制双极晶体管(100)暴露于超过其开路基极击穿电压(BVCEO)的电压，使得发射极区(120)从比发射极区的表面区域更小的第一区域产生载流子流。
13.根据权利要求12所述的方法，还包括：
提供材料(410)，所述材料(410)设置成接收载流子流；以及
利用载流子流触发所述材料性能的变化。
14.根据权利要求13所述的方法，其中所述材料(410)是相变材料，并且其中触发性能变化包括改变所述材料(410)的结晶相。
15.根据权利要求12-14所述的方法，其中所述双极晶体管(100)的所述基极区(140)包括多个不同位置的基极端子，所述方法还包括通过将预定数目的所述基极端子连接到控制信号，控制所述发射极区表面区域中第一区域的位置。
16.根据权利要求12-15中任一项所述的方法，还包括以反型模式操作所述双极晶体管(100)。
CN200880117163.0A 2007-11-22 2008-11-12 载流子流产生电子器件及方法 Active CN101868828B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07121345.8 2007-11-22
EP07121345 2007-11-22
PCT/IB2008/054737 WO2009066204A1 (en) 2007-11-22 2008-11-12 Charge carrier stream generating electronic device and method

Publications (2)

Publication Number Publication Date
CN101868828A true CN101868828A (zh) 2010-10-20
CN101868828B CN101868828B (zh) 2013-01-23

Family

ID=40427282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880117163.0A Active CN101868828B (zh) 2007-11-22 2008-11-12 载流子流产生电子器件及方法

Country Status (5)

Country Link
US (1) US8362821B2 (zh)
EP (1) EP2215635B1 (zh)
CN (1) CN101868828B (zh)
TW (1) TW200933633A (zh)
WO (1) WO2009066204A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8230062B2 (en) * 2010-06-21 2012-07-24 Salesforce.Com, Inc. Referred internet traffic analysis system and method
US10049732B2 (en) * 2015-02-24 2018-08-14 Hewlett Packard Enterprise Development Lp Determining a state of memristors in a crossbar array
US11901414B2 (en) * 2021-09-07 2024-02-13 Nxp B.V. Semiconductor device with a defect layer and method of fabrication therefor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4607250A (en) * 1985-05-08 1986-08-19 Burr-Brown Corporation Bit adjustment and filter circuit for digital-to-analog converter
CN100372125C (zh) * 2001-11-21 2008-02-27 Nxp股份有限公司 异质结半导体器件
WO2004017328A1 (en) * 2002-08-14 2004-02-26 Intel Corporation Method for reading a structural phase-change memory
EP1565945A1 (en) 2002-11-20 2005-08-24 Koninklijke Philips Electronics N.V. Radiation-emitting semiconductor device and method of manufacturing such a device
US20050158950A1 (en) 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
JP2005150243A (ja) * 2003-11-12 2005-06-09 Toshiba Corp 相転移メモリ
TW200537143A (en) 2004-02-11 2005-11-16 Koninkl Philips Electronics Nv Integrated optical wave guide for light generated by a bipolar transistor
US7005665B2 (en) * 2004-03-18 2006-02-28 International Business Machines Corporation Phase change memory cell on silicon-on insulator substrate
WO2006072842A1 (en) 2004-11-30 2006-07-13 Koninklijke Philips Electronics N.V. Dielectric antifuse for electro-thermally programmable device
ATE480873T1 (de) 2005-12-20 2010-09-15 Nxp Bv Vertikale phasenwechsel-speicherzelle und herstellungsverfahren dafür
US7436695B2 (en) * 2006-11-21 2008-10-14 Infineon Technologies Ag Resistive memory including bipolar transistor access devices
US7521372B2 (en) * 2006-12-29 2009-04-21 Industrial Technology Research Institute Method of fabrication of phase-change memory

Also Published As

Publication number Publication date
TW200933633A (en) 2009-08-01
WO2009066204A1 (en) 2009-05-28
CN101868828B (zh) 2013-01-23
EP2215635A1 (en) 2010-08-11
EP2215635B1 (en) 2015-02-11
US20100246249A1 (en) 2010-09-30
US8362821B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
US7692959B2 (en) Multilayer storage class memory using externally heated phase change material
Reifenberg et al. The impact of thermal boundary resistance in phase-change memory devices
KR102001323B1 (ko) 메모리 셀 애플리케이션들을 위한 선택 디바이스
US5412598A (en) Bistable four layer device, memory cell, and method for storing and retrieving binary information
JP5111883B2 (ja) しきい電圧制御ｐｒａｍのプログラム方法
US20080158943A1 (en) Method of fabricating an integrated circuit having a memory including a low-k dielectric material
CN101868828B (zh) 载流子流产生电子器件及方法
US8854860B2 (en) Metal-insulator transition latch
Lee et al. Polycrystalline silicon-germanium heating layer for phase-change memory applications
JP2006196900A (ja) 相転移ｒａｍ動作方法
Aluguri et al. One bipolar transistor selector-One resistive random access memory device for cross bar memory array
KR100866657B1 (ko) 상변화 메모리용 방법, 장치 및 시스템
Lavizzari et al. A new transient model for recovery and relaxation oscillations in phase-change memories
CN204242591U (zh) 熔丝元件编程电路
KR20070082473A (ko) 문턱 전압제어 ｐｒａｍ의 프로그램 방법
US20070238225A1 (en) Phase change memory with improved temperature stability
US20120230100A1 (en) Programmable phase-change memory and method therefor
KR910000966B1 (ko) 반도체 메모리
US10497872B2 (en) Negative differential resistance devices
Goodwill et al. Intrinsic current overshoot during thermal-runaway threshold switching events in TaOx devices
KR20160130468A (ko) 열 절연성 클래딩을 갖는 멤리스터 디바이스
Kang et al. Understanding on the current-induced crystallization process and faster set write operation thereof in non-volatile phase change memory
Shousha Negative differential conductivity due to electrothermal instabilities in thin amorphous films
Yang et al. Voltage-amplitude-controlled complementary and self-compliance bipolar resistive switching of slender filaments in Pt/HfO2/HfOx/Pt memory devices
Redaelli et al. Comprehensive numerical model for phase-change memory simulations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant