TW200929250A - Device and method for managing initialization thereof - Google Patents

Device and method for managing initialization thereof Download PDF

Info

Publication number
TW200929250A
TW200929250A TW097101214A TW97101214A TW200929250A TW 200929250 A TW200929250 A TW 200929250A TW 097101214 A TW097101214 A TW 097101214A TW 97101214 A TW97101214 A TW 97101214A TW 200929250 A TW200929250 A TW 200929250A
Authority
TW
Taiwan
Prior art keywords
controller
command
logical address
host
mapping table
Prior art date
Application number
TW097101214A
Other languages
English (en)
Other versions
TWI408693B (zh
Inventor
Itshak Afriat
Original Assignee
Sandisk Il Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk Il Ltd filed Critical Sandisk Il Ltd
Publication of TW200929250A publication Critical patent/TW200929250A/zh
Application granted granted Critical
Publication of TWI408693B publication Critical patent/TWI408693B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7201Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

200929250 九、發明說明: 【先前技術】 在包括快閃S己憶體儲存裝置及相關聯主機的傳統系統 中,初始化期間,儲存設備典型需要載入大量動體碼並且 建構若干延伸管理表格。此類儲存裝置之實例包括USB隨 身碟及SD卡。此類主機之實例包括行動電話、Mp3播放器 及數位相機。
在此類傳統系統中,在健存裝置可提供服務給來自主機 的存取命令之前,儲存裝置必需完成建置管理表格及初始 化其自身之任務。因我士槐ώ ή 為主機自身可同時由儲存裝置初始 化’主機需等待較長的__段時間才可進行初始化。在有些
It I下右储存裝置在給定時間内未回應於主機存取命 令,則主機邏輯中的逾時中止初始化過程。 據此’對於有些主機命令,諸如在初始化過程中使用的 命令’希望在儲存裝置自身初始化時縮短儲存裝置的回應 時間。 【發明内容】 提供一種部分基於上述觀窣 I飢呆灸°又汁做法,此做法使一儲 存裝置能夠在該儲存裝詈p 6 士、甘 子瑕置已70成其自身初始化之前在指定 條件下回應於主機存取命令。經由這種途徑,主機可加速 其自身初始化。為將此設計做法付諸實施,有多種可行的 實施例,包括一種儲存裝置、一 于衣罝 種控制盗、一種提供服務 給命令的方法’及—錄值译左%人人 種傳送存取7令至儲存裝置之主機的 使用方法。 128199.doc 200929250 在-實施例中,提供-種儲存裝置,該館存裝置提供服 務給使用邏輯位址以參考記憶體内容之命令。該儲存裝置 包括一快閃記憶體及一控制器。該控制器經組態用以使用 一映射表將"命令中的—邏輯位址轉譯為-實體位址,該 映射表係該控制器在初始化期間建構於揮發性記憶體中。 該映射表係基於從該快閃記憶體所擷取資料。該控制器運 作以在該控制器完成建構該映射表之前提供服務給一存取
命令。。該存取命令包括滿足一預先定義條件的一邏輯位 址0 該存取命令可係一讀取命令。該讀取命令可係來自一主 機’並且該控制n運作以藉由將來自該快閃記憶體的碼轉 遞至該主機,而回應該讀取命令,其使用該碼以用於該主 機之勒始化。 在此類儲存裝置中,初始化可發生在一電源開啟或一重 設操作期間。若初始化是發生在—重設操作期間,該重設 操作可係一硬體重設操作或一軟體重設操作。 在該儲存裝置中,該控制器進一歩運作用以:若尚未完 成該映射表之建構,則忽略不包含滿足該預先定義條件2 一邏輯位址的一存取命令。或者,該控制器進一歩運作用 以.延遲提供服務給不包含滿足該預先定義條件之一邏輯 位址的一存取命令,直到完成該映射表之建構之後。 在該儲存裝置中,若該邏輯位址等於—組—或多個邏輯 位址之一者,則該邏輯位址滿足該預先定義條件。該預先 定義條件可致使:若至少-邏輯位址係在—預先定義範圍 128199.doc 200929250 内,則該存取命令滿足該預先定義條件。該預先定義範圍 包含邏輯位址零。 在另一實施例中,接供一接田& >也丨 杈供種用於控制一儲存裝置的控制 器。該控制器含有-揮發性記憶體及邏輯電路。該邏輯電 路經組態用以接收含有—邏輯位址的命令,並且使用一映 射表將該邏輯位址轉譯為—實體位址,該映射表係心該 邏輯電路從-快閃記憶體所擷取資料而在初始化期間建構 ❹ 於該揮發性記龍巾。該邏輯電料作以:若—存取命令 包括滿足一預先定義條#的—.速# 我悚件的邏輯位址,則在完成建構該 映射表之前提供服務給該存取命令。 受到該邏輯電路提供服務的該存取命令可係一讀取命 令。該讀取命令可係來自一主機,並且並且該邏輯電路可 運作以藉由將來自該快閃記憶體的碼轉遞至該主機,而回 應該讀取命令’其使用該碼以用於該主機之初始化。 在此類控制器中,初始化可發生在—電源開啟或一重設 操作期間。初始化係發生在一重設操作期間,並且該重設 操作係一硬體重設操作或一軟體重設操作。 、在該控制器巾’該邏輯電路進一歩運作用以:若尚未完 成該映射表之建構,則忽略不包含滿足該預先定義條件之 一邏輯位址的一存取命令。或者,該邏輯電路進一歩運作 用以.延遲提供服務給不包含滿足該預先定義條件之一邏 輯位址的-存取命令,直到完成該映射表之建構之後。 在該控制器中’若該邏輯位址等於一組一或多個邏輯位 址之-者’則該邏輯位址滿足該聽定義條件。該預先定 128199.doc 200929250 義條件可致使.若至少__邏輯位址係在—預先定義範圍 内’則該存取命令滿足一預先定義條件。該預先定義範圍 包含邏輯位址零β 另一實施例中,提出了一種提供服務給使用邏輯位址的 命·?之方法。該方法包括:提供一控制器;提供一命令給 該控制器,及使该控制器回應於該命令以提供服務給該命 . 令。該控制器運作用以:提供服務給使用邏輯位址以參考 一快閃記憶體之内容的命令;並且將邏輯位址轉譯為實體 © ㈣,該轉譯使用至少-映射表,該至少一映射表係該控 制器基於從該快閃記憶體所榻取資料而在初始化期間建構 於揮發性§己憶體中。使該控制器在該控制器完成建構該至 少一映射表之前提供服務給該命令。 在該提供服務給命令之方法中,初始化可發生在一電源 開啟或一重設操作期間。若初始化係發生在一重設操作期 間,則该重設操作係一硬體重設操作或一軟體重設操作。 ❹ 對於該方法,提供至該控制器的該命令是一讀取命令。 該讀取命令可係自一主機予以提供,並且可使該控制器藉 由將來自該快閃記憶體的碼轉遞至該主機,而回應該讀取 r °p令’其使用該碼以用於該主機之初始化。 , 該提供服務給命令之方法可進一步包括使該控制器:若 尚未完成該映射表之建構,則忽略不包含滿足該預先定義 條件之邏輯位址的一存取命令。或者,該方法可進一步 包括:使該控制器延遲提供服務給不包含滿足該預先定義 條件之一邏輯位址的一存取命令,直到完成該映射表之建 128199.doc 200929250 構之後。 若該邏輯位址等於—組—或多個邏輯位址之-者,則兮 ㈣㈣滿足㈣先定義條件。該預先定義條件可致使f 右至少-邏輯位址係在_預以義範圍内,則該存取命令 滿足該聽定義條件4至少—邏輯位址係在—預先定義 範圍内’則提供至該控制器的該命令滿足該 件。
❹ ,可提供另-種傳送存取命令至儲存裝置之主機的使用方 法該方法包括U存裝置提供—控制器;自—主機轉 遞一命令給該控制器;及使該控制器在該控制器完成建構 至少-映射表之前回應於該命令以提供服務給該命令。為 該儲存裝置提供的該控制器運作用以:提供服務給使用邏 輯位址以參考—快閃記憶體之内容的命令;並且將邏輯位 址轉譯為實體位址’該轉譯使用至少一映射表,該至少一 映射表係該控制器基於從該快閃記憶體所練取資料而在初 始化期間建構於揮發性記憶體中。自該主機轉遞給該控制 器之該命令包含—邏輯位址,該邏輯位址滿足-預先定義 條件。使該控制器在該控制器完成建構該至少一映射表之 前提供服務給該命令。 在該主機使用方法中,初始化可發生在一電源開啟或一 重設操作期間。若初始化係發生在一重設操作期間,則該 重設操作係一硬體重設操作或一軟體重設操作。 對於該方法’提供至該控制器的該命令可係一讀取命 令。使該控制器藉由將來自該快閃記憶體的碼轉遞至該主 128199.doc 200929250 機,而回應該讀取命令使該控制器藉由將來自該快閃記憶 體的碼轉遞至該主機,而回應該讀取命令,其使用該蝎以 用於該主機之初始化。 再者,該主機使用方法可進一步包括使該控制器:若尚 未完成該映射表之建構,則忽略不包含滿足該預先定義條 • 件之一邏輯位址的一存取命令。或者,該方法可進—步包 . 括使该控制器延遲提供服務給不包含滿足該預先定義條件 之一邏輯位址的一存取命令,直到完成該映射表之建構之 © 後。 若該邏輯位址等於一組一或多個邏輯位址之一者,則該 邏輯位址滿足該預先定義條件。該預先定義條件可致使: 若至少一邏輯位址係在一預先定義範圍内,則提供至該控 制器的該命令滿足該帛先定義條件。該預先定義範圍包含 邏輯位址零。 從本文描述、附加請求項以及後文隨附圖式,可更好地 ❾ 瞭解彼等及#它實施例、特徵、態樣及其優勢。 【實施方式】 經由參見各種實施例的詳盡描述,可更好地理解下文請 . 求項。此描述並非在於限制請求項的範圍,相反地,在於 $ #解釋其設計原理及將其付諸實施的各種實施例。各 種實施例的一些實例包括-種用於主機之赌存裝置、一種 提供服務給使用邏輯位址之命令的方法,及—種傳送存取 命令至儲存裝置之主機的使用方法。 參見圖1,-實施例係用於一主機12的一儲存裝置1〇, 128199.doc 200929250 ❺
主機12傳送㈣邏輯位址以參考記龍内容的存取命令至 儲存裝置H)。儲存裝置含有一快閃記憶體14及一控制器 16。控制器Π將主機命令中的邏輯位址轉譯為實體位址: 為=轉譯,控制器16使用—或多個映射表。控制器Μ具有 邏輯電路17,以基於自快閃記憶體i取的資料,在勒始 化期間’在建構映射表於自身揮發性記憶體(Ram) Η中。° 本:戶”丨用的初始化可發生在電源開啟或重設操作期間。 重設操作可以是硬體重設操作或軟體重設操作。 。。若存取命令具有滿足預先定義條件的邏輯位址則控制 器16可在完成建構映射表之前提供服務給該存取命令。預 先定義條件可係、基於至少—邏輯位址,例如,邏輯位址係 在預先定義範圍内之條件。在—實施例中,預先定義範圍 包括邏輯位址零。控制器可提供服務給各種存取命令例 如讀取命令、寫入命令及擦除命令。 對於具有滿足預先定義條件的邏輯位址的存取命令,控 制器16無需建構映射表,原因係資訊經程式化於駐存在快 閃記憶體14中的韌體中。(在替代實施例中,韌體可駐存 在控制器的ROM中。依據進一步替代實施例,控制器本身 並且繼而其ROM可係快閃記憶體結構的一集成部分)。韌 體指引控制器16至快閃記憶體14的内容’其相對應於存取 命令的邏輯位址。例如,若預先定義條件係一存取命令的 邏輯位址等於邏輯位址零,則控制器的韌體經設計以藉由 自快閃記憶體14的預先定義實體位址擷取資料,立即提供 服務給涉汲邏輯位址零的主機請求。因此,韌體使邏輯位 128199.doc 1] 200929250 而無需映 址零相關聯於快閃記憶體14中的適當實體位址 射表來達到該目標。
在一些實施例中’滿足預先定義條件之邏輯位址與相對 應實體位址(提供服務以使主機存取該實體位址)之相關聯 可予以預先固;t。例如,實體區塊1〇〇可始終係主機對邏 輯位址0之存取受到服務的實體位址。在其它實施例中非 必然如此。例如,甚至在裝運給客戶時,nani^^閃記憶 體裝置典型具有一些不良實體區塊。在此類快閃記憶體裝 置中,無法確保一特定實體區塊(諸如實體區塊1〇〇)將始終 可用。因此,本發明的一些實施例使用邏輯位址至實體位 址關聯性,邏輯位址至實體位址關聯性非預先固定,而係 在已知哪些實體區塊係不良的之後予以決定。在此類實施 例中,情況係回應於滿足預先定義條件之相同邏輯位址的 兩個類似記憶體裝置纣使用兩個不同實體位址來提供服務 給請求。甚至有可能相同儲存裝置在不同時間點使用兩個 不同實體位址,例如,在兩個時間點之間,儲存裝置被格 式化及重新組態。 在圖1的實施例中,控制器16藉由將來自快閃記憶體14 的碼提供至該主機而回應主機命令,以初始化該該主機12 即’儲存裝置10經組態以致使初始化主機12的持續時間與 初始化儲存裝置1 〇的持續時間大致重疊。因此,此組態適 合用於必須在電源開啟時載入大量韌體碼並且亦執行長管 理表格初始化的快閃記憶體裝置’例如,USB隨身碟及SD 卡。據此’從快閃記憶體中自行開機啟動的主機無需等待 128199.doc -12- 200929250 如此長的時間來初始化其自身。 在此實施例中,若在控制器16完成建構映射表之前,儲 存裝置10接收到具有不滿足預先定義條件的邏輯位址的一 存取命令,則控制器16忽略該存取命令。在另一實施例 中,控制器16延遲提供服務給存取命令,直到映射表建構 完成之後。 在此實施例中,控制器經設計以具有一揮發性記憶體及 ❹
邏輯電路,該邏輯電路經組態以將存取命令中的邏輯位址 轉譯為實體位址。 為了使主機使用本發明之方法以自儲存裝置進行初始 化,該儲存裝置必須先經組態以儲存主機的開機啟動碼, 並且儲存開機啟動碼之方式致使其相關聯於滿足預先定義 條件的邏輯位址。圖2_3中繪示示範性資料結構以用於傳 送至儲存裝置之訊息,以實現較快初始化。圖2(勻至2(为 中所不的資料結構表示經由一以N AND為基礎之介面傳送 到儲存裝置的訊息,並且圖3中所示的資料結構表示經由 一以MMC為基礎之介面傳送的一訊息。儘管此處未作闡 釋’其他的資料結構也是可行的。 對於以NAND為基礎之介面,圖2(a)繪示在儲存裝置整 個使用壽命中僅傳送一次的命令之資料結構。在—案例 下,—旦儲存裝置製造完整,工廠中的一指定主機可提供 該命令。如圖所示,此實例中,主機先發出一獨一命= (°玄命令含有首碼"5C",(第一,,CMD”欄位))以向儲存裝置 的控制器報告:下一命令是一組態命令。該起始命令未規 128l99.d〇c 200929250 定位址("ADRASS")、資料(,,DATA”)或尾碼(第二"cmd")。 儲存裝置處理該起始命令後,藉由設定”備妥/忙碌”信號為 ”備妥"來指示其已為下一命令做好準備。 接著,如圖2(b)所示,工廠的主機發出一特殊類型寫入 命令,該寫入命令係在儲存裝置整個使用壽命中僅傳送一 次的另一命令。寫入命令(含有一首碼"8〇"及一尾碼”1〇,) ' 規定待與其相關聯之一邏輯位址("ADRASS”)及資料 ("DATA”),典型係待提供至一主機的開機啟動碼。該命令 ^ 指導控制器建立並且儲存邏輯位址與實體位址的相關聯 性,其中儲存裝置儲存主機開機啟動碼。在該特殊寫入命 令中傳送的資料包括一命令標頭("CMD HEADER")及命令 資訊("CMD INFO")。命令標頭規定一簽名、一操作碼 (”0p Code ")、一後續碼("Sub Code"),在此實例中分別是 "ABCD”、”70"及"02”。操作碼及後續碼將至控制器的命令 識別為相關於縮短之回應時間特徵。該特殊寫入命令設定 ❹ 為"true"(真),其為啟用縮短回應時間特徵(支援縮短回應 時間)的旗標。儲存裝置處理該寫入命令之後,藉由將"備 妥/忙碌”信號設定為"備妥”來指示其已為下一命令做好準 備。 接著,工廠的主機發出一如圖2(c)所示的重設命令。需 要該命令(其具有首碼"FF"(第一 "CMD"攔位))以使儲存裝 置準備好進行正規操作。該命令未規定位址 ("ADRASS") ’ 資料("DATA”)’ 或尾碼(第二"cmD")。儲存 裝置處理該重設命令後,藉由將"備妥/忙碌"信號設定為 128199.doc •14- 200929250 備文來指不其已為下一命令做好準備。在此點,儲存裝 置mx在縮短回應時間之初始化期間做出回應。 本發明的方法可配合與在其控制器内支援内建邏輯至實 體位址轉譯的NAND裝置使用,如頒予給Lasser的美 利申請案號第11/326,336之快閃記憶體儲存裝置。
❹ 關於以MMC為基礎之介s,圖3緣示工廠主機發送至儲 存裝置的寫人命令’以啟動縮短之回應時間特徵。在寫 入命令中,主機規定了一邏輯區塊位址("lba"),此實例 中是100 ’然而可選擇其他位址。之後,命令值("CMD” 欄位)"24"將至儲存裝置之該命令識別為寫入|令。接著, 該命令規定資料("DATA"),其指導控制器建立並且儲存邏 輯位址與實體位址的相關聯性,其中,儲存裝置儲存主機 初始化碼。在該寫入命令中傳送的資料包括一命令標頭 ("CMD HEADER")及命令資訊(”CMD INF〇"),其具有相同 於前文關於以NAND為基礎之介面所提出的命令標頭 (’’CMD HEADER")及命令資訊("cmd INFO")之值。儲存裝 置處理該特殊寫入命令之後,藉由將"備妥/忙碌"信號設定 為"備妥"來指示其已為下一命令做好準備。在此點,儲存 裝置經組態以在縮短回應時間之初始化期間做出回應。 另一實施例一種提供服務給使用邏輯位址之命令的方 法。命令可屬於多種類式’例如,讀取命令、寫入命令及 擦除命令。可在發生在一電源開啟或一重設操作期間的初 始化期間實行該方法。若該始化係發生在一重設操作期 間,則該重設操作可係一硬體重設操作或一軟體重設操 128199.doc •15· 200929250 作。
參見圖4中的流程圖20’該方法開始於提供一控制器, 該控制器可:(1)提供服務給使用邏輯位址以參考一快閃記 憶體之内容的命令:及(2)使用至少一映射表將邏輯位址轉 譯為實體位址,該至少一映射表係該控制器基於從該快閃 記憶體所擷取資料而在初始化期間建構於揮發性記憶體 (RAM)中。[步驟S1]。接著,主機提供包含一邏輯位址的 一命令給該控制器。[步驟S2]。控制器測試邏輯位址是否 滿足預先疋義條件。[步驟§ 3 ]。若邏輯位址滿足預先定義 條件,則控制器提供服務給該命令,即使控制器未完成映 射表的建構。[步驟S4]。因此,甚至當控制器正在進行初 始化其亦可藉由將來自該快閃記憶體的碼提供至該主機 而回應來自—亦在進行初始化的主機之命令,諸如讀取命 令0 若在映射表建構完整之前,存取命令的邏輯位址不滿足 預先定義條件,則控制器忽略該命令。[步驟s5]。在替代 實,例中,若存取命令不滿足預先定義條件,則控制器延 遲提供服務給該存取命令,直到映射表建構完成之後。 。對上述示範性實施例作此般描述,對於熟悉此項技術人 貝應明白’只要残離後文列舉的請求項之料與精神, :作出各種同等物、替代案、修改及改進。據此,這些請 求項非限於前述討論。 一 【圖式簡單說明】 圖1表示一主機的儲存裝置之實施例; 128199.doc 200929250 圖2(a)至2(c)是表示依據儲存裝置的— NAND為基礎之介面將訊息從主機傳 ^例經由以 結構; 』储存裝置的資料 圖3是表示依據該儲存裝置的 # Μ 貫施例經由以MMC為 基礎之介面將資訊從主機傳送到 吁运到储存裝置的資料結構;及 圖4是依據本發明的另—眚竑在,a t 程圖 貫知例之提供服務給命令的流 【主要元件符號說明】 10 儲存裝置 12 主機 14 快閃記憶體 16 控制器 17 邏輯電路 18 揮發性記憶體 ❹ 128199.doc •17·

Claims (1)

  1. 200929250 十、申請專利範園: 1. 一種提供服務給使用邏輯位址以參考記憶體内容之命人 儲存裝置,該儲存裝置包括: 7之 一快閃記憶體;及 一控制器,其經組態用以使用一映射表將—命令中 邏輯位址轉譯為一實體位址,該映射表係該控制其 •於從該快閃記憶體㈣取資料而在初始化期 ^ 發性記憶體中, &輝 φ 、其中該控制器運作以在該控制器完成建構該映射表之 前提供服務給—存取命令,該存取命令包括滿足一預先 定義條件的一邏輯位址。 2•如^求=存裝置,其t該初始化係發生在—電源開 啟或一重设操作期間。 月长項2之儲存裝置,其中該初始化係發生在—重設操 ’並且該重設操作係一硬體重設操作或一軟體重 設操作。 人取遐里 ⑩ 4. 如請求項1之儲存裝 甘 仔褒置,其中該存取命令是一讀取 。 5. 如請求項4之儲存梦 、置中該讀取命令係來自一主機, 並且該控制器運作 ,Λ藉由將來自該快閃記憶體的碼轉遞 至該主機,而回廄兮&t λ 應该磧取命令,其使用該碼以用於該主 機之初始化。 6. 如請求項1之儲存 —、,,i 氓置,其中該控制器進一歩運作用以: 右尚未完成該映封 定ϋ从 、,表之建構,則忽略不包含滿足該預先 疋義條件之一邏鮭a 輯位址的一存取命令。 128199.doc 200929250 /、长胃項i之儲存裝置,其中該控制器進一步運作用以: l $提供服務給不包含滿^該預先定義條件之一邏輯位 址主的、存取命令’直到完成該映射表之建構之後。 8.如喷求項1之儲存裝置,其中若該邏輯位址等於-組-或 込輯位址之—者,則該邏輯位址滿足該預先定義條 件0 '、 • 9·如請—求之儲存裝置,其中若至少-邏輯位址係在-預 1定義範圍内’則該存取命令滿足該預先定義條件。 1 〇·如-月求項9之儲存裝置’其中該預先定義範圍包含邏輯 位址零。 Π· -種用於控制一儲存裝置的控制器,該控制器包括: 一揮發性記憶體;及 八邏輯電路,其經組態用以接收含有一邏輯位址的命 々並且使用一映射表將該邏輯位址轉譯為一實體位 址,該映射表係基於該邏輯電路從一快閃記憶體所擷取 P 貧料而在初始化期間建構於該揮發性記憶體中, 其中該邏輯電路運作以:若一存取命令包括滿足一預 先定義條件的一邏輯位址,則在完成建構該映射表之前 . 提供服務給該存取命令。 12·如請求項1丨之控制器,其中該初始化發生在一電源開啟 或一重設操作期間。 13.如請求項12之控制器,其中該初始化係發生在一重設操 作期間,並且該重設操作係一硬體重設操作或一軟體重 設操作。 128199, doc * 2 - 200929250 14_如δ青求項11之控舍丨丨坊 t和器,其中該存取命令是一讀取命令 15.如請求項14之控制努 ± 人人 <二器,其中該讀取命令係來自一主機 並且該邏輯電路;室& &建作以藉由將來自該快閃記憶體的碼轉 遞至該主機,而同庙# ^ 口應該讀取命令,其使用該碼以用於該 主機之初始化。 16.如請求項11之批在丨D。 二制益’其中該邏輯電路進一歩運作用 、右尚未70成該映射表之建構,則忽略不包含滿足該 預先定義條件之—邏輯位址的一存取命令。 月长項11之儲存裝置,其中該邏輯電路進一步運作用 ^延遲提供服務給不包含滿^該預先定義條件之一邏 輯位址的一存取命令,直到完成該映射表之建構之後。 18·如凊求項“之控制器’其中若該邏輯位址等於一組—或 多個邏輯位址之-者’則該邏輯位址滿足該預先定義條 如請求項18之控制器,其中若至少—邏輯位址係在一預 〇 ^祕圍内,則該存取命令滿預先定義條件。 1求項19之控制器’其中該預先定義範圍包含邏輯位 址零。 .21. 一種提供服務給使用邏輯位址之命令的方法,該方法每 括: 提供一控制器,其運作用以: 提供服務給使用邏輯位址以參考一快閃記憶體之内 谷的命令,並且 將邏輯位址轉譯為實體位址,該轉譯使用至少—映 128199.doc 200929250 射表,該至少一映射表係該控制器基於從該快閃記憶體 所擷取資料而在初始化期間建構於揮發性記憶體中; k供一命令給該控制器,該命令含有滿足一預先定義 條件的一邏輯位址;及 使δ亥控制器在§亥控制器完成建構該至少一映射表之前 回應於該命令以提供服務給該命令。 ’ 22.如請求項21之方法’其中該初始化發生在一電源開啟或 一重設操作期間。 ® 23.如請求項22之方法,其中該初始化係發生在一重設操作 期間,該重設操作係一硬體重設操作或一軟體重設操 作。 24·如請求項21之方法,其中提供至該控制器的該命令係一 讀取命令。 25.如請求項24之方法,其中提供至該控制器的該命令係來 自一主機’該方法進一步包括: 〇 < 吏該控制器藉由將來自該快閃記憶體的碼轉遞至該主 機’而回應該讀取命令’其使用該碼關於該主機之初 始化。 26·如睛求項21之方法,進一步包括: ㈣控制器:若尚未完成該映射表之建構,則忽略不 包含滿足該預先定義條件之-邏輯位址的—存取命令。 27.如請求項21之方法,進一步包括: 使該控制器延遲提供服務給不包含滿足該預先定義條 件之-邏輯位址的-存取命令,直完成該映射表之建 128199.doc 200929250 構之後。 28. 如請求項21之方法,其中若該邏輯位址等於一組一或多 個邏輯位址之一者,則該邏輯位址滿足該預先定義條 件。 29. 如請求項28之方法,其中若至少一邏輯位址係在一預先 定義範圍内,則提供至該控制器的該命令滿足該預先定 義條件。 3〇.如請求項29之方法,其中該預先定義範圍包含邏輯位址 零。 31. —種傳送存取命令至儲存裝置之主機的使用方法,該存 取命令使用邏輯位址,該方法包括: 為一儲存裝置提供一控制器,該控制器運作用以 提供服務給使用邏輯位址以參考一快閃記憶體之内 容的命令,並且 ❹ 將邏輯位址轉譯為實體位址,該轉譯使用至少一映 射表’該至少-映射表係該控制器基於從該快閃記憶體 所操取資料而在初始化期間建構於揮發性記憶體中; 自:主機轉遞一包含—邏輯位址之命令給該控制器, 該邏輯位址滿足一預先定義條件;及 使該控帝JII在該㈣器完成建構該至少—㉒射表之前 回應於該命令以提供服務給該命令。 3 2.如請求項3 1之方法 一重設操作期間。 33.如請求項32之方法 其中該初始化發生在—電源開啟或 其中該初始化是發生在一重設操作 128199.doc 200929250 期間,該重設操作係— 作。 硬體重設操作或 一軟體重設操 34. 如請求項31之方法,1 取命令。 /、仏供至該制器的該命令是-讀 35. 如請求項34之方法,進一步包括: 使該控制器藉由將來自哕椒 m 术自°玄决閃记憶體的碼轉遞至該主 機’而回應該讀取命令,宜蚀田分 ,、使用5玄碼以用於該主機之初 始化。 ❹ 36. 如請求項31之方法,進—步包括: j該控制器:若尚未完成該映射表之建構,則忽略不 匕3滿足該預先定義條件之—邏輯位址的-存取命令。 37. 如請求項31之方法,進一步包括: 使該控制器延遲提供服总仏丁 —人# 供服務,、Ό不包含滿足該預先定義條 件之一邏輯位址的一存敢令a ^ ^ 命"7 ’直到元成該映射表之建 構之後。
    38.如請求項31之方法 個邏輯位址之一者 件。 其中若該邏輯位址等於一組一或多 則該邏輯位址滿足該預先定義條 39. 如凊求項38之方法,其中若至少一邏輯位址係在一預先 疋義範圍内,則提供至該控制器的該命令滿足該預先定 義條件》 40. 如5月求項39之方法,其中該預先定義範圍包含邏輯位址 零。 128199.doc
TW097101214A 2007-12-26 2008-01-11 裝置及管理其初始化的方法 TWI408693B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/964,057 US20090172246A1 (en) 2007-12-26 2007-12-26 Device and method for managing initialization thereof

Publications (2)

Publication Number Publication Date
TW200929250A true TW200929250A (en) 2009-07-01
TWI408693B TWI408693B (zh) 2013-09-11

Family

ID=39356533

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097101214A TWI408693B (zh) 2007-12-26 2008-01-11 裝置及管理其初始化的方法

Country Status (3)

Country Link
US (1) US20090172246A1 (zh)
TW (1) TWI408693B (zh)
WO (1) WO2009081391A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114594902A (zh) * 2020-12-03 2022-06-07 西部数据技术公司 Nand存储器的数据转移协议的开销减小
CN114594902B (zh) * 2020-12-03 2024-05-31 西部数据技术公司 Nand存储器的数据转移协议的开销减小

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654774B1 (ko) * 2010-02-08 2016-09-06 시게이트 테크놀로지 엘엘씨 데이터 저장 장치와 저장 매체 액세스 방법 및 그에 대한 저장 매체
US8452937B2 (en) 2010-05-14 2013-05-28 Sandisk Il Ltd. Moving executable code from a first region of a non-volatile memory to a second region of the non-volatile memory to reduce read disturb
WO2013165385A1 (en) * 2012-04-30 2013-11-07 Hewlett-Packard Development Company, L.P. Preventing a hybrid memory module from being mapped
US11249652B1 (en) 2013-01-28 2022-02-15 Radian Memory Systems, Inc. Maintenance of nonvolatile memory on host selected namespaces by a common memory controller
US9652376B2 (en) * 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
US10445229B1 (en) 2013-01-28 2019-10-15 Radian Memory Systems, Inc. Memory controller with at least one address segment defined for which data is striped across flash memory dies, with a common address offset being used to obtain physical addresses for the data in each of the dies
US9542118B1 (en) 2014-09-09 2017-01-10 Radian Memory Systems, Inc. Expositive flash memory control
US10423339B2 (en) 2015-02-02 2019-09-24 Western Digital Technologies, Inc. Logical block address mapping for hard disk drives
CN108877856B (zh) * 2017-05-10 2021-02-19 慧荣科技股份有限公司 储存装置、记录方法以及预载方法
TWI646551B (zh) * 2017-05-10 2019-01-01 慧榮科技股份有限公司 儲存裝置、記錄方法以及預載方法
US10445181B2 (en) 2017-10-23 2019-10-15 Western Digital Technologies, Inc. Lossless synchronization software reset

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480949B2 (en) * 1998-02-27 2002-11-12 Stmicroelectronics N.V. Disk drive block ordering system
US6158000A (en) * 1998-09-18 2000-12-05 Compaq Computer Corporation Shared memory initialization method for system having multiple processor capability
US7103684B2 (en) * 2003-12-02 2006-09-05 Super Talent Electronics, Inc. Single-chip USB controller reading power-on boot code from integrated flash memory for user storage
US6732264B1 (en) * 1999-12-14 2004-05-04 Intel Corporation Multi-tasking boot firmware
US6810459B1 (en) * 2001-02-12 2004-10-26 Motorola, Inc. Reduced complexity computer system architecture
US7069431B2 (en) * 2001-07-31 2006-06-27 Lenovo ( Singapore) Pte Ltd. Recovery of a BIOS image
US6711663B2 (en) * 2001-11-15 2004-03-23 Key Technology Corporation Algorithm of flash memory capable of quickly building table and preventing improper operation and control system thereof
TW594477B (en) * 2003-05-02 2004-06-21 Genesys Logic Inc Method and related device for accessing non-volatile memory of dual platforms for PC and X-BOX
US7181609B2 (en) * 2003-08-15 2007-02-20 Intel Corporation System and method for accelerated device initialization
US20050251617A1 (en) * 2004-05-07 2005-11-10 Sinclair Alan W Hybrid non-volatile memory system
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
KR100614200B1 (ko) * 2004-11-03 2006-08-21 삼성전자주식회사 리얼 억세스 타임 측정을 위한 의사 스태틱 램의 셀프리프레쉬 회로 및 이를 위한 셀프 리프레쉬 회로의 동작방법
CN100353337C (zh) * 2005-06-01 2007-12-05 旺玖科技股份有限公司 闪存储存系统
JP2007109197A (ja) * 2005-09-16 2007-04-26 Renesas Technology Corp 半導体集積回路装置およびアドレス変換テーブルの生成方法
US7631245B2 (en) * 2005-09-26 2009-12-08 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US7490177B2 (en) * 2006-01-23 2009-02-10 Infineon Technologies Ag System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114594902A (zh) * 2020-12-03 2022-06-07 西部数据技术公司 Nand存储器的数据转移协议的开销减小
CN114594902B (zh) * 2020-12-03 2024-05-31 西部数据技术公司 Nand存储器的数据转移协议的开销减小

Also Published As

Publication number Publication date
US20090172246A1 (en) 2009-07-02
TWI408693B (zh) 2013-09-11
WO2009081391A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
TW200929250A (en) Device and method for managing initialization thereof
JP4995737B2 (ja) 移動デバイスの起動手順を初期化するための方法及びデバイス
TWI455033B (zh) 主機可輕易進行資料收發之記憶體系統
TWI572188B (zh) 包含多晶片之半導體封裝及具有該封裝之記憶體系統
TW201209593A (en) Status indication when a maintenance operation is to be performed at a memory device
US9680972B2 (en) SD switch box in a cellular handset
TW201015571A (en) Adjustable read latency for memory device in page-mode access
TW201234178A (en) Memory system in which extended function can easily be set
JP2008033648A (ja) 記憶装置およびその接続方法
TW200937193A (en) Addressing multiple devices on a shared bus
US11068283B2 (en) Semiconductor apparatus, operation method thereof, and stacked memory apparatus having the same
TW200939029A (en) Method, apparatus, and system for employing an enhanced port multiplier
JP5570665B2 (ja) デバイス装置、アクセス装置、アクセスシステム、及び、通信確立方法
US9342445B2 (en) System and method for performing a direct memory access at a predetermined address in a flash storage
TW200917040A (en) Bus width arbitration
JP2008009817A (ja) 半導体装置及びデータ転送方法
US7404026B2 (en) Multi media card with high storage capacity
TWI344084B (zh)
US7213112B2 (en) Media processing device using an external storage device
JP2004078402A (ja) データ転送制御装置、電子機器、プログラム及び電子機器の製造方法
JP5570666B2 (ja) デバイス装置、アクセスシステム、及び、通信確立方法
CN101527165B (zh) 存储系统及读取其扩充只读存储器影像的方法
JP2014160501A (ja) メモリシステムの制御方法
TW202316285A (zh) 藉助於相容性管理來進行在預定通訊架構中的記憶體裝置的通訊規範版本控制的方法、記憶體裝置、電子裝置、記憶體裝置的記憶體控制器、以及計算機可讀媒體
JP2004133902A (ja) 信号バス上の通信を制御するシステム及び方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees