TW200926827A - Architecture for multi-stage decoding of a CABAC bitstream - Google Patents

Description

200926827 九、發明說明： 【發明所屬之技術領域】 本揭示内容係關於視訊解碼領域，且更具體而言係關於 用於最佳化根據内容調適性二進制算術編碼（CABAC)位元 . 流解碼之技術。 本專利申請案主張2007年8月31日申請之共同讓與之臨 時申請案第60/969,565號及2008年5月9曰申請之臨時申請 案第61/057,009號之優先權。此臨時專利申請案藉此以引 〇 用方式明確併入本文中。 【先前技術】 H.264/AVC具有兩個不同的熵編碼模式以產生位元流。 A VC表示調適性視訊編碼。一個編碼模式係根據内容調適 性可變長度編碼（CAVLC)，且另一編碼模式係根據内容調 適性二進制算術編碼（CABAC)。CAVLC類似於其他可變長 度編碼（VLC)方案。自一個或多個整數個位元解碼每一語 法元素。 〇 CABAC以極不同地方式來解碼語法元素。在概念上， 可在兩個步驟中解碼每一語法元素。在第一步驟中， - CABAC使用一調適性二進制算術解碼器來解碼一個或多 . 個二進制符號。在第二步驟中，實施一解二進制化過程以 重新建構語法元素之值，且將此值用於一視訊解碼器之剩 餘解碼步驟中。端視一旁路旗標及内容索引，使用該調適 性二進制算術編碼器中定義之三個不同解碼過程（亦即， 解碼決策、解碼旁路及解碼終止）中之一者來解碼一二進 134228.doc 200926827 制符號。 在解碼决策中’在已自位元流解碼之資訊之内容中解碼 一進制符號。另外，根據該剛才解碼之二進制符號之值 更新解碼具有相同類別之下一二進制符號之概率模型。在 解碼旁路中’不參照其他已解碼之資訊解碼該符號。另 外，在已解碼該符號之後不需要維持一内容模型。解碼終 止類似於解碼旁路’除該過程如此定義以致解碼一具有— 值之符號僅消耗很少位元量，而解碼—具有其他值之符號 消耗顯著更多位元之外。 由於解碼一符號（尤其使用過程解碼決策）主要數個連續 運作步驟，因此極難加速總體CABAC解碼過程。此已係 構建高解析度(HD)視訊解碼器中之一挑戰。某些經壓縮之 訊框太大。較其他解碼級，該CABAC解碼器可顯著花費 更多時間。因此，•影響該解碼器之總體效能。 編碼過程係解碼過程之倒轉過程。一 CABAC編碼器實 施一進制化以將每一語法元素皆轉換成一個或數個二進制 符號且使用二個二進制算術編碼過程（亦即，分別對應 於解碼決策、解碼旁路及解碼終止之編碼決策、編碼旁路 及編碼終止）中之一者來編碼每一二進制符號。 解決上述問題之一個方法係在第一級中將CABaC位元 流轉碼成一無CABAC之位元流且在第二級中實施此非 CABAC位元流之解碼及其他處理步驟。一般而言，在該 兩個級之間需要緩衝。在該第一級中，運作通常涉及自該 CABAC位元流解碼語法元素之值並使用其他熵編碼方案 134228.doc 200926827 (例如，Η·264 CAVLC或MPEG-2類VLC編碼器）來重新編碼 該等語法元素。 此轉碼方法之一個問題係與轉碼運作相關聯之複雜性。 實質上，構建完整的CABAC解碼器需要具有另外的VLC編 . 碼器及VLC解碼器之附加項。另外，該VLC編碼器之壓縮 、 效率可能不滿足最小化額外訊務。 因此，不斷地需要用於最佳化根據内容調適性二進制算 術編碼（CABAC)位元流解碼之技術。 ❹ 【發明内容】 提供用於最佳化根據内容調適性二進制算術編碼 (CABAC)位元流解碼之技術。在一項組態中，提供一種裝 置，其包括一第一解碼器級，其運作以將一根據内容調適 性二進制算術編碼（CAB AC)位元流解碼成一具有一經 CABAC解碼標準格式及一經解碼次序之中間信號。該裝 置進一步包含：一緩衝器，其運作以按該經解碼次序緩衝 該中間信號；及一第二解碼器級，其運作以使用一非 CABAC解碼標準將該中間信號解碼成一視訊輸出信號。 在另一態樣中，提供一種積體電路，其包括一第一解碼 ' 器電路，其運作以將一根據内容調適性二進制算術編碼 - (CABAC)位元流解碼成一具有一經CABAC解碼標準格式 及一經解碼次序之中間信號。該積體電路亦包含一緩衝 器，其運作以按該經解碼次序緩衝該中間信號。第二解碼 器電路，其運作以使用一非CABAC解碼標準來將該中間 信號解碼成一視訊輸出信號。 134228.doc 200926827 在一進-步態樣中，提供—種電腦程式產品。該電腦程 式產口°包含一電腦可讀媒體，該電腦可讀媒體具有用於致 使一電腦將-根據内容調適性二進制算術編碼（cabac)位 7流解碼成—具有—經CABAC解碼標準格式及—經解碼 中間l號之^日令。該產品亦包含致使___電腦以該經 ， 料次序緩衝該中間信號並使用-非CABAC解碼標準將 該中間信號解碼成一視訊輸出信號之指令。 自詳細描述尤其在結合隨附圖式時，額外態樣將變得更 ® 易於明瞭。 【實施方式】 措詞"例示性"在本文中用於意指”充當一實例、示例或 圖解說明"。本文中描述為”例示性，，之任一組態或設計未必 被視為較其他組態或設計為較佳或有利，且術語，，核心"、 ”引擎”、”機器"、”處理器"及"處理單元"可互換使用。 可X系列圖片、訊框及/或欄位來表徵視訊信號，圖 φ 4、訊框及/或攔位中之任—者皆可進-步包含-個或多 個切片。如本文中所使用’術語"訊框"係一可囊括訊框、 搁位、圖片及/或切片中之一者或多者之寬廣術語。 • 實施例包含促進在一多媒體傳輸系統中頻道切換之系統 . &方法。多媒體資料可包含動作視訊、音訊、靜止影像、 文本中之一者或多者或住 飞1 其他適宜類型之視聽資料。 諸如視訊編碼器等多媒艚_ s田么 夕螺體處理系統可根據諸如動畫專家 群（刪外1、-2及-4標準、國際電信聯盟（ΙΤυ)-ΤΗ.2㈣ 準、及ITU_T Η.264標準及其相似標準、刪IEC MPEG- 134228.doc 200926827 4，部分10，亦即高級視訊編碼（AVC)等國際枳準來使 碼方法編碼多媒體資料，上述標準中之备 .用編 母—者皆出於所有 S的以參考方式完全倂入本文中。此等編碼且延伸而言解 碼方法一般而言係貫注於壓縮多媒體資料以用於傳輸及/ . 或儲存。壓縮可寬廣地視為自該多媒體資料移除冗餘^過 • 程。 ° 可以一圖片序列來描述一視訊信號，該圖片序列包含訊 框（一整個圖片）或欄位（例如，一交織視訊流包括一圖片之 © 交替奇數或偶數線之攔位）。此外’每一訊框或欄位皆可 進一步包含兩個或更多個切片、或該訊框或欄位之子部 分。 諸如視訊編碼器等多媒體處理器可藉由將一訊框劃分成 一像素子組來編碼其。該等像素子組可稱為塊或巨集塊， 且可包含（例如）16χ 16個像素。該編碼器可進一步將每一 16x16巨集塊劃分成若干子塊。每一子塊皆可進一步包括 ❹ 若干額外子塊。舉例而言，一 16x16巨集塊之子塊可包含 16x8及8x16子塊。該等16x8及8x16子塊中之每一者皆可包 含（例如）若干8x8子塊，該等8χ8子塊自身可包含（例 如）4χ4、4x2及2x4子塊等等。如本文中所使用，術語”塊" - 可4日代一巨集塊或任一大小之子塊。 本文中所描述之技術可用於無線通信、計算、個人電子 裝置等等。下文描述無線通信技術之一例示性使用。一通 #系統或網路可包括一有線或無線通信系統及/或一無線 系統中之一者或多者，一有線或無線通信系統包含一乙太 134228.doc 200926827 網、電話（例如，POTS)、電纜、電源線及光纖系統中之一 者或多者，一無線系統包括一分碼多重存取（CDMA或 CDMA2000)通信系統、一分頻多重存取（FDMA)系統、一 正交分頻多重（OFDM)存取系統、一分時多重存取（TdmA) 系統（諸如，GSM/GPRS(通用封包無線電服務）/EDGE(增強 之資料GSM環境）、一 TETRA(地面中繼無線電）行動電話系 統、一寬頻分碼多重存取（WCDMA)系統、一高資料速率 (lxEV-DO或lxEV-DO黃金多播）系統、一 mEE 8〇2」i系

統、一媒體FLO系統、一DMB系統、一DVB_H系統）及類 似系統中之一者或多者。 圖1顯示一無線通信系統或網路中之一無線裝置1 〇之一 組態之一方塊圖。無線裝置1〇可係一蜂巢式或相機電話、 一終端機、一手機、一個人數位助理（pDA)或某一其他裝 置。該無線通信系統可係一分碼多重存取（CDMA)系統、 一全球行動通信系統（GSM)系統或某一其他系統。一手機 可係一蜂巢式電話、無線裝置、無線通信裝置、一視訊遊 戲控制臺 以無線方式裝配之個人數位助理（pda)、一 膝上型電腦或一具有視訊能力之裝置。 無線裝置1G能夠經由—接收路徑及—傳輸路徑提供雙向 通信。在該接收路徑上，—天線12接收由基地台傳輸之信 號並將其提供給—純WRCVRm。接收n 14調節並數 4化〆所接收之^號，且將樣本提供至-數位區段20以進 步處理。在該傳輸路徑上，一傳輸器（tmtr)i6接收將 自數位區段20傳輸之資料、處理並調節該資料，且產生一 134228.doc • 11 - 200926827 、’’呈調變之信號’該經調變之信號經由天線12傳輸至基地 台。

數位區段20包含各種處理、介面及記憶體單元，諸如， 例如’一數據機處理器22、一視訊處理器24、一控制器/ 處理器26、一顯示處理器28、一 arm/DSP 32、一圖形處 理單7L (GPU)34、一内部記憶體36及一外部匯流排介面 (EBI)38。數據機處理器22實施用於資料傳輸及接收之處 理（例如’編碼、調變、解調變、解碼）。視訊處理器24對 視訊應用（例如，攝錄像機、視訊重放及視訊會議）之視訊 内容（例如，靜止影像、移動視訊及移動文本）實施處理。 控制器/處理器26可指導數位區段2〇内之各種處理及介面 單元之運作。顯示處理器28實施處理以促進在一顯示單元 30上顯示視訊、圖形及文本。ARM/DSP 32可為無線裝置 10實施各種類型之處理。圖形處理單元34實施圖形處理。 本文中所描述之技術可用於數位區段2〇中之該等處理器 中之任一者，例如，視訊處理器24。内部記憶體36為數位 區段20内之各種單元儲存資料及/或指令β EBI 38促進資料 沿一匯流排或資料線DL在數位區段20(例如，内部記憶體 36)與一主記憶體40之間轉移。 數位區段20可藉由一個或多個DSP、微處理器、RISC等 等構建。數位區段20亦可製造於一個或多個專用積體電路 (ASIC)或某些其他類型之積體電路（1C)上。 本文中所描述之技術可構建於各種硬體單元中。舉例而 言，結合本文中所揭示之實例描述之各種說明性邏輯塊、 134228.doc 12 200926827 組件、模組及電路可藉助一通用處理器、一數位信號處理 器（DSP)、-應用專用積體電路（ASIC)、一場可程式化問 陣列（FPGA)或其他可程式化邏輯裝置、離散開或電晶體邏 輯、離散硬體組件、或經設計以實施本文中所描述之功能 之其任-組合構建或實施一通用處理器可係一微處理 器’但另-選擇為’該處理器可係任一習用處理器、控制 器、微控制器或狀態機。一處理器亦可構建為運算裝置之 ❹ ❹ -組合，例如’ -DSP與—微處理器之—組合、複數個微 處理器之一組合、一個或多個微處理器結合—DSP核心之 、及δ或任其匕此組態。該處理器亦可包含RISc、 ARM、數位信號處理裝置(DspD)、可程式化邏 (PLD)。 結合本文中所揭示之實例描述之一過程或演算法之塊可 直接體現於硬體中、體現於由一個或多個處理器元件執行 之一個或多個軟體模組中或體現於該兩者之一組合中。一 軟體模組可駐存於RAM記憶體、快閃記憶體、r〇m 體、猶⑽記憶體、酸r〇m記憶體、暫存器、硬磁/ -可卸除式磁碟、一 CD_R0M、或此項技術中已知之任— 其^形式或組合之儲存媒體中。—實例性儲存媒_合至 該處理器，以使該處理ϋ可自該儲存職讀取資訊 資訊至該儲存媒體。另一選擇為， •'八 哭路"s ^ $該储存媒體可為該處理 器所必須。該處理器及該儲存媒體可駐存於—應 體電路（ASIC)中。該ASIC可駐左认— ’專用積 ， 口駐存於—無線數據機中。另― 選擇為’該處理器及該储存媒體可作為離散組件駐存於^ 134228.doc -13- 200926827 無線數據機中。 如下文所述之圖2A-2D及3-7係關於例如用於解碼一 CABAC位元流之H.264標準。圖2A-2D及3-7揭示由可應用 於圖8-1 1之組態之H.264標準所定義之一般原理。 圖2A顯示一例示性H.264標準範圍暫存器5〇且圖2b顯示 一例示性H.264標準位移暫存器（offset register)6〇。二進制 算術編碼過程之基本概念係遞歸間隔劃分。算術解碼引擎 核心保持兩個暫存器。第一暫存器係一具有9個位元之範 1 圍暫存器50。第二暫存器係一位移暫存器6〇，其在一正規 模式中為9個位元且在一旁路模式令為1〇個位元。 圖2C顯示一例示性H，264標準最大概率符號（Mps)情形 且圖2D顯示-例示性H.264標準最小概率符號（Lps)情形。 範圍暫存器50記住當前間隔之寬度，該寬度由子間隔⑽ 52及子間隔1^41^ 54之總距離表示。位移係在該範圍内自 該位元流及一點至該當前位置。應注意，下文閣明之數多 方程式及表達式使用類似於C或C++電腦程式設計語言之 語法。該等表達式係出於說明性目的且可以其他具有不同 語法之電腦程式設計語言表達。 在解瑪一信號格㈣時，端視解碼一具體㈣格之内容 將該範圍劃分成兩個子間隔rLPS 52及rMPS 54。-信號格 係，·呈CAB AC解碼標準格式。如將自以下描述可見，一 信號格在解碼時係一二進制符號。在方程式Eq.⑴及（2)中 定義子間隔rLPS 52及rMPS 54 134228.doc 200926827 rLPS = range * pLPS, and ⑴ rMPS = range * pMPS = range * (1- pLPS) = range - rLPS, ⑵ 其中pLPS係最小概率符號之概率，且pMps係最大概率符 號之概率。子間隔rLPS 52及rMPS 54在該位移降低之情形 下決策該信號格是否係一 MPS或一 LPS信號格。若該位移 >=rMPS，則該信號格係一 LPS信號格。否則，該信號格係 一 MPS信號格。在決策該信號格之後，吏新該範圍及位 移。項pMPS為概率。該概率將在〇至^内。項rMps係範圍 *pMPS。MPS及LPS之概率之總和將等於】。 在下文各種組態中，以所描繪之次序實施流程圖塊，或 可同時、並行地或以不同順序實施該等塊或其若干部分。 圖3顯示一個信號格之一 Η·264標準算術解碼過程i 〇〇之 樣本（僞編碼）指令集。該指令集指示範圍暫存器5〇及位移 暫存器60兩者皆為9個位元。亦指示範圍暫存器5〇組態。 該指令集指示範圍在28<=範圍<29内。算術解碼過程1〇〇簡 短且開始於一其中做出一範圍是否 > 位移>=〇之確定之指令 處。若該確定為"否，，’則過程100結束。然而，若該確定 為疋則下組指令係一1f_else，。該if語句檢查該位移 是否krMPS。若該確定為"是"，則該信號格係一 Lps情 形。接著將該範圍更新為一設定等於子間隔rLps(圖2D)之 新的範圍（range_new)且將新的位移（〇ffset-new)設定為等 於位移-rMPS。 若該該if條件為"否"，則該信號格係一 Mps情形。則將 該範圍更新為一設定等於子間隔rMps之新的範圍 I34228.doc •15- 200926827 (range_new)且將新的位移（〇ffset一new)設定為等於位移。 圖4顯示-H.264標準重新正規化過程15〇之一流程圖。 在解碼-個信號格之後，將對範圍及位移進行重新正規化 以保持解碼下-個信號格之精確性。標準重新正規化過程 150確保9位元範圍暫存器5()之最高有效位元⑽b)始終為 • 丨’如圖2八中所表示。標準重新正規化過程150以塊152開 始，在塊152其中做出一範圍是否<0X100之決策。在塊152 處，將該範圍之值與256(或〇χ1〇〇)相比較。若該確定為,,否”， © 則過程150結束。然而，若塊152處之確定為，，是”，則繼塊 152之後接著塊154。在塊154處，將該範圍向左移位一個 位元，由範圍=範圍《丨表示。同樣地，將該位移向左移位 一個位70，由位移=位移表示。亦將該位移設定為位移 (按位元OR)read一bhs( 1)。表達式位移（按位元〇R)read_bits (1)表示向左移位一個位元之範圍/位移暫存器之值。在該 移位之後’最低有效（最右）位元為〇。表達式read_bits(1) ❺ 自位元流讀取一個位元並將此位元添加至位移暫存器6〇之 最低有效（最右）位元。 塊154循環回至上述塊152。重複塊152及154之循環直至 塊152處之破定為”否”，從而完成重新正規化過程15〇。 ' 圖5顯示一 H.264標準正常解碼模式過程200之一流程 圖。在標準解碼過程2〇〇中，為避免乘法，使用一64X4查 找表（LUT)來近似上文方程式Eq.(l)中所闡明之rLPS。藉由 9位元範圍暫存器50相等地分割成四個單元來近似該範 圍。藉助64個由一 6位元内容狀態索引之已量化之值來近 134228.doc »16- 200926827 似pLPS。因此，在塊202處，根據方程式Eq.(3)來計算該 rLPS ° rLPS = lutLPS[ctxIdx->state][(range»6)&3] (3) 其中ctxldx係過程200之一輸入，表示内容狀態之索引並提 - 供狀態資訊；範圍>>6表示向右移位6個位元或除以26 ;且 . 使用範圍暫存器50中（範圍>>6)&3開方位元7-6(MSB之後 的2位元）之結果來定址該LUT。表達式ctxldx->state可採用 一自0至63之值，其用於該64x4 LUT中來得到該rLPS。舉 © 例而言，若一範圍為〇bl XX yy yyyy，則該範圍將在0x100 至OxlFE内，且使用（範圍>>6)&3來得到該範圍之"XX"。表 達式&係一按位元AND函數。 在塊202處，亦根據方程式Eq.(4)來計算rMPS rMPS = range-rLPS (4) 其中在方程式Eq.(3)中計算rLPS。 繼塊202之後接著塊204，在塊204做出一位移是否 >=rMPS之確定。若該確定為"是"，則繼塊204之後接著塊 206，在塊206根據方程式Eq.(5)、（6)及（7)來計算信號格、 範圍及位移 bin = !ctxIdx->valMPS (5) range = rLPS, and ⑹ offeet = offset — rMPS (7) 其中！ctxIdx->valMPS表示一表達式，其中 ctxIdx->valMPS 可採用一至0或1，且"！"意指位元翻轉。項ctxldx係該函數 之輸入參數，且其提供狀態及valMPS資訊。項valMPS表 示MPS情形中之信號格輸出。 134228.doc 17 200926827 繼塊206之後接著塊208，在塊208做出一 ctxldx->state是 否等於0之確定。若塊208處之確定為”是”，則繼塊208之 後接著塊210，在塊210將ctxIdx->valMPS指派為等 於！ctxIdx->valMPS。繼塊210之後接著塊212。另外，若塊 • 208處之確定為”否"，則繼塊208之後亦接著塊212。在塊 212處，將 ctxldx->state指派為等於TransIndexLPS(ctxIDx->state)。在解碼每一信號格之後，需要更新與每一 ctxldx 相關聯之狀態 /valMPS。項 TransIndexLPS/TransIndexMPS © 僅係2個Η.264標準中定義來計算狀態轉變之LUT。 再次返回至塊204，若塊204處之確定為”否”，則繼塊 204之後接著塊214，在塊214根據方程式Eq.(8)及（9)來計 算信號格及範圍 bin = ctxIdx->valMPS; and (8) range = rMPS. (9) 繼塊214之後接著塊216，在塊216將ctxldx->state指派為 等於 TransIndexLPS(ctxIDx->state)。塊 212 及 216 兩者皆進 ❹ 行至塊218，在塊218發生重新正規化過程150。塊218結束 過程200。 圖6顯示一 H.264標準旁路解碼模式過程250之一般流程 圖。對於旁路解碼模式過程250。在H.264標準旁路解碼模 ' 式過程250中，將位移向左移位1個位元且自位元流讀取1 個位元。將新的位移與範圍相比較以確定信號格為1或0。 標準旁路解碼模式過程250以塊252開始，在塊252將位 移設定為等於位移<<1，其中<<1表示乘以2或向左移位1。 134228.doc 18 200926827 此外’將位移設定為等於位移（按位元OR)read_bits(l)。繼 塊252之後接著塊254，在塊254做出一位移是否 >=範圍之 確定。若該確定為”是"，則繼塊254之後接著塊256，在塊 256根據方程式Eq.(lO)及（11)來計算信號格及位移 Bin= 1; and (⑼

Offset = of&et - range. (") . 若該確定為”否”，則繼塊254之後接著塊258，在塊258 將該信號格設定為等於零（〇)。塊256及258結束過程250。 應注意，術語信號格亦與位元相同。 圖7顯示一 H.264標準終止解碼過程300之一流程圖。在 解碼指示 end_of_slice—flag 及 i-puiSe Code Modulation (I—PCM)模式之信號格時，標準終止解碼過程3〇〇調用一特 殊解碼常式。標準終止解碼過程300以塊3〇2開始，在塊 302將範圍減去2(範圍=範圍_2)。繼塊3〇2之後接著塊304 , 在塊304做出一位移是否 >=範圍之確，定。若塊3〇4處之確定 為"是則在塊306處將信號格設定為等於一（1)。然而， 〇 若塊304處之確定為"否"’則繼塊304之後接著塊308，在 塊308將該信號格設定為等於零（〇)。繼塊3〇8之後接著塊 310，在塊310實施重新正規化過程15〇(圖句。塊3〇6及3ι〇 兩者結束H. 264標準終止解碼過程3〇〇。 在CABAC初始級期間，將範圍暫存器5〇(圖2A)設定為 OxlFE，自位元流讀取9個位元來設定初始位移暫存器的。 如自上文可顯而易見，該9個位元用於表示範圍及位移 兩者。因此，在該等CABAC核心過程中存在大量按位元 134228.doc 200926827 運作。 在Η.264標準正常解碼模式過程200(圖5)中，只要係一 LPS情形，則由於LPS概率<0.5，因此新的範圍將係 <0x100。因此，需要重新正規化以使該範圍>=0x100。在 • 新的例示性組態中，使用一 count_leading_zero(CLZ)指令 ， 而非使用一循環來計算所需要之向左移位之量。只要係一 MPS情形，則由於MPS概率>=0.5，因此新的範圍將係自 0x080至OxlFE。因此，需要對至多一個向左移位進行重新 © 正規化以使最高有效位元（MSB)為1。同時，將位移向左移 位相同的量且自位元流讀取新的位元以填充其。 此外，在H.264標準旁路解碼模式過程250中，將位移始 終向左移位1且自位元流讀取1個位元。此需要極頻繁地進 行重新正規化及自位元流讀取位元，此兩者皆在計算上極 其昂貴。 圖8顯示一實施一所接收之CABAC位元流（BS)之多級解 碼之處理器401之一般方塊圖。處理器401包含一處理電路 ❿ 401及一多級CABAC解碼器引擎402。在一項項態樣中， 多級CAB AC解碼器引擎402構建於兩個級中。在第一級（級 • 1)中，藉助一 CABAC解碼子模組404將該CABAC位元流僅 • 解碼成信號格或二進制符號。在該等信號格或二進制符號 至該CABAC位元流解碼時，其可在一信號格緩衝器406中 以準確次序（在下文中稱為一 ”經解碼次序”）緩衝。此外， 該第一級中之處理一般不在緩衝之後實施。以幻影顯示信 號格緩衝器406以表示用於儲存該等信號格或二進制符號 134228.doc -20- 200926827 之記憶體在處理器4〇〇外部。 CABAC解碼子模組4()之輪出係—中間信號且係一經 ABAC解碼標準格式…般而言，cabac解碼子模組例 之運作可端視至少訊框之大小而緩慢。 ❹ ❹ 在多級CABAC解碼器引擎4〇2之第二級（級2)中，一視訊 解碼子模組4H)解碼來自信號格緩衝器傷之中間信號且可 包含-可變長度編碼（VLC)解碼器。視訊解碼子模組41〇包 含一解二進制化子模組412，其運作以重新建構來自該中 間信號之語法元素之值。該等語法元素接著由—最後解碼 子模組41 4巾之視訊解碼子模組4丨Q之任—難解碼運作使 用來產生一視訊輸出。 圖9顯示一根據圖8中所示之態樣2CABAC位元流多級 解碼過程500之一流程圖。過程5〇〇以塊5〇2開始，在塊 將CABAC位元流解碼成一僅具有具有一經cabac解碼 標準格式之信號格或二進制符號之中間信號。繼塊6〇2之 ^接著塊604，在塊604以經解碼次序緩衝該等二進制符 號，該經解碼次序係與解碼信號格之次序一樣之準確次 序。繼塊604之後接著塊6〇6。在塊6〇6，發生語法元素重 新建構。繼塊606之後接著塊6〇8，在塊6〇8發生任意最後 視訊解碼運作以產生一視訊輸出信號。 圖1〇顯示具有一旁路模式之一多級CABAC解碼器引擎 600之一般方塊圖。多級CABAC解碼器引擎600包含第一 ，理級61 〇與第二處理級62〇、一外部記憶體〇及一切換 器64〇。在運作中，將第一處理級610之輸出在線614上發 134228.doc -21 · 200926827 送至記憶體630。在第二處理級620準備讀取記憶體630中 之經緩衝之中間信號之資料時，將資料在線634上發送至 第二處理級620。 第一處理級610及第二處理級620可係各自具有其自己的 獨立處理速度及處理效能之單獨處理電路。第一處理級 βίο具有一第一處理速度及一第一效能。第二處理級62〇具 有一第一處理速度及一第二處理效能。該第一處理速度及 該第二處理速度可相同或不同。舉例而言，第一處理級 I 610之第一處理速度或效能可慢於第二處理級620之第二處 理速度或效能。儘管如此，第一處理級610之所得處理效 能可因一訊框大小及/或該CABAC解碼過程之實施而減 /J\ 〇 切換器640運作以在在一非旁路模式中時傳遞儲存於記 憶體63 0中之經緩衝之中間信號。該非旁路模式在第一級 610之處理速度或效能低於一預定臨限值時為必需。另_ • 選擇為’切換器640運作以在處理速度或效能高於該預定 臨限值時將該中間信號自第一處理級610直接傳遞至第二 處理級620。因此，引擎600切換至旁路模式。 在一項態樣中，第一處理級610及第二處理級620構建於 軟體中，其中第一處理級610係使用一第一指令集（例如， 軟體或源編碼）構建且第二處理級620係使用一第二指令集 (例如’軟體或源編碼）構建。該第一指令集與該第二指令 集分開且不同於該第二指令集。 在另一態樣中，第一處理級610構建於硬體中且第二處 134228.doc • 22 · 200926827 理級620構建於軟體中》在一再進一步態樣中，第一處理 級610構建於軟體中且第二處理級62〇構建於硬體中。 在一項態樣中，第二處理級62 〇以經解碼次序自第一處 理級610或記憶體630接收且解碼辛間信號。 圖11顯示一具有一旁路模式之CABAC位元流多級解碼 過程700之一流程圖。過程700以7〇2處之一所接收之位元 流之CABAC解碼開始。該CABAC解碼發生在第一處理級 610中，該第一處理級經配置以僅根據一 CABAC解碼標準 來解碼位元流。繼塊702之後接著塊7〇4，在塊704計算第 一處理級610之處理速度及/或處理器效能（pp)。繼塊7〇4之 後接著塊706，在塊706做出一該PP是否大於一預定臨限值 之確定。若塊706處之確定為"是"，則繼塊7〇6之後接著塊 708，在塊708發生信號格緩衝。以準確經解碼次序緩衝該 中間信號。 繼塊708之後接著塊710，在塊710控制切換器640在旁路 模式與非旁路模式之間切換。繼塊7丨0之後接著塊7丨2，在 塊71 2發生視訊解碼以使用一非CABAC解碼標準產生一視 訊輸出信號。再次返回至塊706，若塊706處之確定為”否”， 則繼塊706之後直接接著塊71〇，在塊710將該切換器改變 為旁路模式。在該旁路模式中，該具有一經CABAC解碼 標準格式之中間信號立即由第二處理級620根據一根據— 非CAB AC解碼標準之第二解碼過程而不需要緩衝來進行 解碼。 目標係尋找編碼效率與計算複雜性之間之一取捨。在圖 134228.doc •23- 200926827 11之組態中，動態地確定處理速度或效能。可週期性地或 以其他指定之間隔實施檢查。 402或600可構建於一視訊位元流剖析器中作為一高解析 度（HD)解碼器或其他積體電路之一部分。 ❹ ❹

在一個或多個例示性組態中，所描述之功能及/或塊可 構建於硬體、軟體、勒體、或其任一組合中。若構建於軟 體中，則可該等功能可作為一個或多個指令或碼儲存於一 電腦可讀媒體上或經由該電腦可讀媒體傳輸。電腦可讀媒 體包含電腦儲存媒體及包含任一促進將一電腦程式卜個 位置傳送至另-位置之媒體之通信媒體兩者。一儲存媒體 可係可由-電腦存取之任一可用媒體。以實例而非限制方 式’此電腦可讀媒體可包括ram、r〇m、eepr〇m、CD 臟或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝 置、或任一其他可用於以指令 & 7 Μ料結構之形式載送或储 存期望之程式碼且可由一電腦存取之媒體。同樣，可將任 :連接適當地稱為一電腦可讀媒體。舉例而言，若使用一 Γ =纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如 、，工外線、無線電及微波等無線技術自—網站 他遠端源傳輸軟體，則同軸錢、光纖㈣=其 DSL或諸如紅外線、 雙、又線 體之宏“ 無線電及微波專無線技術皆包含於媒 義内。如本文中所使用之磁碟及碟包含 碟雷Π:光學碟、數位多功能碟(DVD)、軟磁碟及 射以光學通常以磁性方式再現資料，而碟藉助雷 式再現資料。上述物項之組合亦應包含於電腦 134228.doc -24· 200926827 可讀媒體之範疇内。 提供所揭示之組態之以上描述旨在使熟習此項技術者能 夠製作或使用本揭示内容。熟習此項技術者將易於明瞭該 等組態之各種修改’且在本文中所定義之一般原理可應用 於其他組態，而不背離本發明之精神或範疇。因此，本揭 示内谷並非意欲限於本文中所示之組態，而是欲賦予其與 本文中所揭示之原理及新穎特徵相一致之最寬廣範缚。 【圖式簡單說明】

自上文結合圖式闡明之詳細描述，該揭示内容之態樣及 組態將變得更易於明瞭，在所有該等圖式中，相同參考字 符識別對應元件。 圖1顯示一無線裝置之一般方塊圖。 圖2A顯示一例示性H 264標準範圍暫存器。 圖2B顯示一例示性η·264標準位移暫存器。 圖2C顯示-例示性H.264標準MPS情形。 圖2D顯示一例示性H.264標準LPS情形。 圖3顯示一個信號格之一 H 264標準算術解碼過程之一 本（僞編碼）指令集。 7 圖4顯示-Η.264標準重新正規化過程之—流程圖。 、、圖5顯卜Η.264標準正常解碼模式過程（解碼決策）之一 圖6顯示-Η.264標準㈣解料式過程（解碼 程圖。 π;心一 圖7顯示-Η.·標準終止解碼模式過程（解碼終止）之一 134228.doc -25- 200926827 流程圖。 圖8顯示一實施一 CAB AC位元流之多級解碼之處理器之 一般方塊圖。 圖9顯示一 CABAC位元流多級解碼過程之一流程圖。 圖10顯不一具有一旁路模式之多級C ABAc解碼器引擎 之一般方塊圖。 圖11顯示一具有一旁路模式之cabac位元流多級解碼 過程之一流程圖。

出於說明性目的簡化該等圖式中之影像，且並未按比例 描緣該等影像。純進理解，在可能的情形下使用相同參 考編號來表示該等圖所共用之相以件，除可在適當的情 形下添加後綴以區別此等元件之外。 該等隨附圖式圖解說明本發明之例示性組態，且 應將其視為限制可接納其他算钕细能 丹他寻效組態之本發明之範疇。太 發明涵蓋在無進一步復述之情形下 丨月u r J將一項組態之特撒 步驟有益地倂入其他組態中。 < % 【主要元件符號說明】 10 無線裝置 12 天線 14 接收器 16 傳輸器 20 數位區段 22 數據機處理器 24 視訊處理器 134228.doc 200926827

26 控制器/處理器 28 顯示處理器 30 顯示單元 32 ARM/DSP 34 圖形處理單元 36 内部記憶體 38 外部匯流排介面 40 主記憶體 50 範圍暫存器 60 位移暫存器 52 子間隔rLPS 54 子間隔rMPS 400 處理器 401 處理電路 402 多級CABAC解碼器引擎 404 CABAC解碼子模組 406 信號格緩衝器 410 視訊解碼子模組 412 解二進制化子模組 414 最後解碼子模組 600 多級CABAC解碼器引擎 610 第一處理級 614 線 620 第二處理級 134228.doc -27- 200926827 630 640 634 記憶體 切換器 線

134228.doc -28-

Claims (1)

1. 200926827 十、申請專利範圍： 1. 一種裝置，其包括：一第一解碼器級，其運作以將一 卿一根 據内容調適性二進制算術編碼（CABAC)位元流解碼成— 具有一經CABAC解碼標準格式及一經解碼次序之中間尸 - 號；—緩衝器，其運作以按該經解碼次序緩衝該中間作 號；及一第二解碼器級，其運作以使用一非caBac解碼 標準將該中間信號解碼成一視訊輸出信號。 ❹ 2. 如請求項1之裝置’其中該第二解碼器級運作以重新建 構來自該中間信號之語法元素並解碼該等語法元素。 3'如請求項2之裝置，其中該第二解碼器級包含一解二進 制化子模組以重新建構該等語法元素之值。 4. 如請求項3之裝置，其中該第二解碣器級包含一可變長 度編竭解碼器。 5. 如請求们之裝置’其中該中間信號包含多個信號格。 ❹ 6. 如請求们之裝置’其進一步包括：―切換器，其耗合 於該第一解碼器級與該第二解碼器級 一 <间，並運作以在 一旁路模式中將該中間信號自該第一 5 ^ 步解碼級直接傳遞 主該第二解碼器級，且運作以在一非套 甘非旁路模式中將該中 间G就自該緩衝器傳遞至該第二解焉器級。 7·如請求項6之裝置，其進一步包括：― 哭甘 處理器效能計算 ^，其運作以計算該第一解碼器級之_ 槿彳如* 處理器效能；及 換器之運作。 里^致能來控制該切 8.如4求項！之裝置’其中該裝 蜂巢式電話、一無 134228.doc 200926827 線裝置、一無線通信裝置、一視訊遊戲控制臺、一配備 有無線能力之個人數位助理（PDA)、一膝上型電腦或一 具有視訊能力之裝置。

   9， 一種積體電路，其包括：一第一解碼器電路，其運作以 將一根據内容調適性二進制算術編碼（CAbac)位元流解 碼成一具有一經CABAC解碼標準格式及一經解碼次序之 中間信號；一緩衝器’其運作以按該經解碼次序緩衝該 中間信號；及一第二解碼器電路，其運作以使用一非 CABAC解碼標準將該巾間信號解碼成—視訊輸出信號。 10.如請求項9之積體電路，其中該第二解碼器電路運作以 重新建構來自該中間信號之語法元素並解碼該等語法元 素。 η.如請求項ίο之積體電路’其中該第二解碼器電路包含一 解二進制化子模組以重新建構該等語法元素之值。 12. 如請求項11之積體電路’其中該第二解碼器電路包含一 可變長度編碼解碼器。 13, 如請求項9之積體電路，立 卉Τ该中間k諕包含多個信號 格。 14.如請求項9之積體電路， 六适：^ a栝.一切換器，复 耦口於該第一解碼器電路鱼 峪，、该第一解碼器電路之間，並 運作以在一旁路模式 政吉垃“ …f該中間t號自該第-解碼器電 路直接傳遞至該第二解碼器電路，且運作以在一非旁路 模式令將該中間信號自兮键衝哭播路 任非旁路 路。 現自該M衝器傳遞至該第二解碼器電 134228.doc 200926827 如叫求項14之積體電路，其進一步包括：一處理器效能 計算器，其運作以計算該第一解碼器電路之一處理器效 龅，及模式控制，其回應於該所計算之處理器效能來控 制該切換器之運作。 . Μ.如请求項9之積體電路，其中該積體電路係一蜂巢式電 ' 話、一無線裝置、一無線通信裝置、一視訊遊戲控制 臺、一配備有無線能力之個人數位助理（PDA)、一膝上 型電腦或一具有視訊能力之裝置之一部分。 ® 17’ -種積體電路，其包括：解碼構件，其用於將一根據内 谷調適性二進制算術編碼（CABAC)位元流解碼成一具有 一經CABAC解碼標準格式及一經解碼次序之中間信號； 緩衝構件，其用於按該經解碼次序緩衝該中間信號；及 解碼構件，其用於使用一非CABAC解碼標準將該中間信 號解碼成一視訊輸出信號。 18. 如請求項17之積體電路，其中該用於解碼該中間信號之 〇 構件包含用於重新建構來自該中間信號之語法元素並解 碼該等語法元素之構件。 19. 如❺求項18之積體電路，其中該用於解碼該中間信號之 構件包含一可變長度編碼解碼器。 .如請求項17之積想電路’其中該中間信號包含多個信號 格。 21.如請求項17之積體電路，其進一步包括切換構件，其用 於在-旁路模式中將該中間信號自該用於解竭該CAW 位元流之構件直接傳遞至該用於解碼該中間信號之構件 I34228.doc 200926827 且在非旁路模式中將該中間信號自該緩衝構件傳遞至 該用於解碼該中間信號之構件。 22. 如請求項21之積體雷路，盆、* . 預賤电峪其進一步包括：用於計算該用 於解瑪該CABAC位元流之構件之一處理器效能之構件， 及用於回應於該所計算之處理器效能來控制切換器之運 作之構件。 23. -種電腦程式產品’其包含_電腦可讀媒體，該電腦可 讀媒體具有用於致使一電腦執行以下運作之指令：將— 根據内容調適性二進制算術編邮ABAc)m流解碼成 一具有-經CABAC解碼標準格式及一經解碼次序之中間 信號；按該經解碼次序緩衝該中間信號；及使用—非 CABAC解碼標準將該中間信號解碼成—視訊輸出信號。 24. 如請求項23之電腦程式產品，其中該等解碼該中間信號 之指令包含致使該電腦重新建構來自該中間信號之語法 元素並解碼該等語法元素之指令。 25. 如明求項24之電腦程式產品，其中該等解碼該中間信號 之心令包含致使該電腦根據一彳變長度編碼方案來解碍 該中間信號之指令。 26·如請求項23之電腦程式產品，其中該中間信號包含多個 信號格。 27.如請求項23之電腦程式產品，其進一步包括致使該電腦 執1以下運作之指♦:計算一解石馬言亥cabac位元流之處 理器之-處理器效能；及回應於該所計算之處理器效能 在-非旁路模式與一旁路模式之間切換，其中在該非旁 134228.doc -4- 200926827 路模式中’該等解碼該中間信號之指令包含解碼該經緩 衝中間信號之指令，且在該旁路模式中，該等指令直接 解碼該中間信號。 28’ 種方法，其包括：藉由一第一處理級將一根據内容調 • 適性二進制算術編碼（CABAC)位元流解碼成一具有一經 CABAC解碼標準格式及一經解碼次序之中間信號；按該 經解碼次序緩衝該中間信號；且藉由一第二處理級使用 一非CABAC解碼標準將該中間信號解碼成—視訊輸出信 ❹號。 。 29.如請求項28之方法，其中該中間信號之該解碼包含重新 建構來自該中間信號之語法元素並解碼該等語法元素。 30·如請求項29之方法，其中該中間信號之該解碼包含一可 變長度編碼解碼。 31.如請求項28之方法，其進一步包括：在一旁路模式中選 擇性地繞過該緩衝；且在該旁路模式中將該中間信號自 該第一處理級直接傳遞至該第二處理級。 ® 32.如請求項28之方法，其進-步包括：計算該第―處理電 路之一處理器效能；並回應於該所計算之處理器效能來控 • 制該選擇性地繞過。 134228.doc