TW200926609A - Time to digital converter apparatus - Google Patents

Description

200926609 25258twf.doc/n 九、發明說明： ' 【發明所屬之技術領域】 本發明是有關於一種時間數位轉換裝置，且特別是有 關於一種全利用數位電路建構的時間數位轉換裝置。 【先前技術】 由於積體電路的成功發展，許多過去必須使用較麻煩 的方法而達成的工作，也都改仰賴積體電路來完成。其中， 例如時間的量測。在過去，人們為了精準測量時間的長短， 總疋纹盡細汁的構想一些设備’並且加上一此數學計算， 才能有效的完成。這種方法除了索費甚矩以外，還有著量 測的精度不高的問題。並且，對於高速度的時間測量(例如 為奈秒(ns)等級），將難以達成。 請參照圖1’圖1繪示習知技術的時間數位轉換裝置， 是用以4貞測脈波輸入訊號T1的低準位脈波的脈寬。其中 電晶體BT1以及電晶體BT2分別接收偵測脈波輸入訊號 ❹ T1和與其反向的脈波輸入訊號T2。在脈波輸入訊號T2為 低準位時’開關SW被致能，同時電容CA1被預充。在脈 波輸入訊號T2為高準位時，導通電晶體BT2且禁能開關 SW。此時電流源II使電容CA1放電。並且，這個放電的 過程經由緩衝器110傳送到類比數位轉換器12〇(analog digital converter，ADC)而轉換成數位訊號OUT。藉此得到 脈波輸入訊號T1的低準位脈波的脈寬的數位值。 接著請參照圖2，圖2繪示一種習知的雙斜率式時間 5 25258twf.doc/n 200926609 數位轉換裝置。此種時間數位轉換裝置利用兩組圖l所繪 的時間數位轉換裝置。其兩輸入端分別接收偵測脈波輸入 訊號T1和與其反向的脈波輸入訊號T2，而其中電容CA2 大於電容CA1，而電流源12小於電流源II。本習知技術 利用輸出電壓VI與輸出電壓V2的放電斜率不同，並利用 比較器COMP1加以比較。再利用及閘AN1計數器201配 合時脈SCLK，將比較結果轉換成數位訊號OUT。 另外，請參照圖3，圖3繪示一種兩級的時間偵測電 路(time detect circuit, TDC)時間數位轉換裝置。此種電路 架構為電機電子工程師協會(IEEE，Institute of Electrical and Electronic Engineers)於西元2004年8月核子科學會刊 第51卷第4號中所發表的“八扭笆11-?比(^1〇11!11116-1;〇-

Digital Converter Using a Two-Level Conversion Scheme”。 其中，此種習知電路架構利用多相位偵測器31〇，藉 由雙鎖相延遲回路330所產生的延遲值VBNF，來偵測脈波 輸入訊號Input與延遲值VBNF的倍數關係P。而游標尺偵 Ο 測器320則是偵測輸入訊號Input中不足延遲值VBNF的部 份脈波輸入訊號Inputl。游標尺偵測器320利用雙鎖相延 遲回路330所產生另一個的延遲值vBNS與延遲值VBNF相 減的值，來偵測部份脈波輸入訊號Inputl，並得到部份脈 波輸入訊號Inputl與延遲值VBNS與延遲值乂^^的差的倍 數關係V。 【發明内容】 6 25258tw£ doc/n 200926609 本發明的範例提供一種時間數位轉換裝置，用以偵測 脈波輸入訊號的脈寬’並將其脈寬轉換成數位訊號。 本發明的範例提供一種時間數位轉換裝置，包括延遲 鎖相迴路、減法器、多相位偵測器以及游標尺偵測器。其 中延遲鎖相迴路’具有輸入端以及輸出端，其輸入端用以 接收輸入時脈訊號，且其輸出端傳輸第一計數訊號。而 減法器則具有輸出端、第一輸入端以及第二輸入端，其第 〇 一輸入端接收第一計數訊號，其第二輸入端接收第二計數 訊號’其輸出端產生第三計數訊號。其中的第三計數訊號 等於第一計數訊號減去第二計數訊號。 本發明的範例提出一種時間數位轉換裝置，包括延遲 鎖相迴路、減法器、多相位偵測器以及游標尺偵測器。延 遲鎖相迴路具有輸入端以及輸出端，其輸入端用以接收輸 入時脈訊號，其輸出端輸出第一計數訊號。其中延遲鎖相 迴路包括0個第一延遲元件，〇為正整數。並且，這些第 一延遲元件為數位電路所構成。而延遲鎖相迴路依據第一 计數訊號來控制這些第一延遲元件，使其產生的延遲為第 一延遲值。而輸入時脈訊號的週期為第一延遲值的〇倍。 而上述的減法器則具有輸出端、第一輸入端以及第二輸入 ，。其第一輸入端接收第一計數訊號，其第二輸入端接收 第二計數訊號，其輸出端產生第三計數訊號。其十第三計 數訊號等於第一計數訊號減去第二計數訊號。 此外，上述的多相位偵測器包括p個第二延遲元件， p為正整數。這些第二延遲元件為數位電路所構成，而多 7 200926609 25258twf.doc/n

相位偵測器具有脈波輸入端、時間輸入端、啟動輸出端、 停止輸出端以及輸出端。其輸入端接收脈波輸入訊號，其 時間輸入端接收第一計數訊號。而此多相位偵測器依據第 一計數訊號來控制這些第二延遲元件，並且使其產生的延 遲為第二延遲值。並且，其中脈波輸入訊號的脈波寬度介 於弟一延遲值的N倍與N+1倍之間，N為正整數，且N+1 小於等於P。另外，並於其啟動輸出端產生啟動訊號。相 同的，也於其停止輸出端產生停止訊號。啟動訊號與停止 訊號的相位差等於脈波輸入訊號的脈波寬度減去第二延遲 值的N倍。而其輸出端則是根據^^而輸出第一輸出訊號。 再者，游標尺偵測器包括2乘以q個第三延遲元件， Q為正整數。其巾第三延遲元㈣触電骑構成。而該 游標尺债測器具有啟動輸入端、停止輸入端、第一計數輸 入端、第二計數輸人端以及輸出端。其啟動輸人端接收啟 動訊號，停止輸入端接收停止訊號。並且，其第一計數輸 入端接收第-計數訊號’其第二計數輸人端接收第三計數 訊號。游標尺_器依據第-計數訊絲控制第三延遲元 件的第-較。使其產生的延遲為第三延遲值。並且依據 第三計數訊號來控制第三延遲元件的第二部分，使 的延遲J第：：遲值。另外，啟動訊號與停止訊號的相位 間，Μ為正整數’且M+1小於等於Q。其 JV[而輸出一第二輸出訊號。 八 、^ 本發明的範例因採用數位電路所建構成的延遲元件， 8 200926609 25258twf.doc/n 來取代傳統的電容及電阻的延遲元件。其中 具有較好的線性度，可以_精確的轉換結果。並且 位的延遲元件具有高速及小電路面積的優點， 成本並提升反應速度。 有政降低 為讓本發明之上述特徵和優點能更明顯易懂， 舉較佳實施例，並配合所附圖式，作詳細說明如下。、

【實施方式】 請參照圖4，圖4繪示本發明之時間數位轉換裝置的 一實施例的方塊圖。本實施例包括延遲鎖相迴路、減 法器420、多相位偵測器430以及游標尺偵測器44〇。立中， 延遲鎖相迴路410具有輸入端以及輸出端，其輸入端用以 接收輸入時脈訊號CKIN，其輸出端傳輸計數訊號€1。而 減法器420具有輸出端、第一輸入端以及第二輸入端。其 第一輸入端接收計數訊號C1’其第二輸入端接收計數訊^ C2。而其輸出端產生計數訊號C3。 此外’本實施例更包括脈波產生器45〇。脈波產生器 45〇，輕接在脈波輸入訊號IN與多相位偵測器43〇間。脈 波產生器450具有輸入端、輸出端以及致能端。其輸入端 接收脈波輸入訊號IN ’致能端用以接收鎖定訊號lock。 當致能訊號LOCK為鎖定狀態時，脈波產生器45〇將脈波 輸入訊號IN直接傳輸至其輸出端。而當鎖定訊號L〇CK 為禁能狀態時’其輸出端改輸出接地電壓。脈波產生器450 的功能是在控制脈波輸入訊號IN可否傳輸進入時間數位 9 200926609 25258twf.doc/n 轉換裝置中’避免產生電路誤動作。 另外，多相位偵測器430則具有脈波輸入端、時間輸 入端、啟動輸出端、停止輸出端以及輸出端。其輸入端接 收脈波輸入訊號IN，其時間輸入端接收計數訊號^。並 且，其啟動輸出端產生啟動訊號ST，而其停止輪出端產生 停止訊號sp ’其輸出端產生輸出訊號〇UT1。而游標尺偵 測器440具有啟動輸入端、停止輸入端、第一計數輸入端、 〇 第二計數輸入端以及輸出端。其啟動輸入端接收啟動訊號 st，其停止輸入端接收停止訊號sp。且其第—計數輸入 端接收計數訊號C1 ’其第二計數輸入端接收計數訊號。 而在本實施例的作動方面，延遲鎖相迴路410包"括多 個延遲元件，這些延遲元件都是用數位電路建構而1。二 且，這些延遲元件所能產生的延遲值是經由計數訊號C1 來決定。而延遲鎖相迴路410則是可以依據輪入時脈°訊號 CKIN的週期，並藉由調整計數訊號C1，來調整上述延遲 兀件而產生的總延遲值，此時每個延遲元件的延遲時間大 © 小會平均分配時脈訊號CKIN的週期，達到此種狀况二， 延遲鎖相迴路中的計數器將會停數，計數訊號ci的大,’、 隨即鎖定，並且鎖定訊號L0CK訊號會轉換^邏輯卜，、

=法，420的功能則是使計數訊號C1減去計數訊號 C2 ’藉以付到計數訊號C3。其中的計數訊號c2是可 使用者輸入。當使用者改變計數訊號C2時，相對的也^ 變了計數訊號C3。如此使用者將可以隨時的自由調餐 標尺摘測器440中的偵測解析度。而有關此部份的電Z 25258twf.doc/n 200926609 動方式，將在關於游標尺偵測器440作動的段落中加以說 明。 多相位偵測器430也包括了多個延遲元件，這些延遲 元件也都是由數位電路所構成。i|_些延遲元件所能產生的 延遲值也同樣是經由計數訊號C1來決定。多相位偵測器 430利用延遲脈波輸入訊號in，來偵測脈波輸入訊號in 的脈寬為每一個延遲元件所能產生的延遲值的倍數關係， 例如脈波輸入訊號IN的脈寬介於延遲值的n倍與N+1倍 間(N為正整數）。並且依據N，編碼成數位的輸出訊號 OUT1。然而，不足N倍的部份’則利用啟動訊號π與停

❹ 止訊號SP的相位差來表示’並輸出至啟動輸出端以及停 止輸出端。值得一提的是，延遲元件的數量應該要大於或 等於N+1。 、〆 此外，游標尺偵測器440則是用以偵測上一段說明中 提及的不足N倍的部份的電路。游標尺偵測器44〇包括兩 組多數的延遲元件，而這些延遲元件全都以數位電路來建 構。其中一組的延遲電路所產生的延遲值由計數訊號U 來控制’而另一組的延遲電路所產生的延遲值則由計°數訊 號C3來控制。游標尺偵測器44〇利用這兩個延遲值的差， 來偵測啟動訊號ST與停止訊號SP的相位差。例如偵測的 結果為偵測啟動訊號ST與停止訊號SP的相位差介於上述 兩個延遲值的差的Μ倍與M+1倍(]^為正整數)之間，而 游標尺偵測If 44G中的任—組延遲元件的數量應該要大於 或等於N+1。且依據Μ編碼成數位的輸&訊號〇财2。以 11 25258twf.doc/n 200926609 輪出訊號OUT2為低位元組，再加上輸出訊號〇UTl為高 位元組，就可以得到脈波輸入訊號ΙΝ的數位轉換結果。^ 然而’在前面有關減法器420的說明中，所提到的計 數訊號C2,其實就等於計數訊號C1與計數訊號C3的差。 換言之’控制計數訊號C2，就可以控制上述的兩個延遲值 的差，進而調整游標尺偵測器440的偵測解析度。

請參照圖5A，圖5A繪示本發明的一實施例的多相位 偵測器的實施方式。包括第一編碼器51〇、相位混合器 520、第一延遲鏈530、第一暫存模組54〇、第一比較&組 55〇、第一開關模組560以及第二開關單元丁尺]。 v 相位混合器520具有輸入端、第一輸出端以及第二輸 出端。其輸入端接收脈波輸人訊號Input，其第一輸出端輸 出第:輸出脈波In，其第二輸出端輸出第二輸出脈波⑽， 其中第二輸出脈波Inb為第一輸出脈波込的反向。而 延遲鏈530 _入_接至第一輸出脈波&，在本實施方 j中’第:延遲鏈53〇包括16個串接的延遲元件MLi， 每些延遲το件DELI產生15個第—延遲輸出，而最後一個 因後面沒有延遲元件DEL1當作貞_不制。第 存器DFF1 ’它們的時脈輸入端分別 =上遍的16個第-延遲輸出’而其資料輸入端接收第一 輪出脈波In’輸出端則輸出16個取樣結果pG〜pi5。 Χοτη另比較模組55G包括15個比較器X〇R卜 知楚一/母—個比較驗序紐取樣結果的其中兩個。例 第-個比較器XOR1接收取樣結果p〇及取樣結果Η， 12 25258twf.doc/n 200926609 而下一個比較器X〇R2則接收取樣結果pi及取樣結果 P2 ’其餘依此類推。比較器x〇R1〜X〇r15依序產生15個 比較結果01〜015。而第一編碼器510則接收比較結果 01〜015，並將之編碼產生數位的輸出訊號〇UT1。另外， 第一開關模組560則包括15個開關單元TR1。這些開關單 元TR1分別接收第一延遲輸出，並分別依據比較結果 01〜015來禁/制能，並輸出停止訊號sp至其共同耦接的 ❹ 輸出端。此外’上述的開關單元TR2的輸入端接收第二輸 出脈波Inb。其輸出端產生啟動訊號ST。而致能端耦接第 一電壓，此第一電壓用以永久致能開關單元TR2。在此實 施例中，此第一電壓為系統電壓。 在夕相位伯測器430的整體作動方面，請同時參照圖 5B。圖5B繪示多相位偵測器的輸出入訊號波形圖。第一 輸出脈波In經由第一延遲鏈53〇延遲後產生多個第一延遲 輸出In—DELl〜In—DEL16。其中每一級的延遲時間Tf，其 中延遲時間Tf為由計數訊號C1所控制。而第一暫存模組 540利用這些第一延遲輸出ln_DEL〜In_DEL16依序取樣 第一輸出脈波In。若當發生取樣結果為”1”時，表示第一輸 出脈波迅的脈寬大於所對應的總延遲時間。也就是說，若 當取樣結果P1等於”丨”，表示第—輸·波^的脈寬大於 ，遲時間2*Tf。相反的’若當發生取樣結果為，，〇，，時，表示 弟輸出脈波In的脈寬小於所對應的總延遲時間。當取樣 結果jP8等於”0”，表示第一輸出脈波迅的脈寬小於延遲時 間8*Tf。在圖5B中，取樣結果P8等於1而取樣結果P9 13 25258twf.doc/n 200926609 等於0，則表示第一輪出脈波In的脈寬介於8；^與9*Tf 之間。 請繼續參照圖5B，由上述說明可以發現，取樣結果 P0〜P15 —定只存在一個由”丨，’轉，，〇”的情形。而第一比較模 組550則是利用比較器x〇R1〜x〇R15(在本實施例中使用 互斥或閘)將這個”1”轉，，〇，，的發生點找出來 。因此，比較結 果01〜015就是輸出這個”i，，轉，，〇”的發生點。其中，比較 ❹ 結果01〜015中只會存在一個”1”的訊號，而在圖5B的波 形中’可以推得比較結果09會等於，，Γ，。另外，比較結果 01^015更為第一開關模組56〇中的開關元件TR1的致能 訊號，因此只有一個開關元件TR1會被開啟。而第一開關 模組560的輸出端則會輪出該被致能的開關單元所對應的 第一延遲輸出，成為停止訊號SP。 由圖5B的波形可得知，停止訊號SI>等於第一延遲輸 出In—DEL9再往後延遲一個由開關單元tri造成的閘延 遲(Gate Delay)Td0。而啟動訊號ST則只是將第二輸出脈波 O Inb往後延遲開關單元TR2造成的閘延遲Td〇(因為開關單 元TR1與開關單元TR2具有相同電路架構）。另外，多相 位偵測器430更可以包括耦接至開關單元TR1的輸出端的 延遲緩衝器DBUF1以及耦接至開關單元TR2的輸出端的 延遲緩衝器DBUF2。此時，停止訊號SP除了上述的延遲 外，再加上延遲緩衝器DBUF1造成的閘延遲Tdl。同樣的， 啟動訊號ST則為同停止訊號SP —般，同時再多往後延遲 一個延遲緩衝器DBUF2造成的閘延遲Tdl。因此，在圖5 25258twf.doc/n 200926609 中可以發現，啟動訊號ST與停止訊號SP的相位差Tc， 恰等於輸入脈波訊號Input未被偵測的時間。也因此利用 啟動號ST與停·止訊號SP就可以表示輸入脈波訊號 Input未被偵測的部份。 值得一提的是’為了使多相位偵測器430的偵測結果 更為精準’多相位偵測器430更包括延遲匹配電路57〇， 輕接至相位混合器510的第二輸出端，用以使相位混合器 ❹ 51〇第一輸出脈波In與該第二輸出脈波Inb有相同的負 載’好平衡其負載所造成的延遲。另外，多相位偵測器430 還更包括多個(此實施例中為16個)緩衝器BUF1，分別輕 接在第一延遲鏈530的輸出端與相對的暫存器DFF1的時 脈輸入端間。 凊參照圖6A，圖6A繪示本發明的一實施例的游標尺 偵測器的實施方式。此游標尺偵測器440包括第二延遲鏈 610、第三延遲鏈620、第二暫存模組63〇、第二比較模組 640以及第二編碼器650。第二延遲鏈61〇的輸入端 Θ 動訊號ST，且第二延遲鏈610包括多數個串接的延遲元件 DEL2(在此實_巾為33個），這魏遲元件DEL2將依 序延遲啟動訊號ST，並藉以產生32個第二 最後-個因後面沒有延遲元件DEL2元件當作負載而不使 用。而第三延遲鏈620的輸入端則是接收停止訊號sp。第 三延遲鏈62G也包括多數個串接的延遲元件赃3(在 施例中亦為33個）。相類似的，這些延遲元件del3依 延遲停止訊號SP，並藉以產生32個第三延遲輸出，而最 15 25258twf. doc/n 200926609 後-個SHi©沒有延遲元件DEL3元件#作貞载而不使 用。 第二暫存模組㈣則包括有多數㈣存器_2(在此 實施例中為32個）’每—個暫存器卿2的時脈輸入端依 序接收第二延遲輸出，而每一個暫存器DFF2的資料輸入 端則依序接收第二延遲輸出。這些暫存器DFF2的輸出端 產生32個取樣結果A〇〜A31，則耦接到第二比較模組 ❹ 640。第二比較模組64〇包括多數個比較器X〇ri6〜x〇r46 (在此實施例中為31個’且皆由互斥或閘構成）。比較器 XOR16〜XOR46的輸入端則依序接收比較取樣結果 A0〜A31的其中之二。例如比較器x〇R16的輸入端接收取 樣結果A0及取樣結果A1，而比較器x〇R17的輸入端接 收取樣結果A1及取樣結果A2，其餘依此類推。比較器 XOR16〜XOR46的輸出端則依序產生比較結果m〜B31。 另外’第二編碼器650則接收比較結果B1〜B31，並將之 編碼產生數位的輸出訊號OUT2。 Ο 在游標尺偵測器440的整體作動方面，請同時參照圊 6B，圖6B繪示游標尺偵測器的輸出入訊號波形圖。其中 的延遲元件DEL2依據計數訊號C1產生延遲值Tf，而延 遲元件DEL3則依據計數訊號C3產生延遲值Td。由於計 數訊號C3為計數訊號C1減去計數訊號C2所產生，因此 可以得知’延遲值Tf大於延遲值Td。同時，也因為延遲值 Tf大於延遲值Td的關係’使得依據延遲啟動訊號st所產 生的第二延遲輸出DEL2一 1〜DEL2一32會隨著延遲級數的 16 25258twf.doc/n 200926609 增加，逐漸靠近甚至超前依據延遲停止訊號sp所產生的 第三延遲輸出DEL3—1〜DEL3—32。如圖5所繪示的範例 中，啟動訊號ST在尚未做任何延遲前，相位領先停止訊 號SP —相位差Tc。而在經過一級的延遲後，第二延遲輸 出DEL2—1領先第三延遲輸出DEL3 !的 Tc-ΛΤ。其巾ΛΤ等於輯值Tf減核雜Td。依 == 在經過5個延遲後，第三延遲輸出DEL3—5超前第二延遲 輸出 DEL2_5 〇 同時，當在第二延遲輸出DEL2—1領先第三延遲輸出 DELS一 1日寺，所對應的暫存器聊2所產生的取樣結果A〇 等於’’π在第二延遲輸丨DEL2—5落後帛三延遲輸出 DEL3—5時’所對應的暫存器DFF2所產生的取樣結果μ 等於”〇”。並且’由取樣結果A4等於”1”到取樣結果A5轉 更可以得知相位差Tc的大小。第二比較模级_ 叙把其所接㈣取槪果AG〜A31情，丨”觀為”〇，，的 ❹ ==來’並把比較結果M31送至第二編碼器㈣ 轉、成數位碼，並輸出至輸出訊號〇UT2。此 多個緩衝器腿以及多個 衝器卿2 _在第二延遲鏈⑽的輸出端與該 ;筮：器DFF2的資料輸入端之間。而緩衝器BUF3二 入端ίΐ遲鏈㈣的輪出端與該些暫存11 DFF2的時脈輸 此貫〜料_於上狀實闕的第-編碼 200926609 25258twf.doc/n 器510及第二編碼器650。本實施方式的編碼器為一種最 簡單的編碼電路。其功能是將多個輸入訊號編成二進位 碼。在本實施方式中，共有16個輸入訊號〇〇1〜〇15，也 因此需要4個輸出訊號〇UT2_l〜OUT2_4。請同時參照圖 7B ’圖7B繪示編碼器的一實施方式的波形圖。其中當輸 入訊號001為高準位時，其所對應的N型電晶體Ml會導 通，進而使輸出訊號OUT2—1〜OUT2_4依序輸出”0001，，。 ❹ 相同的，當輸入訊號015為高準位時，其所對應的n型電 晶體M2-M5會導通，輸出訊號〇UT2_l〜OUT2—4依序輸 出”1111”。在此請注意’輸入訊號在同一時間 内，只有一個可以為高準位，如此才適用於此實施方式。 圖8A繪示本發明的一實施例的延遲鎖相迴路的實施 方式，請參照圖8A。延遲鎖相迴路41〇包括第四延遲鏈 810週期時間偵測器820以及計數器830。延遲鎖相迴路 410更包括除頻器840。第四延遲鏈81〇的輸入端接收時脈 訊號CK1，且第四延遲鏈81〇包括多個串接的延遲元件 ❹ DEL4，這些延遲元件DEL4的輸出端產生多數個第四延遲 訊號。週麟m貞· 820的時脈輸人端接收時脈訊號 CK1，而其訊號輸入端接收上述的第四延遲訊號。另外， 週期時m貞測器820的鎖定輸出端輸出鎖定訊號L〇CK， 其比較輸出端輸出比較訊號C0MP。計數器830的輸入端 接收時脈喊CK2，*纽能雜接至週貞測器 82〇的鎖疋輸出端。且其方向端輕接至週期時間摘測器gw 的比較輸出端’其輸出端輸出計數訊號α。此外，除頻器 18 25258twf.doc/n 200926609 840則接收輸入時脈訊號CK，並除頻分別產生時脈訊號 CK1及時脈訊號CK2。 在延遲鎖相迴路410的整體作動方面，請參照圖8B， 圖8B繪示延遲鎖相迴路的一實施方式的波形圖。本實施 方式是用以將一個週期Tck的輸入時脈訊號CK1平均分成 32等分’因此’其中的第四延遲鏈中81〇則包括有33個 延遲元件DEL4。當輸入時脈訊號CK1輸入進延遲鎖相迴 Ο

路410時’首先被除頻器840將輸入時脈訊號CK1除頻成 時脈訊號CK2與時脈訊號CK4。使得時脈訊號CK2正脈 波寬度與負脈波寬度都為Tck。 然後’再將時脈訊號CK2送入第四延遲鍵81〇。如圖 8B中的(A)所示’時脈訊號CK2經過每一級延遲元件DEL4 則被延遲鎖相迴路410偵測一次，並產生摘測結果 Q0〜Q33(其中偵測結果q〇所為未被延遲的時脈訊號〇Κ2 的偵測結果）。而其中每一個延遲元件DEL4的延遲時間皆 為Tf，並且，在本實施方式中延遲時間比於計數訊號 C1。若延遲元件DEL4所產㈣33個第四延遲訊號的相ϋ 位皆領先時脈訊號CK2的負緣，則偵測結果Q〇〜Q33皆 就如同圖8B中的(B)所示。此時計數器以時脈訊 #U CK4開始向上記數’並藉以增加當延遲時間八。相反 延遲元件DEL4所產生的33個第四延遲訊號的相位 :’有-個以上落後於時脈贿CK2的負緣 並不皆為’’Γ’，就如同_中的(〇“貞此^ 數器以時脈訊號CK4開始向下記數，並藉以減低當延遲二 19 200926609 25258twf.doc/n 間Tf。 综合上述的說明，延遲鎖相迴路41〇利用調整 號C1、延遲時間Tf與時脈訊號CK2的週期相互調整，來 達到延遲相位的鎖定。並將計數器的計數結果輪， 時間數位的轉換依據。 F句 、圖9A繪示本發明的一實施例的延遲元件的實施方 式，請參照圖9A。本延遲元件的實施方式為由數位電路構 Ο 成。其中電晶體M6〜M9耦接成電容模式。而其中電晶體 M6、電晶體M7、電晶體M8以及電晶體M9的尺寸比為 1:2士8。而延遲元件的選擇訊號b〇〜b3則為一組二進位 碼，用來選擇使用幾個電容。選中的總電容尺寸和大的， 表示反閘INV1與反閘INV2間的延遲較大，也就表示延 遲元件所能造成的延遲值大。反之，選中的總電容尺寸和 小的’也就表示延遲元件所能造成的延遲值小。 例如當b0〜b3的值被設定為11〇〇時’表示電晶體M6 與表示電晶體M7為有效電容，其所能造成的延遲就為只 選中電晶體M6時所能造成的延遲的3倍。在實際電路製 程時’電晶體M7可以使用兩個電晶體M6並連來完成， 如此可以有效的降低製程上所可能造成的誤差，使延遲元 件所造成的延遲更為穩定。 圖9B繪示延遲元件的一實施方式的波形圖。其中 可以發現選擇碼與延遲元件所對應產生的延遲線性度甚 佳’可以提供精準的延遲訊號。 綜上所述，本發明利用數位的延遲元件，並搭配兩級 20 25258twf. doc/n 200926609 式的偵測電路’使得高速的脈波訊號可以被精準的彳貞測。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明’任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍内，當可作些許之更動與潤飾， 因此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 | 【圖式簡單說明】 圖1〜圖3繪示習知技術的時間數位轉換裝置。 圖4緣示本發明之時間數位轉換裝置的一實施例的方 塊圖。 圖5A繪示本發明的一實施例的多相位偵測器的實施 方式。 、 圖5B緣示多相位偵測器的輸出入訊號波形圖。 圖6A繪示本發明的一實施例的游標尺偵測器的實施 方式。 、 圖6B繪示游標尺偵測器的輸出入訊號波形圖。 圖7A繪示本發明的一實施例的編碼器的實施方式。 圖7B繪示編碼器的一實施方式的波形圖。 圖8A繪示本發明的一實施例的延遲鎖相迴路的實施 方式。 圖8B續·示延遲鎖相迴路的一實施方式的波形圖。 圖9A緣示本發明的一實施例的延遲元件的實施方 式。 21 25258twf.doc/n 200926609 圖9B繪示延遲元件的一實施方式的對應時間關係 圖。 【主要元件符號說明】 110 :緩衝器 120 :類比數位轉換器 201 :計數器 310 :多相位偵測器 ® 320:游標尺偵測器 330 :雙鎖相延遲迴路 410 :延遲鎖相迴路 420 :減法器 430:多相位偵測器 440 :游標尺偵測器 450 :脈波產生器 510 :第一編碼器 ❹ 520:相位混合器 530 :第一延遲鏈 540 :第一暫存模組 550 ··第一比較模組 560 :第一開關模組 570 :延遲匹配電路 610 :第二延遲鏈 620 :第三延遲鏈 22 25258twf.doc/n 200926609 630 :第二暫存模組 640 :第二比較模組 650 :第二編碼器 810 :第四延遲鏈 820 :週期時間偵測器 830 :計數器 840 :除頻器 CK1、CK2、CK4 :時脈訊號 ® AG〜A31 :取樣結果

In、Inb :輸出脈波 II、12 :電流源 DEL1〜DEL4 :延遲元件 TR1、TR2 :開關單元 P0~P15 ··取樣結果 01〜015、B1〜B31 :比較結果 Q0〜Q33 :偵測結果 ❹ DFF1、DFF2 :暫存器 XOR1〜XOR46 :比較器 SW :開關 CA卜CA2 :電容 COMP1 :比較器 AN1 :及閘 BT1、BT2、Ml〜M9 :電晶體 BUF2、BUF3 :緩衝器 23 25258twf.doc/n 200926609

Input、Inputl、ΤΙ、T2 :脈波輸入訊號 VI、V2 :輸出電壓 001〜015 :輸入訊號 OUT ' OUT1 ' OUT2、OUT21 〜OUT2 4 :輸出訊號 Vbnf、Vbns .延遲值 P、V:倍數關係 ΓΝ :脈波輸入訊號 LOCK :鎖定訊號 ® CKIN :輸入時脈訊號 OUT1、OUT2 :輸出訊號 C1〜C3 :計數訊號

In—DEL〜In_DEL16、DEL2—1 〜DEL2 32、DEL3—1~ DEL3_32 :延遲輸出 b0〜b3 :選擇訊號 Tf、Tdi、Td〇、AT .延遲時間 T c :相位差 ❹ ST :啟動訊號 SP :停止訊號 DBUF1、DBUF2 :延遲緩衝器 24

Claims (1)

1. 200926609 25258twf.doc/n 十、申請專利範面： 1.一種時間數位轉換裝置，包括： 一延遲鎖相迴路，具有輸入端以及輸出端，其輸入端 用以接收一輸入時脈訊號，其輸出端傳輪一第一計數訊號； 一減法器，具有輸出端、一第一輸入端以及一第二輸 入端，該第一輸入端接收該第一計數訊號，該第二輸入端 接收一第二計數訊號，其輸出端產生一第三計數訊號，其 中該第三計數訊號等於該第一計數訊號減去該第二計數訊 號； 〇 一多相位偵測器；以及 一游標尺偵測器。 2·如申請專利範圍第丨項所述的時間數位轉換裝置， 其中該延遲鎖相迴路包括〇個第一延遲元件，〇為正整 數，且該些第一延遲元件為數位電路所構成，該延遲鎖相 迴路依據該第一計數訊號來控制該些第一延遲元件，使其 產生的延遲為一第一延遲值，且該輸入時脈訊號的週期為 ❹ 該第一延遲值的0倍。 3.如申請專利範圍第丨項所述的時間數位轉換裝置， 其中該多相位偵測器包括P個第二延遲元件，p為正整數， 該些第二延遲元件為數位電路所構成，而該多相位價測器 具有一脈波輸入端、一時間輸入端、一啟動輸出端、 止輸出端以及一輸出端，其輸入端接收一脈波輸入訊號， 該時間輸人端接收該第—計數訊號，該多相位侧器依據 該第一計數訊號來控制該些第二延遲元件，使其產生的延 25 25258twf.doc/n 200926609 遲為一第二延遲值，其中該脈波輸入訊號的脈波寬度介於 該第二延遲值的N倍與N+1倍之間，N為正整數，且N+1 小於·#於P，並於其啟動輸出端產生一啟動訊號，於其停 止輸出端產生一停止訊號，其中該啟動訊號與該停止訊號 的相位差等於該脈波輸入訊號的脈波寬度減去該第二延遲 值的N倍，其輸出端根據N而輸出一第一輪出訊號。 4. 如申請專利範圍第1項所述的時間數位轉換裝 ❹置，其中該游標尺偵測器包括2乘以Q個第三延遲元件， Q為正整數’其中該些第三延遲元件由數位電路所構成， 而該游標尺偵測器具有一啟動輸入端、一停止輸入端、一 一第一計數輸入端、一第二計數輸入端以及—輸出端，其 啟動輸入端接收該啟動訊號，其停止輸入端接收該停止訊 號，其第一計數輸入端接收該第一計數訊號，其第二計數 輸入端接收該第三計數訊號，該游標尺偵測器依據該第一 計數訊號來控制該些第三延遲元件的第一部分，使其產生 的延遲為一第三延遲值，並依據該第三計數訊號來控制該 ❹ 些第三延遲元件的第二部分，使其產生的延遲為一第四延 遲值，而該啟動訊號與該停止訊號的相位差介於該第三延 遲值與該第四延遲值的差的Μ倍到M+1倍之間，Μ為正 整數，且Μ+1小於等於q，其輸出端依據Μ而輸出一第 二輪出訊號。 5. 如申請專利範圍第1項所述的時間數位轉換裝置， 其中該第一輸出訊號為該脈波輸入訊號的脈波寬度的數位 轉換結果的高位元組，該第二輸出訊號為該脈波輸入訊號 26 25258twf. doc/n 200926609 的脈波寬度的數位轉換結果的低位元組。 6.如申請專利範圍第i項所述的 其中該多她伽彳Ml -相位混合器，具有輸人端、_第一輸“ 二輸出端’其輸人端接收該脈波輸人訊號， = 輸入訊號的相位’在該第-輸出端輸出-第—輪= 該第二輸出端輸出—第二輸出脈波，其中 ❹ ❹ 與該第二輸出脈波相帅反； *出脈波 -第-延遲鏈’具有輸人端及多個輸出端，其輸 搞接至該第-輸⑽波’該第―延遲鏈包括串接的該 個第二延遲元件’該些第二延遲元件依序延遲該第一& 脈波，藉以產生P個第一延遲輸出，並藉由該第一延 的該些輸出端輸出； 一第一暫存模組，該第一暫存模組包括卩個第一暫存 器，各該第一暫存器具有資料輸入端、時脈輸入端以及輸 出端，該些第一暫存器的資料輸入端共同接收該第一輸出 脈波，而各該第一暫存器的時脈輸入端分別依序接收該些 第一延遲輸出，用以取樣該第一輸出脈波，並在其輸出端 輸出P個第一取樣結果； ' 一第一比較模組，包括p_i個第一比較器，各該第一 比較器用以依序比較該些第一取樣結果的其中之二，各該 第一比較器具有輸出端，該些第一比較器藉由比較該些第 一取樣結果，在其輸出端產生p_l個第一比較結果； 一第一編碼器’具有輸入端以及輸出端，其輸入端接 27 200926609 25258twf.doc/n =些第一比較結果’編碼後在其輪出端產生該第—輸出 -第-開關模組，包括Μ個第—開關單元，各該此 開關早兀具有輪人端、輸出端以及致能端，其致^ 至各該第-比較器的輸出端，其輸人端分別至^ =第二延遲元件的輪出端’該些第一開關單元的輸出端共 同耦接，並輸出該停止訊號；以及 Ο 鲁 1致，元’具有輸入端、輸出端以及致能端， /、致此U接-第—電壓，該第—電壓用以永久致 -開關單元，其輸人端接收該第二輪出脈波，其輸出端 =輸出該啟動訊號，其中該第二開關單元與各該第一 早元具有相同的電路結構。 7.如ΐ請專利範圍第6項所述的時間數位轉換 其中該多相位偵測器更包括： 、& -第-延遲緩衝器’具有輸人端及輪出端，其輸 訊第一開關單元的輸出端，其輸出端輸出該停止 -第二延遲緩魅，具有輸人端及輸出端，其輸入端 替，開關單元的輸出端，其輸出端輪出該啟動訊 “路:;冓 緩衝器與該第二延遲緩衝器具有相同 置請專利範圍第6項所述的時間數位轉換裝 置’其中該夕相位偵測器更包括ρ個第—緩衝 接在該第-延遲鏈的輸出端無些第—暫存器的時^輸^ 28 25258twf.doc/n 200926609 端間。 9. 如申料利範g第6項所述的時間數位轉換裝 置，其中S亥多相位偵測器更包括—延遲匹配電路，耦接至 該相位混合器的第二輸出端，用以使該第一輸出脈波與該 第一輸出脈波有相同的負載。 10. 如申請專利範圍f i韻述的時間數位轉換裝 置’其中該游標尺偵測器包括： ❹ 一第一延遲鏈，具有輸入端及輸出端，輸入端接收該 啟動汛號，該第一延遲鏈包括Q個第三延遲元件，該些第 二延遲兀件相互串連耦接，其中該些第三延遲元件依據該 第一計數訊號產生該第三延遲值，並依序延遲該啟動訊 號，藉以產生Q個第二延遲輸出，輸出至該第二延遲鏈的 輸出端，Q為正整數； 一第二延遲鏈，具有輸入端及輪出端，輸入端接收該 停止说號，s玄第二延遲鏈包括Q個第四延遲元件，該些第 四延遲元件相互串連耦接，其中該些第四延遲元件依據該 ❹ 第二计數訊號產生該第四延遲值，並依序延遲該停止訊 號，藉以產生Q個第三延遲輸出，輸出至該第三延遲鏈的 輸出端； 一第二暫存模組，該第二暫存模組包括Q個第二暫存 器，各該第二暫存器具有資料輸入端、時脈輸入端以及輸 出端，該些第二暫存器的資料輸入端分別依序接收該些第 一延遲輸出，而該些第二暫存器的時脈輸入端分別依序接 收該些第二延遲輪出，該第二暫存模組利用該些第三延遲 29 200926609 25258twfdoc/n 輸出取樣該些第二延遲輸出，並在其輸出端輪出Q個第二 取樣結果； ~ 一第二比較模組，包括Q-1個第二比較器，各該第二 比較器用以依序比較該些第二取樣結果的其中之二，Λ各^ 第二比較器具有輸出端，該些第二比較器藉由比較該些^ 一取樣結果’在其輸出端產生Q_1個第二比較結果；以及 一第二編碼器，具有輸入端以及輸出端，其輸入端接 ❹ 收該些第二比較結果，編碼後在其輸出端產生該第二輸出 訊號。 —1 11·如申請專利範圍第1項所述的時間數位 置，其中該游標尺偵測器更包括： 、" Q個第一緩衝器，輕接在該第二延遲鏈的輸出端與該 些第二暫存器的資料輸入端之間，Q為正整數；以及 Q個第三緩衝器，耦接在該第三延遲鏈的輪出端與該 些第二暫存器的時脈輸入端間。 12.如申請專利範圍第1項所述的時間數位轉換装 ® 置’其中.該延遲鎖相迴路包括： 、 一第四延遲鏈，具有輸入端及輸出端，其輸入端接收 該輸入時脈訊號’該第四延遲鏈包括0+1個串接的第一延 遲元件，其中該些第一延遲元件依據該第一計數訊號產生 該第一延遲值，並依序延遲該輸入時脈訊號，並在其輸出 端產生0+1個第四延遲訊號； 一週期時間偵測器，具有訊號輸入端、時脈輸入端、 比較輸出端以及鎖定輸出端，其時脈輸入端接收該輸入時 30 25258twf.doc/n 200926609 脈訊號，其訊號輸人端接收該些第四延遲訊號，其 =端輸出-鎖定訊號，其比較輸出端輸出—比較訊號 中嫂一ίϊ 時脈輸入端、致能端、方向端以及輸 出^，其時脈輸人端魏讀人時脈職 =週期時間_器的較輸出端，其方向端

   Q 抑間偵測器的比較輸出端’其輸出端輸出該第一計數訊 號， 其中，該週期時間偵測器用以偵測該些第四延遲訊 號，並比較各該第四延遲訊號的延遲時間與該輸入時脈訊 號的週期，禁/致能該鎖定訊號，藉以停止或啟動該計數器 的計數動作，並藉由改變該比較訊號來調整該計數器的計 數方向’進而調整該些第四延遲訊號。 13. 如申請專利範圍第12項所述的時間數位轉換裝 置’其中該延遲鎖相迴路更包括： 一除頻器’具有輸入端、第一輸出端以及第二輸出 端，其輸入端接收該輸入時脈訊號，其第一輸出端耦揍至 該第四延遲鏈及該週期時間偵測器，而其第二輸出端耦接 至該計數器，該除頻器針對該輸入時脈訊號除頻並在其第 —輪出端產生一第一時脈訊號，以及在其第二輸出端產生 —第二時脈訊號。 14. 如申請專利範圍第1項所述之時間數位轉換裝 置’其中更包括一脈波產生器，耦接在該脈波輸入訊號與 該多相位偵測器間，具有輸入端、輸出端以及致能端，其 31 200926609 25258twf.doc/n 200926609 25258twf.doc/n

   輸入端接收該脈波輸入訊號，致能端用以接收一致能訊 號，當該致能訊號為致能狀態時，其輸出端輸出該脈波輸 入訊號，當該致能訊號為禁能狀態時，其輸出端輸出一接 地電壓。 32